DE3043100C2 - - Google Patents

Description

Die Erfindung betrifft eine Datenmanipulationseinrichtung für einen Speicher gemäß dem Oberbegriff des Anspruchs 1.

Datenprozessoren mit Datenkorrekturfunktion, die Kommandos oder Instruktionen ausführen, die durch Programmanweisungen oder Tasten­ betätigung gegeben werden, werden heutzutage auf wei­ tem Gebiet benutzt. Seit billige Hochleistungsspeicher auf den Markt gekommen sind, werden Datenprozessoren auch in Displaysystemen für Buchstaben oder graphische Muster benutzt. Z. B. wird das Datenmuster, das auf einer Rasterabtastungskathodenstrahlröhre (im folgen­ den als CRT bezeichnet) dargestellt werden soll, durch einen Datenprozessor vorbereitet. In diesem Fall ist das Anzeigedatenmuster im Speicher als eine Gruppe von Datenbits abgespeichert, wobei ein Datenbit einem Bildelement des CRT entspricht. Die erforderlichen Datenbits werden sequentiell ausgelesen und eins nach dem anderen durch Adressieren des Speichers an das Dis­ play überführt. Zu diesem Zweck hat der Datenprozessor eine Adressiereinrichtung, die in der Lage ist, die ge­ fragte Bitinformation zu bezeichnen. Wenn der Schirm des CRT z. B. aus 1024 × 1024 Bildelementen besteht, sollte der Speicher eine Kapazität von 1024 × 1024 Bits (unge­ fähr 1 Megabit) haben.

Andererseits wird das Muster sequentiell geändert durch Korrektur der vorangegangenen Bitinformation, die im Speicher gespeichert ist, um daraufhin von neuem auf dem Bildschirm dargestellt zu werden. Deshalb muß der Datenprozessor die Möglichkeit aufweisen, die im Spei­ cher abgespeicherte Bitinformation dem Programm entspre­ chend Bit um Bit korrigieren zu können.

So wird bei einer aus der GB-PS 12 18 656 bekannten Einrichtung die Datenkorrektur derart durchgeführt, daß die Daten zunächst aus einem Speicher in ein erstes Register ausgelesen, dann in ein zweites Regi­ ster übertragen und anschließend in eine Datenmanipulations­ einheit überführt werden, die einer Zentraleinheit (CPU) entspricht und in der die Datenmanipulation er­ folgt. Danach werden die Daten in entsprechender Weise zurückübertragen, wobei die Rückübertragung der nicht korrigierten Daten gesperrt ist. Diese Art der Daten­ korrektur ist jedoch, wegen der zwischengeschalteten Register und der Verarbeitung in einer CPU, ein sehr zeitaufwendiger Vorgang, und diese Einrichtung ist nicht geeignet für Anwendungen, bei denen es auf hohe Geschwindigkeiten ankommt, insbesondere bei der Bildver­ arbeitung. Ferner wird dabei für jeden Adressiervorgang gleichzeitig eine Anzahl von Bitdaten, i. a. ein Byte, ausgelesen.

Dazu ist aber eine komplizierte Schaltung für die Bitadressiereinrichtung erforderlich. Außerdem muß diese Bitadressierschaltung separat mit jedem Speicher­ element verbunden sein, in welchem die Wortdaten geschrie­ ben werden. Dies kompliziert notwendigerweise die Ver­ drahtung zwischen der Bitadressierschaltung und den Speicherelementen. Ferner ist seine Anwendung ungeeignet für Speicher mit größerer Kapazität, wegen der Beschränkung der Anzahl der Speicherelemente, die durch die Bit­ adressiervorrichtung gewählt werden können. In der her­ kömmlichen Einrichtung werden die korrigierten Bitdaten bzw. Byks nacheinander in der ausgewählten Speicherposition zu verschiedenen Zeiten gespeichert, so daß die Zeit, die notwendig ist zum Speichern der neuen Displaymuster im Speicher, ver­ längert wurde.

Dementsprechend liegt der Erfindung die Aufgabe zugrunde, eine Datenmanipulationseinrichtung der eingangs genannten Art zu schaf­ fen, der für die Hochgeschwindigkeitsverarbeitung ge­ eignet ist und die einen einfachen Schaltungsaufbau auf­ weist.

Die Lösung dieser Aufgabe erfolgt durch die im Hauptan­ spruch angegebenen Merkmale; der Unteranspruch betrifft eine vorteilhafte Ausgestaltung der Erfindung.

Statt einer nach Art einer Zentral­ prozessoreinheit aufgebauten Datenmanipulationseinrichtung wird beim Gegenstand der Erfindung lediglich eine Anordnung mit zwei alternativ öffnenden Schaltgliedern (Gates) an jeder Bitstelle vorgesehen, von der das eine Gate (Korrekturgate) das Bit invertiert weitergibt und das andere Gate (Übertragungsgate) das Bit nicht inver­ tiert, also unkorrigiert weitergibt. Es findet keinerlei Zwischenspeicherung in Registern oder dgl. statt.

Des weiteren zeichnet sich die Erfindung gegenüber der Entgegenhaltung dadurch aus, daß sie eine Einzelbitkor­ rektur gestattet, während bei der bekannten Vorrichtung nur komplette Bitgruppen (bytes) verarbeitet und korri­ giert werden können.

Eine Bitadressierschaltung ist nicht erforderlich, so daß die Schaltungsanordnung wie auch die Verdrahtung vereinfacht werden. Es ist auch möglich, eine beliebige Anzahl von Informationen als zu korrigie­ renden Teil zu bezeichnen und gleichzeitig zu korri­ gieren. Auf diese Weise wird die ausgelesene Infor­ mation mit hoher Geschwindigkeit korrigiert. Zusätz­ lich ist die Anzal der Informationen, die korrigiert werden können, nicht begrenzt, da die Bitadressier­ vorrichtung unnötig ist, wodurch es möglich ist, die Anzahl der Speicherelemente beliebig zu vergrößern und das System als Steuer­ einheit für ein CRT-Displaysystem einzusetzen.

Die Datenmanipulations­ einrichtung kann ferner angewendet werden zum Korrigieren des Buchstabenmusters oder zur Korrektur von graphischer Musterinformation für eine CRT-Dis­ playeinheit. Normalerweise werden die gewöhnlichen Buchstabenmuster (wie z. B. A, B, C usw.) gemeinsam in einem Buchstabengenerator vorher gesetzt. Bei solch einem Buchstabengenerator ist die Adresse, die die gespeicherte Buchstabenmusterinformation anzeigt, bezeichnet und das Buchstabenmuster wird ausgelesen. In diesem Fall sind mindestens zwei Anwendungen für die vorliegende Erfindung denkbar. Eine ist eine An­ wendung als Musterkorrekturvorrichtung zum Korrigieren der Buchstabenmusterinformation, die ausgelesen wurde. Die andere ist eine Anwendung als Adressenkorrektur­ vorrichtung, die die Adresseninformation korrigiert, die das Buchstabenmuster bezeichnet, das ausgelesen werden soll, und das Buchstabenmuster, das dargestellt werden soll, ändert. Außer als Informationskorrektur­ vorrichtung für ein CRT-Display kann sie auch für allgemeine Computersysteme verwendet werden. Z. B. kann sie in dem Fall angewendet werden, wenn Kommando- oder Befehlscodes, die in einem Festwertspeicher (ROM) (Befehle für Addition, Unterbrechung, Übertragung oder Sprung) ausgelesen werden und der ausgelesene Befehlscode dann zum zu steuernden Gerät übertragen wird. Der ausgelesene Befehlscode kann mit der Datenmanipulationseinrichtung korrigiert werden, um den nächsten auszuführenden Befehlscode zu erzeugen. In diesem Fall wird der zu korrigierende Befehlscode in eine Speichervorrichtung wie z. B. ein RAM oder Register gesetzt und der so gesetzte Befehlscode wird ausgelesen, notwendige Korrekturen werden ausgeführt, er wird zu einem anderen Befehlscode geändert und nach der Änderung wird dann der neue Befehlscode in die Speichereinheit gespeichert. Natürlich ist es möglich, den Befehlscode durch direkte Benutzung der Datenmanipulationseinrichtung zu ändern und ihn in der Speichervorrichtung zu setzen, ohne vorher den Änderungsbefehl in den Speicher zu setzen. Ferner kann der korrigierte Befehl so wie er ist benutzt werden, ohne Abspeicherung im Speicher. Ferner kann die Erfindung angewendet werden, um Adressendaten zu korrigieren, die Speicherplätze bezeichnen. Die Operation wird ausgeführt, wie oben beschrieben, und die zu korrigierende Information im obigen Fall wird nur durch die Adressendaten ersetzt. Am effektivsten ist die Datenmanipulationseinrichtung, wenn sie auf ein "nächste Adresse System" angewendet wird, das in letzter Zeit auf dem Gebiet der Software gefunden wurde. Ein "nächste Adres­ se System" ist ein System, welches das Adressendatum, das die Adresse, in welcher die nächste zu lesende Information gespeichert ist, anzeigt, zum Befehlscode oder dem Datencode hinzufügt. In diesem Fall ist die Verarbeitungszeit radikal gekürzt, weil keine Notwendigkeit besteht, die Adresse aufzubauen. Dieses System war aber in seinen Prozeßfunktionen beschränkt, da die Adresse nicht geändert werden konnte. Dieser Nachteil kann bei Anwendung der Datenmanipulationseinrichtung leicht vermieden werden. Wenn die nächste Adresse in der Korrektureinheit aufgebaut werden soll, könnte die Notwendigkeit für ein vorheriges Setzen der nächsten Adresse im Speicher vermieden werden, wodurch der benutzte Speicher wirtschaftlicher gestaltet werden kann. Somit kann die Datenmanipulationseinrichtung auch leicht als Adressengenerator verwendet werden.

Wie oben beschrieben ist die Erfindung vorteilhaft dadurch, daß verschiedene Informationskorrekturen und -änderungen zusätzlich zu den schon diskutierten mit hoher Geschwindigkeit und leicht durchgeführt werden können, und der Anwendungsbereich ist sehr groß.

Im folgenden wird die Erfindung anhand der beigefügten Zeichnungen und Ausführungsbeispiele näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild eines herkömmlichen Datenprozessors mit Datenkorrekturfunktion;

Fig. 2 ein Blockschaltbild eines Hauptteiles einer Ausführungsform der Datenmanipulationseinrichtung für einen Speicher;

Fig. 3 ein Blockschaltbild der Datenmanipulationseinrichtung von Fig. 2;

Fig. 4 ein Blockschaltbild einer weiteren bevorzugten Ausführungsform der Datenmanipulationseinrichtung;

Fig. 5 ein Diagramm zum Veranschaulichen der Bitanordnung im herkömmlichen Datenprozessor mit Datenkorrekturfunktion;

Fig. 6 bis 10 Diagramme zum Veranschaulichen der Bitanordnung der Information nach einem Ausführungsbeispiel der erfindungsgemäßen Datenmanipulationseinrichtung für einen Speicher;

Fig. 11 ein Blockdiagramm einer weiteren Ausführungsform der Datenmanipulationseinrichtung für einen Speicher.

Fig. 1 zeigt einen herkömmlichen Datenprozessor mit Datenkorrekturfunktion. Es ist ein Beispiel gezeigt, wo 16 Bitdaten von und zum Speicher durch einfache Adressierung übertragen werden. Wenn ein Speicherelement (1 Chip) eine Kapazität von 16 k Bits hat, enthält es 16 Blocks 1A bis 1P von jeweils 1 kBit Kapazität. Der Speicherchip 1 hat ferner Gruppen von jeweils 16 Dateneingangsklemmen DI und Ausgangsklemmen DO. Zusätzlich hat es zehn Adresseneingangsklemmen AD zum Steuern der Eingangs- und/oder Ausgangsinformation. Die Adreßdaten, die aus 10 Bits bestehen, werden in einem Steuerwerk 6 erzeugt und parallel zu den jeweiligen zehn Adresseneingangsklemmen übertragen über ein Wortadressenregister 2. Die 10-Bit-Adressendaten werden gemeinsam an die jeweiligen Blöcke angelegt und ein 1-Bit-Datum wird aus jedem der Blöcke ausgelesen. So werden die 16-Bit Ausgangsdaten auf einmal durch eine Adresse auf dem Datenbus (16-Bit-Leitung) DB über die Ausgangsklemmen DO ausgelesen. Dieses 16-Bit-Datum wird Bit für Bit in Abhängigkeit vom Steuersignal C 1 vom Steuerwerk 6 und von der Ausgangseinheit 7 zur Displayeinheit 8 übertragen. Wenn alle Adressen im Speicher 1 zugewiesen worden sind, wird das 16-kBit-Datum zur Displayeinheit übertragen und das Flächenmuster wird als 16 k Punkt- Bild dargestellt.

Eine Änderung des Flächenmusters wird gemäß der im folgenden beschriebenen Prozedur durchgeführt. Als Hardware-Einrichtung sind erforderlich eine Korrektureinrichtung 4, die identische Korrekturen gleichzeitig auf alle ausgelesenen Bits anwendet, eine Bitadressenbezeichnungseinheit 3 und ein Multiplexer 5. Von dem ausgelesenen 16 Bit-Datum muß mindestens ein Bit geändert werden. Deshalb ist die Bitadressenbezeichungseinheit 3 vorgesehen, die ein Bit des 16 Bit-Datums bezeichnet. In diesem Fall besteht das Bezeichungsadressendatum aus 5 Bits und wird vom Steuerwerk 6 erzeugt. Dieses 4-Bit-Adressendatum wird nach dem Speichern in einem Register in der Bitadressenbezeichnungseinheit 3 dekodiert und das Ergebnis wird an den Multiplexer 5 angelegt. Der Multiplexer 5 erzeugt Signale (MW₀-MW₁₅) um den bezeichneten der 16 Speicherblocks (1 A-1 P) auszusuchen. Ein weiteres Signal, das an den Multiplexer 5 angelegt wird, ist das Datenschreibsignal C₃ für den Speicher 1. Daraufhin wird ein Bit aus den von der Korrektureinrichtung 4 korrigierten Daten ausgewählt, um in den speziellen Speicherblock geschrieben zu werden.

Dieser Vorgang wird weiter beschrieben unter Bezugnahme auf das Datenübergangsdiagramm von Fig. 5. Es wird ein Korrekturgang beschrieben, in dem das 11. Bit-Datum (das Datum im Block 1K) der 16-Bit-Daten invertiert werden soll. Das Steuerwerk 6 erzeugt die Bit-Adresse "1010", die das 11. Bit bezeichnet, und setzt die Adressenbezeichnungseinheit 3. Fig. 5A bezeichnet den Inhalt des 16-Bit-Datums, das aus dem Speicher 1 ausgelesen wird. Alle Bits des 16-Bit-Datums werden gleichzeitig invertiert in der Korrektureinrichtung in Abhängigkeit vom INVERT Steuersignal C₂B · (B) bezeichnet den Inhalt der invertierten Daten, während (E) die Bit- Adressendaten bezeichnet, die in der Bitadressenbezeichnungseinheit 3 gesetzt werden. Der Multiplexer 5 wählt nur den Block 1 aus, in dem das 11. Bit-Datum gespeichert ist, wobei er den Signaldraht MW₁₀ benutzt und gibt das SCHREIB- Signal nur an den Block 1 K. Entsprechend wird nur das 11. Bit-Datum "1", das in (C) gezeigt ist, in den Speicher 1 geschrieben. Wenn der Schreibvorgang beendet ist, ist im Speicher das Datum gespeichert, das in (D) gezeigt ist. Es ist also nur das 11. Bit alleine korrigiert worden, wie im Vergleich von (A) und (D) zu sehen ist.

Eine derartige Korrekturprozedur ist jedoch recht aufwendig, wie im folgenden diskutiert wird.

Erstens ist eine Schaltung (Multiplexer 5) zum Erzeugen der unabhängigen 16 SCHREIB-Signale (MW₀- MW₁₅), entsprechend der Anzahl der Datenbits nötig, um das Bit-Adressensignal (Ausgang von 3) mit dem SCHREIB-Signal C₃ zu kombinieren. Zweitens ist eine Verbindungsverdrahtung für die MW-Signale und die Speichereinheit erforderlich. Die Herstellung ist besonders schwierig, da die Verdrahtungsstruktur überaus kompliziert ist, und alle SCHREIB-Signaldrähte MW₀-MW₁₅ unabhängig mit jedem Block des Speichers verbunden werden müssen.

Drittens ist die Adressierung für jedes Bit durch die Verdrahtung festgelegt, und die Datenkorrektur ist nur jeweils für ein Bit möglich. Für eine Korrektur, die nicht notwendigerweise die Korrektur eines Bits erfordert, z. B. Rücksetzen aller Bit-Daten des Speichers oder eines Teils der Bit-Daten der ausgelesenen Daten, wird deshalb eine lange Zeit benötigt, um die gesamten erforderlichen Bit-Daten zu korrigieren, da nur eine Korrektur eines Bits möglich ist pro Speicherzyklus. Mit anderen Worten die Korrekturgeschwindigkeit wird extrem niedrig.

Viertens ist es unmöglich, die Speicherkapazität auszudehnen. Z. B. war der herkömmliche Datenprozessor nicht anwendbar für CRTs, die einen größeren Schirm haben (einen Schirm mit einer größeren Anzahl von Bildpunkten). Als Beispiel eines herkömmlichen Prozessors wurde hier einer mit einem IC-Chip erwähnt; es ist aber klar, daß die oben genannten Schwierigkeiten auch in Großkapazitäts-Speichersystemen auftreten, die eine Vielzahl von gedruckten Platinen mit jeweils einer Vielzahl von darauf vorgesehenen IC-Chips enthalten. In diesem Fall tritt natürlich der erste erwähnte Fehler auf. Die mit zweitens bis viertens bezeichneten Probleme treten ebenso auf, wenn die Speicherblocks durch Platinen ersetzt werden. So hat der herkömmliche Datenprozessor extreme Unzulänglichkeiten im Systemaufbau, und zwar unabhängig von der Speicherkapazität.

Fig. 2 ist ein Blockschaltbild, das eine Ausführungsform der Datenmanipulationseinrichtung zeigt. Diese Figur zeigt ein Beispiel, in dem ein 1-Chip-Speicher 11 benutzt wird.

Der Speicherchip 11 ist ein dynamischer RAM (Random Access Memory) mit 16 kBit Kapazität und enthält 16 Speicherblöcke von je 1 kBit Kapazität (11 A-11 P). Die Daten werden Bit für Bit gleichzeitig von jedem Block in der Gesamtanzahl von 16 Bits übertragen. Die Ausgangsdaten werden über die 16 Daten- Ausgangsklemmen DO auf den Datenbus ausgelesen, während die Eingangsdaten über die 16 Dateneingangsklemmen DI eingelesen werden. Das Adressendatum wird vom Steuerwerk 15 erzeugt und durch die 10 Bit Einheit im Wortadressenregister 12 gesetzt. Die gesetzten Adressendaten werden gemeinsam an jeden der Speicherblocks 11 A bis 11 P über die zehn Adresseneingangsklemmen AD übertragen. 16 Bit Ausgangsdaten vom Speicher 11 werden Bit für Bit in Reihe über die Ausgangseinheit 16 in Abhängigkeit vom Steuersignal (timing signal) C 10, das vom Steuerwerk 15 erzeugt wird, an die Displayeinheit 18 übertragen. Auf der anderen Seite wird das ausgelesene 16 Bit Datum im Speicher 11 einheitlich durch die Korrektureinheit 14 korrigiert. Die Korrektureinheit 14 empfängt das 16 Bit Ausgangsdatum vom Speicher 11 und überträgt das 16 Bit Datum mit den korrigierten Daten in den Speicher 11. Die Bitpositions-Bezeichnungseinrichtung 13 bezeichnet das Bit, das durch die Korrektureinheit 14 korrigiert werden soll und die Bitpositions- Bezeichnungsinformation wird vom Steuerwerk 15 an die Bitpositions- Bezeichnungseinrichtung 13 über den Bus 17 übertragen. Das Steuerwerk 15 erzeugt ferner das Korrektur-Steuer­ signal C₁₁ durch Ausführen des Korrekturbefehls. Wenn die Korrektur vollendet ist, wird das 16-Bit-Datum von der Korrektureinheit zum Speicher 11 übertragen. Das SCHREIB-Signal C₁₂ steuert die Speicherung des 16-Bit-Datums in der Speicherposition des Speichers 11.

Die Adresse zum Bezeichnen der Speicherposition, in die das 16-Bit Datum gespeichert wird, ist die gleiche Adresse, die zum Auslesen des 16 Bit Datums für die Korrektur benutzt wurde. Der Kernpunkt in dieser Ausführungsform ist eine Prozedur, die die zu korrigierende Bitinformation liefert und nur das erforderliche Bit korrigiert. Die Korrektureinheit 14 hat nämlich die erste Funktion, nur das gewünschte Bit zu korrigieren, und die zweite Funktion, die nicht erwünschten Bits für eine Korrektur zu sperren. Folglich wird das 16-Bit-Ausgangsdatum von der Korrektureinheit 14 fertiggestellt für die Benutzung als Flächenmusterdatum. Deshalb kann das 16-Bit-Ausgangsdatum der Korrektureinheit 14 auf einmal im Speicher 11 gespeichert werden. Als Folge besteht keine Notwendigkeit für die 16 SCHREIB-Signale (MW₀-MW₁₅) von Fig. 1, um die Bitposition im Speicher 11 auszuwählen.

Die Bitdaten, für die keine Korrektur notwendig ist, können sowie sie sind durch die Korrektureinheit 14 durchlaufen. Die Schaltungsstruktur des einfachsten Typs der Korrektureinheit 14 zum Durchführen dieser Operation ist so aufgebaut, daß nur das Ausgangsbit korrigiert wird, das dem "1" Level in der Information der Bitpositions- Bezeichnungseinrichtung 13 entspricht. Z. B. sind bei der Durchführung eines Inversionsbefehles zwei Pfade für jedes der ausgelesenen Bits vom Speicher 11 vorgesehen. Ein Inverter ist in einem dieser zwei Pfade vorgesehen. In diesen beiden Pfaden sind jeweils Übertragungsgates vorgesehen. Die logische Produktmanipulation für jedes der 16 Bit Daten der Bezeichnungseinheit (z. B. ein Adressenregister oder ein Adressendekoder) und das INVERTIER-Steuersignal "1" wird durchgeführt und es wird so gesteuert, daß das Gate mit dem Invertierglied geöffnet ist, wenn das Ergebnis des logischen Produkts eine "1" ist und das Gate ohne Inverter wird geöffnet, wenn das Ergebnis des logischen Produkts eine "0" ist. Das bewirkt, daß nur das von der Bitpositions-Bezeichnungseinheit 13 als "1" bezeichnete Bit invertiert wird. Dann wird das Schreibsignal C₁₂ durch das Steuerwerk 15 erzeugt und das 16 Bit Datum, dessen benötigter Teil korrigiert wurde und dessen nicht benötigter Teil nicht korrigiert wurde, wird auf einmal zum Speicher 11 übertragen.

Fig. 6 zeigt den Übergang der Datenänderung bei einer Ausführungsform der Datenmanipulationseinrichtung. Es werden die selben Bedingungen wie beim herkömmlichen Datenprozessor von Fig. 5 angenommen. Das zu korrigierende Bit soll das 11. Bit von unten sein. Deshalb wird eine Adresse, wie in Fig. 6E gezeigt, erzeugt, bei der alle Bits bis auf das 11., das auf "1" gesetzt ist, auf "0" gesetzt sind. Diese Adresse wird durch die Bitposition-Bezeichnungseinheit 14 erzeugt. Folglich wird von allen ausgelesenen Daten A nur der Inhalt des 11. Bits durch die Korrektureinrichtung 14 invertiert und als korrigiertes Datum B im Speicher 11 gespeichert. Das Datum, das in den Speicher 11 übertragen werden soll, ist das 16-Bit-Datum von Fig. 6C und diese 16 Bits werden parallel und gleichzeitig in jede der Speicherpositionen gespeichert. Das abgespeicherte Datum ist als D bezeichnet.

Fig. 3 ist eine Ausführungsform einer Schaltungskonstruktion für ein Bit der Korrektureinheit, die den INVERTIER-Befehl ausführt. Die Korrekturadresse zum Bezeichnen des zu korrigierenden Datenbits und das zu korrigierende Datum werden durch die Inverter 31, 32 invertiert, so daß jedes in beiden Zuständen ("1" und "0") vorliegt. Wenn sie durch das Korrektursteuersignal C₁₁ gesteuert werden, wird eines der beiden ausgewählt, um in den Speicher 11 über die AND-Gates 33, 34 und OR-Gate 35 übertragen zu werden. In diesem Falle wird das Bit nur dann invertiert, wenn die Korrekturadresse (1 Bit von 6E) "1" ist. Wenn dies Bit "0" ist, werden sie nicht invertiert. Dann werden die 16 Bits mit den korrigierten Daten und den nicht korrigierten Daten parallel zum Speicher 11 übertragen.

Bei der Datenmanipulationseinrichtung für einen Speicher können die Datenkorrekturen der Bits einfach mit einer unkomplizierten Korrekturschaltung durchgeführt werden. Wenn die Bitposition-Bezeichnungseinrichtung 13 als Schieberegister aufgebaut ist und einen Bitumlauf nach links oder rechts durchführen kann, können alle 16 ausgelesenen Datenbits durch Umlauf der Bezeichnungsinformation korrigiert werden. Auf der anderen Seite, wenn das Steuerwerk 15 ein 16 Bit Bezeichnungsdatum erzeugt, kann ein beliebiges Bit (zwischen 1 und 16) der 16 Bit Auslesedaten korrigiert werden. Ferner kann, wenn die Bitposition-Bezeichnungseinrichtung 13 ein Dekodierwerk ist, das eine 4-Bit Information vom Steuerwerk 15 empfängt, jedes beliebige Bit vom 1. bis zum 16. korrigiert werden. Ferner kann der Bitpositions-Bezeichnungseinrichtung 13 als programmierbarer Zähler oder einfaches Register aufgebaut sein, dessen vorgesetzte Information beliebig durch das Steuerwerk 15 geändert werden kann. In diesem Fall können, wenn die voreingestellten Daten im Zähler alle auf "1" oder teilweise auf "1" stehen, alle Bits der Auslesedaten oder eine Anzahl von Teilbits auf einmal korrigiert werden. Die Inversionskorrektur aller Bits der ausgelesenen Daten ist in Fig. 7 gezeigt. In diesem Fall wird die Bitpositions-Bezeichnungsadresse für das Datenbit, das korrigiert werden soll, von der Bitpositions-Bezeichnungseinrichtung 13, wie in Fig. 7D gezeigt, erzeugt. Als Ergebnis werden die durch den Inverter 32 invertierten Daten der zum Korrekturgate von Fig. 3 ausgelesenen Daten in den Speicher 11 über das AND-Gate 33 übertragen. Die korrigierten Daten werden deshalb zu den Daten, die in Fig. 7B gezeigt sind und alle 16 Bits der ausgelesenen Daten werden gleichzeitig in den jeweils entsprechenden Block 11 A bis 11 P im Speicher 11 gespeichert.

Wenn die Bitpositions-Bezeichnungsadresse, die in der Bitpositions-Bezeichnungseinrichtung 13 erzeugt wird, jeweils die geraden Bits bezeichnet, werden die ausgelesenen Daten korrigiert, wie in Fig. 8 gezeigt ist. Fig. 8A, B, C und D zeigen die durch die Adresse aus dem Speicher 11 ausgelesenen Daten, die durch die Korrigiereinheit 14 korrigierten Daten, die in die durch die gleiche Adresse bezeichnete Speicherposition gespeicherten Daten bzw. die Bitpositions-Bezeichnungsadresse.

Ferner ist es möglich, einen ausgewählten Teil, z. B. die obere Hälfte (9. bis 16. Bit), die untere Hälfte (1. bis 8. Bit) usw. zu korrigieren, wodurch die Möglichkeit gegeben ist, die ausgelesenen Daten mit hoher Geschwindigkeit selektiv zu korrigieren. Die Datenmanipulationseinrichtung ist bestens geeignet für eine Flächenmuster-Displayeinheit oder eine graphische Displayeinheit, in der Hochgeschwindigkeitsdatenkorrektur nötig ist.

Beim Entwurf der Datenmanipulationseinrichtung ist es möglich, nur ein SCHREIB-Signal C₁₂ für alle Speicherzellen des Speichers 11 gemeinsam zu benutzen. Zusätzlich wird der Multiplexer 5 für die bitweise Auswahl unnötig. Auf diese Weise wird der Entwurf des Prozessors recht einfach und eine Vergrößerung der Anzahl der Speicherchips ist ebenso einfach und ohne Begrenzung der Anzahl.

Die Schaltung für die Korrektureinheit 14 kann wie in Fig. 4 gezeigt aufgebaut sein. Fig. 4 zeigt eine Korrekturschaltung für ein Datenbit. Diese Korrekturschaltung hat die Korrekturfunktionen INVERTIEREN, RÜCKSETZEN, SETZEN und ERSETZEN. In diesem Fall dekodiert das Steuerwerk 15 vier Korrekturbefehle und erzeugt entweder das INVERTIER-Signal C _11-1' das RÜCKSETZ-Signal C _11-2' das SETZ-Signal C _11-3 oder das ERSETZ-Signal C _11-4. Diese Signale werden jeweils an die AND-Gates 41 bis 44 angelegt. Das Ausgangsdatum (Dateneingabe), das an die Korrekturschaltung angelegt wird, wird an eine der Eingangsklemmen des AND-Gates 46 und an die Eingangsklemme des Inverters 47 überführt. Die Bitpositions- Bezeichnungsadresse von der Bitposition-Bezeicheneinheit 13 wird an die andere Eingangsklemme des AND-Gates 46 über den Inverter 48 angelegt. Ferner wird die Bitpositions-Bezeichnungsadresse auch an eine der Eingangsklemmen der AND-Gates 49, 51 und des OR-Gates 50 angelegt. An die andere Eingangsklemme des AND-Gates 49 wird das Ausgangssignal des Inverters 47 angelegt, während an die andere Eingangsklemme des OR-Gates 50 das Ausgangssignal des AND-Gates 46 angelegt wird. An die andere Eingangsklemme des AND-Gates 51 wird das zu ersetzende Musterdatum angelegt. Die Ausgänge der AND-Gates 46, 49 werden dann über das AND-Gate 52 in der folgenden Stufe an das AND-Gate 41 geleitet. Das Ausgangssignal des AND-Gates 46 wird dann an das AND-Gate 42 angelegt. Der Ausgang des OR-Gates 50 wird zum Setzen an das AND-Gate 43 gelegt. Die Ausgänge der AND-Gates 46 und 51 werden an das AND-Gate 44 über das OR-Gate 53 für das RÜCKSETZEN gelegt. Die Ausgangssignale der AND-Gates 41 bis 44 werden über das OR-Gate 45 als die korrigierten Daten (Datenausgabe) zum Speicher 11 übertragen.

Wenn diese Korrektureinheit 14 benutzt wird, wird die Datenkorrektur, wie in den Fig. 9 und 10 gezeigt, ausgeführt in Abhängigkeit von den SETZ- und RÜCKSETZ- Befehlen. D. h. die Daten im Speicher 11, gezeigt in Fig. 9A werden so zugewiesen, daß das 11. Bit korrigiert wird durch die durch D gezeigte Bitpositions-Bezeichnungsadresse. Wenn in diesem Zustand der SETZ-Befehl durchgeführt wird, wird das 11. Bit bedingungslos "1". Die Daten B nach der Korrektur werden so wie sie sind in den Speicher 11 gespeichert (wie in C gezeigt).

Wenn das 14. Bit der in Fig. 10A gezeigten Daten durch D bezeichnet ist und der RÜCKSETZ-Befehl ausgeführt wird, wird der Inhalt des 14. Bits bedingungslos zu "0". Folglich werden die Daten B nach der Korrektur als C im Speicher 11 gespeichert. Wenn der REPLACE-Befehl durchgeführt werden soll, werden die einzusetzenden Flächenmusterdaten über das AND-Gate 51 in den Speicher 11 überführt.

Wenn die Korrektureinheit 14 wie oben beschrieben aufgebaut ist, können Korrekturen, wie Dateninversion, Rücksetzen, Setzen, Ersetzen usw., leicht durchgeführt werden bezüglich aller Bits oder einer beliebigen Anzahl von Bits der Auslesedaten. Ferner können, da die Anzahl der gespeicherten Daten im Speicher 11 gleich der Anzahl der Ausgangsdaten der Korrektureinheit ist, 16 Bitdaten alle auf einmal in Abhängigkeit von nur einem SCHREIB-Signal C₁₂ in den Speicher 11 gespeichert werden. Deshalb sind komplizierte Schaltungen (z. B. Multiplexer für die Bitauswahl usw.) unnötig und eine Vergrößerung des Speicherchips oder der Kapazität wird ziemlich einfach.

Die Datenmanipulationseinrichtung kann nicht nur bei 1-Chip- Speicher sondern auch bei einer Anzahl von Speicherchips, die eine Vielzahl von gedruckten Speicherplatten aufweisen, verwendet werden.

Claims (2)

1. Datenmanipulationseinrichtung für einen Speicher, der Informationen in Form von Wörtern speichert, die je eine Anzahl Bits umfassen und durch je ein zugeführtes Adressensignal adressierbar sind, mit
einer Ausleseeinrichtung zum parallelen Auslesen der ein adressiertes Wort bildenden Bits,
einer Korrektureinrichtung, mit der der Bithinhalt eines oder mehrerer, durch eine Bitposition-Bezeichnungseinrichtung bezeichneter Bits des ausgelesenen Wortes korrigierbar ist,
und einer Schreibeinrichtung zum parallelen Einschreiben der korrigierten Bits und der restlichen, unkorrigierten Bits des ausgelesenen Wortes in den Speicher, dadurch gekennzeichnet,
daß die Korrektureinheit (14) für jedes der parallel ausgelesenen Bits je einen Inverter (32), ein Korrekturglied (33) und ein Übertragungsglied (34) aufweist,
wobei der Inverter (32) mit der Ausgangsklemme (DO) des Speichers (11) verbunden ist und das entsprechende, ausgelesene Bit invertiert,
das Korrekturglied (33) mit dem Inverter (32) und der Bitposition- Bezeichnungseinrichtung (13) verbunden ist und das korrigierte Bit an den Speicher (11) weitergibt,
und das Übertragungsglied (34) mit der Ausgangsklemme (DO) des Speichers (11) und der Bitposition-Bezeichnungseinrichtung (13) verbunden ist und das entsprechende Bit unkorrigiert an den Speicher (11) weitergibt.

2. Datenprozessor nach Anspruch 1, dadurch gekennzeichnet, daß jedes Korrekturglied (33) bei Anliegen eines Bitposition-Signals von der Bitposition-Bezeichnungseinrichtung (13) öffnet und das korrigierte Bit zur Eingangsklemme (DI) des Speichers (11) weitergibt, oder daß jedes Übertragungsglied (34) bei Anliegen des Bitpositions-Signals von der Bitposition-Bezeichnungseinrichtung öffnet und das entsprechende unkorrigierte Bit von der Ausgangsklemme (DO) zur Eingangsklemme (DI) des Speichers (11) weitergibt.