DE69018429T2

DE69018429T2 - Digital/Analog-Wandler.

Info

Publication number: DE69018429T2
Application number: DE69018429T
Authority: DE
Inventors: Marcellinus Johannes M Pelgrom; Der Veen Martien Van
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1990-01-11
Filing date: 1990-12-18
Publication date: 1995-11-02
Anticipated expiration: 2010-12-19
Also published as: DE69018429D1; EP0436984B1; JPH04211521A; JP3037766B2; HK171596A; US5079552A; KR0185997B1; EP0436984A1; KR910015127A

Description

Anwendungsbereich der Erfindung

Die Erfindung bezieht sich auf einen Digital-Analog-Umsetzer zur Umsetzung eines digitalen Eingangssignals in ein analoges Ausgangssignal, der folgendes enthält:
- einen Eingang zum Anlegen des digitalen Eingangssignals und einen Ausgang, von dem das analoge Ausgangssignal abgenommen werden kann;
- einen Referenzspannungsteiler, der aus in Reihe geschalteten und an Knotenpunkten miteinander verbundenen Widerstandselementen besteht, wobei der Referenzspannungsteiler an den Enden der Reihenschaltung Anschlüsse zum Anlegen einer Referenzspannung hat;
- eine Auswahlschaltung zum Verbinden eines der Knotenpunkte mit dem analogen Ausgang in Reaktion auf Auswahlsignale, die Schalttransistoren enthält, deren erste Hauptelektrode mit einem entsprechenden Knotenpunkt verbunden ist, deren zweite Hauptelektrode mit dem analogen Ausgang verbunden ist und deren Steuerelektrode mit einem der Auswahlsignale verbunden ist; und
- eine Decodierschaltung zum Aktivieren der Auswahlsignale in Reaktion auf das digitale Eingangssignal.

Hintergrund der Erfindung

Ein derartiger Digital-Analog-Umsetzer (DA) ist unter der Typenbezeichnung PNA 7518 bekannt und funktioniert entsprechend dem parallelen Auswahlsystem. Hierbei teilt der Referenzspannungsteiler die Referenzspannung in eine Vielzahl von gleichen Schritten auf, die an den Knotenpunkten, die über die Schalttransistoren mit dem analogen Ausgang verbunden sind, zur Verfügung stehen. In Abhängigkeit von dem digitalen Eingangssignal aktiviert die Decodierschaltung einen der Schalttransistoren, wodurch der Wert des analogen Ausgangssignals der Spannung an dem entsprechenden Knotenpunkt entspricht.
Diese Art des DA-Umsetzers hat einen einfachen Aufbau, da immer nur ein Schalttransistor aktiviert zu werden braucht. Die Qualität des analogen Ausgangssignals wird jedoch durch Signalverzerrung, die auf eine vom Signalpegel abhängige Zeitkonstante des RC-Gliedes der Ladeschaltung zurückzuführen ist, mit der die parasitäre Kapazität am analogen Signalausgang geladen wird, durch Schaltrauschen, das durch Ein- und Ausschalten der Schalttransistoren verursacht wird, und durch die Stoßströme gemindert, mit denen die parasitäre Kapazität geladen wird. Die Minderung der Signalqualität begrenzt die wirksame Bit-Auflösung und/oder die Verarbeitungsgeschwindigkeit dieses DA-Umsetzers nach dem Stand der Technik.
Die parasitäre Kapazität wird immer auf eine andere analoge Signalspannung über einen Reihenwiderstand geladen oder entladen, dessen tatsächlicher Wert von der Position des ausgewahlten Knotenpunktes auf dem Referenzspannungsteiler abhängt. Die Geschwindigkeit, mit der sich die Spannung am analogen Ausgang ändern kann, ist nicht bei allen Signalpegeln gleich. Das charakteristische treppenförmige Rauschsignal am analogen Ausgang enthält infolgedessen Komponenten, deren Frequenzen in der nutzbaren Bandbreite des analogen Ausgangssignals liegen und nicht mit herkömmlichen Tiefpaßfiltern herausgefiltert werden können. Diese Komponenten manifestieren sich in einer Verzerrung des analogen Ausgangssignals, die bei einer zunehmenden Bit-Auflösung oder bei einer zunehmenden Verarbeitungsgeschwindigkeit dieses DA-Umsetzertyps relativ ständig zunimmt.
Eine erste Ursache für die Abhängigkeit des Reihenwiderstands in der Ladeschaltung vom Signalpegel ist der sich ständig ändernde effektive Ausgangswiderstand in den Knotenpunkten des Referenzspannungsteilers. In der Mitte ist der Ausgangswiderstand am größten, an den Enden am kleinsten. Eine zweite Ursache ist der schwankende Durchlaßwiderstand zwischen der ersten und der zweiten Hauptelektrode der Schalttransistoren. Die Auswahlsignale für die Steuerelektroden aller Schalttransistoren haben alle den gleichen Wert. Die Spannung zwischen der Steuerelektrode und der ersten Hauptelektrode, die entscheidend für den Durchlaßwiderstand des Schalttransistors ist, schwankt jedoch, da die ersten Hauptelektroden mit verschiedenen Abgriffen des Referenzspannungsteilers verbunden sind.

Zusammenfassung der Erfindung

Die Erfindung hat zur Aufgabe, die Qualität des analogen Ausgangssignals zu verbessern und somit den DA-Umsetzer nach dem Stand der Technik für eine höhere Bit-Auflösung und/oder Verarbeitungsgeschwindigkeit geeignet zu machen.
Erfindungsgemaß wird diese Zielsetzung für einen DA-Umsetzer des eingangs erwahnten Typs dadurch erreicht, daß der Analog-Digital-Umsetzer außerdem folgendes enthält:
- einen Vorspannungsteiler, der aus in Reihe geschalteten und an Knotenpunkten miteinander verbundenen Widerstandselementen besteht, wobei der Vorspannungsteiler an den Enden der Reihenschaltung Anschlüsse zum Anlegen einer Vorspannung hat; und
- eine Pegelverschiebungsschaltung, die Verschiebungsstufen enthält, die jeweils einen Eingangsanschluß, einen Ausgangsanschluß und einen Versorgungsanschluß haben, zum Verschieben eines Signalpegels am Eingangsanschluß auf einen anderen Signalpegel am Ausgangsanschluß in Abhängigkeit von der an dem Versorgungsanschluß anliegenden Spannung, wobei die Eingangsanschlüsse mit den Auswahlsignalen, die Ausgangsanschlüsse mit einer entsprechenden Steuerelektrode der den Auswahlsignalen entsprechenden Schalttransistoren und die Versorgungsanschlüsse mit den Knotenpunkten des Vorspannungsteilers verbunden sind.
Die Verschiebungsstufen setzen die Amplitude der Auswahlsignale der Decodierschaltung in Signale um, deren Amplitude von der Spannung am Knotenpunkt des Vorspannungsteilers bestimmt wird, die der oder den entsprechenden Verschiebungsstufe(n) zugeführt wird. Dadurch wird erreicht, daß die effektive Spannung zwischen der Steuerelektrode und der ersten Hauptelektrode der Schalttransistoren weniger schwankt, so daß der Durchlaßwiderstand zwischen der ersten und der zweiten Hauptelektrode ebenfalls weniger schwankt. Diese Wirkung kann schon dadurch erzielt werden, daß die Verschiebungsstufen gruppenweise mit demselben Knotenpunkt des Vorspannungsteilers verbunden werden. Die Schwankung ist am geringsten bei einer erfindungsgemaßen Ausführungsform eines DA-Umsetzers, die dadurch gekennzeichnet ist, daß die Reihenschaltung des Vorspannungsteilers die gleiche Anzahl Knotenpunkte enthält wie die Reihenschaltung des Referenzspannungsteilers.
Die Verschiebungsstufen können auf verschiedene Art realisiert werden. Eine zweite Ausführungsform eines erfindungsgemaßen DA-Umsetzers ist zu diesem Zweck dadurch gekennzeichnet, daß die Versehiebungsstufen jeweils einen Transistor enthalten, dessen erste und zweite Hauptelektrode mit dem Ausgangsanschluß bzw. mit dem Versorgungsanschluß verbunden sind und dessen Steuerelektrode mit dem Eingangsansehluß der entsprechenden Verschiebungsstufe verbunden ist. Logische Gatterschaltungen sind gut geeignete Schaltungskomponenten mit aktiven hohen und niedrigen Ausgangsspannungen, so daß die Steuerelektroden der nicht ausgewahlten Schalttransistoren nicht schweben oder unbeabsichtigt durch Neben sprechen von anderen Auswahlsignalen aktiviert werden.
Die Amplitude des Ausgangssignals der logischen Gatterschaltungen hängt von deren Versorgungsspannung ab. Durch die Versorgung der logischen Gatterschaltungen ausgehend von den Knotenpunkten des Vorspannungsteilers kann erreicht werden, daß die Signalamplitude des eintreffenden Auswahlsignals in eine Signalamplitude des ausgegebenen Auswahlsignals umgewandelt wird, die mit der Spannung an den Knotenpunkten schwankt.
Eine dritte Ausführungsform eines erfindungsgemaßen DA-Umsetzers ist dadurch gekennzeichnet, daß Teilanordnungen bestehend aus der gleichen Anzahl von aufeinanderfolgenden Widerstandselementen der Reihenschaltung des Referenzspannungsteilers in Gruppen angeordnet sind, wobei die zweiten Hauptelektroden der Schalttransistoren innerhalb der Gruppen über eine Gruppen-Sammelschiene mit dem analogen Ausgang verbunden sind; dadurch, daß die Decodierschaltung einen Reihendecodierer und einen Spaltendecodierer enthält, um Reihen-Auswahlsignale bzw. Spalten-Auswahlsignale zu erzeugen; dadurch, daß die logischen Gatterschaltungen über einen weiteren logischen Eingang verfügen, der mit einem weiteren Eingangsanschluß der Verschiebungsstufen verbunden ist, wobei in jeder der genannten Gruppen die genannten ersten Eingangsanschlüsse alle mit einem der Reihen-Auswahlsignale und die weiteren Eingangsanschlüsse mit verschiedenen Spalten-Auswahlsignalen verbunden sind. Der DA-Umsetzer ist als Matrix mit Reihen- und Spaltendecodierung des digitalen Eingangssignals aufgebaut, wobei die Schalttransistoren in Gruppen mit einer Gruppen-Sammelschiene angeordnet sind. Dadurch wird die Anzahl der Auswahlsignale erheblich reduziert. Infolgedessen werden auch das Schaltrauschen im analogen Ausgangssignal vermindert und somit dessen Signalqualität verbessert.
Eine vierte Ausführungsform eines erfindungsgemäßen DA-Umsetzers ist dadurch gekennzeichnet, daß ein paralleles Widerstandselement mit den Teilanordnungen parallelgeschaltet wird. Die parallelen Widerstände reduzieren einerseits den Impedanzpegel des Referenzspannungsteilers und andererseits die Schwankung der effektiven Ausgangsimpedanz an den Knotenpunkten des Referenzspannungsteilers. Ein zusätzlicher Vorteil besteht darin, daß der Referenzspannungsteiler jetzt mit Widerstandswerten realisiert werden kann, die sich für eine Integration anbieten, ohne daß ein vorher festgelegter maximaler Ausgangswiderstand überschritten wird.
Eine fünfte Ausführungsform eines erfindungsgemaßen DA-Umsetzers ist dadurch gekennzeichnet, daß die Gruppen-Sammelschiene bei Aktivierung des zu der Gruppe gehörenden Reihen-Auswahlsignals über einen Gruppenschalter mit dem analogen Ausgang verbunden ist. Die Gruppenschalter trennen die nicht-aktiven Gruppen von dem analogen Signalausgang, wodurch die parasitäre Kapazität an diesem Ausgang geringer ist. Die Stoßströme, mit denen die parasitäre Kapazität geladen wird, sind dann entsprechend geringer, so daß das Schaltrauschen im analogen Ausgangssignal abnimmt. Zusätzlich wird der Einfluß der variierenden RC-Zeitkonstanten relativ geringer.
Eine sechste Ausführungsform eines DA-Umsetzers ist dadurch gekennzeichnet, daß die entsprechende Gruppe außerdem einen Halteschalter enthält, der die Gruppen-Sammelschiene wahrend der Nicht-Aktivierung des zu der Gruppe gehörenden Reihen-Auswahlsignals mit einem Punkt mit festem Potential verbindet. Die Halteschalter verbinden die Gruppen-Sammelschienen der nicht ausgewahlten Gruppen mit einem festen Potential, das vorzugsweise dem Potential entspricht, das auf halbem Wege der Teilanordnungen der entsprechenden Gruppe vorherrscht. Dies verhindert, daß das Sammelschienenpotential auf unerwünschte, stark abweichende Spannungen driftet, die wiederum bei der Auswahl der Gruppe ausgeglichen werden müssen, begleitet von unnötig viel Schaltrauschen.
Eine weitere Reduzierung der Schwankung der Zeitkonstante des RC- Gliedes kann dadurch erreicht werden, daß eine Ausführungsform eines erfindungsgemäßen DA-Umsetzers verwendet wird, die dadurch gekennzeichnet ist, daß die Gruppen-Sammelschiene als eine Anordnung von Widerstandselementen ausgeführt ist, die an Knotenpunkten miteinander verbunden sind, wobei die zweiten Hauptelektroden der Schalttransistoren der Gruppe mit diesen Knotenpunkten verbunden sind. Die Widerstandselemente in der Sammelschiene gleichen die Schwankung der Ausgangsimpedanz in den Knotenpunkten des Referenzspannungsteilers aus.
Der Durchlaßwiderstand zwischen der ersten und der zweiten Hauptelektrode der Schalttransistoren hängt auch von der Schwellenspannung der Transistoren ab. Eine Ausführungsform eines erfindungsgemäßen DA-Umsetzers ist dadurch gekennzeichnet, daß ein Substratanschluß der Schalttransistoren mit einem Knotenpunkt des Referenzspannungsteilers verbunden ist. Durch Zuführung einer Spannung zu den Substraten, die mit der Steuerelektrode und der ersten Hauptelektrode schwankt, entsprechen sich die Schwellenspannungen der Schalttransistoren gegenseitig besser, wodurch die Schwankung des Durchlaßwiderstandes geringer wird.

Kurze Beschreibung der Zeichnung

Die Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
Figur 1 einen DA-Umsetzer nach dem Stand der Technik,
Figur 2 eine erste Ausführungsform eines erfindungsgemaßen DA-Umsetzers,
Figur 3 eine zweite Ausführungsform eines erfindungsgemäßen DA- Umsetzers,
Figur 4 weitere Einzelheiten einer dritten Ausführungsform eines erfindungsgemaßen DA-Umsetzers,
Figur 5 und Figur 5a weitere Einzelheiten einer vierten Ausführungsform eines erfindungsgemäßen DA-Umsetzers mit Reihen- und Spaltenadressierung,
Figur 6 weitere Einzelheiten einer Weiterentwicklung der Erfindung.

Beschreibung der Ausführungsformen

Figur 1 zeigt einen Digital-Analog-Umsetzer nach dem Stand der Technik des Typs, wie er von dem Anmelder unter der Bezeichnung PNA 7518 vertrieben wird. Dieser Digital-Analog-Umsetzer enthält ein widerstandsbehaftetes Kettenleiternetzwerk 10 bestehend aus einer Anordnung von Reihenwiderständen, von denen die Widerstände R10, R11, R12 und R13 in Figur 1 einzeln dargestellt sind. Die Anschlüsse 11 und 12 des widerstandsbehafteten Kettenleiternetzwerks sind während des Betriebs mit einem hohen Potential V1 bzw. mit einem niedrigen Potential V2 verbunden. Die Knotenpunkte dieses Spannungsteilers sind mit einer Auswahlschaltung 30 verbunden, die aus mehreren CMOS-Transistoren besteht, von denen jeder zwischen einen Knotenpunkt des Spannungsteilers 10 und eine Sammelschiene 31 geschaltet ist, die mit einem Ausgangsanschluß 32 verbunden ist, an dem die Spannung Vout zur Verfügung steht. In Figur 1 sind die CMOS-Transistoren T10, T11, T12 und T13 der Auswahlschaltung abgebildet.
Zusätzlich enthält der Digital-Analog-Umsetzer in Figur 1 eine Decodierschaltung 20, durch die ein digitales n-Bit-Eingangssignal, das an den Eingängen 21 anliegt, in ein 1-Bit-Signal umgesetzt wird, das an einem der 2n Ausgänge 22 der Decodierschaltung 20 zur Verfügung steht. Jeder Ausgang der Decodierschaltung 20 ist mit einer Gate-Elektrode eines der CMOS-Transistoren in der Auswahlschaltung 30 verbunden. In Figur 1 sind die Verbindungen zwischen der Decodierschaltung 20 und den Transistoren T10, T11, T12 und T13 dargestellt.
Während des Betriebes liegen an den Anschlüssen des Spannungsteilers vorher festgelegte Potentiale V1 und V2 an, und ein digitales Eingangssignal wird den Eingängen 21 zugeführt. Dieses digitale Eingangssignal wird von der Decodierschaltung 20 in ein einziges Signal an einem der Ausgänge 22 decodiert, und dieses Signal wird dazu verwendet, einen der CMOS-Transistoren in der Auswahlschaltung leitend zu machen. Dadurch wird die Spannung an dem Knotenpunkt, mit dem dieser CMOS- Transistor verbunden ist, an die Sammelschiene 31 weitergeleitet und ist als Vout am Ausgang 32 des Digital-Analog-Umsetzer verfügbar.
Angenommen, die Decodierschaltung 20 liefert Steuerspannungen mit gleichem Pegel an jedem der Ausgänge 22, dann ist offensichtlich, daß jeder der Transistoren T10 ... T13 in der Auswahlschaltung mit einer anderen Gate-Source- Spannung Vgs arbeitet, wobei Vgs von dem Knotenpunkt abhängt, mit dem der entsprechende CMOS-Transistor verbunden ist. Diese unterschiedliche Spannung Vgs führt zu einem variierenden Durchlaßwiderstand der CMOS-Transistoren, so daß der Widerstand, mit dem die parasitäre Kapazität des Ausgangs 32 geladen oder entladen wird, von dem momentanen umzusetzenden Signalpegel abhängt. Die Geschwindigkeit, mit der die Spannung am analogen Ausgang ihren Wert ändern kann, ist nicht bei allen Signalpegeln gleich groß. Das charakteristische treppenförmige Rauschsignal im analogen Ausgangssignal enthält infolgedessen Komponenten, deren Frequenzen in der nutzbaren Bandbreite des analogen Ausgangssignals liegen und nicht mit Hilfe von herkömmlichen Tiefpaßfiltern herausgefiltert werden können. Diese Komponenten manifestieren sich in einer Verzerrung des analogen Ausgangssignals, die bei zunehmender Bit-Auflösung und bei zunehmender Verarbeitungsgeschwindigkeit dieses Digital-Analog-Umsetzertyps relativ ständig zunimmt.
Figur 2 zeigt eine Ausführungsform einer erfindungsgemäßen Anordnung, in der der obengenannte Nachteil beseitigt oder zumindestens erheblich reduziert wird. In Figur 2 haben gleiche Teile die gleichen Bezugszeichen wie in Figur 1.
Zusätzlich zu den bereits in Figur 1 abgebildeten Komponenten enthält die in Figur 2 gezeigte Anordnung einen Vorspannungsteiler 40, dessen Widerstände R20, R21, R22 und R23 in Figur 2 dargestellt sind. Die Anschlüsse 41 und 42 dieses Einstell-Spannungsteilers sind wahrend des Betriebes mit einem Potential V3 bzw. mit einem Potential V4 verbunden. Die Knotenpunkte des Einstell-Spannungsteilers 40 sind mit Halbleiter-Schaltelementen verbunden, die Teil einer Pegelverschiebungsschaltung 50 sind. Diese Halbleiter-Schaltelemente können, wie in Figur 2 gezeigt, aus CMOS- Transistoren gebildet sein, aber wahlweise auch aus anderen Bauelementen bestehen. Die Transistoren T20, T21, T22 und T23 dieser Pegelverschiebungsschaltung sind in der Figur dargestellt.
Im Gegensatz zu Figur 1 sind die Ausgänge 22 der Decodierschaltung 20 nicht mit den Gate-Anschlüssen der Transistoren der Auswahlschaltung 30, sondern mit den Gate-Anschlüssen der Transistoren der Pegelverschiebungsschaltung 50 verbunden. Die Drain-Anschlüsse der Transistoren der Pegelverschiebungsschaltung 50 sind mit den Gate-Anschlüssen der Auswahlschaltung 30 verbunden. Die Verbindungen zwischen den Source-Anschlüssen der Pegelverschiebungsschaltung 50 und die Gate-Verbindungen der Auswahlschaltung 30 sind so realisiert, daß die Source-Anschlüsse der aufeinanderfolgenden Transistoren T20 ... T23 in der Pegelverschiebungsschaltung 50 in dieser Reihenfolge mit den Gate-Anschlüssen der aufeinanderfolgenden Transistoren T10 ... T13 der Auswahlschaltung 30 verbunden sind. Um zu verhindern, daß die Gate- Elektroden der nicht ausgewahlten Transistoren der Auswahlschaltung 30 zu schweben beginnen, sind alle Gate-Elektroden der Auswahlschaltung 30 mit geerdeten Widerständen R30, R31, R32 und R33 verbunden (oder Widerständen, die mit einem anderen geeigneten Potential verbunden sind).
Falls die Anzahl der Widerstände in dem Vorspannungsteiler so gewahlt wird, daß sie der Anzahl der Widerstände im Referenzspannungsteiler entspricht, und falls sich auch die Widerstandsverhältnisse entsprechen, dann wird bei geeigneter Wahl der verschiedenen Potentiale V1 ... V4 jedem der Gate-Anschlüsse der Transistoren T10 T13 eine andere vorher festgelegte Spannung zugeführt. Für jeden der Transistoren T10 ... T13 ist diese Spannung derart bemessen, daß die Gate-Source-Spannung jedes dieser Transistoren zumindestens überwiegend gleich ist. Daraus folgt, daß diese Gate- Source-Spannung keine Verzerrung wahrend der Weiterleitung des Potentials von einem der Knotenpunkte des Referenzspannungsteilers zur Sammelschiene 23, von der die Ausgangsspannung Vout abgenommen wird, verursacht.
Eine weitere Ausführungsform eines erfindungsgemäßen Digital-Analog- Umsetzers ist in Figur 3 dargestellt. Der in Figur 3 gezeigte Digital-Analog-Umsetzer enthält ebenfalls den Referenzspannungsteiler 10, die Decodierschaltung 20, die Auswahlschaltung 30, den Vorspannungsteiler 40 und eine Pegelverschiebungsschaltung 50 Der Unterschied zwischen den in Figur 2 und Figur 3 gezeigten Ausführungsformen besteht darin, daß der Aufbau der Decodierschaltung 20 und der Pegelverschiebungsschaltung 50 anders ist. In dieser Ausführungsform enthält die Pegelverschiebungsschaltung 50 eine Vielzahl von Gattern mit den Bezeichnungen 51, 52, 53 und 54, die alle in Figur 3 dargestellt sind. Der Ausgang jedes Gatters ist in der in Figur 3 dargestellten Weise mit der Gate-Elektrode eines der Transistoren der Auswahlschaltung 30 verbunden. Die Eingänge der beiden Gatter werden durch Signale gesteuert, die von der Decodierschaltung 20 geliefert werden.
Bei dieser Ausführungsform enthält die Decodierschaltung 20 zwei Decodiereinheiten 23 und 26. Die Decodiereinheit 23 empfängt ein binäres Eingangssignal an den Eingängen 24 und decodiert dieses in ein Signal an einem der Ausgänge 25. Die Decodiereinheit 26 arbeitet ähnlich. Das binäre Signal an den Eingängen 27 wird durch die Decodiereinheit 26 in ein einziges Signal an einem der Ausgänge 28 übertragen. Die Ausgänge 25 und 28 sind so mit den Eingängen der verschiedenen Gatter 51 ... 54 in der Pegelverschiebungsschaltung 50 verbunden, daß das binäre Eingangssignal an den Eingängen 24 der Einheit 23 dazu verwendet wird, eine Gruppe von Gattern in der Pegelverschiebungsschaltung 50 auszuwählen, während das binäre Signal an den Eingängen 27 dazu verwendet wird, eines der Gatter innerhalb der ausgewahlten Gruppe auszuwählen.
Zusätzlich werden den Gattern 51 ... 54 Spannungen zugeführt, die von dem Einstell-Spannungsteiler 40 geliefert werden. In dem Beispiel sind die Gatter der Pegelverschiebungsschaltung 50 als UND-Gatter ausgeführt. Wenn die beiden Eingangssignale an den Eingängen des Gatters anliegen, mit anderen Worten, wenn das entsprechende Gatter durch die Decodierschaltung 20 ausgewählt wurde, entspricht die Ausgangsspannung des entsprechenden Gatters der genannten Gatter-Versorgungsspannung, die von dem Vorspannungsteiler 40 geliefert wird (oder wird mit dieser in Beziehung gesetzt). Bei dieser Ausführungsform wird außerdem erreicht, daß die an den Gate-Anschlüssen der Transistoren innerhalb der Auswahlschaltung 30 anliegende Spannung von der Position innerhalb der Auswahlschaltung 30 abhängt, und zwar auf eine solche Weise, daß die Gate-Source-Spannung jedes der Transistoren in der ersten Auswahlschaltung 30 zumindestens überwiegend gleich ist. Durch die Verwendung von logischen Gatterschaltungen werden der Auswahlschaltung 30 weitere aktive, genau definierte hohe und niedrige Auswahlspannungen zugeführt, so daß ein Schweben der Steuerelektroden der nicht ausgewählten Transistoren verhindert wird.
Es ist zu beachten, daß in Figur 3 UND-Gatter verwendet werden. Im Rahmen der Erfindung können jedoch alternativ auch andere Arten von Gattern mit einem ähnlichen Ergebnis verwendet werden.
Sowohl bei dem in Figur 2 als auch bei dem in Figur 3 dargestellten Digital-Analog-Umsetzer ist es möglich, die beiden Spannungsteiler in einem integralen widerstandsbehafteten Kettenleiternetzwerk zu integrieren, indem in beiden Figuren der Anschluß 42 mit dem Anschluß 11 verbunden wird. Der Übersichtlichkeit halber ist diese Durchverbindung in den Figuren nicht dargestellt. Ein zusätzlicher Vorteil dieser Anordnung besteht in der Tatsache, daß in diesem Fall nur zwei Anschlüsse benötigt werden, an denen vorher festgelegte Potentiale anliegen müssen, nämlich der Anschluß 41, an dem ein relativ hohes Potential V3 anliegen muß, und der Anschluß 2, an dem ein relativ niedriges Potential V2 anliegen muß.
Der erfindungsgemäße Digital-Analog-Umsetzer kann alternativ mit einer geringeren Anzahl von Widerständen in dem Vorspannungsteiler 40 verwendet werden. Ein Beispiel hierfür ist in Figur 3 dargestellt. Der in Figur 4 abgebildete Referenzspannungsteiler besteht aus den Widerständen R40, R41 ... R63, die zwischen einer Verbindungsleitung 61 und einem Anschluß 59 in Reihe geschaltet sind. Der Einstell- Spannungsteiler besteht aus den Widerständen R64, R65 ... R67, die zwischen einen Anschluß 60 und die obengenannte Verbindungsleitung 61 geschaltet sind. Auf die oben beschriebene Weise schafft diese Leitung eine Durchverbindung zwischen den beiden Spannungsteilern, so daß tatsächlich ein Spannungsteiler zwischen den Anschlüssen 59 und 60 gebildet wird.
Jedem der Widerstände R40 ... R63 des Referenzspannungsteilers sind ein Auswahltransistor und ein Auswahlgatter zugeordnet. Die Auswahltransistoren T40 ... T63 bilden zusammen die genannte Auswahlschaltung, und die Auswahlgatter P40 ... P63 bilden zusammen die Pegelverschiebungsschaltung. Der Übersichtlichkeit halber sind nur die Transistoren T40 und T41 und die Gatter P40 und P41 mit Bezugszeichen versehen. Die zu den anderen Widerständen gehörenden Transistoren und Gatter haben Bezugszeichen, deren Nummer deijenigen der zugehörigen Widerstände entspricht.
Wie aus Figur 4 ersichtlich ist, sind die Widerstände des Referenzspannungsteilers in Reihen und Spalten angeordnet, wobei die oberste Reihe durch die Widerstände R40 ... R45 bestimmt wird und die linke Spalte durch die Widerstände R40, R46, R52 ... R58. Zur Adressierung der verschiedenen Gatter wird eine Decodierschaltung eingesetzt, die in eine Reihen-Decodiereinheit 67 und eine Spalten-Decodiereinheit 68 unterteilt ist. Die Reihen-Decodiereinheit 67 hat die Eingänge 70 und die Ausgänge 72, und die Spalten-Decodiereinheit hat die Eingänge 71 und die Ausgänge 73. Der oberste Ausgang 72a der Reihen-Decodiereinheit 67 ist mit einem Eingang aller Gatter der obersten Reihe, d.h. der Gatter P40 ... P45, verbunden. Der Ausgang 72b der Reihen-Decodiereinheit 67 ist mit einem Eingang aller zur zweiten Reihe gehörenden Gatter, d.h. der Gatter P46 .... P51, verbunden usw. Der linke Ausgang 73a der Spalten-Decodiereinheit 68 ist mit einem Eingang aller Gatter verbunden, die zu der Spalte links außen gehören, nämlich der Gatter P40, P46, P52 .... P58. Der Ausgang 73b der Spalten-Decodiereinheit 68 ist mit einem Eingang der Gatter verbunden, die zu der zweiten Spalte von links gehören, d.h. die Gatter P41, P47, P53 ... P59, usw. Es ist offensichtlich, daß ein digitales Eingangssignal, von dem ein Teil an den Eingängen 70 und der andere Teil an den Eingängen 71 anliegt, schließlich die Auswahl eines Gatters aus der gesamten Zahl der Gatter und infolgedessen die Auswahl einer gegebenen Spannung an einem gegebenen Knotenpunkt des Referenzspannungsteilers bewirkt. Der zugehörige Schalttransistor wird durch das ausgewählte Gatter leitend, und die gewünschte Spannung wird von dem entsprechenden Knotenpunkt des Spannungsteilers über den Transistor dem Ausgang 62 zugeführt.
Alle in Figur 4 dargestellten Gatter P40 bis P63 einschließlich erhalten Spannungen von dem aus den Widerständen R64 ... R67 bestehenden Einstell-Spannungsteiler. Der Anschluß 63 dieses Einstell-Spannungsteilers ist mit allen Versorgungsspannungseingängen der Gatter P40 ... P45 verbunden, die zur ersten Reihe gehören. Der Anschluß 64 ist mit allen Versorgungsspannungseingängen der Gatter P46 ... P51 verbunden, die zur zweiten Reihe gehören; der Anschluß 65 ist mit allen Spannungsversorgungseingängen der Gatter P52 ... P57 verbunden, die zur dritten Reihe gehören, usw. Obwohl auf diese Weise nicht sichergestellt wird, daß alle Gate-Source-Spannungen gleich sind, so wird jedoch für die Transistoren in der Auswahlschaltung erreicht, daß die Schwankung innerhalb einer Reihe sehr gering ist, so daß der Verzerrung des Ausgangssignals also wirksam entgegengewirkt wird. Diese erheblich reduzierte Verzerrung wird durch eine relativ geringe Anzahl von Widerständen im Einstell-Spannungsteiler erreicht. Außerdem wird aufgrund der verwendeten Matrixstruktur die Anzahl der Auswahlsignale erheblich verringert, was eine Verminderung des Schaltrauschens im analogen Signal am Ausgang 59 bewirkt.
Figur 5 zeigt die Verwendung eines erfindungsgemäßen Digital-Analog- Umsetzers in einem Digital-Analog-Umformer, in dem der Referenzspannungsteiler als Kombination aus einem groben und einem feinen Kettenleiternetzwerk ausgeführt ist. Ein Teil der in Figur 5 abgebildeten Komponenten ist auch in dem bereits beschriebenen, in Figur 4 dargestellten Digital-Analog-Umsetzer vorhanden, und diese Komponenten sind mit den gleichen Bezugszeichen versehen. Dies gilt insbesondere für die Reihen-Decodiereinheit 67, die Spalten-Decodiereinheit 68 und den Einstell-Spannungsteiler bestehend aus den Widerständen R64 ... R67.
In dieser Ausführungsform wird der Referenzspannungsteiler aus einem groben und einem feinen Kettenleiternetzwerk gebildet. Das grobe Kettenleiternetzwerk besteht aus den Widerständen R80, R81, R82 ... R83. Durch dieses Netzwerk wird die Spannung zwischen der Leitung 61 und dem Anschluß 59 in grobe Schritte unterteilt. Parallel zu den einzelnen Widerständen dieses groben Kettenleiternetzwerks liegt jeweils eine Reihenschaltung aus einigen Widerständen, die zusammen das feine Kettenleiternetzwerk bilden. Aus Gründen der Übersichtlichkeit ist nur ein Teil des feinen Kettenleiternetzwerkes mit Bezugszeichen versehen, im speziellen der Teil, der parallel zu dem Widerstand R83 des groben Kettenleiternetzwerkes angeordnet ist. Der genannte Teil des feinen Netzwerkes besteht aus den Widerständen R90, R91 ... R103. Die Parallel-Widerstände reduzieren einerseits den Impedanzpegel des Referenzspannungsteilers und andererseits die Schwankung der effektiven Ausgangsimpedanz an den Knotenpunkten des Referenzspannungsteilers. Ein zusätzlicher Vorteil besteht darin, daß der Referenzspannungsteiler nun mit Widerstandswerten realisiert werden kann, die sich für eine Integration anbieten, ohne einen vorher festgelegten maximalen Ausgangswiderstand zu überschreiten.
In gleicher Weise wie in Figur 4 ist jeder Abgriff des feinen Kettenleiternetzwerks mit einem CMOS-Schalttransistor verbunden, der durch ein Gatter gesteuert wird. Die Ausgangsanschlüsse der Schalttransistoren sind immer in Gruppen mit einer Gruppen-Sammelschiene verbunden. Angenommen, die Transistoren haben die gleichen Bezugszeichen wie die zugehörigen Widerstände, dann sind alle Drain- Anschlüsse der Transistoren T90 ... T104 mit der Gruppen-Sammelschiene 75 verbunden. Als Option können alle diese Gruppen-Sammelschienen direkt miteinander verbunden sein oder sie können, wie in Figur 5 gezeigt, über ein separates Schaltnetzwerk 77 mit dem Ausgangsanschluß 76 verbunden werden.
Figur 5a zeigt ein schematisches Schaltbild einer möglichen Ausführungsform des Schaltnetzwerkes 77. Das Schaltnetzwerk umfaßt Gruppenschalter Ts1 ... Ts4, die die Gruppen-Sammelschienen der nicht ausgewählten Gruppen vom Ausgangsanschluß 76 loskoppeln. Die Gruppenschalter Ts1 ... Ts4 können CMOS-Transistoren sein, deren Gate-Elektroden durch die Reihen-Decodiereinheit 67 angesteuert werden. Wenn die Reihen-Decodiereinheit 67 einen gegebenen Teil des feinen Kettenleiternetzwerks auswählt, dann wird die zu dem ausgewählten Teil des feinen Kettenleiternetzwerks gehörende Gruppen-Sammelschiene gleichzeitig durch den entsprechenden Gruppenschalter mit dem Ausgang 76 durchverbunden. Durch das Loskoppeln aller nicht-aktiven Gruppen wird die parasitäre Kapazität am Ausgang 76 erheblich kleiner, so daß die Stoßströme, mit denen die parasitäre Kapazität geladen wird, entsprechend geringer sind und das Schaltrauschen in dem analogen Ausgangssignal abnimmt. Zusätzlich verringert sich relativ der Einfluß der variierenden RC-Zeitkonstanten.
Die Halteschalter TH&sub1; ... TH&sub4; werden entgegengesetzt zu den zugehörigen Gruppenschaltern angesteuert (wenn der Gruppenschalter geöffnet ist, ist der Halteschalter geschlossen, und umgekehrt). Diese Schalter verbinden die Gruppen-Sammelschienen mit einem festen Potential, falls die entsprechende Gruppe nicht ausgewählt ist. Dies bewirkt, daß das Sammelschienen-Potential auf einem festen Wert gehalten wird, auch wenn die entsprechende Schiene nicht über das Schaltnetzwerk 77 mit dem Ausgang 76 durchverbunden ist, so daß eine Drift Schienenpotentials auf unerwünschte, stark abweichende Spannungen verhindert wird. Vorzugsweise wird für jede Schiene ein Potential gewählt, das innerhalb des Bereiches der Spannungen liegt, die über die entsprechende Schiene an den Ausgang weitergeleitet werden sollen. Insbesondere wird vorzugsweise eine Spannung gewählt, die ungefähr in der Mitte des Spannungsbereiches liegt, der von der entsprechenden Gruppen-Sammelschiene verarbeitet werden soll. Diese Tatsache kommt in Figur 5a durch die Verbindung zwischen TH&sub4; und dem Knotenpunkt zwischen R95 und R96 zum Ausdruck.
Figur 6 zeigt schließlich eine Weiterentwicklung einer Ausführungsform einer Sammelschiene, die zu einem der Teile des feinen Kettenleiternetzwerks gehört. In Figur 6 ist einer der Widerstände des groben Kettenleiternetzwerks mit R110 bezeichnet, während die Widerstände des entsprechenden Teiles des feinen Kettenleiternetzwerks mit R111 bis R118 bezeichnet sind. Die zugehörigen Schalttransistoren des Auswahlnetzwerks sind mit T111 bis T118 bezeichnet, und die Gatterschaltungen, durch die die entsprechenden Transistoren angesteuert werden, sind mit P111 bis P118 bezeichnet.
In diesem Fall besteht die Gruppen-Sammelschiene aus in Reihe geschalteten Widerständen, die an Knotenpunkten miteinander verbunden sind, und enthält in der Ausführungsform in Figur 6 die Widerstände R120 bis R123. Wie bereits oben beschrieben variiert die Impedanz an der Gruppen-Sammelschiene in Abhängigkeit von dem Abgriff des feinen Kettenleiternetzwerks, der über einen der Schalttransistoren zum Ausgang durchgeschaltet wird. Um diese Impedanzschwankung auszugleichen, enthält die Gruppen-Sammelschiene nun, wie in Figur 6 dargestellt, die Widerstände R120 bis R123. Der Wert jedes der Widerstände muß dann so gewählt werden, daß die Gesamtimpedanz am Ausgang 76 nicht oder kaum noch schwankt, unabhängig von dem Knotenpunkt des Kettenleiternetzwerks, der in diesem Moment zum Ausgang 76 durchgeschaltet ist. In der Ausführungsform in Figur 6 werden halb so viele Kompensationswiderstände für jeden Teil des feinen Kettenleiternetzwerks benötigt wie Widerstände in dem entsprechenden Teil des feinen Kettenleiternetzwerks vorhanden sind. Es ist jedoch alternativ möglich, einen Ausgleich mit weniger Widerständen zu erreichen, z.B. durch Einfügen der Widerstände R121 und R123, obwohl die erzielte Verbesserung dann allerdings geringer ist.
Schließlich ist zu beachten, daß der Durchlaßwiderstand der Schalttransistoren in dem Auswahlnetzwerk, also der Durchlaßwiderstand, der zwischen der ersten und der zweiten Hauptelektrode der Schalttransistoren gemessen wird, von der Schwellenspannung der Transistoren abhängt. Will man diese Abhängigkeit beseitigen oder erheblich verringern, muß der Substratanschluß der entsprechenden Schalttransistoren vorzugsweise mit einem Knotenpunkt des Referenzspannungsteilers verbunden werden. Durch eine derartige Zuführung einer Spannung an die Substrate der Transistoren, die mit der Spannung an der Steuerelektrode und auch mit der Spannung an der ersten Hauptelektrode schwankt, entsprechen sich die Schwellenspannungen der Schalttransistoren besser, so daß die Schwankung des Durchlaßwiderstandes der Schalttransistoren abnimmt.
An allen in dem in Figur 5, 5a und 6 dargestellten Digital-Analog- Umsetzer verwendeten Gattern, d.h. an den GatternP90 .... P103, P111... P118, und auch an allen anderen Gattern, die nicht besonders erwähnt wurden, liegt in gleicher Weise wie in Figur 4 dargestellt und hierfür beschrieben eine Versorgungsspannung an, die von einem aus den Widerständen R64 ... R67 bestehenden Vorspannungsteiler geliefert wird. Somit wird allen Gattern P90 ... P103 z.B. eine Spannung zugeführt, die von dem Abgriff 66 dieses Vorspannungsteilers abgenommen wird. In diesem Fall wird zwar keine vollständige Übereinstimmung aller Gate-Source-Spannungen der verschiedenen Schalttransistoren erreicht, aber es wird eine sehr gute Annäherung erzielt, so daß im Endeffekt die Verzerrung des Ausgangssignals, die auftreten würde, wenn alle Gatter mit der gleichen Spannung versorgt würden, doch erheblich reduziert wird.

Claims

1. Digital-Analog-Umsetzer zur Umwandlung eines digitalen Eingangssignals in ein analoges Ausgangssignal, der folgendes enthält:

- einen Eingang (21) zum Anlegen des digitalen Eingangssignals und einen Ausgang (32), von dem das analoge Ausgangssignal abgenommen werden kann;

- einen Referenzspannungsteiler (10), der aus in Reihe geschalteten und an Knotenpunkten miteinander verbundenen Widerstandselementen (R1n) besteht, wobei der Referenzspannungsteiler (10) an den Enden der Reihenschaltung Anschlüsse zum Anlegen einer Referenzspannung (V1, V2) hat;

- eine Auswahlschaltung (30) zum Verbinden eines der Knotenpunkte mit dem analogen Ausgang (32) in Reaktion auf Auswahlsignale (22), die Schalttransistoren (T1n) enthält, deren erste Hauptelektrode mit einem entsprechenden Knotenpunkt verbunden ist, deren zweite Hauptelektrode mit dem analogen Ausgang (32) verbunden ist und deren Steuerelektrode mit einem der Auswahlsignale (22) verbunden ist; und

- eine Decodierschaltung (20) zum Aktivieren der Auswahlsignale (22) in Reaktion auf das digitale Eingangssignal

dadurch gekennzeichnet, daß der Analog-Digital-Umsetzer außerdem folgendes enthält:

- einen Vorspannungsteiler (40), der aus in Reihe geschalteten und an Knotenpunkten miteinander verbundenen Widerstandselementen (R2m) besteht, wobei der Vorspannungsteiler (40) an den Enden der Reihenschaltung Anschlüsse (41, 42) zum Anlegen einer Vorspannung (V3, V4) hat; und

- eine Pegelverschiebungsschaltung (50), die Verschiebungsstufen (T2m) enthält, die jeweils einen Eingangsanschluß, einen Ausgangsanschluß und einen Versorgungsanschluß haben, zum Verschieben eines Signalpegels am Eingangsanschluß auf einen anderen Signalpegel am Ausgangsanschluß in Abhängigkeit von der an dem Versorgungsanschluß anliegenden Spannung, wobei die Eingangsanschlüsse mit den Auswahlsignalen (22), die Ausgangsanschlüsse mit einer entsprechenden Steuerelektrode der den Auswahlsignalen (22) entsprechenden Schalttransistoren (T1n) und die Versorgungsanschlüsse mit den Knotenpunkten des Vorspannungsteilers (40) verbunden sind.

2. Digital-Analog-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Reihenschaltung des Vorspannungsteilers (40) die gleiche Anzahl von Knotenpunkten aufweist wie die Reihenschaltung des Referenzspannungsteilers (10).

3. Digital-Analog-Umsetzer nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Reihenschaltung des Vorspannungsteilers (40) und der Referenzspannungsteiler (10) in Reihe geschaltet sind.

4 Digital-Analog-Umsetzer nach einem der Ansprüche 1, 2 oder 3, dadurch gekennzeichnet, daß jede der Verschiebungsstufen einen Transistor (T2m) enthält, dessen erste und zweite Hauptelektrode mit dem Ausgangsanschluß bzw. mit dem Versorgungsanschluß verbunden sind und dessen Steuerelektrode mit dem Eingangsanschluß verbunden ist, wobei alle Anschlüsse zu der entsprechenden Verschiebungsstufe gehören.

5. Digital-Analog-Umsetzer nach einem der Ansprüche 1, 2 oder 3, dadurch gekennzeichnet, daß jedes Verschiebungsstufe in Form einer logischen Gatterschaltung (5m) vorliegt, von der ein logischer Eingang mit dem Eingangsanschluß verbunden ist und ein logischer Ausgang mit dem Ausgangsanschluß verbunden ist, und wobei ein Versorgungsspannungsanschluß dem Versorgungsanschluß der Verschiebungsstufe entspricht.

6. Digital-Analog-Umsetzer nach Anspruch 5, dadurch gekennzeichnet, daß Teilanordnungen bestehend aus der gleichen Anzahl von aufeinanderfolgenden Widerstandselementen der Reihenschaltung des Referenzspannungsteilers (10) in Gruppen angeordnet sind, wobei die zweiten Hauptelektroden der Schalttransistoren (T1n) innerhalb der Gruppen über eine Gruppen-Sammelschiene mit dem analogen Ausgang (32) verbunden sind; dadurch, daß die Decodierschaltung einen Reihendecodierer (67) und einen Spaltendecodierer (68) enthält, um Reihen-Auswahlsignale (72) bzw. Spalten-Auswahlsignale (73) zu erzeugen; dadurch, daß die logischen Gatterschaltungen über einen weiteren logischen Eingang verfügen, der mit einem weiteren Eingangsanschluß der Verschiebungsstufen verbunden ist, wobei in jeder der genannten Gruppen die genannten ersten Eingangsanschlüsse alle mit einem der Reihen-Auswahlsignale und die weiteren Eingangsanschlüsse mit verschiedenen Spalten-Auswahlsignalen verbunden sind.

7. Digital-Analog-Umsetzer nach Anspruch 6, dadurch gekennzeichnet, daß ein Parallelwiderstand-Element parallel zu den Teilanordnungen angeordnet ist.

8. Digital-Analog-Umsetzer nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, daß die Gruppen-Sammelschiene bei Aktivierung des zu der Gruppe gehörenden Reihen-Auswahlsignals über einen Gruppenschalter mit dem analogen Ausgang verbunden ist.

9. Digital-Analog-Umsetzer nach Anspruch 8, dadurch gekennzeichnet, daß die entsprechende Gruppe außerdem einen Halteschalter enthält, der die Gruppen- Sammelschiene während der Nicht-Aktivierung des zu der Gruppe gehörenden Reihen- Auswahlsignals (72) mit einem Punkt mit festem Potential verbindet.

10. Digital-Analog-Umsetzer nach Anspruch 9, dadurch gekennzeichnet, daß der Punkt mit festem Potential der mittlere Punkt der Knotenpunkte der Teilanordnung aus Widerstandselementen der Gruppe ist.

11. Digital-Analog-Umsetzer nach einem der Ansprüche 6, 7, 8, 9 oder 10, dadurch gekennzeichnet, daß die Gruppen-Sammelschiene als eine Anordnung von Widerstandselementen ausgeführt ist, die an Knotenpunkten miteinander verbunden sind, wobei die zweiten Hauptelektroden der Schalttransistoren der Gruppe mit diesen Knotenpunkten verbunden sind.

12. Digital-Analog-Umsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Substratanschluß der Schalttransistoren mit einem Knotenpunkt des Referenzspannungsteilers (10) verbunden ist.