JPH06311039A - デジタル／アナログ変換器 - Google Patents
デジタル／アナログ変換器Info
- Publication number
- JPH06311039A JPH06311039A JP5117964A JP11796493A JPH06311039A JP H06311039 A JPH06311039 A JP H06311039A JP 5117964 A JP5117964 A JP 5117964A JP 11796493 A JP11796493 A JP 11796493A JP H06311039 A JPH06311039 A JP H06311039A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- converter
- analog
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 デジタル信号をアナログ信号に変換する際に
最小の回路構成で他の信号を付加する。 【構成】 基準信号（ＶDD、ＶSS）に基づいて複数の所
定の値の量子化信号を発生させるラダー抵抗部（２０）
と、デジタル入力値（Ｙ）に応じてこれら量子化信号の
中の所定のものを選択的に出力する量子化スイッチ部
（２２）とを有するデジタル／アナログ変換器（１８）
であって、ラダー抵抗部に、付加すべき信号（SYNC）の
所望の信号レベルに対応する値の信号を発生させる少な
くとも１個の抵抗（Ｒ２、Ｒ３）を結合すると共に、こ
の付加すべき信号に同期したタイミング信号に応じて前
記所望の信号レベルに対応する値の信号をスイッチ部
（２２）の出力に供給するスイッチ手段（２３）を設け
る。
最小の回路構成で他の信号を付加する。 【構成】 基準信号（ＶDD、ＶSS）に基づいて複数の所
定の値の量子化信号を発生させるラダー抵抗部（２０）
と、デジタル入力値（Ｙ）に応じてこれら量子化信号の
中の所定のものを選択的に出力する量子化スイッチ部
（２２）とを有するデジタル／アナログ変換器（１８）
であって、ラダー抵抗部に、付加すべき信号（SYNC）の
所望の信号レベルに対応する値の信号を発生させる少な
くとも１個の抵抗（Ｒ２、Ｒ３）を結合すると共に、こ
の付加すべき信号に同期したタイミング信号に応じて前
記所望の信号レベルに対応する値の信号をスイッチ部
（２２）の出力に供給するスイッチ手段（２３）を設け
る。
Description
【０００１】
【産業上の利用分野】この発明は、例えばビデオカメラ
装置においてデジタル的に処理されたビデオ信号をアナ
ログ信号に変換する場合等に用いて好適なデジタル／ア
ナログ（Ｄ／Ａ）変換器に関する。
装置においてデジタル的に処理されたビデオ信号をアナ
ログ信号に変換する場合等に用いて好適なデジタル／ア
ナログ（Ｄ／Ａ）変換器に関する。
【０００２】
【従来の技術】近年デジタル信号処理集積回路の利用分
野の拡大に伴い、携帯用ビデオカメラ装置等の消費者向
け撮像装置においても画像信号のデジタル処理化が進ん
でいる。このようなビデオカメラ装置内でデジタル的に
処理された画像信号は、通常、アナログの標準記録信号
を得るために、Ｄ／Ａ変換器によりアナログの画像信号
に変換される。
野の拡大に伴い、携帯用ビデオカメラ装置等の消費者向
け撮像装置においても画像信号のデジタル処理化が進ん
でいる。このようなビデオカメラ装置内でデジタル的に
処理された画像信号は、通常、アナログの標準記録信号
を得るために、Ｄ／Ａ変換器によりアナログの画像信号
に変換される。
【０００３】上記のような画像信号用のデジタル信号処
理集積回路における画像信号の中の例えば輝度信号は、
通常８ビットで表わされており、デジタル的に処理され
た後当該集積回路中に内臓されるＤ／Ａ変換器によりア
ナログ信号に変換されて出力されるようになっている。
そして、このようにして得られたアナログ輝度信号には
他の回路素子を用いて同期信号が付加され、その後例え
ば周波数変換器等に供給されるようになっている。
理集積回路における画像信号の中の例えば輝度信号は、
通常８ビットで表わされており、デジタル的に処理され
た後当該集積回路中に内臓されるＤ／Ａ変換器によりア
ナログ信号に変換されて出力されるようになっている。
そして、このようにして得られたアナログ輝度信号には
他の回路素子を用いて同期信号が付加され、その後例え
ば周波数変換器等に供給されるようになっている。
【０００４】ところで、上述したように同期信号の付加
のみの目的を以てデジタル信号処理集積回路以外に他の
回路素子を設けることは携帯用ビデオカメラ装置等の小
型化にとっては大きな障害となる。更に、上記のような
画像信号用のデジタル信号処理集積回路内に同期信号付
加回路を追加するには集積回路内のスペース上の制約を
克服する必要がある。
のみの目的を以てデジタル信号処理集積回路以外に他の
回路素子を設けることは携帯用ビデオカメラ装置等の小
型化にとっては大きな障害となる。更に、上記のような
画像信号用のデジタル信号処理集積回路内に同期信号付
加回路を追加するには集積回路内のスペース上の制約を
克服する必要がある。
【０００５】
【発明の目的及び概要】したがって、本発明の目的とす
るところは例えばデジタル画像信号における輝度信号の
ような、あるデジタル信号をアナログ信号に変換する際
に最小の回路構成で他の信号を付加することが可能なデ
ジタル／アナログ変換器を提供して上述した問題を解決
することにある。
るところは例えばデジタル画像信号における輝度信号の
ような、あるデジタル信号をアナログ信号に変換する際
に最小の回路構成で他の信号を付加することが可能なデ
ジタル／アナログ変換器を提供して上述した問題を解決
することにある。
【０００６】そして、上記目的を達成するため、この発
明によるデジタル／アナログ変換器は、基準信号に基づ
いて複数の所定の値の量子化信号を発生させるラダー抵
抗部と、デジタル入力値に応じて前記量子化信号の中の
所定のものを選択的に出力する量子化スイッチ部とを有
するデジタル／アナログ変換器において、前記ラダー抵
抗部に、付加すべき信号の所望の信号レベルに対応する
値の信号を発生させる少なくとも１個の抵抗を結合し、
前記付加すべき信号に同期したタイミング信号に応じ
て、前記所望の信号レベルに対応する値の信号を前記ス
イッチ部の出力に供給するスイッチ手段を設けたことを
特徴としている。
明によるデジタル／アナログ変換器は、基準信号に基づ
いて複数の所定の値の量子化信号を発生させるラダー抵
抗部と、デジタル入力値に応じて前記量子化信号の中の
所定のものを選択的に出力する量子化スイッチ部とを有
するデジタル／アナログ変換器において、前記ラダー抵
抗部に、付加すべき信号の所望の信号レベルに対応する
値の信号を発生させる少なくとも１個の抵抗を結合し、
前記付加すべき信号に同期したタイミング信号に応じ
て、前記所望の信号レベルに対応する値の信号を前記ス
イッチ部の出力に供給するスイッチ手段を設けたことを
特徴としている。
【０００７】この構成によれば、ラダー抵抗部に抵抗を
追加すると共に、この追加抵抗の電圧出力をスイッチ部
の出力端子に供給するスイッチ手段を設けるだけでよい
から、集積回路のようなスペースに制約のある場合でも
実施が可能であり、これによりアナログ出力信号に他の
信号を付加することが可能となる。
追加すると共に、この追加抵抗の電圧出力をスイッチ部
の出力端子に供給するスイッチ手段を設けるだけでよい
から、集積回路のようなスペースに制約のある場合でも
実施が可能であり、これによりアナログ出力信号に他の
信号を付加することが可能となる。
【０００８】上記の場合、前記ラダー抵抗部を基準電圧
に基づいて複数の所定の量子化電圧を発生するように構
成し、前記少なくとも１個の抵抗を上記ラダー抵抗に直
列に接続された少なくとも２個の抵抗とし、前記スイッ
チ手段をこれら２個の抵抗の接続点の電圧を前記量子化
スイッチ部の出力端子に供給するアナログスイッチで構
成するとよい。また、前記デジタル入力値をデジタル輝
度信号に対応させ、前記付加すべき信号を同期信号に対
応させれば、当該Ｄ／Ａ変換器をビデオカメラ装置にお
ける画像信号用のデジタル信号処理集積回路に内蔵させ
ることができる。
に基づいて複数の所定の量子化電圧を発生するように構
成し、前記少なくとも１個の抵抗を上記ラダー抵抗に直
列に接続された少なくとも２個の抵抗とし、前記スイッ
チ手段をこれら２個の抵抗の接続点の電圧を前記量子化
スイッチ部の出力端子に供給するアナログスイッチで構
成するとよい。また、前記デジタル入力値をデジタル輝
度信号に対応させ、前記付加すべき信号を同期信号に対
応させれば、当該Ｄ／Ａ変換器をビデオカメラ装置にお
ける画像信号用のデジタル信号処理集積回路に内蔵させ
ることができる。
【０００９】以下、本発明の一実施例を図面を参照して
詳細に説明する。
詳細に説明する。
【００１０】
【実施例】図１は、本発明によるデジタル／アナログ変
換器の一実施例が画像信号用のデジタル信号処理集積回
路に適用された場合のビデオカメラ装置の一部を示して
いる。このビデオカメラ装置は、タイミング回路１０か
らのタイミング信号に応じて動作するＣＣＤイメージセ
ンサ１１と、このイメージセンサの出力を処理してその
ノイズを低減させる相関２重サンプリング（ＣＤＳ）回
路１２と、このＣＤＳ回路が出力するアナログ画像信号
を所定の時間間隔でデジタル信号に変換するアナログ／
デジタル（Ａ／Ｄ）変換器１３とを有している。上記Ａ
／Ｄ変換器１３の出力、即ちデジタル画像信号は画像信
号用のデジタル信号処理集積回路（以下、単にＤＳＰと
称す）１４に供給される。
換器の一実施例が画像信号用のデジタル信号処理集積回
路に適用された場合のビデオカメラ装置の一部を示して
いる。このビデオカメラ装置は、タイミング回路１０か
らのタイミング信号に応じて動作するＣＣＤイメージセ
ンサ１１と、このイメージセンサの出力を処理してその
ノイズを低減させる相関２重サンプリング（ＣＤＳ）回
路１２と、このＣＤＳ回路が出力するアナログ画像信号
を所定の時間間隔でデジタル信号に変換するアナログ／
デジタル（Ａ／Ｄ）変換器１３とを有している。上記Ａ
／Ｄ変換器１３の出力、即ちデジタル画像信号は画像信
号用のデジタル信号処理集積回路（以下、単にＤＳＰと
称す）１４に供給される。
【００１１】このＤＳＰ１４はメモリ１６に予め記憶さ
れたプログラムに従って且つ図示せぬパラメータ設定回
路等の出力に基づいて前記デジタル画像信号を処理する
回路で、後述する輝度信号用の内臓Ｄ／Ａ変換器を除い
て概ね既知の構成を有している。このＤＳＰ１４は前記
入力デジタル画像信号を処理して輝度信号及び色信号に
分離する回路部分、及び前記タイミング回路１０から供
給されるタイミング信号に基づいて同期信号SYNCを形成
する同期信号形成回路部等を有するが、これらの回路部
分の構成は本発明には直接関係しないからその説明は省
略する。また、このＤＳＰ１４は当該ＤＳＰ内でデジタ
ル的に処理された上記輝度信号Ｙをアナログ信号に変換
する第１のＤ／Ａ変換器１８と、同じく当該ＤＳＰ内で
デジタル的に処理された前記色信号Ｃをアナログ信号に
変換する第２のＤ／Ａ変換器１９とを有している。
れたプログラムに従って且つ図示せぬパラメータ設定回
路等の出力に基づいて前記デジタル画像信号を処理する
回路で、後述する輝度信号用の内臓Ｄ／Ａ変換器を除い
て概ね既知の構成を有している。このＤＳＰ１４は前記
入力デジタル画像信号を処理して輝度信号及び色信号に
分離する回路部分、及び前記タイミング回路１０から供
給されるタイミング信号に基づいて同期信号SYNCを形成
する同期信号形成回路部等を有するが、これらの回路部
分の構成は本発明には直接関係しないからその説明は省
略する。また、このＤＳＰ１４は当該ＤＳＰ内でデジタ
ル的に処理された上記輝度信号Ｙをアナログ信号に変換
する第１のＤ／Ａ変換器１８と、同じく当該ＤＳＰ内で
デジタル的に処理された前記色信号Ｃをアナログ信号に
変換する第２のＤ／Ａ変換器１９とを有している。
【００１２】上記第１のＤ／Ａ変換器１８は本発明によ
り設けられるもので、図２に示すような回路構成を有し
ている。図に示すように、当該Ｄ／Ａ変換器１８は、直
列に接続された同一抵抗値の256個の抵抗Ｒ１1〜Ｒ１
256（図では抵抗Ｒ１1、Ｒ１2，Ｒ１255及びＲ１256の
みを示す）を備え、一端が第１の基準電圧源ＶDDに接続
されたラダー抵抗部２０と、増幅器２１と、上記ラダー
抵抗部２０における抵抗の各接続点を前記デジタル輝度
信号Ｙに基づいて増幅器２１の入力端子に選択的に接続
するスイッチ部２２とを有する電圧・ラダー抵抗形のＤ
／Ａ変換器である。このＤ／Ａ変換器１８における前記
ラダー抵抗部２０の他端は、抵抗Ｒ２及び抵抗Ｒ３を順
次介して第２の基準電圧源ＶSSに接続されている。ま
た、上記抵抗Ｒ２とＲ３との間の接続点は前記同期信号
SYNCにより導通制御される例えばNMOSトランジスタで構
成されるアナログスイッチ２３を介して前記増幅器２１
の入力端子に接続されるようになっている。この場合、
前記第１及び第２の基準電圧源ＶDD及びＶSSの各値、並
びに抵抗Ｒ１1〜Ｒ１256、Ｒ２及びＲ３の各値は、抵抗
Ｒ１1とＲ１2との間の接続点の電位が輝度レベルの上限
値（白のピークレベル）に、抵抗Ｒ１256とＲ２との接
続点の電位が輝度レベルの下限値（黒レベル）に、また
抵抗Ｒ２とＲ３との間の接続点の電位が同期信号SYNCの
同期先端のレベルにそれぞれ相当するように選択されて
いる。なお、前記ラダー抵抗部２０及びスイッチ部２２
は説明を簡略化するために概念的に示したもので、実際
の回路とは多少異なることに注意されたい。また、スイ
ッチ部２０は同期信号SYNCが発生している間には動作し
ないようになっている。
り設けられるもので、図２に示すような回路構成を有し
ている。図に示すように、当該Ｄ／Ａ変換器１８は、直
列に接続された同一抵抗値の256個の抵抗Ｒ１1〜Ｒ１
256（図では抵抗Ｒ１1、Ｒ１2，Ｒ１255及びＲ１256の
みを示す）を備え、一端が第１の基準電圧源ＶDDに接続
されたラダー抵抗部２０と、増幅器２１と、上記ラダー
抵抗部２０における抵抗の各接続点を前記デジタル輝度
信号Ｙに基づいて増幅器２１の入力端子に選択的に接続
するスイッチ部２２とを有する電圧・ラダー抵抗形のＤ
／Ａ変換器である。このＤ／Ａ変換器１８における前記
ラダー抵抗部２０の他端は、抵抗Ｒ２及び抵抗Ｒ３を順
次介して第２の基準電圧源ＶSSに接続されている。ま
た、上記抵抗Ｒ２とＲ３との間の接続点は前記同期信号
SYNCにより導通制御される例えばNMOSトランジスタで構
成されるアナログスイッチ２３を介して前記増幅器２１
の入力端子に接続されるようになっている。この場合、
前記第１及び第２の基準電圧源ＶDD及びＶSSの各値、並
びに抵抗Ｒ１1〜Ｒ１256、Ｒ２及びＲ３の各値は、抵抗
Ｒ１1とＲ１2との間の接続点の電位が輝度レベルの上限
値（白のピークレベル）に、抵抗Ｒ１256とＲ２との接
続点の電位が輝度レベルの下限値（黒レベル）に、また
抵抗Ｒ２とＲ３との間の接続点の電位が同期信号SYNCの
同期先端のレベルにそれぞれ相当するように選択されて
いる。なお、前記ラダー抵抗部２０及びスイッチ部２２
は説明を簡略化するために概念的に示したもので、実際
の回路とは多少異なることに注意されたい。また、スイ
ッチ部２０は同期信号SYNCが発生している間には動作し
ないようになっている。
【００１３】上記Ｄ／Ａ変換器１８の出力、即ち増幅器
２１の出力端子２４に得られるアナログ輝度信号は図１
の周波数変調器３０を介して加算器３１の一方の入力端
子に供給され、またＤＳＰ１４の第２のＤ／Ａ変換器１
９が出力するアナログ色信号は周波数変換器３２を介し
て上記加算器３１の他方の入力端子に供給される。そし
て、この加算器３１の出力端子に得られる合成信号が端
子３３を介して図示せぬ記録部に供給されるようになっ
ている。なお、上記第２のＤ／Ａ変換器１９は既知の構
成のものであるので、その説明は省略する。
２１の出力端子２４に得られるアナログ輝度信号は図１
の周波数変調器３０を介して加算器３１の一方の入力端
子に供給され、またＤＳＰ１４の第２のＤ／Ａ変換器１
９が出力するアナログ色信号は周波数変換器３２を介し
て上記加算器３１の他方の入力端子に供給される。そし
て、この加算器３１の出力端子に得られる合成信号が端
子３３を介して図示せぬ記録部に供給されるようになっ
ている。なお、上記第２のＤ／Ａ変換器１９は既知の構
成のものであるので、その説明は省略する。
【００１４】次に、上記構成のビデオカメラ装置の動作
を主にＤ／Ａ変換器１８について説明する。例えば、図
３に示すような隣接する同期信号SYNC1及びSYNC2の間の
水平走査期間においては、Ｄ／Ａ変換器１８におけるア
ナログスイッチ２３はオフされており、従って当該変換
器１８の増幅器２１にはデジタル輝度信号Ｙにより選択
されたラダー抵抗部２０の出力電位が供給される。かく
して、この場合当該Ｄ／Ａ変換器１８は白レベルＬWと
黒レベルＬPとの間の上記輝度信号Ｙの値に対応した値
のアナログ信号を出力する。次に、ＤＳＰ１４内で同期
信号SYNCが発生された場合は、Ｄ／Ａ変換器１８のアナ
ログスイッチ２３が導通するから、抵抗Ｒ２とＲ３との
間の電位、即ち所定の同期先端レベルＬSに対応する値
の電圧、が増幅器２１の入力端子に供給される。かくし
て、この場合は同期先端レベルＬSを有する同期信号
（図３におけるSYNC1叉はSYNC2）がＤ／Ａ変換器１８か
ら出力されることになる。
を主にＤ／Ａ変換器１８について説明する。例えば、図
３に示すような隣接する同期信号SYNC1及びSYNC2の間の
水平走査期間においては、Ｄ／Ａ変換器１８におけるア
ナログスイッチ２３はオフされており、従って当該変換
器１８の増幅器２１にはデジタル輝度信号Ｙにより選択
されたラダー抵抗部２０の出力電位が供給される。かく
して、この場合当該Ｄ／Ａ変換器１８は白レベルＬWと
黒レベルＬPとの間の上記輝度信号Ｙの値に対応した値
のアナログ信号を出力する。次に、ＤＳＰ１４内で同期
信号SYNCが発生された場合は、Ｄ／Ａ変換器１８のアナ
ログスイッチ２３が導通するから、抵抗Ｒ２とＲ３との
間の電位、即ち所定の同期先端レベルＬSに対応する値
の電圧、が増幅器２１の入力端子に供給される。かくし
て、この場合は同期先端レベルＬSを有する同期信号
（図３におけるSYNC1叉はSYNC2）がＤ／Ａ変換器１８か
ら出力されることになる。
【００１５】このように、上記構成によればＤＳＰ１４
の集積回路内においてＤ／Ａ変換器１８のラダー抵抗部
２０に抵抗Ｒ２及びＲ３を追加し、且つ同期信号SYNCに
より導通制御されるアナログスイッチを設けるだけとい
う最小限の回路構成により出力輝度信号に同期信号を付
加することが可能である。
の集積回路内においてＤ／Ａ変換器１８のラダー抵抗部
２０に抵抗Ｒ２及びＲ３を追加し、且つ同期信号SYNCに
より導通制御されるアナログスイッチを設けるだけとい
う最小限の回路構成により出力輝度信号に同期信号を付
加することが可能である。
【００１６】なお、上記説明においては本発明を電圧・
ラダー抵抗形のＤ／Ａ変換器に適用するものとしたが、
本発明が他のラダー抵抗形のＤ／Ａ変換器、例えば電流
・ラダー抵抗形Ｄ／Ａ変換器等にも適用することができ
ることは等業者にとっては明かである。
ラダー抵抗形のＤ／Ａ変換器に適用するものとしたが、
本発明が他のラダー抵抗形のＤ／Ａ変換器、例えば電流
・ラダー抵抗形Ｄ／Ａ変換器等にも適用することができ
ることは等業者にとっては明かである。
【図１】 図１は、本発明によるＤ／Ａ変換器が適用さ
れたビデオカメラ装置の一部の構成例を示すブロック
図、
れたビデオカメラ装置の一部の構成例を示すブロック
図、
【図２】 図２は、図１におけるＤ／Ａ変換器の一実施
例の回路図、
例の回路図、
【図３】 図３は、図２の回路の動作を説明するための
波形図である。
波形図である。
１８…Ｄ／Ａ変換器、 ２０…ラ
ダー抵抗部、 ２１…増幅器、 ２２…ス
イッチ部、 ２３…アナログスイッチ、 Ｒ１、Ｒ２、Ｒ３…抵
抗、 SYNC…同期信号、 Ｙ…デ
ジタル輝度信号。
ダー抵抗部、 ２１…増幅器、 ２２…ス
イッチ部、 ２３…アナログスイッチ、 Ｒ１、Ｒ２、Ｒ３…抵
抗、 SYNC…同期信号、 Ｙ…デ
ジタル輝度信号。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 レイモンド・スピール アイルランド共和国 ダブリン18 サンデ ィーフォード インダストリー イースト （番地なし) (72)発明者 ユルゲン・エッチ・ティー・ゲーリングス 東京都港区港南２丁目13番37号 フィリッ プスビル 日本フィリップス株式会社内
Claims (3)
- 【請求項１】 基準信号に基づいて複数の所定の値の量
子化信号を発生させるラダー抵抗部と、デジタル入力値
に応じて前記量子化信号の中の所定のものを選択的に出
力する量子化スイッチ部とを有するデジタル／アナログ
変換器において、 前記ラダー抵抗部に、付加すべき信号の所望の信号レベ
ルに対応する値の信号を発生させる少なくとも１個の抵
抗を結合し、 前記付加すべき信号に同期したタイミング信号に応じ
て、前記所望の信号レベルに対応する値の信号を前記ス
イッチ部の出力に供給するスイッチ手段を設けたことを
特徴とするデジタル／アナログ変換器。 - 【請求項２】 請求項１に記載のデジタル／アナログ変
換器において、前記ラダー抵抗部が基準電圧に基づいて
複数の所定の量子化電圧を発生するように構成され、前
記少なくとも１個の抵抗が上記ラダー抵抗に直列に接続
された少なくとも２個の抵抗を有し、前記スイッチ手段
が前記２個の抵抗の接続点の電圧を前記量子化スイッチ
部の出力端子に供給するアナログスイッチであることを
特徴とするＤ／Ａ変換器。 - 【請求項３】 請求項１叉は請求項２に記載のデジタル
／アナログ変換器において、前記デジタル入力値が輝度
信号を表し、前記付加すべき信号が同期信号であること
を特徴とするＤ／Ａ変換器。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5117964A JPH06311039A (ja) | 1993-04-21 | 1993-04-21 | デジタル／アナログ変換器 |
| KR1019940007492A KR100339319B1 (ko) | 1993-04-21 | 1994-04-11 | 디지탈-아날로그변환기 |
| DE69425091T DE69425091T2 (de) | 1993-04-21 | 1994-04-13 | Digital-Analogwandler |
| EP94201007A EP0625827B1 (en) | 1993-04-21 | 1994-04-13 | Digital-to-analog converter |
| SG1996009014A SG44003A1 (en) | 1993-04-21 | 1994-04-13 | Digital-to-analog converter |
| CN94103853A CN1041682C (zh) | 1993-04-21 | 1994-04-18 | 数/模转换器 |
| US08/230,941 US5528241A (en) | 1993-04-21 | 1994-04-21 | Digital-to-analog converter |
| TW083106147A TW254015B (ja) | 1993-04-21 | 1994-07-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5117964A JPH06311039A (ja) | 1993-04-21 | 1993-04-21 | デジタル／アナログ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06311039A true JPH06311039A (ja) | 1994-11-04 |
Family
ID=14724627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5117964A Withdrawn JPH06311039A (ja) | 1993-04-21 | 1993-04-21 | デジタル／アナログ変換器 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5528241A (ja) |
| EP (1) | EP0625827B1 (ja) |
| JP (1) | JPH06311039A (ja) |
| KR (1) | KR100339319B1 (ja) |
| CN (1) | CN1041682C (ja) |
| DE (1) | DE69425091T2 (ja) |
| SG (1) | SG44003A1 (ja) |
| TW (1) | TW254015B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE38083E1 (en) | 1994-03-18 | 2003-04-22 | Analog Devices, Inc. | Rail-to-rail DAC drive circuit |
| CN1053775C (zh) * | 1995-02-14 | 2000-06-21 | 联华电子股份有限公司 | 数字模拟转换器装置 |
| JP4757388B2 (ja) * | 2001-01-15 | 2011-08-24 | 株式会社 日立ディスプレイズ | 画像表示装置およびその駆動方法 |
| KR100477158B1 (ko) * | 2001-12-18 | 2005-03-17 | 매그나칩 반도체 유한회사 | 디지털-아날로그 변환기를 구비한 씨모스 이미지 센서 |
| US6937178B1 (en) | 2003-05-15 | 2005-08-30 | Linear Technology Corporation | Gradient insensitive split-core digital to analog converter |
| DE102005046371A1 (de) * | 2005-09-28 | 2007-04-05 | Infineon Technologies Ag | Digital-Analog-Wandler und Verfahren zur Digital-Analog-Wandlung eines Datenwortes |
| CN101257307B (zh) * | 2007-03-01 | 2011-09-21 | 奇美电子股份有限公司 | 图像显示*** |
| US8013772B2 (en) * | 2009-12-31 | 2011-09-06 | Texas Instruments Incorporated | Reduced area digital-to-analog converter |
| JP5799751B2 (ja) * | 2011-01-31 | 2015-10-28 | ソニー株式会社 | 電圧発生回路、共振回路、通信装置、通信システム、ワイヤレス充電システム、電源装置、及び、電子機器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4198622A (en) * | 1978-02-21 | 1980-04-15 | National Semiconductor Corporation | Double digital-to-analog converter |
| JPS5713813A (en) * | 1980-06-27 | 1982-01-23 | Hitachi Ltd | Monolithic analog-to-digital converting circuit |
| DE3126084C2 (de) * | 1981-07-02 | 1990-07-12 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum Herstellen analoger Fernsehsignale mit Amplitudeneinstellung |
| JPS62193008A (ja) * | 1986-02-19 | 1987-08-24 | スタンレー電気株式会社 | 照明装置 |
| JPS6437123A (en) * | 1987-08-01 | 1989-02-07 | Sharp Kk | Digital/analog converter device |
| US5079552A (en) * | 1990-01-11 | 1992-01-07 | U.S. Philips Corporation | Digital-to-analog converter |
| JP3130528B2 (ja) * | 1990-07-31 | 2001-01-31 | 日本電気株式会社 | ディジタル・アナログ変換器 |
| JP2937452B2 (ja) * | 1990-10-12 | 1999-08-23 | 日本電気株式会社 | ディジタル・アナログ変換器 |
-
1993
- 1993-04-21 JP JP5117964A patent/JPH06311039A/ja not_active Withdrawn
-
1994
- 1994-04-11 KR KR1019940007492A patent/KR100339319B1/ko not_active IP Right Cessation
- 1994-04-13 EP EP94201007A patent/EP0625827B1/en not_active Expired - Lifetime
- 1994-04-13 SG SG1996009014A patent/SG44003A1/en unknown
- 1994-04-13 DE DE69425091T patent/DE69425091T2/de not_active Expired - Fee Related
- 1994-04-18 CN CN94103853A patent/CN1041682C/zh not_active Expired - Fee Related
- 1994-04-21 US US08/230,941 patent/US5528241A/en not_active Expired - Lifetime
- 1994-07-05 TW TW083106147A patent/TW254015B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW254015B (ja) | 1995-08-11 |
| DE69425091D1 (de) | 2000-08-10 |
| KR940025188A (ko) | 1994-11-19 |
| EP0625827A2 (en) | 1994-11-23 |
| CN1041682C (zh) | 1999-01-13 |
| SG44003A1 (en) | 1997-11-14 |
| US5528241A (en) | 1996-06-18 |
| DE69425091T2 (de) | 2001-03-01 |
| CN1097907A (zh) | 1995-01-25 |
| EP0625827B1 (en) | 2000-07-05 |
| EP0625827A3 (en) | 1995-11-02 |
| KR100339319B1 (ko) | 2002-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9648258B2 (en) | Solid-state image pickup device and control method thereof | |
| US7379011B2 (en) | Lossless nonlinear analog gain controller in image sensor and manufacturing method thereof | |
| US7304679B1 (en) | Preview mode low resolution output system and method | |
| US5691821A (en) | A/D converting apparatus and image sensing apparatus | |
| JPH06311039A (ja) | デジタル／アナログ変換器 | |
| US4918450A (en) | Analog/digital converter circuit | |
| JP2502873B2 (ja) | 色信号輪郭補正装置 | |
| KR20020069843A (ko) | 입력 영상 신호의 동적 범위를 넓히고 라인 노이즈를최소화할 수 있는 클램프 회로 및 방법 | |
| US6490005B1 (en) | Video analog-to-digital converter | |
| US7358882B2 (en) | Video processing method and apparatus | |
| JPH06232744A (ja) | 信号処理装置 | |
| US6031476A (en) | Digital to analog converter with current supply for suppressing current during a synchronization signal | |
| JP3244346B2 (ja) | スイッチ回路 | |
| JP2568056Y2 (ja) | テレビジョン信号の自動利得制御装置 | |
| JP2501357B2 (ja) | 黒レベル補正装置 | |
| JP2006287505A (ja) | ディジタル映像信号処理回路 | |
| JP2965227B2 (ja) | 文字ｍｉｘ回路 | |
| JPH10210493A (ja) | ビデオエンコード装置の色信号調整方法 | |
| JPH1168565A (ja) | 遅延処理回路 | |
| JPH06303631A (ja) | パレットメモリを含むマルチメディア用ディジタル／アナログ変換装置 | |
| JPH0786944A (ja) | 映像信号のａ／ｄ変換回路 | |
| JPH07250266A (ja) | 映像信号処理装置 | |
| JP2000299639A (ja) | Ｄ／ａ変換器 | |
| JPH0773340B2 (ja) | 映像信号処理回路 | |
| JPH03250993A (ja) | 輝度信号／色信号分離回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |