DE10196233T5

DE10196233T5 - Nachlauf- und Abschwächungs-Schaltung und Verfahren für DACs mit geschalteten Stromquellen

Info

Publication number: DE10196233T5
Application number: DE10196233T
Authority: DE
Inventors: Alex R. Dallas Bugeja; Bang-Sup La Jolla Song
Original assignee: Rockwell Scientifice Licensing llc(ndgesdstaates Delaware); ROCKWELL SCIENT LICENSING LLC; Rockwell Scientific Licensing LLC
Current assignee: OL Security LLC
Priority date: 2000-05-25
Filing date: 2001-05-10
Publication date: 2004-04-22
Also published as: JP3845376B2; AU2001261494A1; JP2004504738A; WO2001093429A3; WO2001093429A2; US6417793B1

Abstract

Digital-Analog-Wandler (DAC) mit geschalteten Stromquellen, mit
einer Gruppe von Stromquellen (12), die je einen Ausgangsstrom erzeugen,
einer Gruppe von Schaltern (14), die so ausgebildet sind, daß sie einen jeweiligen Stromquellenausgang in Abhängigkeit von jeweiligen Steuersignalen auf eine von zwei komplementären Ausgangsleitungen (16, 17) durchschalten, um einen differentiellen Ausgangsstrom an dem komplementären Paar von Ausgangsleitungen zu liefern,
einer Steuerschaltung (10), die ein digitales Eingangswort, das einen gewünschten Ausgangsstrom repräsentiert, und einen Abtasttakt (18) an jeweiligen Eingängen empfängt und die die Steuersignale für die Schalter liefert, um den gewünschten differentiellen Ausgangsstrom zu erzeugen, wobei die Steuerschaltung so ausgeführt ist, daß sie die Schalter einmal pro Zyklus des Abtasttakts betätigen kann, wobei der differentielle Ausgangsstrom innerhalb einer vorherbestimmten Zeitspanne, nach dem die Schalter betätigt wurden, stabilisiert ist, und
einer Nachlauf- und Abschwächungs-(T/A)-Schaltung (20), mit
einem ersten Abschwächungsschalter (S1), der eine der komplementären Ausgangsleitungen mit Signal-Massepotential verbindet, wenn er...

Description

Hintergrund der Erfindung
Bereich der Erfindung
Diese Erfindung bezieht sich auf den Bereich von Digital-Analog-Wandlern (DACs) und insbesondere auf Schaltungen und Verfahren zur Verbesserung der dynamischen Linearität eines DACs mit geschalteten Stromquellen.
Beschreibung des Stands der Technik
Der Bedarf an DACs mit hoher Geschwindigkeit und hoher Auflösung wächst weiter, was hauptsächlich durch das starke Wachstum auf den Märkten der verdrahteten und drahtlosen Kommunikation getrieben wird. Eine Architektur, die verwendet wurde, um DACs mit hoher Geschwindigkeit und hoher Auflösung zu konstruieren, verwendet eine Gruppe von Stromquellen: der DAC empfängt ein digitales Eingangswort, das einen gewünschten Ausgangsstrom repräsentiert, und die Stromquellen werden selektiv an einen Ausgang durchgeschaltet, um den gewünschten Ausgangsstrom zu liefern. Solche DACs wurden, wegen ihrer Fähigkeit, eine resistive Last direkt treiben zu können, für Anwendungen mit hoher Geschwindigkeit und hoher Auflösung favorisiert, da kein Treiber für die Spannung nötig ist.
Leider weisen diese "geschalteten Stromquellen"-DACs einen ernsthaften Nachteil auf: wenn sich das digitale Eingangswort ändert, schalten in Abhängigkeit davon einige oder alle internen Stromquellen der DACs um, was wegen parasitärer Elemente und wegen möglicher Laufzeitunterschiede in der Wirkung des Schaltens dynamische Nichtlinearitäten und Transientenfehler entstehen läßt, die die dynamische Linearität des DACs vermindern, was gewöhnlich durch die SFDR-Spezifikation (SFDR = spurious free dynamic range; störungsfreier dynamischer Bereich) quantifiziert wird.
Es wurden verschiedene Verfahren verwendet, um die dynamische Linearität von DACs mit geschalteten Stromquellen zu verbessern. Ein solches Verfahren wird in dem US-Patent No. 5646620 beschrieben, bei dem ein bipolarer Transistor den Ausgangsstrom des DACs nach Masse umschaltet, während sich seine Stromquellen im Übergang befinden. Diese Technik kann jedoch nur bei DACs verwendet werden, die einen nichtdifferentiellen Ausgang aufweisen. Darüber hinaus ist der Widerstand des bipolaren Transistorschalters im durchgeschalteten Zustand wesentlich größer als Null Ohm, was den Bereich einschränkt, in dem der Ausgang gedämpft werden kann, wodurch einige der Schaltspitzen bis hinter den Ausgang gelangen.
Eine andere Vorgehensweise wird im US-Patent No. 5614903 diskutiert, in dem ein Diodenbrücke-Schalter mit Nachlauf- und Rücksetz-Funktion beschrieben ist, der mit dem Ausgang des DACs verbunden ist. Diese Technik sieht jedoch Mittel vor, die die Ausgangsspannung des DACs abschwächen, und ist deshalb nur für DACs geeignet, die im Spannungsmodus arbeiten. Die Größe der Abschwächung, die diese Vorgehensweise erreichen kann, ist ebenfalls von Natur aus wegen der Widerstände der Bestandteile des Diodenbrücke-Schalters beschränkt.
Zusammenfassung der Erfindung
Es wird eine T/A-Schaltung (T/A = track/attenuate; Nachlaufen/Abschwächen) und ein Verfahren zur Verwendung bei DACs mit geschalteten Stromquellen vorgestellt, was die dynamische Linearität eines solchen DACs deutlich verbessert.
Die vorliegende Erfindung ist auf DACs mit geschalteten Stromquellen anwendbar, die einen differentiellen Ausgangsstrom liefern. Die T/A-Schaltung ist mit den differentiellen Ausgängen des DACs verbunden und umfaßt drei Abschwächungsschalter: einen ersten nichtdifferentiellen Schalter, der die positive Seite des differentiellen Ausgangs mit dem Signal-Massepotential verbindet, einen zweiten nichtdifferentiellen Schalter, der die negative Seite des differentiellen Ausgangs mit dem Signal-Massepotential verbindet, und einen dritten differentiellen Schalter, der die positive und die negative Ausgangsleitung miteinander verbindet.
Die drei Abschwächungsschalter werden während eines Teils eines jeden Zyklus des Abtasttakts des DACs geschlossen, um den Ausgang des DACs abzuschwächen, während sich die Ausgänge der geschalteten Stromquellen stabilisieren – und verhindern deshalb, daß dynamische Nichtlinearitäten, die beim Schalten der Stromquellen entstehen, in die differentiellen Ausgangsströme eingebracht werden. Wenn die drei Abschwächungsschalter in ihrer Größe richtig dimensioniert sind, reduzieren sie (im geschlossenen Zustand) den differentiellen Ausgangsstrom auf nahezu Null und verringern die Gleichtaktspannung zwischen den Ausgangsleitungen. Wenn nötig kann ein Tiefpaß-Filter zur Filterung des differentiellen Ausgangsstroms verwendet werden, um das Ausmaß der Taktfrequenz-Nadeln zu reduzieren, die von der T/A-Schaltung in das Ausgangsspektrum eingebracht werden.
Weitere Merkmale und Vorteile der Erfindung werden dem Fachmann mit der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen offensichtlich sein.
Kurze Beschreibung der Zeichnungen
1 ist ein Schaltplan, der die grundlegenden Prinzipien der Erfindung veranschaulicht.
2 ist ein Graph, in dem der Wert SFDR/dBc gegen die Frequenz des Eingangssignals für einen DAC mit einer T/A-Schaltung gemäß der vorliegenden Erfindung aufgetragen ist.
3 ist ein Schaltplan, der die T/A-Schaltung, wenn sie in ihrem Abschwächungsmodus ist, modelliert.
4 ist ein Schaltplan eines DACs mit einer T/A-Schaltung gemäß der vorliegenden Erfindung, der auch ein Paar gefalteter Stromquellen enthält.
5 ist ein Schaltplan einer bevorzugten Ausführungsform eines DACs mit einer T/A-Schaltung gemäß der vorliegenden Erfindung.
Genaue Beschreibung der Erfindung
In 1 sind die grundlegenden Prinzipien der Erfindung veranschaulicht. Eine geschaltete Stromquelle DAC 5 umfaßt eine Steuerschaltung 10, die das digitale Eingangswort, das einen gewünschten differentiellen Ausgangsstrom repräsentiert, empfängt. Eine Gruppe von Stromquellen 12 weist Ausgänge auf, die mit den entsprechenden Schaltern 14, die zwei Schaltstellungen aufweisen, verbunden sind. Übereinstimmende Anschlüsse von jedem Schalter werden miteinander verbunden, um ein komplementäres Paar von Ausgangsleitungen 16 und 17 zu bilden. In Abhängigkeit vom Anlegen eines digitalen Eingangsworts stellt die Steuerschaltung die Schalter in eine ihrer zwei Schalterstellungen, um den gewünschten differentiellen Ausgangsstrom auf der positiven Ausgangsleitung (+I_DAC) und auf der negativen Ausgangsleitung (–I_DAC) zu liefern. Der differentielle Ausgangsstrom ist angeschlossen, um eine Last zu treiben, die hier als differentielle Last verdeutlicht ist, die durch einen Widerstand R_L+, der mit der positiven Ausgangsleitung 16 verbunden ist, und durch einen Widerstand R_L–, der mit der negativen Ausgangsleitung 17 verbunden ist, repräsentiert werden. Der Ausgangsstrom +I_DAC (bzw. –I_DAC) treibt die Last R_L+ (bzw. R_L–), über der sich die Spannung V_OUT+ (bzw. V_OUT–) ausbildet.
In der 1 ist ein Timing-Diagramm für einen konventionellen DAC mit geschalteten Stromquellen, wie oben beschrieben wurde, gezeigt. An die Steuerschaltung 10 wird ein Abtasttakt 18, der eine Periodendauer T aufweist, angelegt. Die Steuerschaltung 10 betätigt einmal pro Taktzyklus des Abtasttakts die Schalter 14, und zwar so, wie es notwendig ist, um einen differentiellen Ausgangsstrom, der dem digitalen Eingangswort entspricht, das an die Steuerschaltung angelegt ist, an den Ausgangsleitungen 16 und 17 zu liefern. Im Timing-Diagramm ist die resultierende Spannung V_OUT+ (konv.) gezeigt, die über dem Lastwiderstand R_L+ anliegt. Die Ausgänge des konventionellen DACs sind über den ganzen Taktzyklus aktiv, und der Ausgang des DACs ist für die ganze Taktperiode T gültig. Wegen Laufzeitunterschieden beim Schalten und parasitärer Elemente ist jedoch die Spannung V_OUT+ (konv.) zu Beginn jeder Taktperiode T durch dynamische Nichtlinearitäten 19 korrumpiert. Diese dynamischen Nichtlinearitäten beeinflussen die dynamische Linearität des DACs auf ungünstige Weise, so daß sich die SFDR-Spezifikation bedeutend verschlechtert.
Die dynamischen Nichtlinearitäten 19, die durch Laufzeitunterschiede beim Schalten und durch parasitäre Elemente hervorgerufen werden, werden im wesentlichen beseitigt, und die dynamische Linearität des DACs wird beträchtlich verbessert, wenn eine T/A-Schaltung 20 zum DAC hinzugefügt wird. Die T/A-Schaltung umfaßt drei Abschwächungsschalter: der nichtdifferentielle Schalter S1, der die positive Ausgangsleitung 16 mit Masse kurzschließt, der nichtdifferentielle Schalter S2, der die negative Ausgangsleitung 17 mit Masse kurzschließt, und einen differentiellen Schalter S3, der die Ausgangsleitungen 16 und 17 im geschlossenen Zustand miteinander kurzschließt. Jeder Abschwächungsschalter wird mit dem Signal ATTEN gesteuert, wobei sich der Schalter schließt, wenn das Signal ATTEN einen hohen Wert aufweist, und sich öffnet, wenn das Signal ATTEN einen niedrigen Wert aufweist. Die T/A-Schaltung 20 umfaßt auch eine Treiberschaltung 22, die den Abtasttakt empfängt und das Signal ATTEN erzeugt.
Die Abschwächungsschalter sind bevorzugt als nMOS FETs ausgeführt, was die T/A-Schaltung unipolar macht, da nur ein einziges Taktsignal (ATTEN) gebraucht wird, um die Schalter zu treiben. Dies vermeidet das Problem, die ansteigende und die abfallende Wellenform des Taktsignals in Übereinstimmung bringen zu müssen. Es können jedoch auch andere Schaltertypen verwendet werden, beispielsweise pMOS Transistoren und bipolare Transistoren.
In der 1 wird in einem Timing-Diagramm der Betrieb der T/A-Schaltung veranschaulicht. Das Signal ATTEN wird mit dem Abtasttakt 18 synchronisiert: wenn die Ausgangsschalter 14 von der Steuerschaltung 10 umgeschaltet werden, nimmt das Signal ATTEN einen hohen Wert ("A") an, und die Abschwächungsschalter schließen sich. Mit geschlossenen Abschwächungsschaltern sind die differentiellen Ausgangsströme +I_DAC und –I_DAC durch den Schalter S 1 bzw. S2 mit Masse und miteinander durch den Schalter S3 verbunden. Die parallele Verbindung der Schalter mit niedriger Impedanz mit der Last am Ausgang verringert die effektive Ausgangsimpedanz, so daß die Spannung V_OUT+ abgeschwächt ist, während sich der differentielle Ausgangsstrom auf einen neuen Wert stabilisiert. Mit den geschlossenen Schaltern S1, S2 und S3 wird deshalb verhindert, daß der Ausgangsstrom, und damit auch die dynamischen Nichtlinearitäten 19, an die Last weitergegeben werden. Zwar sind das Ausgangssignal und die dynamischen Nichtlinearitäten nicht vollständig auf Null reduziert (die Schalter weisen immer noch eine endliche Impedanz auf), sie sind jedoch stark reduziert, so daß sich der SFDR-Wert des DACs verbessert. Nach der Stabilisierungszeit wird die Schaltung in den Zustand "Nachlaufen" ("T") gebracht: die Schalter S1, S2 und S3 werden geöffnet, und der differentielle Ausgangsstrom kann zur Last fließen. Darin ist der Gesamteffekt vergleichbar mit einem "Zurückkehren-auf-Null" (RZ), da das Ausgangssignal auf einen niedrigen Spannungspegel zurückkehrt, wenn das Signal ATTEN hoch ist und die Schalter S1, S2 und S3 geschlossen sind. Die T/A-Schaltung verursacht jedoch eine Halbierung der Leistung des Ausgangssignals (unter der Annahme, daß das Signal ATTEN ein 50/50-Tastverhältnis aufweist).
Wenn die T/A-Schaltung in den Zustand "Nachlaufen" ("T") gebracht ist, bauen sich die Spannungen V_OUT+ und V_OUT– mit einer endliche Rate auf, da die Kondensatoren, die der Last zugeordnet sind, geladen werden. Wenn die T/A-Schaltung in den Zustand "Abschwächen" gebracht ist, entladen sich die gleichen Kondensatoren, so daß das Integral des Spannungspulses der gewünschte Analogwert ist.
Da der Strom zur Last für einen Teil jedes Taktzyklus unterbrochen ist, wird bei einigen Anwendungen – nämlich jenen, die unter dem Einbringen von Taktfrequenz-Nadeln im Ausgangsspektrum leiden würden – ein Tiefpaßfilter notwendig sein, das zwischen der positiven und negativen Ausgangsleitung 16 und 17 und der Last angebracht wird, um wieder ein sauber geformtes Analogsignal herzustellen. Die einzige Auswirkung der T/A-Schaltung auf das Basisband ist es jedoch, daß die Signalstärke um 50% reduziert ist (unter der Annahme, daß das Signal ATTEN ein 50/50-Tastverhältnis aufweist). Viele Anwendungen filtern jedoch entweder die Ausgangsströme auf natürliche Weise oder benötigen keine Filterung, so daß diskrete Tiefpaßfilter nicht notwendig sind.
In der 1 ist das Signal ATTEN mit einem 50/50-Tastverhältnis dargestellt, was ein praktischer Wert für die meisten mit zwei Phasen getakteten DACs ist. Ein 50/50-Tastverhältnis ist jedoch nicht notwendig; tatsächlich würde die ideale T/A-Schaltung während jeder Taktperiode den Ausgangsstrom nur lange genug abschwächen, um die dynamischen Nichtlinearitäten auszublenden, die auftreten, wenn die Stromquellen umschalten, und somit die Leistung des Ausgangssignals maximieren.
Die Leistungsfähigkeit bezüglich der dynamischen Linearität, die mit einem typischen DAC, der die vorliegende T/A-Schaltung verwendet, erreichbar ist, ist in dem Graph der 2 gezeigt, in dem für einen Abtastrate von 100 MS/s SFDR/dBc gegen die Frequenz des Eingangssignals (ausgedrückt als Bruchteil der Abtasttaktfrequenz fclk) aufgetragen ist. Im Gegensatz dazu liefert ein konventioneller DAC mit geschalteten Stromquellen (der die vorliegende Erfindung nicht einschließt), der mit einer Abtastrate von 100 MS/s betrieben wird, einen SFDR/dBc-Wert, der über einen vergleichbaren Bereich der Frequenz des Eingangssignals um 10 bis 15 dB niedriger ist als der gezeigte.
Die Leistungsfähigkeit bezüglich der dynamischen Linearität des DACs kann durch richtiges Dimensionieren der Abschwächungsschalter maximiert werden. Für maximale dynamische Linearität sollte die Abschwächung, die von der T/A-Schaltung geliefert wird, so groß wie möglich sein. Die zur Verfügung stehende Abschwächung kann mit einem "Abschwächungsfaktor" (AF) quantifiziert werden, der definiert ist als Widerstand, der dem differentiellen Ausgangsstrom während der Abschwächungsphase dargeboten wird, geteilt durch den Widerstand der Last, wobei ein niedrigerer AF-Wert eine größere Abschwächung liefert. Wenn alle drei Abschwächungsschalter geschlossen sind, kann die T/A-Schaltung so modelliert werden, wie es in 3 gezeigt ist, bei der der Widerstand jedes nichtdifferentiellen Schalters S1 und S2 R_S ist, der Widerstand des differentiellen Schalters S3 R_D ist und der Widerstand jedes Lastwiderstands R_L+ und R_L– R_L ist. Die Spannungen, die sich durch die Ströme +I_DAC und –I_DAC über den Lastwiderständen bilden, sind V_P bzw. V_N, und die differentielle Ausgangsspannung V_DIFF (=V_P–V_N) ist in dieser Konfiguration gegeben durch: UDIFF = (+IDAC – –IDAC) [RPRD/(RD + 2RP)]und der Abschwächungsfaktor AF ist gegeben durch: AF3-Schalter = (RPRD)/[RL (RD + 2RP)],mit R_P = R_L ∥ R_S.
Eine ähnliche Analyse einer T/A-Schaltung, die nur den differentiellen Schalter S3 einschließt, liefert die folgende Gleichung für AF: AF1-Schalter = RD/(RD + 2RL).
Es kann gezeigt werden, daß mit der gleichen Gesamtgröße der Schalter, z.B. indem die Größe des Schalters S3 der Konfiguration mit einem Schalter gleich ist wie die zusammengesetzte Größe von den Schaltern S1, S2 und S3, die in der Konfiguration mit drei Schaltern zusammengesetzt werden, der AF-Wert für die Konfiguration mit einem Schalter etwas niedriger ist. Wenn man ausschließlich dieses Resultat zu Grunde legt, so scheint es, eine Konfiguration mit einem Schalter vorziehen zu können.
Diese Analyse ignoriert jedoch die Wirkung auf den Widerstand des differentiellen Schalters S3 durch das Hinzufügen der nichtdifferentiellen Schalter S 1 und S2. Diese Hinzufüigung führt zu einer Verringerung der Gleichtaktspannung an den Ausgangsknotenpunkten, und zwar von: V_CM-1Schalter ≈ I_FS[R_L ²/(2R_L + R_D)] für das System mit einem Schalter, zu: V_CM-3Schalter ≈ I_FS[R_P ²/(2R_L + R_P)] für das System mit drei Schaltern, wobei I_FS der Ausgangsstrom des DACs über den ganzen Bereich ist. Da der Widerstand R_S des Schalters typischerweise viel kleiner ist als der Lastwiderstand R_L, ist die Spannung V_Cm-3Schalter kleiner als V_CM-1Schalter und während der Abschwächungsphase nahezu Null. Wenn die Abschwächungsschalter S 1 und S2 in einem n-Wannen CMOS-Prozeß hergestellt werden, erhöht diese Verminderung der Gleichtaktspannung die Ansteuerung des Gates (V_GS – V_TH) des differentiellen Schalters um ungefähr 0.5 bis 1 Volt (abhängig von dem Ausgangsstrom des DACs), verringert V_TH wegen des niedrigeren Body-Effekts und reduziert folglich den Widerstand R_D des Schalters S3 um ungefähr einen Faktor 2/3. Das heißt, der Widerstand des differentiellen Schalters pro Einheit der Bauelementgröße ist im System mit drei Schaltern ungefähr 2/3 vom Wert im System mit einem Schalter. Wenn dies in der Analyse miteingerechnet wird, ist der AF-Wert des Systems mit drei Schaltern ungefähr gleich dem des Systems mit einem Schalter.
Das System mit drei Schaltern wird jedoch gegenüber einem System mit einem Schalter als überlegen erkennbar, wenn andere Faktoren berücksichtigt werden; insbesondere Ladungsinjektion und der Effekt der Schwellenspannung, die Nichtlinearitäten im differentiellen Ausgangsstrom einführen. Diese Nichtlinearitäten beziehen sich direkt auf den Betrieb der Abschwächungsschalter und nicht auf das Umschalten der Stromquellen des DACs. Es kann gezeigt werden, wenn eine Konfiguration, die nur zwei nichtdifferentielle Schalter (System mit zwei Schaltern) verwendet, mit einem System mit einem Schalter verglichen wird, daß unter dem Gesichtspunkt der Linearität die erstgenannte Konfiguration überlegene Eigenschaften der Kanalladungsinjektion und der Schaltwiderstände aufweist. Beim System mit zwei Schaltern sind ihre Source-Knotenpunkte geerdet. In erster Näherung bleiben die Kanalladung und der Widerstand des Schalters dann konstant, da die Spannung V_GS, die nur von der Wellenform der Spannung des Takts abhängt, konstant ist, und die Spannung V_TH konstant und signalunabhängig ist, da kein Signal am Source-Knotenpunkt anliegt. Deshalb sind sowohl die Ladungsinjektion, wenn die Schalter geöffnet werden, als auch die Ladungsaufnahme im durchgeschalteten Zustand der Schalter (bedeutsam bei einem strombegrenzten Ausgang des DACs) konstant, und der Widerstand des Schalters ist ebenfalls konstant. Im Fall eines einzelnen Schalters liegt jedoch eine Signalkomponente an beiden Schalter-Knotenpunkten an. Deshalb sind die Kanalladung, wie auch die Schwellenspannung aufgrund des Backgate-Effekts, signalabhängig, wodurch die Linearität der Ausgangsstufe reduziert wird. Wenn alle diese Faktoren in Betracht gezogen werden, ist es klar, daß die Ausführung mit drei Schaltern sowohl der Konfiguration mit zwei, als auch der mit einem Schalter überlegen ist; die Erfindung als solche verlangt eine Ausführung mit drei Schaltern, wie sie hier beschrieben ist.
Es wurde eine zusätzliche Analyse durchgeführt, um die optimale Aufteilung der Gesamtgröße der Schalter auf die drei Schalter zu ermitteln. Es wurde auf der Grundlage dieser Analyse ermittelt, daß der beste AF-Wert, der die geringste Ladungsinjektion und die geringsten Effekte der Schwellenspannung aufweist, dadurch erreicht wird, daß der differentielle Schalter S3 doppelt so groß wie beide der nichtdifferentiellen Schalter S1 und S2 ausgefhrt wird.
In 4 ist eine weitere erfindungsgemäße Ausführungsform eines DACs 45, der eine T/A-Schaltung 20 verwendet, gezeigt, bei der ein Paar gefalteter Stromquellen 50 und 52 mit den komplementären Ausgangsleitungen der geschalteten Stromquellen verbunden sind. Der DAC 45 umfaßt, wie oben auch, eine Gruppe von Stromquellen 54, die mit den entsprechenden Schaltern verbunden sind, und eine Steuerschaltung 58, die so ausgeführt ist, daß sie die Schalter 56 in Abhängigkeit vom Anlegen eines digitalen Eingangsworts betätigt, um einen gewünschten differentiellen Ausgangsstrom (+I_DAC, –I_DAC) an den komplementären Ausgangsleitungen 60 und 62 zu liefern. So wie die Stromquellen in 4 konfiguriert sind, arbeiten sie als Stromsenken. Die gefalteten Stromquellen 50 und 52 wandeln die von Senken aufgenommenen Ströme +I_DAC und –I_DAC in von Quellen abgegebene Ströme um; die Quellen 50 und 52 sind bevorzugt in Form eines Paars von pMOS-Transistoren Q_f+ und Q_f– ausgeführt, die eine feste Vorspannung BIAS an ihrem entsprechenden Gate-Eingang empfangen, und ihr entsprechender Source-Anschluß ist mit einer positiven Versorgungsspannung V+ verbunden. Die Spannung BIAS ist so gewählt, daß die gefalteten Stromquellen 50 und 52 die Ströme +I_fold bzw. –I_fold leiten, die größer als die zu faltenden Ströme sind; z.B. ist +I_fold größer als +I_DAC, und –I_fold ist größer als –I_DAC. Man beachte, daß, obwohl gezeigt wurde, wie die gefalteten Stromquellen 50 und 52 von Senken aufgenommene Ströme in von Quellen abgegebene Ströme wandeln, die gefalteten Stromquellen auch dazu verwendet werden können, von Quellen abgegebene Ströme (wie z.B. die Ströme +I_DAC und –I_DAC in der 1) in von Senken aufgenommene Ströme zu wandeln, indem beispielsweise nMOS FETs verwendet werden.
In der 5 ist eine bevorzugte Ausführungsform eines erfindungsgemäßen DACs mit geschalteten Stromquellen, der eine T/A-Schaltung aufweist, gezeigt. Bei dieser Ausführung sind zu der Ausführungsform nach 4 die geregelten Kaskodeschaltungen 60 und 62 hinzugefügt, die zwischen den differentiellen Ausgängen der Ströme +I_DAC und –I_DAC und der T/A-Schaltung 20 angeschlossen sind. Die Kaskodeschaltungen 60 und 62 halten die Drain-Anschlüsse der Transistoren Q_f+ und Q_f– der gefalteten Stromquellen und die differentiellen Ausgangsströme +I_DAC und –I_DAC ungefähr auf dem gleichen Potential, was die statische Linearität des DACs verbessert. Die Kaskodeschaltung 60 umfaßt ein Paar von pMOS FETs Q1 und Q2, wobei der Source-Drain-Pfad von Q1 zwischen +I_DAC und dem Abschwächungsschalter S1 angeschlossen ist, und der Source- Drain-Pfad von Q2 zwischen V+ und dem Gate von Q1 angeschlossen ist; das Gate von Q2 ist an der Verbindung 64 mit +I_DAC verbunden. Die Kaskodeschaltung 60 wird durch eine Bias-Stromquelle I1 voreingestellt, die zwischen dem Gate von Q1 und dem Signal-Massepotential angeschlossen ist, und wird mit einem Kondensator C1 kompensiert, der parallel zu I1 angeschlossen ist. Wenn die Kaskodeschaltung so ausgebildet ist, legt die Rückkopplungsschleife der Kaskodeschaltung die Spannung an der Verbindung 64 auf die Spannung V_GS von Q2 fest und hält den Drain von Q_f+ und den differentiellen Ausgangsstrom +I_DAC ungefähr konstant. Dadurch wird die statische Linearität des DACs deutlich verbessert.
Die Kaskodeschaltung 62 umfaßt auf gleiche Weise ein Paar von pMOS FETs Q3 und Q4, wobei der Source-Drain-Pfad von Q3 zwischen –I_DAC und dem Abschwächungsschalter S2 angeschlossen ist und der Source-Drain-Pfad von Q4 zwischen V+ und dem Gate von Q3 angeschlossen ist; das Gate von Q3 ist an der Verbindung 66 mit –I_DAC verbunden. Die Kaskodeschaltung 62 wird durch eine Bias-Stromquelle I2 voreingestellt, die zwischen dem Gate von Q3 und dem Signal-Massepotential angeschlossen ist, und wird mit einem Kondensator C2 kompensiert, der parallel zu I2 angeschlossen ist. Wenn die Kaskodeschaltung so ausgebildet ist, legt die Rückkopplungsschleife der Kaskodeschaltung die Spannung an der Verbindung 66 auf die Spannung V_GS von Q4 fest und hält den Drain von Q_f– und den differentiellen Ausgangsstrom –I_DAC ungefähr konstant.
Die Bandbreite für die Verstärkung Eins der Kaskodeschaltungen wird bevorzugt über dem Minimum gehalten, das von den Kaskodeschaltungen benötigt wird, um innerhalb eines Taktzyklus auf alle Werte der Ausgangsströme zu stabilisieren, indem eine fester Bestandteil eines DC-Stroms durch beide Seiten der differentiellen Schaltung gezwungen wird. Die Gleichspannungskomponente wird bevorzugt gewonnen, indem die gefalteten Stromquellen 50 und 52 einen Bias-Überschuß erhalten, was zur Folge hat, daß eine minimale akzeptable Bandbreite zum Stabilisieren der Spannungen an den Verbindungen 64 und 66 sogar in der Null-Position des Stroms des DACs erhalten bleibt. Die in den geregelten Kaskodeschaltungen gesehene Impedanz sollte genügend groß gemacht werden, um so sicherzustellen, daß die Stromquellen 54 des DACs vom Schalten in der Mitte des Zyklus angemessen isoliert sind und zu diesem Zeitpunkt in ihrer stabilisierten Position nicht bedeutend gestört werden.
Man beachte, daß die gezeigten gefalteten Stromquellen und geregelten Kaskodeschaltungen ausschließlich beispielhaft sind; es können viele andere Schaltungskonfigurationen zwischen den differentiellen Stromausgängen und der T/A-Schaltung verwendet werden, die die gleiche Funktion liefern. Die T/A-Schaltung kann z.B. umkonfiguriert werden, um FET Transistoren zu benutzen, die eine entgegengesetzte Polarität zu denen, die in 4 und 5 gezeigt sind, aufweisen, oder die T/A-Schaltung kann mit bipolaren Transistoren ausgeführt werden.
Obwohl eine besondere Ausführungsformen der Erfindung gezeigt und beschrieben wurden, werden sich für einen Fachmann zahlreiche Variationen und andere Ausführungsformen bieten. Demgemäß ist es beabsichtigt, die Erfindung nur nach den angefügten Ansprüchen zu beschränken.
Zusammenfassung
Eine Nachlauf- und Abschwächungs-(T/A)-Schaltung (20) zur Verwendung bei DACs (5) mit geschalteten Stromquellen ist über den differentiellen Stromausgängen (+I_DAC, –I_DAC) des DACs angeschlossen. Die T/A-Schaltung umfaßt drei Abschwächungsschalter: einen ersten nichtdifferentiellen Schalter (S1), der die positive Seite des differentiellen Ausgangs mit einem Signal-Massepotential verbindet, einen zweiten nichtdifferentiellen Schalter (S2), der die negative Seite des differentiellen Ausgangs mit einem Signal-Massepotential verbindet, und einen dritten, differentiellen Schalter (S3), der die positive und die negative Ausgangsleitungen miteinander verbindet. Die drei Abschwächungsschalter werden während eines Teils eines jeden Zyklus des Abtasttakts (18) des DACs geschlossen, um den Ausgang des DACs abzuschwächen, während sich die Ausgänge der geschalteten Stromquellen stabilisieren – und verhindern deshalb, daß dynamische Nichtlinearitäten in die differentiellen Ausgangsströme eingebracht werden. Wenn die drei Abschwächungsschalter in ihrer Größe richtig dimensioniert sind, reduzieren sie (im geschlossenen Zustand) den differentiellen Ausgangsstrom auf nahezu Null und verringern den Gleichtaktanteil zwischen den Ausgangsleitungen, wodurch die dynamische Linearität des DACs wesentlich verbessert wird.

Claims

Digital-Analog-Wandler (DAC) mit geschalteten Stromquellen, mit einer Gruppe von Stromquellen (12), die je einen Ausgangsstrom erzeugen, einer Gruppe von Schaltern (14), die so ausgebildet sind, daß sie einen jeweiligen Stromquellenausgang in Abhängigkeit von jeweiligen Steuersignalen auf eine von zwei komplementären Ausgangsleitungen (16, 17) durchschalten, um einen differentiellen Ausgangsstrom an dem komplementären Paar von Ausgangsleitungen zu liefern, einer Steuerschaltung (10), die ein digitales Eingangswort, das einen gewünschten Ausgangsstrom repräsentiert, und einen Abtasttakt (18) an jeweiligen Eingängen empfängt und die die Steuersignale für die Schalter liefert, um den gewünschten differentiellen Ausgangsstrom zu erzeugen, wobei die Steuerschaltung so ausgeführt ist, daß sie die Schalter einmal pro Zyklus des Abtasttakts betätigen kann, wobei der differentielle Ausgangsstrom innerhalb einer vorherbestimmten Zeitspanne, nach dem die Schalter betätigt wurden, stabilisiert ist, und einer Nachlauf- und Abschwächungs-(T/A)-Schaltung (20), mit einem ersten Abschwächungsschalter (S1), der eine der komplementären Ausgangsleitungen mit Signal-Massepotential verbindet, wenn er in Abhängigkeit von einem Abschwächungssignal geschlossen ist, einem zweiten Abschwächungsschalter (S2), der die andere der komplementären Ausgangsleitung mit Signal-Massepotential verbindet, wenn er in Abhängigkeit von dem Abschwächungssignal geschlossen ist, einem dritten Abschwächungsschalter (S2), der die komplementären Ausgangsleitungen miteinander verbindet, wenn er in Abhängigkeit von dem Abschwächungssignal geschlossen ist, und einer Treiberschaltung (22) für die Abschwächungsschalter, die so ausgeführt ist, daß sie das Abschwächungssignal so liefern kann, daß jeder der Abschwächungsschalter während der vorherbestimmten Stabilisierungszeit geschlossen ist, um den differentiellen Ausgangsstrom abzuschwächen, während sich der differentielle Ausgangsstrom stabilisiert.
DAC nach Anspruch 1, bei dem die komplementären Ausgangsleitungen eine positive Ausgangsleitung (16) und eine negative Ausgangsleitung (17) umfassen, wobei jeder der Schalter den Ausgang seiner Stromquelle mit der positiven Ausgangsleitung oder der negativen Ausgangsleitung in Abhängigkeit von einem jeweiligen Steuersignal verbindet.
DAC nach Anspruch 1, bei dem der erste, zweite und dritte Abschwächungsschalter Transistoren sind.
DAC nach Anspruch 3, bei dem die Transistoren Feld-Effekt-Transistoren (FETs) sind, wobei die FETs das Abschwächungssignal an ihrem jeweiligen Gate-Eingang empfangen.
DAC nach Anspruch 4, bei dem der FET, der den dritten Abschwächungsschalter umfaßt, doppelt so groß ist wie die FETs, die entweder den ersten oder den zweiten Abschwächungsschalter umfassen.
DAC nach Anspruch 4, bei dem der erste und der zweite Abschwächungsschalter n-Wannen FETs sind.
DAC nach Anspruch 3, bei dem die Transistoren bipolare Flächentransistoren (BJT) sind, die an ihrem jeweiligen Basis-Eingang das Abschwächungssignal empfangen.
DAC nach Anspruch 1, bei dem die Treiberschaltung für die Abschwächungsschalter den Abtasttakt empfängt und so ausgebildet ist, daß sie während einer Hälfte jedes Zyklus des Abtasttakts die Abschwächungsschalter schließt, den differentiellen Ausgangsstrom abschwächen kann und für die verbleibende Hälfte jedes Zyklus des Abtasttakts die Abschwächungsschalter öffnen und dadurch das Abschwächen des differentiellen Ausgangsstroms einstellt.
DAC nach Anspruch 1, bei dem das komplementäre Paar von Ausgangsleitungen eine positive Ausgangsleitung (16) und eine negative Ausgangsleitung (17) umfaßt und der DAC so ausgebildet ist, daß der differentielle Ausgangsstrom von den Stromquellen als Quellen geliefert wird, und darüber hinaus eine erste und eine zweite gefaltete Stromquelle (50, 52) umfaßt, die mit der positiven bzw. negativen Ausgangsleitung verbunden ist, um den differentiellen Ausgangsstrom, der von den Stromquellen als Quellen geliefert wird, als Senken aufzunehmen.
DAC nach Anspruch 1, bei dem das komplementäre Paar von Ausgangsleitungen eine positive Ausgangsleitung (16) und eine negative Ausgangsleitung (17) umfaßt und der DAC so ausgebildet ist, daß der differentielle Ausgangsstrom von den Stromquellen als Senken aufgenommen wird, und darüber hinaus eine erste und eine zweite gefaltete Stromquelle (50, 52) umfaßt, die mit der positiven bzw. negativen Ausgangsleitung verbunden ist, um den differentiellen Ausgangsstrom, der von den Stromquellen als Senken aufgenommen wird, als Quelle zu liefern.
DAC nach Anspruch 10, bei dem die erste und die zweite gefaltete Stromquelle einen ersten und einen zweiten Transistor (Q_f+, Q_f–) umfassen, deren jeweilige Strompfade zwischen einer positiven Versorgungsspannung und der positiven bzw. negativen Ausgangsleitung angeschlossen sind und die an ihren Steuereingängen jeweils solche Bias-Spannungen empfangen, daß der erste und der zweite Transistor den differentiellen Ausgangsstrom, der von den Stromquellen als Senken aufgenommen wird, leiten.
DAC nach Anspruch 11, der darüber hinaus eine erste und eine zweite geregelte Kaskodeschaltung umfaßt, wobei die erste geregelte Kaskodeschaltung (60) einen dritten Transistor (Q1), dessen Strompfad zwischen der positiven Ausgangsleitung und den ersten Abschwächungsschalter angeschlossen ist, einen vierten Transistor (Q2), dessen Steuereingang mit der positiven Ausgangsleitung verbunden ist und dessen Strompfad zwischen der positiven Versorgungsspannung und dem Steuereingang des dritten Transistors angeschlossen ist, eine ersten Bias-Stromquelle (I1), die zwischen dem Steuereingang des dritten Transistors und dem Signal-Massepotential angeschlossen ist, wobei der dritte Transistor, der vierte Transistor und die erste Bias-Stromquelle eine erste Rückkopplungsschleife bilden, die so ausgeführt ist, daß das Potential auf der positiven Ausgangsleitung im wesentlichen konstant gemacht wird, und einen ersten Kondensator (C 1) umfaßt, der zwischen den Steuereingang des dritten Transistors und dem Signal-Massepotential angeschlossen ist, um die erste Rückkopplungsschleife zu kompensieren, und wobei die zweite geregelte Kaskodeschaltung (62) einen fünften Transistor (Q3), dessen Strompfad zwischen der negativen Ausgangsleitung und den zweiten Abschwächungsschalter angeschlossen ist, einen sechsten Transistor (Q4), dessen Steuereingang mit der negativen Ausgangsleitung verbunden ist und dessen Strompfad zwischen der positiven Versorgungsspannung und dem Steuereingang des fünften Transistors angeschlossen ist, eine zweite Bias-Stromquelle (I2), die zwischen dem Steuereingang des fünften Transistors und dem Signal-Massepotential angeschlossen ist, wobei der fünfte Transistor, der sechste Transistor und die zweite Bias-Stromquelle eine zweite Rückkopplungsschleife bilden, die so ausgeführt ist, daß das Potential auf der negativen Ausgangsleitung im wesentlichen konstant gemacht wird, und einen zweiten Kondensator (C2) umfaßt, der zwischen den Steuereingang des fünften Transistors und dem Signal-Massepotential angeschlossen ist, um die zweite Rückkopplungsschleife zu kompensieren.
DAC nach Anspruch 1, der darüber hinaus ein Tiefpaßfilter (24) umfaßt, das zum Filtern des differentiellen Ausgangsstroms angeschlossen ist, um die Stärke der Taktfrequenz-Nadeln, die von der T/A-Schaltung in das Ausgangsspektrum des DACs eingebracht werden, zu verringern.
Digital-Analog-Wandler (DAC) mit geschalteten Stromquellen, mit einer Gruppe von Stromquellen (54), die je einen Ausgangsstrom erzeugen, einer Gruppe von Schaltern (56), die so angeschlossen sind, daß sie einen jeweiligen Stromquellenausgang als Antwort zu jeweiligen Steuersignalen auf eine von zwei komplementären Ausgangsleitungen durchschalten, um einen differentiellen Ausgangsstrom an dem komplementären Paar von Ausgangsleitungen zu liefern, einer Steuerschaltung (58), die ein digitales Eingangswort, das einen gewünschten Ausgangsstrom repräsentiert, und einen Abtasttakt (18) an jeweiligen Eingängen empfängt und die die Steuersignale für die Schalter liefert, um den gewünschten differentiellen Ausgangsstrom zu erzeugen, wobei die Steuerschaltung so ausgeführt ist, daß sie die Schalter einmal pro Zyklus des Abtasttakts betätigen kann, wobei der differentielle Ausgangsstrom innerhalb einer vorherbestimmten Zeitspanne, nach dem die Schalter betätigt wurden, stabilisiert ist, einer ersten und einer zweiten gefalteten Stromquelle (50, 52), die mit der positiven bzw. negativen Ausgangsleitung verbunden sind, um den differentiellen Ausgangsstrom, der von den Stromquellen aufgenommen wird, zu liefern, einer ersten und einer zweiten geregelten Kaskodeschaltung, wobei die erste geregelte Kaskodeschaltung (60) einen dritten Transistor (Q1), dessen Strompfad zwischen der positiven Ausgangsleitung und den ersten Abschwächungsschalter angeschlossen ist, einen vierten Transistor (Q2), dessen Steuereingang mit der positiven Ausgangsleitung verbunden ist und dessen Strompfad zwischen der positiven Versorgungsspannung und dem Steuereingang des dritten Transistors angeschlossen ist, eine ersten Bias-Stromquelle (I1), die zwischen dem Steuereingang des dritten Transistors und dem Signal-Massepotential angeschlossen ist, wobei der dritte Transistor, der vierte Transistor und die erste Bias-Stromquelle eine erste Rückkopplungsschleife bilden, die so ausgeführt ist, daß das Potential auf der positiven Ausgangsleitung im wesentlichen konstant gemacht wird, und einen ersten Kondensator (C 1) umfaßt, der zwischen den Steuereingang des dritten Transistors und dem Signal-Massepotential angeschlossen ist, um die erste Rückkopplungsschleife zu kompensieren, und wobei die zweite geregelte Kaskodeschaltung (62) einen fünften Transistor (Q3), dessen Strompfad zwischen der negativen Ausgangsleitung und den zweiten Abschwächungsschalter angeschlossen ist, einen sechsten Transistor (Q4), dessen Steuereingang mit der negativen Ausgangsleitung verbunden ist und dessen Strompfad zwischen der positiven Versorgungsspannung und dem Steuereingang des fünften Transistors angeschlossen ist, eine zweite Bias-Stromquelle (I2), die zwischen dem Steuereingang des fünften Transistors und dem Signal-Massepotential angeschlossen ist, wobei der fünfte Transistor, der sechste Transistor und die zweite Bias-Stromquelle eine zweite Rückkopplungsschleife bilden, die so ausgeführt ist, daß das Potential auf der negativen Ausgangsleitung im wesentlichen konstant gemacht wird, und einen zweiten Kondensator (C2) umfaßt, der zwischen den Steuereingang des fünften Transistors und dem Signal-Massepotential angeschlossen ist, um die zweite Rückkopplungsschleife zu kompensieren, einer Nachlauf- und Abschwächungs-(T/A)-Schaltung (20), mit einem ersten Abschwächungsschalter (S 1), der eine der komplementären Ausgangsleitungen mit Signalmasse verbindet, wenn er in Abhängigkeit von einem Abschwächungssignal geschlossen ist, einem zweiten Abschwächungsschalter (S2), der die andere der komplementären Ausgangsleitungen mit Signalmasse verbindet, wenn er in Abhängigkeit von dem Abschwächungssignal geschlossen ist, einem dritten Abschwächungsschalter (S2), der die komplementären Ausgangsleitungen miteinander verbindet, wenn er in Abhängigkeit von dem Abschwächungssignal geschlossen ist, und einer Treiberschaltung (22) für die Abschwächungsschalter, die so ausgeführt ist, sie das Abschwächungssignal so liefern kann, daß jeder der Abschwächungsschalter während der vorherbestimmten Stabilisierungszeit geschlossen ist, um den differentiellen Ausgangsstrom abzuschwächen, während sich der differentielle Ausgangsstrom stabilisiert.
DAC nach Anspruch 14, bei dem die erste und die zweite gefaltete Stromquelle einen fünften und einen sechsten Transistor (Q_f+, Q_f–) umfassen, deren jeweilige Strompfade zwischen einer positiven Versorgungsspannung und der positiven bzw. negativen Ausgangsleitung angeschlossen sind und die an ihren Steuereingängen jeweils solche Bias-Spannungen empfangen, daß der fünfte und der sechste Transistor den differentiellen Ausgangsstrom, der von den Stromquellen als Senken aufgenommen wird, leiten.
DAC nach Anspruch 15, bei dem die geregelten Kaskodeschaltungen so ausgeführt sind, daß ihre jeweilige Bandbreite für die Verstärkung Eins die minimale Bandbreite, die benötigt ist, um für alle Werte der Ausgangsströme innerhalb eines Taktzyklus zu stabilisieren, übersteigt.
DAC nach Anspruch 14, bei dem die Transistoren Feld-Effekt-Transistoren (FETs) sind, wobei die FETs das Abschwächungssignal an ihrem jeweiligen Gate-Eingang empfangen.
DAC nach Anspruch 14, bei dem der FET, der den dritten Abschwächungsschalter umfaßt, doppelt so groß ist wie die FETs, die entweder den ersten oder den zweiten Abschwächungsschalter umfassen.
Verfahren zur Verbesserung der dynamischen Linearität eines Digital-Analog-Wandlers mit geschalteten Stromquellen, bei dem in Abhängigkeit von einem ersten digitalen Eingangswort auf einer positiven und einer negativen Ausgangsleitung (16, 17) ein differentieller Ausgangsstrom (+I_DAC, –I_DAC) von einer Gruppe von geschalteten Stromquellen (12) erzeugt wird, wobei die Gruppe von geschalteten Stromquellen einen DAC (5) bildet, der Ausgangsstrom auf der positiven Ausgangsleitung abgeschwächt wird, während der Ausgangsstrom in Abhängigkeit von einer Änderung des digitalen Eingangsworts auf einen neuen Wert übergeht, der Ausgangsstrom auf der negativen Ausgangsleitung abgeschwächt wird, während der Ausgangsstrom in Abhängigkeit von einer Änderung des digitalen Eingangsworts auf einen neuen Wert übergeht, und die positive und die negative Ausgangsleitung miteinander verbunden werden, um den differentiellen Ausgangsstrom abzuschwächen, während der Ausgangsstrom in Abhängigkeit von einer Änderung des digitalen Eingangsworts auf einen neuen Wert übergeht.
Verfahren nach Anspruch 19, bei dem der DAC einen Abtasttakt (18) empfängt, der Ausgangsstrom in Abhängigkeit von einer Änderung des digitalen Eingangsworts einmal pro Zyklus des Abtasttakts auf einen neuen Wert übergeht, und die Abschwächung während eines Teils des Zyklus des Abtasttakts auftritt.
Verfahren nach Anspruch 20, bei dem darüber hinaus der differentielle Ausgangsstrom gefiltert wird, um das Ausmaß der Taktfrequenz-Nadeln, die durch das Abschwächen in das Ausgangsspektrum des DACs eingebracht werden, zu verringern.
Verfahren nach Anspruch 20, bei dem die positive und die negative Ausgangsleitungen durch jeweilige nichtdifferentielle Schalter (S1, S2) abgeschwächt werden, die die Ausgangsleitungen in Abhängigkeit von einem Abschwächungssignal mit einem Signal-Massepotential verbinden und bei dem die positive und die negative Ausgangsleitungen in Abhängigkeit von dem Abschwächungssignal durch einen differentiellen Schalter (S3) miteinander verbunden werden.
Verfahren nach Anspruch 22, bei dem darüber hinaus das Abschwächungssignal so erzeugt wird, daß die Abschwächung während des Teils des Zyklus des Abtasttakts erfolgt, während der Ausgangsstrom in Abhängigkeit von Änderungen des digitalen Eingangsworts auf einen neuen Wert übergeht.