SE519578C2 - D/A-omvandlingsförfarande och D/A-omvandlare - Google Patents
D/A-omvandlingsförfarande och D/A-omvandlareInfo
- Publication number
- SE519578C2 SE519578C2 SE9903500A SE9903500A SE519578C2 SE 519578 C2 SE519578 C2 SE 519578C2 SE 9903500 A SE9903500 A SE 9903500A SE 9903500 A SE9903500 A SE 9903500A SE 519578 C2 SE519578 C2 SE 519578C2
- Authority
- SE
- Sweden
- Prior art keywords
- converter
- unit
- weights
- unit weights
- columns
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 4
- 230000001131 transforming effect Effects 0.000 claims 1
- 230000004913 activation Effects 0.000 abstract description 6
- 230000009849 deactivation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 25
- 230000007704 transition Effects 0.000 description 18
- 230000008901 benefit Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- RSPISYXLHRIGJD-UHFFFAOYSA-N OOOO Chemical compound OOOO RSPISYXLHRIGJD-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
25 30 519 578 .M r. 1 En variation på de hybridomvandlare som diskuterats ovan beskrivs i [2]. I denna implementering används enhetsvikter av både de mest och minst signifikanta bitarna, men dessa vikter är olika. Denna implementering har samma nackdelar som hybrídimplementeringen.
SUMMERIN G Ett syftemål för föreliggande uppfinning är erbjudande av ett D/ A- omvandlingsförfarande och en D/A-omvandlare som reducerar språngbrus och som trots detta är mindre komplex än känd teknik.
Detta syftemål uppnås i enighet med de bifogade patentkraven.
Kort uttryckt baseras föreliggande uppfinning på linjär viktning istället för exponentiell eller enhetsviktning. Vid hög bitupplösning ger detta utmärkta språngprestanda till låg komplexitet. Vidare erbjuder denna princip på enkelt sätt redundans, varigenom systematiska fel på grund av felmatchade enhetsvikter reduceras väsentligt.
KORT BESKRIVNING AV RITNINGARNA Uppñnningen samt ytterligare syftemål och fördelar som uppnås med denna förstås bäst genom hänvisning till nedanstående beskrivning och de bifogade ritningarna, i vilka: Fig. l är ett blockschema som illustrerar en tidigare känd exponentiellt viktad D / A-omvandlare; Fig. 2 är ett blockschema som-illustrerar principerna för en gruppbase- rad exponentiellt viktad D / A-omvandlare; Fig. 3 är ett diagram som illustrerar ett problem med exponentiellt viktade D / A-omvandlare; 10 15 20 25 30 519 578 s Fig. 4 är ett blockschema som illustrerar principerna för en gruppbase- rad enhetsviktad D / A-omvandlare ; Fig. 5-a - 5-b illustrerar en stor kodövergång i den enhetsviktade D / A- omvandlaren i fig. 4; Fig. 6 är ett blockschema som illustrerar principerna för en gruppbase- rad segmenterad D / A-omvandlare; Fig. 7-a - 7 -b illustrerar en stor kodövergång i den segmenterade D /A- omvandlaren i fig. 6; Fig. 8 är ett blockschema som illustrerar principerna för en annan gruppbaserad segmenterad D /A-omvandlare; F ig. 9-a ~ 9-b illustrerar en stor kodövergång i den segmenterade D /A- omvandlaren i fig. 8; Fig, 10 är ett blockschema som illustrerar principerna för en gruppba- serad linjärt viktad D / A-omvandlare i enlighet med föreliggande uppfinning; Fig. 11-a - 11-b illustrerar en stor kodövergäng i den linjärt viktade D / A-omvandlaren i fig. 10; i Fig. 12 är ett flödesschema som illustrerar en exemplifierande algoritm för bestämning av linjära vikter i en D /A-omvandlare i enlighet med förelig- gande uppfinning; Fig. l3-a - 13-p illustrerar möjliga gmppkonfigurationer av enhetsvikter för en 4-bitars linjärt viktad D/ A-omvandlare i enlighet med föreliggande uppfinning; Fig. 14 är ett blockschema av en avkodare lämplig för implementering av algoritmen i fig. 12; Fig. 15 är ett blockschema som illustrerar en exemplifierande utfö- ringsform av en gruppbaserad linjärt viktad D /A-omvandlare i enlighet med föreliggande uppfinning som erbjuder redundans; Fig. 16 är ett blockschema av en exemplifierande utföringsform av en enhetsviktgrupp i en D /A-ornvandlare i enlighet med föreliggande uppfinning; Fig. 17 är ett blockschema av en exemplifierande utföringsform av en enhetsviktgrupp som erbjuder redundans i en D / A-omvandlare i enlighet med föreliggande uppfinning; och lO 15 20 25 b.) C) 519 578 4 Fig. 18 är ett blockschema av en exemplifierande utföringsform av en differentíell implementering av en enhetsviktgrupp i en D / A-omvandlare i enlighet med föreliggande uppfinning.
DETALJERAD BESKRIVNING I nedanstående beskrivning kommer olika typer av D /A-omvandlare att illustreras. I syfte att hålla ritningarna hanterbara har bitupplösningen hållits mycket låg, i typfallet 3-4 bitar. I faktiska implementeringar av sådana D /A- omvandlare är upplösningen mycket högre, i typfallet 8-14 bitar eller mera.
Detta innebär att vissa egenskaper hos olika konstruktioner ej kan bedömas direkt ur enbart ritningarna. Istället är det viktigt att hänvisa till beskrivning- en vid jämförelse av de olika D / A-omvandlartyperna.
I syfte att förenkla beskrivningen har dessutom element som utför liknande eller motsvarande funktioner tilldelats samma hänvisningsbeteckningar i de olika ritningarna. Det bör dock hållas i minnet att dessa element internt kan vara implementerade på mycket olika sätt och ha olika komplexitet.
Fig. l är ett blockschema som illustrerar en tidigare känd exponentiellt viktad D/A-omvandlare. Den illustrerade D/A-omvandlaren har en upplösning på N=4 bitar. En uppsättning källor eller vikter Wl-W4 styrs av en motsvarande uppsättning omkopplare SWl-SW4. Dessa omkopplare styrs av de enskilda bitarna i den digitala signalen. Den analoga signalen bildas genom summan av utsignalerna från källorna eller vikterna. Källorna eller vikterna kan exempelvis baseras på ström, laddning eller spänning (resistans). I nedanstå- ende beskrivning kommer termen vikt att användas för att täcka alla möjlig- heter. Sålunda kan den analoga signalen x skrivas som N-i k x = zx[k] -2' k=o lO 1.5 20 25 30 519 578 5 där N betecknar bitupplösningen och x[k] betecknar de enskilda bitarna i den binära signalen. Såsom framgår av denna formel är de enskilda bitarna i den digitala signalen exponentiellt viktade (med faktorerna Qk).
Ett vanligt implementationssätt är att implementera vikterna som en grupp av enhetsvikter, varvid enhetsvikterna kombineras för erhållande av rätt vikter.
Figur 2 är ett blockschema som illustrerar principerna för en sådan gruppba- serad exponentiellt viktad D /A-omvandlare. Figuren illustrerar hur enhets- vikterna kombineras logiskt. I en praktisk implementering är gruppen rek- tangulär. Samplen för en digital signal leds till en avkodare D som omvandlar samplen till parallella binära signaler som leds till en enhetsviktgrupp WA.
Enhetsvikterna anordnas logiskt till linjära enhetsviktblock svarande mot de önskade viktfaktorerna 2k. Varje enskild bit kommer att tända eller släcka ett helt enhetsviktblock (i praktiken behöver bitarna konverteras ytterligare till styrsignaler på grund av det rektangulära arrangemanget av enhetsvikterna).
Fig. 3 är ett diagram som illustrerar ett problem med exponentiellt viktade D/A-omvandlare. Figuren illustrerar en övergång från O11l=7 till 1000=8.
Detta kallas en stor kodövergång, eftersom alla bitarna omkastas. Eftersom alla enhetsvikterna eventuellt ej kopplas om vid exakt samma tidpunkt, föreligger en risk för att alla bitarna kommer att ha värdet 1 under en kort övergångsperiod. Detta innebär att under en kort tidsperiod kommer utsigna- len att svara mot det största värdet 1111=l5. Detta fenomen kallas ett språng (glitch). Den faktiska utsignalen kommer därför att ha spikar vid sådana stora kodövergångar (en annan möjlighet är att utsignalen temporärt svarar mot värde OOOO=O under övergången, vilket leder till samma problem). Problemet blir mer och mer störande då D /A-omvandlingsfrekvensen ökas (eftersom tidsperioderna under vilka utgångssignalen är stabil kommer att bli kortare och kortare). Vid höga frekvenser kommer sålunda dessa språng att bli en frekvensbegränsande faktor. 15 20 30 519 578 6 För det generella fallet med en N-bitars D /A-omvandlare det maximala antalet omkopplade enhetsvikter mellan två på varandra följande exponentiellt viktade binära koder lika med SE = 2”*1+(z^”1-1)=2^'-1 I det värsta fallet kopplas därför alla enhetsvikter om. För en 14 bitars D /A- omvandlare resulterar detta i en omkoppling av 214-l=16 383 enhetsvikter.
Olika modifieringar av den exponentiellt viktade D/A-omvandlaren avsedda att reducera detta problem har föreslagits. Några exempel kommer nu att beskri- vas under hänvisning till fig. 4-9.
Fig. 4 är ett blockschema som illustrerar principerna för en gruppbaserad enhetsviktad D / A-omvandlare. I denna omvandlare är enhetsvikterna logiskt anordnade i enhetsvikter som omkopplas oberoende av varandra. Denna utföringsforrn implementerar vad som benämns temperaturviktning eller enhetsviktning. Den analoga utsignalen x kan skrivas som x=äx[k]-l k=l Fördelen med en enhetsviktad D /A-omvandlare är att en ändring från ett binärt värde till ett intilliggande värde endast kommer att innebära en ändring i en enhetsvikt. Detta illustreras i fig. 5-a och 5-b, där samma övergång från Ol11=7 till lOOO=8 endast tänder ännu en enhetsvikt. En viktig nackdel för den enhetsviktade D / A-omvandlaren är dock att den erfordrar en enorm mängd (2N) styrledningar. Antalet styrledningar kan reduceras om enhetsvik- terna anordnas i en rektangulär grupp. En rektangulär viktgrupp erfordrar dock en mera komplex avkodare och även enhetsvikter med åtminstone två styringångar och motsvarande styrlogik. lO 15 20 30 519 578 7 En annan metod som har föreslagits är den segmenterade D / A-ornvandlaren.
Fig. 6 är ett blockschema som illustrerar principema för en gruppbaserad segrnenterad D /A-omvandlare. I denna omvandlare hanteras de mest signifi- kanta bitarna på samma sätt som i den enhetsviktade omvandlaren, medan de minst signifikanta bitarna hanteras såsom i en exponentiellt viktad omvandlare. I Fig. 6 styr de två mest signifikanta bitarna 3 viktblock, vardera bestående av 3 enhetsvikter, på samma sätt som i figur 4, medan de två minst signifikanta bitarna styr de återstående 3 enhetsvikterna på samma sätt som i figur 2. I denna utföringsform inträffar en stor kodövergång mellan 0011=3 and Ol00=4, såsom illustreras i fig. 7-a och 7-b. Generellt inträffar en sådan övergång vid gränsen mellan de två segmenten.
Fig. 8 är ett blockschema som illustrerar principerna för en annan gruppbase- rad segmenterad D / A-omvandlare. Skillnaden med avseende på utföringsfor- men i figur 6 ligger i det sätt på vilket de minst signifikanta bitarna hanteras. I denna utföringsform används enhetsviktning istället för exponentjell víktning för dessa bitar. Uppförandet vid en stor kodövergång är detsamma som i utföringsformen figur. 6, såsom illustreras i fig. 9-a och 9-b.
Eftersom segmentering erfordrar en komplex avkodare är det önskvärt att hålla antalet segmenterade bitar så lågt som möjligt. Komplexiteten ökas också av det nödvändiga rektangulära arrangemanget av enhetsvikterna, som erfordrar åtminstone två ingångar och extra styrlogik i varje enhetsvikt.
För det generella fallet med en N-bitars segmenterad D / A-omvandlare med K segmenterade bitar inträffar det maximala antalet omkopplade enhetsvikter mellan två på varandra följande koder (stor kodövergång) vid gränsen mellan segmenterade och osegmenterade bitar, och kan detta antal uttryckas som SS lO 15 20 25 30 m» H 519 578 8 Såsom ett exempel erhålls Ss=214'6*1-1 = 511 enhetsvikter för en 14~bitars segmenterad D / A-omvandlare med segmentering av de 6 mest signifikanta bitarna.
Föreliggande uppfinning baseras på en linjärt viktad representation av den digitala insignalen. Den analoga utsignalen kan därför uttryckas som n x = ZxUc] - k k=l där n är ett heltal som bestäms i enlighet med den procedur som beskrivs nedan. Fig. 10 är ett blockschema som illustrerar principerna för en griippba- serad linjärt viktad D / A-omvandlare i enlighet med föreliggande uppfinning.
Såsom vid den exponentiellt viktade D/ A-omvandlaren tänder eller släcker varje styrsignal x[kl ett helt block (kolumn i detta fall) av enhetsvikter. I enlighet med föreliggande uppfinning representerar dock blocken de linjära vikterna k istället för de exponentiella vikterna 219 Detta arrangemang har flera fördelar, såsom kommer att förklaras nedan.
Fig. ll-a - 11-b illustrerar en stor kodövergång i den linjärt viktade D / A- omvandlaren i figur lO. Denna inträffar vid övergången mellan de två största blocken av enhetsvikter.
Det heltal n som bestämmer storleken av den triangulära viktgruppen WA för D/A-omvandlaren i enlighet med föreliggande uppfinning beräknas enligt följande. Antalet enhetsvikter i en triangulär grupp WA är nfn + l) 2 Implementering av en N~bitars D / A-omvandlare erfordrar 10 15 20 25 519 578 9 zN-i nivåer av enhetsvikter. Eftersom detta bör vara lika med antalet enhetsvikter i den triangulära gruppen erhålls n(n+l):2,v_1 2 som kan skrivas som n2+n-2-(2” -1)=o Den (positiva) roten n för denna ekvation är n=~l+j/l+2-(2N-1) 2 4 Eftersom detta uttryck innehåller en kvadratrot kan det inträffa att det beräknade värdet n ej är ett heltal. I ett sådant fall används det närmast högre heltalet för att garantera att alla nivåer för den digitala signalen kan realise- TaS.
För stora N, till exempel N>10-l2 bitar, kan det ovan angivna uttrycket för n approximeras med För det allmänna fallet med en N-bitars linjärt viktad D / A-omvandlare i enlighet med föreliggande uppfinning inträffar det maximala antalet omkopp- lade enhetsvikter mellan två på varandra följande koder (stor kodövergång) vid övergången mellan de två största blocken av enhetsvikter, och kan detta antal uttryckas som 10 15 20 25 519 578 10 É S¿=n+(n-l)=2n-lw2 2 För en 14-bitars D/ a-omvandlare ger detta SL=362 enhetsvikter.
En järnförelse med den exponentiellt viktade D / A-omvandlaren ger (för stora N) SE ZN få f? ka” 2 22 Detta uttryck innebär att SE>SL om N>3. Eftersom det antogs att N är stort, till exempel N >10-l2 bitar, är detta villkor uppfyllt. För alla fall av praktiskt intresse har därför den linjärt viktade D / A-omvandlaren i enlighet med föreliggande uppfinning bättre språngprestancla än exponentiellt viktade D / A~ omvandlare.
En jämförelse med den segmenterade D / A-omvandlaren ger (för stora N) SS ~ zN-K-tl _2_š____K FNWE- 2 2 Detta uttryck innebär att den linjärt viktade D / A-omvandlaren i enlighet med föreliggande uppfinning har bättre språngprestanda än en segmenterad D/ a- omvandlare så länge som K 2 Som ett exempel skulle en 14-bitars segmenterad D/A-omvandlare erfordra så mycket som K=7 segmenterade bitar för att ha bättre språngprestanda än den 10 15 20 25 30 519 578 ll i linjärt viktade D/A-omvandlaren i enlighet med föreliggande uppfinníng. En sådan omvandlare skulle dock vara mycket komplex.
Fig. 12 är ett flödesschema som illustrerar en exemplifierande algoritm för bestämning av linjära vikter i en D / A-omvandlare i enlighet med föreliggande uppfinníng. Algoritrnen börjar i steg S1. Steg S2 sätter en hjälpvariabel r lika med värdet v av ett inkommande digital sampel. Steg S3 sätter en loop- variabel k lika med längden n av det längsta enhetsviktblocket i den triangulä- ra enhetsviktmatrisen WA. Steg S4 testar huruvida r>k. Om så är fallet sätts styrsignalen x[k] lika med O i steg S5, vilket innebär att alla enhetsvikter i kolumn k i fig. 10 släcks. I annat fall sätts styrsignalen x[k] lika med 1 i steg S6, vilket innebär att alla enhetsvikter i kolumn k i fig. 10 tänds och att r minskar med l i steg S7. l steg S8 minskas loop-variabeln k med 1. Steg S9 testar huruvida k=O. Om så är fallet avslutas algoritmen i steg S10. I annat fall återgår algoritmen till steg S4. Fig. 13-a - l3-p illustrerar alla möjliga enhetsviktkonfigurationer som kan uppkomma ur denna algoritm för en 4 bitars linjärt viktad D/ A-omvandlare i enlighet med föreliggande uppfinníng.
Fig. 14 är ett blockschema av en exempliflerande avkodare lämplig för imple- mentering av algoritmen i fig. 12. Avkodaren D mottager ett sampel v av den digitala signal som skall omvandlas på en insignalledning. Avkodaren inne- håller ett antal avkodarenheter Dl, D2, ..., Dn. Varje avkodarenhet innehåller en komparator C, en multiplicerare M och en adderare A. l den översta avkodarenheten Dn testas hjälpsignalen r (som i detta fall är lika med v) mot värdet i komparatorn C. Om r>=n kommer styrsignalen x[n] att vara 1, i annat fall kommer den att vara O. Värdet av x[n] multipliceras med n i multiplicera- ren M och resultatet subtraheras från r i en adderare A. Utsignalen från adderaren A leds till nästa avkodarenhet, där samma operationer utförs på det nya r-värdet, men denna gång leds värdet n-l till komparatorns C andra ingång. Samma operationer upprepas ända ned till avkodarenheten Dl.
Resultatet utgörs av styrsignalvektorn x[l], X[2], ...., x[n]. lO 15 20 25 30 519 578 12 i I utföringsforrnen i fig. 10 antingen tändes eller släcktes hela enhetsvikt- kolumner. Det inses dock att en ekvivalent utföringsform skulle kunna utgöras av tändning eller släckning av hela enhetsviktrader. I själva verket kan denna egenskap användas för att till mycket låg extra kostnad imple- mentera en utföringsform som innehåller redundans. Redundans i detta sammanhang innebär att samma kod kan aktivera olika enhetsviktkombina- tioner för erhållande av samma analoga utsignal. Fördelen med redundans är att systematiska fel på grund av smärre skillnader mellan de enskilda enhets- vikterna kan reduceras statistiskt genom slumpvis val av olika enhetsvikt- kombinationer för samma digitala värde.
Fig. 15 är ett blockschema som illustrerar en exemplifierande utföringsform av en gruppbaserad linjärt viktad D/ A-omvandlare i enlighet med föreliggande uppfinning som tillhandahåller sådan redundans. En omkopplargrupp SWA kopplar om styrsignalen x[k] mellan kolumnvis och radvis aktivering av enhetsviktgnippen WA. Omkopplingen kan till exempel styras av en slump~ talsgenerator R, som alstrar en omkopplarstyrsignal som varierar slumpvis mellan två värden. Ett annat alternativ är att helt enkelt låta omkopplargrup- pen SWA alternera mellan de två möjliga omkopplarkonfigurationerna (denna utföringsform baseras på det faktum att den digitala insignalen i sig vanligen kan betraktas såsom en slumpsignal. Det noteras att båda utföringsforrnerna fortfarande kan använda samma avkodare som i utföringsformen i fig. 10 utan redundans. Modifieringarna finns endast i viktgruppen, vilken nu har två ingångar. Detta kommer ytterligare att beskrivas under hänvisning till fig. 17.
Ett annat sätt att erhålla redundans är att aktivera antingen rader eller kolumner, men att kombinera rader eller kolumner på olika sätt. I exempelvis utföringsforrnen med 4 bitar i fig. lÖ kan det digitala talet 7 realiseras som 5+2 (fig. 13-h), men det kan också realiseras som 4+3, som kommer att aktivera andra kolumner (eller rader vid en radbaserad utföringsform). Denna utföringsform kommer att kräva en mera komplex avkodare, men kommer ej att erfordra några modifieringar i enhetsviktgruppen. 10 20 25 30 519 578 13 O En kombination av metoderna för erhållande av redundans är givetvis även möjlig.
Fig. 16 är ett blockschema av en exemplifierande utföringsform av en enhets- viktgrupp i en D / A-omvandlare i enlighet med föreliggande uppfinning. Denna utföringsform är lämplig för en omvandlare i enlighet med fig. 10 och använ- der icke-differentiella (single-ended) omkopplare. Enhetsvikterna i gruppen WA har indikerats med streckade linjer. I denna exemplifierande utföringsform innehåller varje enhetsvikt en strömkälla I och en omkopplare SW. Omkopp- larna styrs av styrsignalerna x[l], ..., x[5]. Varje styrsignal styr samtidigt alla omkopplarna SW i en kolumn. Utsignalerna från varje enhetsvikt i en kolumn adderas, och utsignalerna från varje kolumn adderas slutligen för bildande av den analoga signalen.
Fig. 17 är ett blockschema av en exemplifierande utföringsform av en enhets- viktgrupp i en D /A-omvandlare i enlighet med föreliggande uppfinning som erbjuder redundans. Denna utföringsform är lämplig för en omvandlare i enlighet med fig. 15. I denna utföringsform har bitupplösningen reducerats till 3 bitar för att göra figuren mindre komplex. Skillnaden jämfört med fig. 16 är att varje enhetsvikt nu innehåller två parallella omkopplare SW, en omkoppla- re för kolumnaktivering (såsom i figur 16) och en omkopplare för radaktive- ring. Samma uppsättning styrsignaler x[l], ..., x[4] leds till enhetsviktgruppen WA för antingen kolumnaktivering eller radaktivering. Detta har indikerats i figuren genom att en parentes satts runt styrsignalerna för radomkopplarna.
Fig. 18 är ett blockschema av en exemplifierande utföringsform av en differen- tiell implementering av en enhetsviktgrupp i en D / A-omvandlare i enlighet med föreliggande uppfinning. Utföringsformen är lämplig för en omvandlare i enlighet med figur lO. Den differentiella utföringsformen liknar utföringsfor- men i figur 16. Skillnaden är att förutom varje styrsignal x[k] används även den inverterade styrsignalen. Styrsignalen och dess invers styr varsin motsva- rande omkopplare som är förbundna med strömkällan i en enhetsvikt.
Utgångarna från de omkopplare som styrs av de inverterade styrsignalerna är 10 15 20 519 5,78 14 jordade. Resultatet kommer att bli att alla enhetsvikter alltid kommer att vara tända, men alla kommer ej att vara förbundna med utgångsledningen.
Styrsignalerna X[l], ..., x[4] kommer att aktivera vissa kolumner, medan de återstående kolumnerna kommer att vara jordade av de inverterade styrsig- nalerna. Fördelen med denna utföringsform är att den undviker fallet med en icke ansluten utgång från en strömkälla. Om utgången från strömkällan ej är ansluten, såsom är fallet i figur 16, kommer spänningsnivån vid källans utgång att driva mot matningsspärmingen, och när omkopplaren tänds kommer därför en stor spänningsskillnad att ligga över omkopplaren. Detta skulle även innebära en stor laddningsöverföring, vilket liknar uppförandet vid ett språng. En differentiell utförmgsforrn som svarar mot utföringsformen i fig. 17 är givetvis också möjlig.
Typiska strömkällor och omkopplare i utföringsformerna enligt fig. 16-18 implementeras genom CMOS-transistorer på ett sätt som är välkänt inom detta teknikområde. Exempel på icke-differentiella och differentiella imple- menteringar av enhetsvikter beskrivs exempelvis i [l].
Fackmannen inser att olika modifieringar och förändringar kan göras vid föreliggande uppfinning utan avvikelse från dess ram, som definieras av de bifogade patentkraven. 519 sve 15 REFERENSER [1] D. A. Johns och K. Martin, “Integrated analog Circuit design”, John Wiley är, Sons, New York, 1997, sid. 469-484. [2] U.S. Patent No. 4 910 514 (Irmer et al.)
Claims (8)
1. D / A-omvandlingsförfarande, kännetecknat av att enhetsvikter logiskt anordnas i en rätvinklig triangulär enhetsvikt- grupp; att digitala sampel transformeras till styrsignaler med en linjärt viktad binär representation; att styrsígnalerna används för aktivering/avaktivering av hela rader (kolumner) i den triangulära enhetsviktgruppen; och att enhetsvikterna kombineras till en analog utsignal.
2. Förfarande enligt krav 1, kännetecknat av tillhandahållande av redundans genom omkoppling mellan en kolumnmod, iivilken endast hela kolumner aktiveras / deaktiveras, och en radmod, i vilken endast hela rader aktive- ras/ deaktiveras.
3. Förfarande enligt krav 1, kännetecknat av tillhandahållande av redundans genom aktivering /deaktivering av hela rader (kolumner) i olika konfigurationer som har samma totala antal enhetsvikter.
4. D / A-omvandlare, kännetecknat av enhetsvikter logiskt anordnade i en rätvinklig triangulär enhetsvikt- gfupp (WA); en avkodare (D) för transformering av digitala sampel till styrsignaler med en linjärt viktad representation; organ (SW) för användning av styrsígnalerna för aktivering / deaktivering av hela rader (kolumner) i den triangulära enhetsgruppen; och organ för kombinering av enhetsvikterna till en analog utsignal.
5. D / A-omvandlare enligt krav 4, kännetecknat av organ (R, SWA) för tillhandahållande av redundans genom omkoppling mellan en kolumnmod, i vilken enbart hela kolumner aktiveras / deaktiveras, och en radmod, i vilken hela rader aktiveras / deaktiveras. lO 15 519 sve n I? , . - - . - . .-
6. D / A-omvandlare enligt krav 4, kännetecknat av organ för tillhandahållan» de av redundans genom aktivering/ deaktivering av hela rader (kolumner) i olika konfigurationer med samma totalt antal enhetsvikter.
7. D / A-omvandlare enligt något av kraven 4-6, kännetecknat av implemente- ring av enhetsvikterna baserad på icke-differentiella omkopplare.
8. D / A-omvandlare enligt något av kraven 4-6, kännetecknat av implemente- ring av enhetsvikterna baserad på differentiella omkopplare.
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9903500A SE519578C2 (sv) | 1999-09-28 | 1999-09-28 | D/A-omvandlingsförfarande och D/A-omvandlare |
AU75681/00A AU7568100A (en) | 1999-09-28 | 2000-09-15 | D/a conversion method and d/a converter |
EP00964860A EP1222741B1 (en) | 1999-09-28 | 2000-09-15 | D/a conversion method and d/a converter |
AT00964860T ATE303675T1 (de) | 1999-09-28 | 2000-09-15 | D/a wandlungsmethode und d/a wandler |
CNB00816018XA CN1166067C (zh) | 1999-09-28 | 2000-09-15 | 数/模转换方法和数/模转换器 |
DE60022370T DE60022370T2 (de) | 1999-09-28 | 2000-09-15 | D/a wandlungsmethode und d/a wandler |
PCT/SE2000/001784 WO2001024377A1 (en) | 1999-09-28 | 2000-09-15 | D/a conversion method and d/a converter |
JP2001527446A JP2003510944A (ja) | 1999-09-28 | 2000-09-15 | D/a変換方法とd/a変換器 |
US09/672,608 US6466148B1 (en) | 1999-09-28 | 2000-09-28 | D/A conversion method and D/A converter |
HK03104764.3A HK1052590A1 (zh) | 1999-09-28 | 2003-07-04 | 數/模轉換方法和數/模轉換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9903500A SE519578C2 (sv) | 1999-09-28 | 1999-09-28 | D/A-omvandlingsförfarande och D/A-omvandlare |
Publications (3)
Publication Number | Publication Date |
---|---|
SE9903500D0 SE9903500D0 (sv) | 1999-09-28 |
SE9903500L SE9903500L (sv) | 2001-03-29 |
SE519578C2 true SE519578C2 (sv) | 2003-03-18 |
Family
ID=20417178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE9903500A SE519578C2 (sv) | 1999-09-28 | 1999-09-28 | D/A-omvandlingsförfarande och D/A-omvandlare |
Country Status (10)
Country | Link |
---|---|
US (1) | US6466148B1 (sv) |
EP (1) | EP1222741B1 (sv) |
JP (1) | JP2003510944A (sv) |
CN (1) | CN1166067C (sv) |
AT (1) | ATE303675T1 (sv) |
AU (1) | AU7568100A (sv) |
DE (1) | DE60022370T2 (sv) |
HK (1) | HK1052590A1 (sv) |
SE (1) | SE519578C2 (sv) |
WO (1) | WO2001024377A1 (sv) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100340970C (zh) * | 2004-02-11 | 2007-10-03 | 复旦大学 | 可编程数模混合器 |
US20070028432A1 (en) * | 2005-08-03 | 2007-02-08 | Alcoa, Inc. | Apparatus and method for separating composite panels into metal skins and polymer cores |
WO2010149182A1 (en) * | 2009-06-22 | 2010-12-29 | Verigy (Singapore) Pte. Ltd. | Apparatus and method for combining electrical or electronic components; apparatus and method for providing a combination information; apparatus and method for determining a sequence of combinations and computer program |
US9136866B2 (en) * | 2013-10-09 | 2015-09-15 | Analog Devices Global | Digital-to-analog converter and a method of operating a digital-to-analog converter |
CN106030938B (zh) | 2014-02-25 | 2020-05-19 | 皇家飞利浦有限公司 | 具有吸除剂层的发光半导体器件 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56153832A (en) * | 1980-04-30 | 1981-11-28 | Nec Corp | Digital to analog converter |
JPS57194625A (en) * | 1981-05-27 | 1982-11-30 | Nec Corp | Digital to analog converter |
JPS6188619A (ja) | 1984-09-28 | 1986-05-06 | シーメンス、アクチエンゲゼルシヤフト | D‐a変換器 |
US4904922B1 (en) * | 1985-03-21 | 1992-09-01 | Apparatus for converting between digital and analog values | |
JPS61240716A (ja) * | 1985-04-17 | 1986-10-27 | Mitsubishi Electric Corp | ディジタルアナログコンバ−タ |
GB8803431D0 (en) * | 1988-02-15 | 1988-03-16 | Gen Electric Co Plc | Digital to analogue convertors |
US5079552A (en) * | 1990-01-11 | 1992-01-07 | U.S. Philips Corporation | Digital-to-analog converter |
US5844515A (en) * | 1994-11-04 | 1998-12-01 | Lg Semicon Co., Ltd | Digital to analog converter and bias circuit therefor |
JPH07212234A (ja) * | 1994-01-25 | 1995-08-11 | Hitachi Ltd | Da変換器およびそれを用いた周波数シンセサイザ |
US5684483A (en) * | 1996-06-17 | 1997-11-04 | Tritech Microelectronics | Floating point digital to analog converter |
KR100218329B1 (ko) * | 1996-11-08 | 1999-09-01 | 구본준 | 고속 저전력 디지탈 아날로그 컨버터 |
-
1999
- 1999-09-28 SE SE9903500A patent/SE519578C2/sv not_active IP Right Cessation
-
2000
- 2000-09-15 AT AT00964860T patent/ATE303675T1/de not_active IP Right Cessation
- 2000-09-15 WO PCT/SE2000/001784 patent/WO2001024377A1/en active IP Right Grant
- 2000-09-15 DE DE60022370T patent/DE60022370T2/de not_active Expired - Lifetime
- 2000-09-15 JP JP2001527446A patent/JP2003510944A/ja not_active Withdrawn
- 2000-09-15 EP EP00964860A patent/EP1222741B1/en not_active Expired - Lifetime
- 2000-09-15 CN CNB00816018XA patent/CN1166067C/zh not_active Expired - Fee Related
- 2000-09-15 AU AU75681/00A patent/AU7568100A/en not_active Abandoned
- 2000-09-28 US US09/672,608 patent/US6466148B1/en not_active Expired - Lifetime
-
2003
- 2003-07-04 HK HK03104764.3A patent/HK1052590A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
SE9903500L (sv) | 2001-03-29 |
CN1391728A (zh) | 2003-01-15 |
US6466148B1 (en) | 2002-10-15 |
ATE303675T1 (de) | 2005-09-15 |
WO2001024377A1 (en) | 2001-04-05 |
DE60022370D1 (de) | 2005-10-06 |
EP1222741A2 (en) | 2002-07-17 |
SE9903500D0 (sv) | 1999-09-28 |
HK1052590A1 (zh) | 2003-09-19 |
CN1166067C (zh) | 2004-09-08 |
WO2001024377A8 (en) | 2001-09-13 |
EP1222741B1 (en) | 2005-08-31 |
DE60022370T2 (de) | 2006-05-18 |
AU7568100A (en) | 2001-04-30 |
JP2003510944A (ja) | 2003-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7375669B2 (en) | Digital/analog converter | |
US7474245B1 (en) | Digital-to-analog converter | |
US8274417B2 (en) | Coarse digital-to-analog converter architecture for voltage interpolation DAC | |
EP1257060A2 (en) | Digital-to-analogue converter using an array of current sources | |
US8144044B2 (en) | D/A converter including higher-order resistor string | |
JP2009022057A (ja) | D/aコンバータ | |
US6166672A (en) | Digital/analog converter and method using voltage distribution | |
JP4263050B2 (ja) | 逐次比較型a/dコンバータ | |
US5714953A (en) | Composite digital-to-analog converter | |
SE519578C2 (sv) | D/A-omvandlingsförfarande och D/A-omvandlare | |
US20060145905A1 (en) | Multi-stage digital-to-analog converter | |
US7579973B2 (en) | Analog-to-digital converter | |
CN101179273B (zh) | 模拟-数字转换器 | |
US20070126616A1 (en) | Dynamically linearized digital-to-analog converter | |
US7573415B1 (en) | Area and power efficient analog to digital converter and methods for using such | |
US7646322B2 (en) | Folded R-2R ladder current-steering digital to analog converter | |
US7692569B2 (en) | Methods and apparatus for rotating a thermometer code | |
US6999016B2 (en) | D/A converter and semiconductor device | |
JP2006014125A (ja) | D/a変換器、及びd/a変換器を用いた駆動回路 | |
US5629702A (en) | Analog to digital converter | |
US7999718B2 (en) | Analog-to-digital converter and electronic system including the same | |
WO2005085990A1 (en) | A high speed shifter circuit | |
US7262727B1 (en) | Digital-to-analog data converter and method for conversion thereof | |
US7646321B2 (en) | Digital/analog converter | |
US9231546B2 (en) | Multi-dimensional array of impedance elements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |