DE69002242T2

DE69002242T2 - Sender-empfaenger-vorrichtung.

Info

Publication number: DE69002242T2
Application number: DE90300064T
Authority: DE
Inventors: Tadishi Yasuoka
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Holdings Co Ltd
Priority date: 1989-01-13
Filing date: 1990-01-04
Publication date: 1993-11-04
Anticipated expiration: 2010-01-05
Also published as: EP0378301A3; EP0378301A2; US5175868A; EP0378301B1; DE69002242D1

Description

Die vorliegende Erfindung betrifft eine Sender-Empfänger-Vorrichtung, welche einen Sender zur intermittierenden Erzeugung eines Radiosignals und einen Empfänger zum Empfang des Radiosignals enthält.

Beschreibung des Standes der Technik

Mit einer Abnahme der Größe und der Kosten einer Sender-Empfänger-Vorrichtung wurden kürzlich verschiedene Anwendungsprodukte entwickelt. Zusätzlich zu den herkömmlichen Rufeinrichtungen (Taschenwecker), die in großem Umfang verwendet wurden, sind verschiedene neue Systeme kommerziell erhältlich. Beispielsweise wurden eine Alarmvorrichtung für einen verschwundenen Gegenstand (z.B. japanische Patent-Offenlegungsschrift (Kokai) No. 60-200395) und eine Alarmvorrichtung für eine verschwundenes Kind kommerziell erhältlich. Die Alarmvorrichtung für einen verschwundenen Gegenstand ist so ausgestaltet, daß sie verhindert, daß Wertgegenstände wie eine Tasche, eine Brieftasche oder eine Geldbörse verlegt werden oder verloren gehen. Diese Vorrichtung ist so ausgebildet, daß ein Sender am Wertgegenstand befestigt wird und ein kompakter tragbarer Empfänger verwendet wird, um eine Radiowelle vom Sender zu empfangen. Wenn der Empfänger keine Radiowelle vom Sender empfangen kann, wird ein Alarm erzeugt. Die Vorrichtung für ein verschwundenes Kind ist so ausgestaltet, daß ein Sender von einem Kind getragen wird und ein Elternteil trägt einen Empfänger, um eine Radiowelle vom Sender zu empfangen. Wenn der Empfänger keine Radiowelle vom Sender empfangen kann, wird ein Alarm erzeugt.
Diese Alarmvorrichtungen für verschwundene Gegenstände und verschwundene Kinder weisen grundsätzlich dieselbe Anordnung auf. Gemäß einer solchen herkömmlichen Anordnung, wie sie in der japanischen Patent- Offenlegungsschrift (Kokai) Nr. 60-200395 offenbart ist, wird ein Alarm erzeugt, wenn ein von einem Sender übertragenes Trägersignal Sc von einem Empfänger nicht empfangen wird. Bei diesem System muß daher eine Radiowelle ohne eine Pause übertragen werden. Wenn jedoch der Sender die Übertragung einer Radiowelle fortsetzt, wird die Lebensdauer einer Batterie unerwünscht verkürzt, da der Stromverbrauch des Senders groß ist. Zusätzlich ist, wenn der Empfänger kontinuierlich in Betrieb ist, da dieser ebenfalls eine große Strommenge verbraucht, die Lebensdauer einer Batterie unerwünscht verkürzt.
Wenn Trägersignale Sc so eingestellt werden, daß sie verschiedene Frequenzen fc aufweisen, um eine Radiointerferenz zu vermeiden, ergeben sich Begrenzungen für die Massenherstellung. Daher haben die Trägersignale Sc vorzugsweise eine einzige Frequenz fc in einem Zustand, in welchem nur eine begrenzte Anzahl von Typen von Frequenzen verwendet wird. Wenn in diesem Fall das Trägersignal Sc kontinuierlich vom Sender einer Alarmvorrichtung für einen verschwundenen Gegenstand eines gegebenen Benutzers übertragen wird, kann eine Radiointerferenz auftreten, wenn der Sender eine Alarmvorrichtung für einen verschwundenen Gegenstand eines anderen Benutzers sich dem Empfänger der Alarmvorrichtung für einen verschwundenen Gegenstand des gegebenen Benutzers nähert. Als Folge hiervon kann, selbst wenn der Sender der Alarmvorrichtung für einen verschwundenen Gegenstand des gegebenen Benutzers weit von diesem weg bewegt wird, kein Alarm erzeugt werden.
Um die vorbeschriebenen herkömmlichen Probleme zu lösen, hat die Anmelderin der vorliegenden Erfindung eine Sender-Empfänger-Vorrichtung für ein intermittierendes synchrones Empfangssystem unter Verwendung intermittierender Signale in der japanischen Patent- Offenlegungsschrift (Kokai) Nr. 63-267025 vorgeschlagen. Diese Sender-Empfänger-Vorrichtung hat die folgende Anordnung.
Bei dieser Vorrichtung enthält ein Sender eine Erzeugungsschaltung für intermittierende Signale zur Erzeugung eines intermittierenden Signals mit einer vorbestimmten Periode, und eine Schaltereinrichtung zur Umwandlung eines Hochfrequenz-Übertragungssignals in ein intermittierendes Übertragungssignal durch Verwendung des intermittierenden Signals. Ein Empfänger enthält eine Synchronisationserfassungsschaltung mit einer Formerschaltung für einen intermittierenden Betriebsimpuls zur Erzeugung eines intermittierenden Betriebsimpulses mit derselben Periode wie der des intermittierenden Signals, um die An-/Abwesenheit des intermittierenden Signals festzustellen durch synchrone Erfassung der intermittierenden Signals, und eine Schaltereinrichtung, die durch ein Synchronisationserfassungssignal von der Synchronisationserfassungsschaltung steuerbar ist. Die Schaltereinrichtung schaltet den Empfänger in eine kontinuierliche Betriebsart oder eine intermittierende Betriebsart entsprechend der An-/Abwesenheit des Synchronisationserfassungssignals. Das heißt, die Vorrichtung umfaßt den Sender zur Übertragung eines intermittierenden Radiosignals und den Empfänger, der ausgestaltet ist zur kontinuierlichen Erfassung eines intermittierenden Radiosignals vom Sender nur während einer Betriebsstartperiode. Aufgrund der Erfassung der intermittierenden Signals wird der Empfänger in die intermittierende Betriebsart geschaltet, um das intermittierende Signal synchron zu erfassen. Wenn der Abstand zwischen dem Sender und dem Empfänger vergrößert wird und kein intermittierendes Signal vom Sender den Empfänger erreicht, kann der Empfänger das intermittierende Radiosignal nicht synchron erfassen. Als Folge hiervon wird ein Summer als eine Alarmeinrichtung betätigt, um den Benutzer des Empfängers zu informieren, daß ein Gegenstand oder ein Kind vermißt werden.
Zusätzlich zur von der Anmelderin der vorliegenden Erfindung vorgeschlagenen Sender-Empfänger-Vorrichtung wurden Versuche gemacht, um eine kompakte Vorrichtung und eine kompakte leichtgewichtige Leistungsquelle zu realisieren, indem die Betriebszeit minimiert und der Stromverbrauch gesenkt werden, derart, daß der Sender und/oder der Empfänger intermittierend betrieben werden, oder um eine Frequenzquelle wirksam auszunutzen, indem ein Senden/Empfangen von Daten zwischen einer Mehrzahl von Sendern/Empfängern durchgeführt wird unter Verwendung derselben Frequenz in solcher Weise, daß, wenn das Senden/Empfangen von Daten zwischen der Mehrzahl von Sendern/Empfängern durchgeführt werden soll, jedes Paar vom Sender und Empfänger einen Sende/Empfangsvorgang zu einer vorbestimmten Zeit durchführt.
Beispielsweise wurden eine Fernmeßeinrichtung zum intermittierenden Senden/Empfangen von an einer entfernten Stelle erhaltenen Meßdaten und ein Rufsystem (Taschenwecker) zum selektiven Rufen von mehreren Millionen Empfängern unter Verwendung einer einzigen Sendefrequenz praktiziert. Zum Beispiel sind ein zeitteilendes selektives Rufsystem, wie es in der japanischen Patentveröffentlichung Nr. 48-39843 offenbart ist, und die Technik von Taschenweckern, die in National Technical Report, Band 1.26, Nr. 1, Februar 1980, "New POCKET BELL Paging Receiver", beschrieben ist, erhältlich.
Alle herkömmlichen Sender-Empfänger-Vorrichtungen mit einem intermittierenden synchronen Empfangssystem zur Durchführung eines intermittierenden Betriebs verwenden ein intermittierendes Signal mit einer vorbestimmten Periode. Diese Vorrichtungen haben eine zufriedenstellende Wirkung in bezug auf eine Herabsetzung des Stromverbrauchs und der Gerätegröße, und sind von beträchtlicher Wirksamkeit in bezug auf die Verhinderung von Radiointerferenzen. In bezug auf die Verhinderung von Radiointerferenzen sind die herkömmlichen Vorrichtungen nicht wirksam genug und daher treten Radiointerferenzen häufig auf.
Das Auftreten von Radiointerferenzen wird nachfolgend beschrieben unter Bezug auf Fign. 1(a) bis 1(d). Die Fign. 1(a) bis 1(d) zeigen jeweils die Wellenformen von intermittierenden Signalen, die von einem Sender eines synchronen Empfangssystems übertragen werden. Fig. 1(a) zeigt die Wellenform eines intermittierenden Signals, das von einem Sender eines gegebenen Benutzers übertragen wird und eine vorbestimmte Periode aufweist. Die Fign. 1(b), 1(c) und 1(d) zeigen jeweils die Wellenformen von intermittierenden Signalen von Sender-Empfänger-Vorrichtungen, die von anderen Benutzern in der Nähe des gegebenen Benutzers verwendet werden. Genauer gesagt, Fig. 1(b) zeigt die Wellenform eines intermittierenden Signals von einem Sender mit derselben Periode wie der des Senders für den gegebenen Benutzer. Fig. 1(c) zeigt die Wellenform eines intermittierenden Signals von einem Sender mit der Periode 2t, die das Zweifache der Periode des Senders für den gegebenen Benutzer ist. Fig. 1(d) zeigt die Wellenform eines intermittierenden Signals von einem Sender mit einer Periode (1/2)t, die die Hälfte der Periode des Senders für den gegebenen Benutzer ist.
Wie in den Fign. 1(a) bis 1(d) gezeigt ist, verwenden alle der herkömmlichen Sender-Empfänger-Vorrichtungen eines intermittierenden synchronen Empfangssystems intermittierende Signale mit vorbestimmten Perioden. Wenn daher intermittierende Signale mit derselben Periode von den beiden Vorrichtungen verwendet werden, wie in Fig. 1(b) gezeigt ist, ist es natürlich, daß Radiointerferenzen zwischen intermittierenden Signalen Sa1 und Sb1, Sa2 und Sb2, ... bewirkt werden, wenn die Phasen der Signale einander nahekommen. Selbst in dem Fall, daß das intermittierende Signal die Periode 2t hat, wie in Fig. 1(c) gezeigt ist, können Radiointerferenzen zwischen intermittierenden Signalen Sa1 und Sc1, Sa3 und Sc2, ... bewirkt werden. Selbst in dem Fall, daß das intermittierende Signal die Periode (1/2)t hat, wie in Fig. 1(d) gezeigt ist, können Radiointerferenzen zwischen intermittierenden Signalen Sa1 und Sd1, Sa2 und Sd3, Sa3j und Sd5, ... bewirkt werden.
Das heißt, beim intermittierenden synchronen Empfangssystem können im Vergleich mit dem kontinuierlichen Empfangssystem Radiointerferenzen beträchtlich reduziert werden. Da jedoch intermittierende Signale mit vorbestimmten Perioden verwendet werden, haben die Phasen der Signale die Tendenz, einander nahezukommen. Zusätzlich unterliegt ein gegebenenes intermittierendes Signal der Radiointerferenz mit einem intermittierenden Signal mit einer Periode, die einem ganzzahligen Vielfachen oder einem ganzzahligen Teil der Periode des gegebenen intermittierenden Signals entspricht. Daher treten Probleme bei der praktischen Anwendung auf.
Wenn solche Sender-Empfänger-Vorrichtungen in der Zukunft zunehmend verwendet werden, kann eine große Anzahl von Alarmvorrichtungen für verschwundene Gegenstände gleichzeitig in einem überfüllten Zug verwendet werden, oder es kann eine große Anzahl von Alarmvorrichtungen für verschwundene Kinder in einer Menge beispielsweise in einem Vergnügungspark oder einem Zoo verwendet werden. In einem solchen Fall ist, selbst wenn die vorbeschriebene Verbesserung erzielt wird, das Auftreten von Radiointerferenzen möglich. Daher ist mit der weit verbreiteten Anwendung der Vorrichtungen in der Zukunft eine große Nachfrage nach Maßnahmen gegen Radiointerferenzen entstanden.

Zusammenfassung der Erfindung

Es ist eine Aufgabe der vorliegenden Erfindung, eine Sender-Empfänger-Vorrichtung eines intermittierenden synchronen Empfangssystems zu schaffen, die die vorbeschriebenen Probleme lösen kann und in großem Maße Radiointerferenzen zwischen einer großen Anzahl verschiedener Sender-Empfänger-Vorrichtungen reduzieren kann, indem die Wahrscheinlichkeit von Radiointerferenzen auf der Grundlage der periodischen Eigenschaften von intermittierenden Signalen minimiiert wird.
Die Aufgabe der vorliegenden Erfindung kann durch intermittierende Signale, deren Zeitintervalle periodisch geändert werden, gelöst werden.

Kurzbeschreibung der Zeichnungen

Fign. 1(a) bis 1(d) sind Zeitdiagramme zur Erläuterung des Auftretens von Radiointerferenzen bei einer herkömmlichen Sender-Empfänger-Vorrichtung eines intermittierenden synchronen Empfangssystems;
Fig. 2 ist eine Ansicht einer schematischen Anordnung einer gesamten Alarmvorrichtung für einen verschwundenen Gegenstand als einer Sender-Empfänger-Vorrichtung der vorliegenden Erfindung;
Fig. 3 ist ein Blockschaltbild der Schaltungsanordnung eines beispielhaften Senders der Sender-Empfänger-Vorrichtung nach der vorliegenden Erfindung;
Fig. 4 ist ein Blockschaltbild der Schaltungsanordnung eines beispielhaften Empfängers, der in Verbindung mit dem Sender nach Fig. 3 verwendet wird, der Sender/Empfänger-Vorrichtung nach der vorliegenden Erfindung;
Fig. 5 ist ein Blockschaltbild der Schaltungsanordnung einer Synchronisations-Speicherschaltung des Senders nach Fig. 3;
Fig. 6 ist ein Zeitdiagramm zur Erläuterung der Arbeitsweise des Senders;
Fig. 7 ist ein Zeitdiagramm zur Erläuterung der Arbeitsweise des Empfängers;
Fig. 8 ist ein Zeitdiagramm zur Erläuterung einer snychronen intermittierenden Arbeitsweise des Empfängers;
Fign. 9A und 9B sind Zeitdiagramme zur Erläuterung einer synchronen intermittierenden Arbeitsweise des Empfängers im Detail;
Fig. 10 ist ein Zeitdiagramm zur Erläuterung eines Falles, bei dem der Empfänger eine synchrone intermittierende Arbeitsweise nicht durchführen kann;
Fign. 11(a) bis 11(d) sind Zeitdiagramme, die jeweils verschiedene Wellenformen von bei der vorliegenden Erfindung verwendeten intermittierenden Radiosignalen zeigen; und
Fig. 12 ist ein Flußdiagramm, das ein charakteristisches Merkmal von Schaltungsoperationen des Empfängers in Fig. 4 gemäß der vorliegenden Erfindung zeigt.

Detaillierte Beschreibung des bevorzugten Ausführungsbeispiels

Die vorliegende Erfindung wird nachfolgend mit Bezug auf die begleitenden Zeichnungen beschrieben.
Eine Sender-Empfänger-Vorrichtung nach der vorliegenden Erfindung wird zum Beispiel für eine Alarmvorrichtung für einen verschwundenen Gegenstand verwendet. Wie in Fig. 2 gezeigt ist, weist die Vorrichtung einen in einer Tasche 100 angeordneten Sender 100 und einen von einem Mann M getragenen Empfänger 200 auf. Der Empfänger 200 wird bei Empfang eines vom Sender 100 ausgesandten Radiosignals betätigt und erzeugt einen Alarm, wenn kein Radiosignal empfangen wird.
Fig. 3 zeigt eine Schaltungsanordnung des Senders 100 nach der vorliegenden Erfindung. Die Bezugszahl 11 bezeichnet einen Oszillator (nachfolgend mit OSC bezeichnet); 12 einen Synchronsignal-Frequenzteiler; und 13 ein Auswahltor zur Auswahl frequenzgeteilter Signale vom Synchronsignal-Frequenzteiler 12. Das Auswahltor 13 umfaßt: ein UND-Glied 13a zum Setzen eines Ausgangssignals P'a auf logische "1", wenn von Ausgangsanschlüssen F12 und F14 des Synchronsignal- Frequenzteilers 12 ausgegebene frequenzgeteilte Signale f'12 und f'14 den logischen Pegel "0" aufweisen und von Ausgangsanschlüssen F13 und F15 desselben ausgegebene frequenzgeteilte Signale f'13 und f'15 den logischen Pegel "1" aufweisen; ein UND-Glied 13b zum Setzen eines Ausgangssignals P'b auf den logischen Pegel "1", wenn das Signal f'12 den logischen Pegel "0" und die Signale f'14 und f'14 den logischen Pegel "1" aufweisen; ein UND-Glied 13c zum Setzen eines Ausgangssignals P'c auf den logischen Pegel "1", wenn das Signal f'12 den logischen Pegel "0" und die Signale f'13, f'14 und f'15 den logischen Pegel "1" aufweisen; einen Inverter 13d zur Bildung eines invertierten Signals des Signals f'14; und einen Inverter 13e zur Bildung eines invertierten Signals des Signals f'12.
Die Bezugszahl 14 bezeichnet eine Formerschaltung 14 zur Bildung eines intermittierenden Signals P'o durch Auswahl eines der Ausgangssignale P'a, P'b und P'c mit unterschiedlichem zeitlichem Auftreten, die von dem Auswahltor 13 ausgegeben werden. Die Formerschaltung 14 wird gebildet durch drei UND-Glieder 14a, 14b und 14c zur Auswahl eines der Signale P'a, P'b und P'c in Abhängigkeit davon, welches der Bezeichnungssignale S'a, S'b und S'c auf den logischen Pegel "1" gesetzt ist, und ein ODER-Glied 14d zur Bildung eines intermittierenden Signals P'o mit dem logischen Pegel "1", wenn eines der Signale P'ka, P'kb und P'kc, die von den UND-Gliedern 14a, 14b und 14c ausgegeben werden, auf den logischen Pegel "1" gesetzt ist.
Die Bezugszahl 15 bezeichnet eine Synchronspeicherschaltung zum Setzen eines der Bezeichnungssignale S'a, S'b und S'c in der Weise, daß eines der vom Auswahltor 13 ausgegebenen Signale P'a, P'b und P'c ausgewählt und als ein intermittierendes Synchronsignal P'o ausgegeben wird.
Der OSC 11, der Synchronsignal-Frequenzteiler 12, das Auswahltor 13, die Formerschaltugn 14 für intermittierende Signale und die Synchronspeicherschaltung 15 bilden einen Generator 18 für intermittierende Signale.
Die Bezugszahl 16 bezeichnet einen Impulsgenerator zur Erzeugung eines Rücksetzimpulses P'r durch Erfassung der hinteren Kante des intermittierenden Signals P'o. Das Bezugssymbol 17a bezeichnet einen intermittierenden Treiber, der durch einen NPN-Transistor 17e gebildet wird, zur intermittierenden Betätigung des Senders durch Verwendung des intermittierenden Signals P'o; 17b eine Sendeschaltung für die Oszillation eines Radiosignals und dessen Modulation mit einem modulierenden Signal S'm, um ein Hochfrequenzsignal S'r zu senden; und 17c eine Sendeantenne. Der intermittierende Treiber 17a, die Sendeschaltung 17b und die Sendeantenne 17c bilden einen intermittierenden Modulator 17.
Fig. 4 zeigt eine Schaltungsanordnung des Empfängers 200. Das Bezugssignal 26d bezeichnet eine Empfangsantenne; 26b eine Empfangsschaltung; 26a eine intermittierenden Synchronisationserfassungs-Treiber, der von einem NPN-Transistor 26e gebildet wird; und 26c eine Wellenformer-Schaltung. Die Empfangsantenne 26d, die Empfangsschaltung 26b, der intermittierende Synchronisationserfassungs-Treiber 26a und die Wellenformer- Schaltung 26c bilden eine Synchronisations-Bestimmungsschaltung 26.
Die Bezugszahl 21 bezeichnet einen OSC; 22 einen Synchronsignal-Frequenzteiler; und 23 ein Auswahltor. Das Auswahltor 23 umfaßt: ein UND-Glied 23a zum Setzen eines Ausgangssignals Pa auf den logischen Pegel "1", wenn von Ausgangsanschlüssen F12 und F14 des Synchronsignal-Frequenzteilers 22 ausgegebene frequenzgeteilte Signale f12 und f14 den logischen Pegel "0" und von Ausgangsanschlüsse F13 und F15 desselben ausgegebene frequenzgeteilte Signale f13 und f15 den logischen Pegel "1" aufweisen; ein UND-Glied 23b zum Setzen eines Ausgangssignals Pb auf den logischen Pegel "1", wenn das Signal f12 den logischen Pegel "0" und die Signale f14 und f15 den logischen Pegel "1" aufweisen; ein UND-Glied 23c zum Setzen eines Ausgangssignals Pc auf den logischen Pegel "1", wenn das Signal f12 den logischen Pegel "0" und die Signale f13, f14 und f15 den logischen Pegel "1" aufweisen; ein NOR-Glied 23d zum Setzen eines Ausgangssignals Pe auf den logischen Pegel "1", wenn das Signal f12 den logischen Pegel "1" und die Signale f13, f14 und f15 den logischen Pegel "0" aufweisen; einen Inverter 23f zum Invertieren des vom Ausgangsanschluß des Synchronsignal-Frequenzteilers 22 ausgegebenen Signals f12; und einen Inverter 23e zum Invertieren des vom Ausgangsanschluß F14 der Schaltung 22 ausgegebenen Signals f14.
Die Bezugszahl 24 bezeichnet eine Formerschaltung zum Bilden eines intermittierenden Synchronsignals Pd. Die Formerschaltung 24 umfaßt: drei UND-Glieder 24a, 24b und 24c zur Auswahl eines der Ausgangssignale Pa, Pb und Pc des Auswahltors 23 abhängig davon, welches von von einer (später beschriebenen) Synchronisationsspeicherschaltung 25 ausgegebenen Bezeichnungssignalen Sa, Sb und Sc auf den logischen Pegel "1" gesetzt ist; ein ODER-Glied 24d zum Bilden eines intermittierenden Synchronsignals Po mit logischem Pegel "1", wenn eines von von den UND-Gliedern 24a, 24b und 24c ausgegebenen Signalen Pka, Pkb und Pkc auf den logischen Pegel "1" gesetzt ist, ein ODER-Glied 24e, dessen Ausgang auf den logischen Pegel "1" gesetzt ist, wenn ein (später beschriebenes) Signal Ss für kontinuierlichen Betrieb oder das Ausgangssignal Pe auf den logischen Pegel "1" gesetzt ist; und eine Verriegelungsschaltung vom NOR-Typ, die durch NOR- Glieder 24f und 24g gebildet ist. Ein vom NOR-Glied 24f ausgegebenes intermittierendes Synchronsignal Pd wird auf den logischen Pegel "0" gesetzt, wenn das Ausgangssignal des ODER-Gliedes 24e auf den logischen Pegel "1" gesetzt ist, und wird auf den logischen Pegel "1" gesetzt, wenn das intermittierende Synchronsignal Po auf den logischen Pegel "1" gesetzt ist. Der OSC 21, der Synchronsignal-Frequenzteiler 22, das Auswahltor 23 und die Formerschaltung 24 bilden einen Synchronisationsdetektor 40.
Die Bezugszahl 27 bezeichnet eine Speicherschaltung für kontinuierlichen Betrieb, die durch ein Flip-Flop vom D-Typ mit einem Rücksetz-Eingangsanschluß R gebildet wird. Wenn ein zum Rücksetzanschluß R gelieferter initialisierender Impuls Pon den logischen Pegel "1" aufweist, wird ein Signal Ss für kontinuierlichen Betrieb vom Ausgangsanschluß Q auf den logischen Pegel "1" gesetzt. Wenn der Anschluß D an der hinteren Flanke eines zum Anschluß φ gelieferten Bestimmungssignals Ph ein Eingangssignal "1" empfängt, wird das Signal Ss für kontinuierlichen Betrieb auf den logischen Pegel "0" gesetzt.
Die Bezugszahl 28 bezeichnet eine Speicherschaltung für den Bestimmungsbetrieb, die von einem Flip-Flop vom D-Typ mit einem Rücksetz-Eingangsanschluß R gebildet wird. Wenn ein zum Rücksetzanschluß R geliefertes Signal Ss für kontinuierlichen Betrieb den logischen Pegel "1" aufweist, wird ein Signal Sh für den Bestimmungsbetrieb vom Ausgangsanschluß Q auf den logischen Pegel "1" gesetzt. Wenn der Anschluß D an der hinteren Flanke eines zum Anschluß φ gelieferten Bestimmungssignals Ph ein Eingangssignal "1" empfängt, wird das Signalsh für den Bestimmungsbetrieb auf den logischen Pegel "0" gesetzt. Die Speicherschaltung 27 für den kontinuierlichen Betrieb und die Speicherschaltung 28 für den Bestimmungsbetrieb bilden einen Betriebsschalterkreis 41.
Die Bezugszahl 29 bezeichnet einen Detektor für einen asynchronen Zustand, der von einem Zähler gebildet ist, welcher so gestaltet ist, daß, wenn die hintere Flanke eines Eingangssignals viermal am Anschluß CL eingegeben wird, ein Ausgangssignal q3 von einem Ausgangsanschluß Q3 auf den logischen Pegel "1" gesetzt wird. Der Zähler 29 wird zurückgesetzt, wenn ein Bestimmungssignal Ph mit dem logischen Pegel "1" zu seinem Rücksetzanschluß R geliefert wird. Die Bezugszahl 30 bezeichnet einen Impulsgenerator zur sofortigen Erzeugung eines Impulses mit dem logischen Pegel "1" bei der Erfassung der vorderen Flanke eines Signals q3 vom Detektor 29; 36 eine Leistungsschaltung, die ein Signal mit dem logischen Pegel "1" ausgibt, wenn die Leistungsquelle eingeschaltet ist und in einer kurzen Zeitperiode auf den logischen Pegel "0" geschaltet wird; und 35 ein ODER-Glied zur Ausgabe eines initialisierenden Impulses Pon mit dem logischen Pegel "1", wenn eines der Ausgangssignale vom Impulsgenerator 30 oder der Leistungsschaltung 36 den logischen Pegel "1" aufweisen.
Die Bezugszahl 31 bezeichnet einen Impulsgenerator zur Erzeugung eines Rücksetzimpulses Pr bei Erfassung der hinteren Flanke des Bestimmungssignals Ph von der Wellenformer-Schaltung 26; 32 eine selbstzurücksetzbare Steuerschaltung, die von einem UND-Glied gebildet wird, zur Ausgabe eines Selbstrücksetz-Steuersignals Psr mit dem logischen Pegel "1", wenn die frequenzgeteilten Signale f12 und f15 von den Ausgangsanschlüssen F12 und F15 des Synchronsignal-Frequenzteilers 22, ein Schaltsignal Sd und das Signal Sh für den Bestimmungsbetrieb allesamt den logischen Pegel "0" aufweisen; 33 ein ODER-Glied zur Ausgabe eines Synchronsignal-Frequenzteiler-Rücksetzsignals Rd mit dem logischen Pegel "1", wenn eines seiner Eingangssignale, nämlich das Signal Ss für den kontinuierlichen Betrieb, das Selbstrücksetz-Steuersignal Psr oder der Rücksetzimpuls Pr auf den logischen Pegel "1" gesetzt ist; 34 ein ODER-Glied zur Ausgabe eines Schaltsignals Sd mit dem logischen Pegel "1", wenn entweder das Signal Ss für den kontinuierlichen Betrieb oder das intermittierende Synchronsignal Pd auf den logischen Pegel "1" gesetzt sind; 35 ein Suminertreiber zur Ausgabe eines Alarmsignals, wenn das Signal Ss für den kontinuierlichen Betrieb auf den logischen Pegel "1" gesetzt ist; und 36 einen Summer zur Erzeugung eines Alarmtons, wenn der Gegenstand verschwunden ist.
Fig. 5 ist ein Schaltbild, das eine detaillierte Anordnung der Synchronspeicherschaltung 15 in Fig. 3 zeigt. Eine Synchronspeicherschaltung 25 in Fig. 4 hat die gleiche Anordnung wie die der Schaltung 15. Das Bezugssymbol 15a bezeichnet einen Inverter zum Invertieren eines Eingangssignals CL; und 15b und 15c Flip-Flops (nachfolgend mit FFs bezeichnet) mit Rücksetz-Eingangsanschlüssen R. Jedes der FFs 15b und 15c führt eine Frequenzteileroperation durch, wenn die hintere Kante eines Eingangssignals dem φ-Eingangsanschluß zugeführt wird, und gibt ein frequenzgeteiltes Signal entsprechend einer Operation am Q-Anschluß aus. Die FFs 15b und 15c bilden frequenzgeteilte Signale Sq1 und Sq2 an der hinteren Flanke des Eingangssignals CL. Das Bezugssymbol 15d bezeichnet ein UND-Glied zur Ausgabe eines Signals mit dem logischen Pegel "1", wenn beide frequenzgeteilten Signale Sq1 und Sq2 auf den logischen Pegel "1" gesetzt sind.
Die Bezugssymbole 15e und 15f bezeichnen NOR-Glieder, die eine Verriegelungsschaltung vom NOR-Typ bilden. Das Ausgangssignal des NOR-Gliedes 15e ist auf den logischen Pegel "0" gesetzt, wenn das Eingangssignal CL vom logischen Pegel "0" zum logischen Pegel "1" wechselt. Wenn das Ausgangssignal des UND-Gliedes 15d vom logischen Pegel "0" zum logischen Pegel "1" wechselt, wird das Ausgangssignal des NOR-Gliedes 15e auf den logischen Pegel "1" gesetzt.
Das Bezugssymbol 15g bezeichnet ein ODER-Glied. Wenn ein externes Eingangssignal R oder ein Ausgangssignal des NOR-Gliedes 15e auf den logischen Pegel "1" gesetzt ist, wechselt ein Rücksetzsignal Sqr als ein Ausgangssignal des ODER-Gliedes 15g auf den logischen Pegel "1", wodurch die FFs 15b und 15c zurückgesetzt werden.
Das Bezugssymbol 15h bezeichnet einen Inverter zum Invertieren des frequenzgeteilten Signals Sq1 vom FF 15b; und 15i einen Inverter zum Invertieren des frequenzgeteilten Signals Sq2 vom FF 15c.
Die Bezugssymbole 15j, 15k und 15l bezeichnen UND- Glieder. Das UND-Glied 15j gibt nur dann ein Signal Sa mit dem logischen Pegel "1" aus, wenn die beiden frequenzgeteilten Signale Sq1 und Sq2 von den FFs 15b und 15c auf dem logischen Pegel "0" liegen. Das UND- Glied 15k gibt nur dann ein Signal Sb mit dem logischen Pegel "1" aus, wenn die frequenzgeteilten Signale Sq1 und Sq2 von den FFs 15b und 15c den logischen Pegel "1" bzw. "0" haben. Das UND-Glied 15l gibt nur dann ein Signal Sc mit dem logischen Pegel "1" aus, wenn die frequenzgeteilten Signale Sq1 und Sq2 von den FFs 15b und 15c den logischen Pegel "0" bzw. "1" haben.
Die Arbeitsweise des Senders 100 gemäß Fig. 3 wird nachfolgend anhand eines Zeitdiagramms in Fig. 6 beschrieben.
Bei Empfang eines Oszillations-Ausgangssignals vom OSC 11 gibt der Synchronsignal-Frequenzteiler 12 vom Zeitpunkt t0, wenn die Schaltung 12 durch Rücksetzimpuls P'r zurtickgesetzt wird (wie nachfolgend beschrieben wird), die frequenzgeteilten Signale f'12, f'13, f'14 und f'15 aus, wie in Fig. 6 gezeigt ist. Als Folge hiervon gibt das UND-Glied 13a des Auswahltores 13 zu einem Zeitpunkt t1 den Ausgangsimpuls P'a1 mit dem logischen Pegel "1" aus, wenn die Signale f'13 und F'15 auf den logischen Pegel "1" und die Signale f'12 und f'14 auf den logischen Pegel "0" gesetzt sind nach Ablauf eines Intervalls T'a1 vom Rücksetz-Punkt t0.
Wenn der Synchronisationsspeicherzustand der Synchronisationsspeicherschaltung 15 unmittelbar nach der Aufhebung des Rücksetzzustandes zu dieser Zeit gehalten wird, befinden sich die frequenzgeteilten Signale Sq1 und Sq2 in Fig. 5 im logischen Zustand "0" und nur das Ausgangssignal S'a der Schaltung 15 in Fig. 3 befindet sich im logischen Zustand "1". Dieser Synchronisationsspeicherzustand wird durch "A" dargestellt.
Da das Bezeichnungssignal S'a auf den logischen Pegel "1" gesetzt ist und der Impuls P'a zum Zeitpunkt t1 als P'a1 auf den logischen Pegel "1" gesetzt wird, ändern sich der Ausgangsimpuls P'ka des UND-Gliedes 14a in der Formerschaltung 14 für das intermittierende Signal auf den logischen Pegel "1" und das intermittierende Signal P'o1 vom ODER-Glied 14d auf den logischen Pegel "1". Wenn das intermittierende Signal P'o1 auf den logischen Pegel "1" gesetzt ist, wird im intermittierenden Modulator 17 der den intermittierenden Treiber 17a bildende NPN-Transistor 17e eingeschaltet und die Spannung einer Leistungsquelle wird an die Sendeschaltung 17b angelegt, um einen Hochfrequenzträger-Oszillationsvorgang zu starten. Der erzeugte Träger wird dann durch das modulierende Signal S'm moduliert, das vom Ausgangsanschluß F3 des Synchronsignal-Frequenzteilers 12 geliefert wird, und wird als ein intermittierendes Radiosignal S'r1 von der Sendeantenne 17c ausgesandt.
Wenn das frequenzgeteilte Signal f'12 vom Synchronsignal-Frequenzteiler 12 im Zeitpunkt t2 nach Fig. 6 auf den logischen Pegel "1" wechselt, wird der Ausgangsimpuls P'a1 des UND-Gliedes 13a des Auswahltores 13 auf den logischen Pegel "1" geändert. Als Folge hiervon wechselt der Ausgangsimpuls P'ka des UND- Gliedes 14a auf den logischen Pegel "0". Da sich die Ausgangssignale S'b und S'c der Synchronspeicherschaltung 15 im logischen Zustand "0" befinden, haben die Ausgangsimpulse P'kb und P'kc der UND-Glieder 14b und 14c den logischen Pegel "0". Daher wechselt das intermittierende Signal P'o1, das vom ODER-Glied 14d ausgegeben wird, auf den logischen Pegel "0".
Demgemäß wird der den intermittierenden Treiber 17a bildende NPN-Transistor 17d abgeschaltet und die Leistungszuführung zur Sendeschaltung 17b wird angehalten. Als Folge hiervon beendet die Sendeschaltung 17b die Oszillation des Trägersignals und die Übertragung des Radiosignals S'r1 in Fig. 6 wird gestoppt. Wenn das intermittierende Signal P'o1 auf den logischen Pegel "0" wechselt, gibt der Impulsgenerator 16 den Rücksetzimpuls P'r1 aus, um den Synchronsignal-Frequenzteiler 12 zurückzusetzen.
Wenn das intermittierende Signal P'o1 auf den logischen Pegel "0" wechselt, wird das vom FF 15b in Fig. 5 ausgegebene frequenzgeteilte Signal Sq1 auf den logischen Pegel "1" gesetzt, wie in Fig. 6 gezeigt ist. Als Folge hiervon wechselt das Ausgangssignal S'a des UND-Gliedes 15j in den logischen Zustand "0" und das Bezeichnungssignal S'b, das vom UND-Glied 15k ausgegeben wird, wechselt auf den logischen Pegel "1". Zu dieser Zeit befindet sich das Ausgangssignal S'c des UND-Gliedes 15l im logischen Zustand "0". Dieser Synchronisationsspeicherzustand wird mit "B" bezeichnet.
Der Synchronsignal-Frequenzteiler 12 wird im Zeitpunkt durch den Rücksetzimpuls P'r1 sofort zurückgesetzt und nimmt wieder eine Frequenzteileroperation auf. In gleicher Weise wie bei der vorbeschriebenen Operation wird nach einem Intervall T'a1 vom Zeitpunkt t2 aus zum Zeitpunkt t3 der Ausgangsimpuls P'a2 des UND-Gliedes 13a auf den logischen Pegel "1" geändert. Da jedoch, wie vorbeschrieben ist, zu dieser Zeit der Synchronisationsspeicherzustand "B" gesetzt ist und nur das Ausgangssignal S'b der Synchronspeicherschaltung 15 sich im logischen Zustand "1" befindet, wird das Ausgangssignal P'ka des UND-Gliedes 14a auf dem logischen Pegel "0" gehalten.
Die Frequenzteileroperation des Synchronsignal-Frequenzteilers 12 wird weiter fortgesetzt. Zu einem Zeitpunkt t4 sind das freguenzgeteilte Signal f'12 auf den logischen Pegel"0", die frequenzgeteilten Signale f'14 und f'15 auf den logischen Pegel "1" und der Ausgangsimpuls P'b1 des UND-Gliedes 13b auf den logischen Pegel "1" gesetzt. Da das Bezeichnungssignal S'b zu dieser Zeit den logischen Zustand "1" besitzt, werden der Ausgangsimpuls "P'kb des UND- Gliedes 14b auf den logischen Pegel "1" und ein intermittierendes Signal P'o2, das vom ODER-Glied 14d ausgegeben wird, auf den logischen Pegel "1" geändert. Der intermittierende Modulator 17 wird in einen Arbeitszustand versetzt und liefert ein Radiosignal S'r2. Wenn das frequenzgeteilte Signal f'12 zu einem Zeitpunkt t5 auf den logischen Pegel "1" wechselt, ändert sich der Ausgangsimpuls P'b1 des UND-Gliedes 13b auf den logischen Pegel "0". Als Folge hiervon setzt das ODER-Glied 14d über das UND-Glied 14b das intermittierende Signal P'o2 auf den logischen Pegel "0", um die Operation des intermittierenden Modulators 17 anzuhalten und die Lieferung des Radiosignals S'r2 zu stoppen.
Aufgrund der Änderung des intermittierenden Signals P'o2 auf den logischen Pegel "0" setzt der Impulsgenerator 16 den Rücksetzimpuls P'r2 sofort auf den logischen Pegel "1", um den Synchronsignal-Frequenzteiler 12 zurückzusetzen. Wenn das intermittierende Signal P'o2 auf den logischen Pegel "0" gesetzt ist, führen die FFs 15b und 15c Frequenzteileroperationen durch und die frequenzgeteilten Signale Sq1 und Sq2 werden jeweils in den logischen Pegel "0" und den logischen Pegel "1" geändert. Dann wird das Bezeichnungssignal S'b vom UND-Glied 15k in den logischen Zustand "0" gebracht und das Bezeichnungssignal S'c vom UND-Glied 15l wechselt in den logischen Zustand "1". Dieser Synchronspeicherzustand wird durch "C" dargestellt.
Der Synchronsignal-Frequenzteiler 12, der im Zeitpunkt t5 in Fig. 6 sofort zurückgesetzt wurde, nimmt die Frequenzteileroperation wieder auf. In gleicher Weise wie bei der vorbeschriebenen Operation werden die Impulse P'a3 und P'b2 zwischen dem Zeitpunkt t5 und einem Zeitpunkt t6 auf den logischen Pegel "1" gesetzt. Da sich jedoch die Bezeichnungssignale S'a und S'b von der Synchronspeicherschaltung 15 im logischen Zustand "0" befinden, weist das vom ODER-Glied 14d ausgegebene intermittierende Signal P'o den logischen Pegel "0" auf.
Zum Zeitpunkt t6 nach einem Intervall Tc1 vom Zeitpunkt t5 aus sind das vom Synchronsignal-Frequenzteiler 12 ausgegebene frequenzgeteilte Signal f'12 auf den logischen Pegel "0" und die frequenzgeteilten Signale f'13, f'14 und f'15 auf den logischen Pegel "1" gesetzt. Als Folge hiervon ist ein Ausgangsimpuls P'c1 des UND-Gliedes 13c in den logischen Zustand "1" gewechselt. Da zu dieser Zeit das Bezeichnungssignal S'c von der Synchronspeicherschaltung 15 den logischen Zustand "1" aufweist, werden der Ausgangsimpuls P'kc des UND-Gliedes 14c auf den logischen Pegel "1" und ein intermittierendes Signal P'o3 über das ODER- Glied 14d auf den logischen Pegel "1" gebracht. Wenn das intermittierende Signal P'o3 auf den logischen Pegel "1" gesetzt ist, wird in gleicher Weise wie bei der intermittierenden Signalen P'o1 und P'o2 der intermittierende Modulator 17 betätigt, um eine Radiosignal S'r3 auszugeben.
Wenn das frequenzgeteilte Signal f'12 in einem Zeitpunkt t7 auf den logischen Pegel "1" gesetzt wird, wird der Ausgangsimpuls P'c1 des UND-Gliedes 13c auf den logischen Pegel "0" gesetzt, und dadurch wird das intermittierende Signal P'o3 über das UND-Glied 14c und das ODER-Glied 14d in den logischen Zustand "0" gebracht. Als Folge hiervon wird die Operation des intermittierenden Modulators 17 angehalten und die Aussendung des Radiosignals S'r3 wird gestoppt.
Da das intermittierende Signal P'o3 auf den logischen Pegel "0" wechselt, gibt der Impulsgenerator 16 sofort Rücksetzsignale P'r3 mit dem logischen Pegel "1" aus, um sofort den Synchronsignal-Frequenzteiler 12 zurückzusetzen.
Zusätzlich führen, wenn das intermittierende Signal P'o3 auf den logischen Pegel "0" geändert ist, die FFs 15b und 15c der Synchronspeicherschaltung 15 in Fig. 5 Frequenzteileroperationen durch, und daher wird die jeweils von den FFs 15b und 15c ausgegebenen frequenzgeteilten Signale Sq1 und Sq2 auf den logischen Pegel "1" gesetzt. Aufgrund des Wechsels der Signale Sq1 und Sq2 in den logischen Zustand "1" wird das UND-Glied 15d in den logischen Zustand "1" gebracht, um ein Ausgangssignal des NOR-Gliedes 15e als ein Ausgangssignal der durch die beiden NOR-Glieder 15e und 15f gebildeten Verriegelungsschaltung vom NOR-Typ auf den logischen Pegel "1" zu bringen. In Abhängigkeit von diesem Vorgang wird das vom NOR- Glied 15g ausgegebene Rücksetzsignal Sqr auf den logischen Pegel "1" gesetzt. Deingemäß werden die FFs 15b und 15c zurückgesetzt und die frequenzgeteilten Signale Sq1 und Sq2 in den logischen Zustand "0" gebracht. Wenn die Signale Sq1 und Sq2 auf den logischen Pegel "0" gesetzt sind, werden das vom UND- Glied 15j ausgegebene Signal S'a in den logischen Zustand "1" und die Ausgangssignale S'b und S'c von den UND-Gliedern 15k und 15l in den logischen Zustand "0" gebracht. Das heißt, der Synchronisationszustand "A", der im Zeitpunkt t0 erhalten wurde, wird im Zeitpunkt t7 in Fig. 6 wieder hergestellt.
Die vorbeschriebene Operation entspricht einem Sendezyklus. Wenn dieser eine Zyklus beendet ist, wird der nächste Zyklus gestartet. Im nächsten Zyklus wird in gleicher Weise wie im Intervall zwischen den Zeitpunkten t0 und t2 der Zustand "A" zwischen dem Zeitpunkt t7 und einem Zeitpunkt t9 eingestellt, in welchem ein Radiosignal S'r4 nach dem Intervall T'a1 ausgesandt wird. Vom Zeitpunkt t9 an wird der Zustand "B" gesetzt, in welchem ein Radiosignal S'r5 nadh dem Intervall T'b1 ausgesandt wird, in gleicher Weise wie im Intervall zwischen den Zeitpunkten t2 und t5. Aufeinanderfolgend werden die Zustände "A", "B" und "C" in jedem Zyklus wiederholt.
Der Sender 100 gemäß der Vorliegenden Erfindung setzt wiederholt die Synchronisationsspeicherzustände "A", "B", "C", "A", "B", "C", "A", ... entsprechend der vorbeschriebenen Weise, um die Sendeintervalle des Radiosignals S'r als T'a1, T'b1, T'c1, T'a1, ... zyklisch zu ändern.
Der Empfänger 200 in Fig. 4 wird nachfolgend unter Bezug auf die Fign. 7 bis 9 beschrieben.
Fig. 7 enthält ein Zeitdiagramm zur Erläuterung einer Operation, in welcher der Empfänger 200 von einem kontinuierlichen Betrieb einen intermittierenden Betrieb umgeschaltet wird, und eine synchrone Zeitabstimmung ausgewählt wird.
Wenn die Leistungsquelle des Empfängers 200 eingeschaltet ist, gibt die Leistungsschaltung 36 in Fig. 4 ein Signal mit dem logischen Pegel "1" ab und der initialisierende Impuls Pon mit dem logischen Pegel "1" wird vom ODER-Glied 35 ausgegeben. Als Folge hiervon wird die Speicherschaltung 27 für kontinuierlichen Betrieb zurückgesetzt und das Signal Ss für kontinuierlichen Betrieb wird in den logischen Zustand "1" gebracht. Da das Ausgangssignal der Leistungsschaltung 36 in einer kurzen Zeitperiode auf den logischen Pegel "0" gesetzt wird, wird der initialisierende Impuls Pon des ODER-Gliedes 35 auf den logischen Pegel "0" gesetzt. Wenn der Rücksetzzustand der Speicherschaltung 27 für den kontinuierlichen Betrieb aufgehoben wird, wartet diese auf den Eingang der hinteren Flanke des Bestimmungssignals Ph. Da zu dieser Zeit das Signal Ss für den kontinuierlichen Betrieb auf den logischen Pegel "1" gesetzt ist, wird das vom ODER-Glied 34 ausgegebene Schaltsignal Sd auf den logischen Pegel "1" gesetzt. Daher wird der den intermittierenden Synchronisationserfassungs-Treiber 26a bildende NPN-Transistor 2Ee im EIN- Zustand gehalten für den kontinuierlichen Betrieb der Empfangsschaltung 26b. Zusätzlich wird, da das Signal Ss für den kontinuierlichen Betrieb im logischen Zustand "1" ist, die Synchronsignal-Formerschaltung 24 zurückgesetzt zur Ausgabe des intermittierenden Synchronsignals Pd mit dem logischen Pegel "0".
Da das Signal Ss für den kontinuierlichen Betrieb im logischen Zustand "1" ist, wird das Synchronsignal- Frequenzteiler-Rücksetzsignal Rd auf den logischen Pegel "1" gesetzt. Demgemäß wird der Synchronsignal- Frequenzteiler 22 zurückgesetzt und es wird keine Frequenzteileroperation durchgeführt. Daher werden das Auswahltor 23 und der Detektor 29 für den Asynchronzustand nicht betätigt.
Da das Signal Ss für den kontinuierlichen Betrieb den logischen Pegel "1" aufweist, wird weiterhin die Speicherschaltung 28 für den Bestimmungsbetrieb ebenfalls zurückgesetzt und das Signal Sh für den Bestimmungsbetrieb befindet sich auf dem logischen Pegel "1".
Da sich das Signal Ss für den kontinuierlichen Betrieb im logischen Zustand "1" befindet, wird darüber hinaus die Synchronisationsspeicherschaltung 25 zurückgesetzt. In diesem Zustand hat nur das Signal Sa der Bezeichnungssignale den logischen Pegel "1" und die Bezeichnungssignale Sb und Sc haben den logischen Pegel "0". Das heißt, es wird der Synchronisationsspeicherzustand "A" in gleicher Weise wie in der Synchronisationsspeicherschaltung 15 des Senders 100 gesetzt.
Die vorstehende Beschreibung betrifft den kontinuierlichen Betrieb entsprechend dem Bereitschaftszustand des Empfängers 200. In diesem Zustand hat das Signal Ss für den kontinuierlichen Betrieb als ein Ausgangssignal von der Speicherschaltung 27 für den kontinuierlichen Betrieb den logischen Pegel "1", und die Synchronsignal-Formerschaltung 24 gibt das intermittierende Synchronsignal Pd mit dem logischen Pegel "0" aus. Das Schaltsignal Sd hat den logischen Pegel "1" und die Empfangsschaltung 26b wird kontinuierlich betrieben. Zusätzlich befindet sich der Synchronsignal-Frequenzteiler 22 in einem Rücksetzzustand und daher wird keine Frequenzteileroperation durchgeführt. Daher führt der Detektor 29 für den Asynchronzustand keine Zähloperation durch. Da das Signal Ss für den kontinuierlichen Betrieb im logischen Zustand "1" ist, bewirkt der Summertreiber 35, daß der Summer 36 einen Summton ausgibt, um einen Benutzer darüber zu informieren, daß die Leistungsquelle des Empfängers eingeschaltet ist.
Wenn in diesem Zustand die Empfangsschaltung 26b über die Empfangsantenne 26d zu einem Zeitpunkt t10 in Fig. 7 ein vom Sender 100 ausgesandtes Radiosignal Sr1 empfängt, wird ein demodulierendes Signal Sm erzeugt und ein Bestimmungssignal Ph1 mit dem logischen Pegel "1" wird über die Wellenformer-Schaltung 26c ausgegeben. Wenn das Bestimmungssignal Ph1 auf den logischen Pegel "1" gesetzt ist, wird der Detektor 29 für den Asynchronzustand zurückgesetzt, jedoch wird der logische Zustand "0" des Ausgangssignals q3 nicht geändert. Somit wird, da die Speicherschaltung 27 für den kontinuierlichen Betrieb nicht zurückgesetzt und im vorhergehenden Zustand gehalten wird, die Empfangsschaltung 26b im kontinuierlichen Betrieb gehalten.
Wenn das Radiosignal Sr1 im Zeitpunkt t11 endet und das Bestimmungssignal Ph1 vom logischen Zustand "1" in den logischen Zustand "0" wechselt, wird die Speicherschaltung 27 für den kontinuierlichen Betrieb zum Zeitpunkt der hinteren Flanke des Signals Ph1 gesetzt und das Signal Ss für den kontinuierlichen Betrieb als ihr Ausgangssignal wird auf den logischen Pegel "0" gebracht. Daher wird der kontinuierliche Betrieb in den intermittierenden Synchronbetrieb umgeschaltet. Da das Signal Ss für den kontinuierlichen Betrieb auf den logischen Pegel "0" gesetzt ist, wird das vom ODER-Glied 34 ausgegebene Schaltsignal Sd auf den logischen Pegel "0" gesetzt. Somit wird der NPN- Transistor 26e des intermittierenden Synchronisationserfassungs-Treibers 26a abgeschaltet, um die Empfangsschaltung 26b außer Betrieb zu setzen. Zusätzlich wird, da das Signal Ss für den kontinuierlichen Betrieb auf den logischen Pegel "0" gesetzt ist, das von dem ODER-Glied 33 ausgegebene Synchronsignal- Frequenzteiler-Rücksetzsignal Rd ebenfalls auf den logischen Pegel "0" gesetzt und der Rücksetzzustand des Synchronsignal-Frequenzteilers 22 wird aufgehoben, um eine Frequenzteileroperation zu starten. Zu dieser Zeit wird, da das Bestimmungssignal Ph1 auf den logischen Pegel "0" gesetzt ist, der Rücksetzzustand des Detektors 29 für den Asynchronzustand aufgehoben. Als Folge hiervon wartet der Detektor 29 auf die hintere Flanke des frequenzgeteilten Signals f15 vom Synchronsignal-Frequenzteiler 22. Da das Signal Ss für den kontinuierlichen Betrieb auf den logischen Pegel "0" gesetzt ist und der Summer 36 die Ausgabe eines Summtons beendet, kann der Benutzer erkennen, daß der Empfänger 200 mit dem Empfang des Radiosignals vom Sender 100 begonnen hat.
Als nächstes wird eine Operation beschrieben, in der auf der Grundlage der Empfangszeiten eines Radiosignals Sr2, das unmittelbar nach dem Radiosignal Sr1 empfangen wird, geprüft wird, welchen der Synchronisationsspeicherzustände "A", "B" oder "C" das Radiosignal Sr2 hat, womit der nachfolgende Synchronisationsspeicherzustand bestimmt wird.
Wenn der Synchronsignal-Frequenzteiler 22 eine Operation beginnt, nachdem sein Rücksetzzustand durch die hintere Flanke des Bestimmungssignals Ph1 aufgehoben ist, werden zu einem um ein Intervall Ta1 hinter dem Zeitpunkt t11 in Fig. 7 liegenden Zeitpunkt t12 die an den Ausgangsanschlüssen F12 und F14 des Teilers 22 ausgegebenen frequenzgeteilten Signale f12 und f14 auf den logischen Pegel "0" und die an den Ausgangsanschlüssen F13 und F15 von diesem ausgegebenen frequenzgeteilten Signale f13 und f15 auf den logischen Pegel "1" gesetzt. Als Folge hiervon wird ein Ausgangssignal Pa1 des UND-Gliedes 23a auf den logischen Pegel "1" gesetzt. Das Intervall Ta1 ist gleich dem Intervall T'a1 im Zeitdiagramm des Senders 100 gemäß Fig. 6. Da der Augsgangsimpuls Pa1 des UND-Gliedes 23a auf den logischen Pegel "1" gesetzt ist und nur das Signal Sa der von der Synchronisationsspeicherschaltung 25 ausgegebenen Bezeichnungssignale auf den logischen Pegel "1" gesetzt ist, wechselt nur ein Impuls Pka der Ausgangsimpulse Pka, Pkb und Pkc der UND-Glieder 24a, 24b und 24c in den logischen Zustand "1".
Demgemäß wird ein vom ODER-Glied 24d ausgegebenes intermittierendes Synchronsignal Po1 auf den logischen Pegel "1" gesetzt. Wenn das Signal Po1 auf den logischen Pegel "1" gesetzt ist, wird die von den NOR-Gliedern 24f und 24g der Synchronsignal-Formerschaltung 24 gebildete Verriegelungsschaltung vom NOR-Typ gesetzt und das Ausgangssignal Pd wird auf den logischen Pegel "1" gesetzt. Das vom ODER-Glied 34 ausgegebene Schaltsignal Sd wird ebenfalls auf den logischen Pegel "1" gesetzt. Wenn das Schaltsignal Sd auf den logischen Pegel "1" gesetzt ist, wird der NPN-Transistor 26e des intermittierenden Synchronisationserfassungs-Treibers 26a eingeschaltet, um die Empfangsschaltung 26b in den Betriebszustand zu versetzen.
Wenn das frequenzgeteilte Signal f12 vom Synchronsignal-Frequenzteiler 22 in einem Zeitpunkt t13 in Fig. 7 in den logischen Zustand "1" wechselt, ändert sich der Ausgangsimpuls Pa1 des UND-Gliedes 23a auf den logischen Pegel "0". Daher wechselt der Ausgangsimpuls Po des ODER-Gliedes 24d über das UND-Glied 24a in den logischen Zustand "0" und wird zum Anschluß CL der Synchronisationsspeicherschaltung 25 geliefert. Da die Synchronisationsspeicherschaltung 25 den gleichen Aufbau wie die Synchronisationsspeicherschaltung 15 des Senders 100 hat, welche in Fig. 5 gezeigt ist, führt das FF 15b bei Empfang des Ausgangsimpulses Po eine Frequenzteileroperation durch und das frequenzgeteilte Signal Sq1 wird auf den logischen Pegel "1" gebracht. Die frequenzgeteilten Signale Sq1 und Sq2 werden jeweils auf den logischen Pegel "1" und den logischen Pegel "0" gesetzt und die Bezeichnungssignale Sa und Sb von den UND-Gliedern 15j und 15k werden jeweils auf den logischen Pegel "0" und den logischen Pegel "1" gesetzt. Zusätzlich werden, da die von den NOR-Gliedern 24f und 24g der Synchronsignal- Formerschaltung 24 gebildete Verriegelungsschaltung vom NOR-Typ gesetzt ist, das Ausgangssignal Pd und das vom ODER-Glied 34 ausgegebene Schaltsignal Sd im logischen Zustand "1" gehalten. Da der NPN-Transistor 26e des intermittierenden Synchronisationserfassungs- Treibers 26a eingeschaltet ist, wird die Empfangsschaltung 26b im Betriebszustand gehalten.
Zu dieser Zeit sind das Schaltsignal Sd und die frequenzgeteilten Signale f12 und f15 vom Synchronsignal-Frequenzteiler 22 als die Eingabebedingungen der Selbstrücksetz-Steuerschaltung 32 auf den logischen Pegel "1" gesetzt. Da jedoch das Signal Sh für den Bestimmungsbetrieb von der Speicherschaltung 28 für den Bestimmungsbetrieb auf den logischen Pegel "1" gesetzt ist, ist das Ausgangssignal eines Inverters 37 auf den logischen Pegel "0" gesetzt. Daher wird der von der Selbstrücksetz-Steuerschaltung 32 ausgegebene Selbstrücksetz-Impuls Psr auf den logischen Pegel "0" gehalten und die Selbstrücksetz-Operation wird nicht durchgeführt.
In einem um ein Intervall Tb1 hinter dem Zeitpunkt t11 in Fig. 7 liegenden Zeitpunkt t14 werden die an den Ausgangsanschlüssen F12 und F13 aus gegebenen frequenzgeteilten Signale f12 und f13 auf den logischen Pegel "0" gesetzt und die an den Ausgangsanschlüssen F14 und F15 ausgegebenen frequenzgeteilten Signale f14 und f15 werden auf den logischen Pegel "1" gesetzt, und das Ausgangssignal Pb des das Auswahltor 23 bildenden UND-Gliedes 23b wird auf den logischen Pegel "1" gesetzt. Das Interval Tb1 ist gleich dem Intervall T'b1 im Zeitdiagramm des Senders 100 gemäß Fig. 6.
Da der Ausgangsimpuls Pb1 des UND-Gliedes 23b auf den logischen Pegel "1" gesetzt ist und das Bezeichnungssignal Sb von der Synchronisationsspeicherschaltung 25 auf den logischen Pegel "1" gesetzt ist, wechselt nur der Ausgangsimpuls Pkb des UND-Gliedes 24b in den logischen Zustand "1". Daher wird ein vom ODER-Glied 24d ausgegebenes intermittierendes Synchronsignal Po2 auf den logischen Pegel "1" gesetzt. Da die von den NOR-Gliedern 24f und 24g der Synchronsignal-Formerschaltung 24 gebildete Verriegelungsschaltung vom NOR-Typ gesetzt ist, wird das Ausgangssignal Pd zu dieser Zeit auf dem logischen Pegel "1" gehalten, und das vom ODER-Glied 34 ausgegebene Schaltsignal Sd wird ebenfalls auf dem logischen Pegel "1" gehalten. Da in diesem Zustand der NPN-Transistor 26e des intermittierenden Synchronisationserfassungs-Treibers 26a eingeschaltet ist, wird die Empfangsschaltung 26b im Betriebszustand gehalten. Wenn in einem Zeitpunkt t15 in Fig. 7 das frequenzgeteilte Signal f12 vom Synchronsignal-Frequenzteiler 22 auf den logischen Pegel "1" übergeht, wechselt der Ausgangsimpuls Pb1 des UND-Gliedes 23b in den logischen Zustand "0". Demgemäß wird der Ausgangsimpuls Po2 des ODER-Gliedes 24d über das UND-Glied 24b auf den logischen Pegel "0" gebracht und zum Anschluß CL der Synchronisationsspeicherschaltung 25 geliefert. Wie in Fig. 5 gezeigt ist, führen, wenn das intermittierende Synchronsignal Po am Anschluß CL der Synchronisationsspeicherschaltung 25 eingegeben wird, die FFs 15b und 15c Frequenzteileroperationen durch, und die frequenzgeteilten Signale Sq1 und Sq2 wechseln jeweils in den logischen Zustand "0" bzw. den logischen Zustand "1". Als Folge hiervon werden die Bezeichnungssignale Sb und Sc von den UND-Gliedern 15k und 15l jeweils auf den logischen Pegel "0" bzw. den logischen Pegel "1" gebracht.
Da das Schaltsingal Sd auf dem logischen Pegel "1" gehalten wird, setzt die Empfangsschaltung 26b den Betrieb fort und eine Selbstrücksetz-Operation wird nicht durchgeführt, entsprechend der Operation im Zeitpunkt t13 in Fig. 7.
Im Zeitpunkt t16, der gemäß Fig. 7 dem Zeitpunkt t11 nach einem Intervall Tc1 folgt, werden das am Ausgangsanschluß F12 des Synchronsignal-Frequenzteilers 22 ausgegebene frequenzgeteilte Signal f12 auf den logischen Pegel "0" und die an den Ausgangsanschlüssen F13, F14 und F15 ausgegebenen frequenzgeteilten Signale f13, f14 und f15 auf den logischen Pegel "1" gesetzt. Daher wird das Ausgangssignal Pc des das Auswahltor 23 bildenden UND-Glieds 23c auf den logischen Pegel "1" gesetzt. Das Intervall Tc1 ist gleich dem Intervall T'c1 im Zeitdiagramm des Senders 100 gemäß Fig. 6. Da ein Ausgangsimpuls Pc1 des UND-Gliedes 23c und nur das Bezeichnungssignal Sc von der Synchronisationsspeicherschaltung 25 im logischen Zustand "1" sind, wechselt nur der Ausgangsimpuls Pkc des UND-Gliedes 24c in den logischen Zustand "1". Als Folge hiervon wird ein Ausgangsimpuls Po3 des ODER- Gliedes 24d auf den logischen Pegel "1" gesetzt. Da die von den NOR-Gliedern 24f und 24g der Synchronsignal-Formerschaltung 24 gebildete Verriegelungsschaltung vom NOR-Typ in dieser Periode gesetzt ist, werden das intermittierende Synchronsignal Pd und das vom ODER-Glied 34 ausgegebene Schaltsignal Sd im logischen Zustand "1" gehalten. Da der NPN-Transistor 26e des intermittierenden Synchronisationserfassungs- Treibers 26a eingeschaltet ist, wird die Empfangsschaltung 26b in Betrieb gehalten.
Wenn die Empfangsschaltung 26b im Zeitpunkt t16 in Fig. 7 das Radiosignal Sr2 vom Sender 100 empfängt, ändert die Wellenformer-Schaltung 26c ein Bestimmungssignal Ph2 in einen logischen Pegel "1". Wenn das Bestimmungssignal Ph2 in den logischen Pegel "1" geändert ist, hält der Detektor 29 für den Asynchronzustand den Zählvorgang an. Jedoch wird das Ausgangssignal q3 des Detektors 29 nicht geändert.
Das Radiosignal Sr2 vom Sender 100 endet im Zeitpunkt t17 in Fig. 7, und das Bestimmungssignal Ph2 ändert sich vom logischen Zustand "1" zum logischen Zustand "0". Daher erzeugt der Impulsgenerator 31 einen in Fig. 7 gezeigten Rücksetzimpuls Pr2, um den Synchronsignal-Frequenzteiler 22 über das ODER-Glied 33 sofort zurückzusetzen. Durch diesen Vorgang werden alle frequenzgeteilten Signale zurückgesetzt und eine Frequenzteileroperation wird wieder aufgenommen. Im Zeitpunkt der Rücksetzoperation werden daher alle vom Synchronsignal-Frequenzteiler 22 ausgegebenen frequenzgeteilten Signale f12, f13, f14 und f15 auf den logischen Pegel "0" gesetzt, das Ausgangssignal Pc1 des UND-Gliedes 23c ändert sich vom logischen Pegel "1" zum logischen Pegel "0" und der Ausgangsimpuls Po3 des ODER-Gliedes 24d wird über das UND-Glied 24c auf den logischen Pegel "0" gesetzt. Da der Ausgangsimpuls Po3 des ODER-Gliedes 24d sich auf den logischen Pegel "0" geändert hat, führen die FFs 15b und 15c (in Fig. 5 gezeigt) der Synchronisationsspeicherschaltung 25 Frequenzteileroperationen durch und die frequenzgeteilten Signale Sq1 und Sq2 werden auf den logischen Pegel "1" gesetzt. Bei Empfang der frequenzgeteilten Signale mit dem logischen Pegel "1" gibt das UND-Glied 15d ein Signal mit dem logischen Pegel "1" ab, um die von den NOR-Gliedern 15e und 15f gebildete Verriegelungsschaltung vom NOR-Typ zu betätigen. Als Folge hiervon wird das Ausgangssignal des NOR-Gliedes 15e als ein Ausgangssignal der Verriegelungsschaltung auf den logischen Pegel "1" gesetzt. Bei Empfang dieses Signals wird das Rücksetzsignal Sqr vom ODER-Glied 15g auf den logischen Pegel "1" gesetzt. Die FFs 15b und 15c werden zurückgesetzt und die frequenzgeteilten Signale werden auf den logischen Pegel "0" gebracht.
Wenn der logische Zustand "0" der frequenzgeteilten Signale Sq1 und Sq2 wieder hergestellt ist, ändert sich das Bezeichnungssignal Sa vom UND-Glied 15j in den logischen Zustand "1" und das Bezeichnungssignal Sc vom UND-Glied 151 ändert sich in den logischen Zustand "0". Der Zustand, in welchem die Synchronisationsspeicherschaltung 25 in der vorbeschriebenen Weise nur das Bezeichnungssignal Sa auf den logischen Pegel "1" setzt, ist gleich dem Synchronisationsspeicherzustand "A".
Wenn das Bestimmungssignal Ph2 in Fig. 7 vom logischen Zustand "1" zum logischen Zustand "0" geändert wird, liest die Speicherschaltung 27 für den kontinuierlichen Betrieb zusätzlich am Anschluß D den logischen Pegel "1". Jedoch wird das Signal Ss für den kontinuierlichen Betrieb am Ausgangsanschluß Q auf dem logischen Pegel "0" gehalten.
Weiterhin wird, wenn die Speicherschaltung 28 für den Bestimmungsbetrieb am Anschluß D den logischen Zustand "1" liest, das Signal Sh für den Bestimmungsbetrieb am Ausgangsanschluß Q auf den logischen Pegel "0" geändert. Der Inverter 37 gibt ein Signal mit dem logischen Pegel "1" aus und ermöglicht eine nachfolgende Rücksetzoperation.
Zu dieser Zeit wird der Rücksetzzustand des Detektors 29 für den Asynchronzustand aufgehoben, wenn das Bestimmungssignal Ph2 auf den logischen Pegel "0" gesetzt ist. Der Detektor 29 führt einen Zählvorgang durch, wenn er über den Anschluß CL das frequenzgeteilte Signal f15 empfängt, das vom logischen Pegel "1" auf den logischen Pegel "0" gebracht wurde, wenn der Synchronsignal-Frequenzteiler 22 zurückgesetzt wird. Ein Ausgangssignal vom Inverter 23f wird dann in einem Zeitpunkt t18 in Fig. 7 auf den logischen Pegel "0" gesetzt, wenn das frequenzgeteilte Signal f12 vom Teiler 22 vom logischen Pegel "0" auf den logischen Pegel "1" übergeht. Da die frequenzgeteilten Signale f13, f14 und f15 zu dieser Zeit den logischen Pegel "0" haben, befinden sich alle Eingangssignale des NOR-Gliedes 23d im logischen Zustand "0" und ein Ausgangssignal Pe1 von diesem ist auf den logischen Pegel "1" gesetzt. Wenn ein Ausgangssignal des ODER-Gliedes 24e der Synchronsignal-Formerschaltugn 24 vom logischen Pegel "0" auf den logischen Pegel "1" übergeht, wird die durch die NOR-Glieder 24f und 24g gebildete NOR-Verriegelungsschaltung zurückgesetzt und der Synchronimpuls Pd ändert sich vom logischen Pegel "1" auf den logischen Pegel "0". Daher wird das Schaltsignal Sd vom ODER-Glied 34 ebenfalls vom logischen Pegel "1" zum logischen Pegel "0" gebracht. Durch diesen Vorgang wird der NPN-Transistor 26e des intermittierenden Synchronisationserfassungs-Treibers 26a abgeschaltet und die Empfangsschaltung hält den Empfangsbetrieb an, wodurch der Synchronisationserfassungsvorgang beendet ist.
Es wurde vorstehend der Synchronisationserfasssungsvorgang zum Verschieben des Empfängers 200 vom kontinuierlichen Betrieb in den intermittierenden Synchronbetrieb beschrieben. Bei diesem Vorgang beginnt, wie vorstehend beschrieben ist, die kontinuierlich betriebene Empfangsschaltung 26b den intermittierenden Betrieb, wenn sie das Radiosignal Sr1 im Zeitpunkt t11 gemäß Fig. 7 empfängt. Jedoch ist zuerst nicht bekannt, zu welchem der Zeitpunkte der Synchronisationsspeicherzustände "A", "B" oder "C" das Radiosignal Sr2 empfangen wird. Um das Radiosignal Sr2 in irgendeinem der Zustände "A", "B" oder "C" zu empfangen, wird das Schaltsignal Sd in jedem Synchronisationsspeicherzustand auf den logischen Pegel "1" gesetzt und ein Synchronisationsspeicherzustand wird aus dem zeitlichen Auftreten des empfangenen Radiosignals Sr2 bestimmt, wodurch der Synchronisationsspeicherzustand des nächsten Radiosignals Sr3 bestimmt wird.
Das heißt in dem in Fig. 7 gezeigten Fall, daß der von dem zeitlichen Auftreten des Radiosignals Sr1 zu dem des Radiosignals Sr2 gesetzte Synchronisationsspeicherzustand der Zustand "C" ist, und die Synchronisationsspeicherschaltung 25 speichert, daß das nächste Radiosignal Sr3 bei dem Zyklus des Zustandes "A" empfangen wird.
Ein intermittierender Synchronbetrieb wird nachfolgend beschrieben. In einem Zeitpunkt t19, der gemäß Fig. 7 dem Zeitpunkt t17 nach einem Intervall Tab folgt, werden die frequenzgeteilten Signale f13 und f15 vom Teiler 22 auf den logischen Pegel "1" gesetzt und die frequenzgeteilten Signale f12 und f14 von diesem werden auf den logischen Pegel "0" gesetzt. Dann ändert sich der Ausgangsimpuls Pa2 des UND-Gliedes 23a auf den logischen Pegel "1". Da das Bezeichnungssignal Sa von der Synchronisationsspeicherschaltung 25 durch den Synchronerfassungsvorgang auf den logischen Pegel "1" gesetzt ist, wird in diesem Fall der Ausgangsimpuls Pka des UND-Gliedes 24a auf den logischen Pegel "1" gebracht und ein Ausgangsimpuls Po4 vom ODER-Glied 24d ändert sich auf den logischen Pegel "1". Als Folge hiervon werden das Synchronsignal Pd und das vom ODER-Glied 34 ausgegebene Schaltsignal Sd auf den logischen Pegel "1" gesetzt. Daher wird der NPN-Transistor 26e des intermittierenden Synchronisationserfassungs-Treibers 26a eingeschaltet, um die Empfangsschaltung 26b in den Betriebszustand zu versetzen.
Wenn der Ausgangsimpuls Po4 des ODER-Gliedes 24d auf den logischen Pegel "1" gebracht ist, wird ein Signal mit dem logischen Pegel "1" zum Anschluß CL der Synchronisationsspeicherschaltung 25 geliefert. Da das Signal mit dem logischen Pegel "1" am Anschluß CL der in Fig. 5 gezeigten Synchronisationsspeicherschaltung eingegeben wird, wird die von den NOR-Gliedern 15e und 15f gebildete Verriegelungsschaltung vom NOR-Typ zurückgesetzt und das Ausgangssignal des NOR-Gliedes 15e wird auf den logischen Pegel "0" gesetzt. Da das Signal Ss für den kontinuierlichen Betrieb den logischen Zustand "0" aufweist, wird das Ausgangssignal Sqr des ODER-Gliedes 15g auf den logischen Pegel "0" geändert und der Rücksetzzustand der FFs 15b und 15c wird aufgehoben.
Wie vorbeschrieben ist, wird, da das Intervall Ta1 (in Fig. 7 gezeigt) im Empfänger 200 gleich dem Intervall T'a1 (in Fig. 6 gezeigt) im Sender 100 ist, die Empfangsschaltung 26b des Empfängers 200 im Zeitpunkt t19 gestartet, und zur selben Zeit wird das Radiosignal Sr3 vom Sender 100 von der Antenne 26d empfangen. Daher wird das Radiosignal Sr3 von der Empfangsschaltung 26b demoduliert und ein Bestimmungssignal Ph3 von der Wellenformer-Schaltung 26c auf den logischen Pegel "1" gesetzt. Wenn das Signal Phe auf den logischen Pegel "1" gesetzt ist, wird der Detektor 29 für den Asynchronzustand in einen Rücksetzzustand gebracht, um den Zählvorgang zu stoppen. Daher wird das Ausgangssignal q3 vom Ausgangsanschluß Q3 des Detektors 29 auf den logischen Pegel "0" gehalten. Selbst wenn das Bestimmungssignal Ph3 vom logischen Pegel "0" auf den logischen Pegel "1" geändert wird, ändert sich der Zustand der Speicherschaltung 27 für den kontinuierlichen Betrieb, der Speicherschaltung 23 für den Bestimmungsbetrieb und des Impulsgenerators 31 nicht, da diese insoweit nicht aktiviert sind.
Das Radiosignal Sr3 endet in einem Zeitpunkt t20 in Fig. 7 und das Bestimmungssignal Ph3 wechselt vom logischen Zustand "1" zum logischen Zustand "0". Dann erzeugt der Impulsgenerator 31 einen Rücksetzimpuls Pr3, um den Synchronsignal-Frequenzteiler 22 über das ODER-Glied 33 sofort zurückzusetzen. Durch diesen Vorgang werden alle frequenzgeteilten Signale zurückgesetzt und eine Operation wird von neuem gestartet. In diesem Zustand werden alle vom Synchronsignal-Frequenzteiler 22 ausgegebenen frequenzgeteilten Signale f12, f13, f14 und f15 auf den logischen Pegel "0" zurückgesetzt, und das Ausgangssignal vom UND-Glied 23a wird vom logischen Pegel "1" zum logischen Pegel "0" geändert. Das Ausgangssignal Po4 des ODER-Gliedes 24d ändert sich vom logischen Pegel "1" zum logischen Pegel "0" und wird zum Anschluß CL der Synchronisationsspeicherschaltung 25 geliefert. Als Folge hiervon führt das FF 15b in Fig. 5 eine Frequenzteileroperation durch und daher wird das frequenzgeteilte Signal Sq1 von diesem auf den logischen Pegel "1" gebracht. Da das frequenzgeteilte Signal Sq2 vom FF 15c den logischen Zustand "0" aufweist, wird das Bezeichnungssignal Sa vom UND-Glied 15j vom logischen Zustand "1" zum logischen Zustand "0" geändert und das Bezeichnungssignal Sb vom UND-Glied 15k wird vom logischen Pegel "0" zum logischen Pegel "1" geändert. Das heißt, daß der Synchronisationsspeicherzustand "B" gesetzt ist.
Wenn das Bestimmungssignal Ph3 vom logischen Pegel "1" zum logischen Pegel "0" geändert wird, liest die Speicherschaltung 27 für den kontinuierlichen Betrieb am Anschluß D den logischen Pegel "1" ein. Jedoch wird das Signal Ss für den kontinuierlichen Betrieb am Ausgangsanschluß Q nicht geändert und auf dem logischen Pegel "0" gehalten. In gleicher Weise liest, wenn das Signal Ph3 vom logischen Pegel "1" zum logischen Pegel "0" geändert wird, die Speicherschaltung 28 für den Bestimmungsbetrieb am Anschluß D den logischen Pegel "1" ein. Jedoch wird das Signal Sh für den Bestimmungsbetrieb am Ausgangsanschluß Q nicht geändert und auf dem logischen Pegel "0" gehalten. Zu dieser Zeit wird, da das Bestimmungssignal Ph3 auf den logischen Pegel "0" gesetzt ist, der Rücksetzzustand des Detektors 29 für den Asynchronzustand aufgehoben, und empfängt das frequenzgeteilte Signal f15, das vom logischen Pegel "1" zum logischen Pegel "0" geändert wurde, wenn der Synchronsignal-Frequenzteiler 22 zurückgesetzt ist, wodurch ein Zählvorgang durchgeführt wird.
Ein Ausgangssignal des Inverters 23f wird zu einem Zeitpunkt t21 auf den logischen Pegel "0" gesetzt, wenn das frequenzgeteilte Signal f12 vom Synchronsignal-Frequenzteiler 22 vom logischen Pegel "0" zum logischen Pegel "1" geändert wird. Da sich die frequenzgeteilten Signale f13, f14 und f15 zu dieser Zeit auf dem logischen Pegel "0" befinden, sind alle Eingangssignale des NOR-Gliedes 23d auf den logischen Pegel "0" gesetzt und sein Ausgangssignal Pe2 weist den logischen Pegel "1" auf. Wenn ein Ausgangssignal des ODER-Gliedes 24e der Synchronsignal-Formerschaltung 24 vom logischen Pegel "0" zum logischen Pegel "1" wechselt, wird die von den NOR-Gliedern 24f und 24g gebildete Verriegelungsschaltung vom NOR-Typ zurückgesetzt und das intermittierende Synchronsignal Pd ändert sich vom logischen Pegel "1" zum logischen Pegel "0". Als Folge hiervon wird das vom ODER-Glied 34 ausgegebene Schaltsignal Sd ebenfalls vom logischen Pegel "1" zum logischen Pegel "0" geändert. Durch diesen Vorgang wird der NPN-Transistor 26e des intermittierenden Synchronisationserfassungs-Treibers 26a abgeschaltet und hierdurch stoppt die Empfangsschaltung 26b den Empfangsbetrieb.
Jedesmal, wenn die Empfangsschaltung 26b in der vorbeschriebenen Weise durch das Schaltsignal Sd in einen Betriebszustand gesetzt ist, wird das Radiosignal Sr vom Sender 100 empfangen und der Synchronsignal- Frequenzteiler 22 wird durch das Bestimmungssignal Ph zurückgesetzt. Daher wird der intermittierende Betrieb durch diesen Synchronerfassungsvorgang wiederholt. In diesem Ausführungsbeispiel ist die von den NOR-Glieder 24f und 24g gebildete Verriegelungsschaltung vom NOR-Typ so gestaltet, daß sie das intermittierende Synchronsignal Pd ausgibt, welches durch Vergrößerung der Impulsbreite des intermittierenden Synchronsignals Po erhalten wird.
Ein intermittierender Betrieb des Empfängers wird nachfolgend unter Bezug auf Fig. 8 beschrieben. In Fig. 8 entsprechen die Zeitpunkt t16, t17, t18, t19, t20 und t21 den entsprechend gekennzeichneten Zeitpunkten in Fig. 7, und Signale wie die Signale Sr2 und Sr3 entsprechen den Fig. 7 mit den gleichen Bezugssymbolen gekennzeichneten Signalen.
Wie vorbeschrieben ist, wird, da das Ausgangssignal Sa der Synchronisationsspeicherschaltung 25 zwischen den hinteren Flanken der Radiosignale Sr2 und Sr3 auf dem logischen Pegel "1" gehalten wird, der Synchronisationsspeicherzustand "A" während dieses Zyklus gesetzt. Wie vorbeschrieben ist, wird zusätzlich, da das Bezeichnungssignal Sb von der Schaltung 25 in der hinteren Kante des Radiosignals Sr3 entsprechenden Zeitpunkt t20 auf den logischen Pegel "1" geändert wird, der Synchronisationsspeicherzustand vom Zustand "A" in den Zustand "B" gewechselt.
Da die frequenzgeteilten Signale f12 und f14 und die frequenzgeteilten Signale f13 und f15 von der Synchronisationsspeicherschaltung 25 jeweils in einem Zeitpunkt t22, der gemäß Fig. 8 dem Zeitpunkt t20 entsprechend der hinteren Flanke des Radiosignals Sr3 nach einem Intervall Ta2 folgt, auf den logischen Pegel "0" und den logischen Pegel "1" gesetzt sind, wird der Ausgangsimpuls Pa3 des UND-Gliedes 23a auf den logischen Pegel "1" gebracht. Da jedoch das Bezeichnungssignal Sa von der Synchronisationsspeicherschaltung 25 auf den logischen Pegel "0" gesetzt ist, wird der Ausgangsimpuls Pka des UND-Gliedes 24a nicht geändert und auf dem logischen Pegel "0" gehalten.
Nachfolgend werden die frequenzgeteilten Signale f14 und f15 und die frequenzgeteilten Signale f12 und f13 vom Synchronsignal-Frequenzteiler 22 jeweils in einem Zeitpunkt t23, der gemäß Fig. 8 dem Zeitpunkt t20 entsprechend der hinteren Flanke des Radiosignals Sr3 nach einem Intervall Tb1 folgt, auf den logischen Pegel "1" und den logischen Pegel "0" gesetzt. Als Folge hiervon wird der Ausgangsimpuls des UND-Gliedes 23c auf den logischen Pegel "1" gebracht. Da das Bezeichnungssignal Sb von der Synchronisationsspeicherschaltung 25 zu dieser Zeit im logischen Zustand "1" ist, wird der Ausgangsimpuls Pkb des UND-Gliedes 24b auf den logischen Pegel "1" gesetzt und ein Ausgangsimpuls Po5 des ODER-Gliedes 24d wechselt auf den logischen Pegel "1". Daher werden das intermittierende Synchronsignal Pd, das vom NOR-Glied 24f ausgegeben wird, und das Schaltsignal Sd auf den logischen Pegel "1" gesetzt und die Empfangsschaltung 26b wird durch den intermittierenden Synchronisationserfassungs-Treiber 26a in den Betriebszustand versetzt.
Da das Intervall Tb1 zwischen dem Zeitpunkt t20 entsprechend der hinteren Flanke des Radiosignals Sr2 und dem Zeitpunkt t23 in Fig. 8 gleich dem Intervall Tb1 im Sender 100 in Fig. 6 ist, beginnt der Sender 100 im Zeitpunkt t23 mit dem Aussenden eines Radiosignals Sr4. Da, wie vorbeschrieben ist, die Empfangsschaltung 26b im Zeitpunkt t23 den Betrieb beginnt, wird das von der Antenne 26d empfangene Radiosignal Sr4 von der Empfangsschaltung 26b demoduliert und ein von der Wellenformer-Schaltung 26c ausgegebenes Bestimmungssignal Ph4 wird auf den logischen Pegel "1" gesetzt.
Das Radiosignal Sr4 endet im Zeitpunkt t24 in Fig. 3 und das Bestimmungssignal Ph4 wechselt vom logischen Pegel "1" zum logischen Pegel "0". Als Folge hiervon erzeugt der Impulsgenerator 31 einen Rücksetzimpuls Pr, um den Synchronsignal-Frequenzteiler 22 über das ODER-Glied 33 sofort zurückzusetzen. Durch diesen Vorgang werden alle frequenzgeteilten Signale zurückgesetzt und eine Operation wird von neuem gestartet. In diesem Zustand sind alle vom Synchronsignal-Frequenzteiler 22 ausgegebenen frequenzgeteilten Signale f12, f13, f14 und f15 auf den logischen Pegel "0" zurückgesetzt, und das Ausgangssignal Pb2 des UND- Gliedes 23b wechselt vom logischen Pegel "1" zum logischen Pegel "0". Daher wird der Ausgangsimpuls Po5 des ODER-Gliedes 24d über das UND-Glied 24b auf den logischen Pegel "0" gesetzt.
Wie vorbeschrieben ist, wird, wenn die Synchronisationsspeicherschaltung 25 den Ausgangsimpuls Po5 empfängt, das Bezeichnungssignal Sb vom logischen Pegel "1" zum logischen Pegel "0" geändert und das Bezeichnungssignal Sc wird vom logischen Pegel "0" zum logischen Pegel "1" geändert. Daher wechselt der Synchronisationszustand vom Zustand "B" zum Zustand "C".
Zusätzlich wird in einem Zeitpunkt t25 das frequenzgeteilte Signal f12, das von dem im Zeitpunkt t24 zurückgesetzten und wieder gestarteten Synchronsignal-Frequenzteiler 22 ausgegeben wird, auf den logischen Pegel "1" gebracht, und ein Ausgangssignal des Inverters 43f wird auf den logischen Pegel "0" gesetzt. Da zu dieser Zeit die frequenzgeteilten Signale f13, f14 und f15 den logischen Pegel "0" aufweisen, haben alle Eingangssignale des NOR-Gliedes 23d den logischen Pegel "0" und ein Ausgangssignal Pe3 von diesem ist auf den logischen Pegel "1" gesetzt. Wenn ein Ausgangssignal des ODER-Gliedes 24e der Synchronsignal-Formerschaltung 24 vom logischen Pegel "0" zum logischen Pegel "1" wechselt, ändert sich der Synchronimpuls Pd vom logischen Pegel "1" zum logischen Pegel "0". Das Vorn ODER-Glied 34 ausgegebene Schaltsignal Sd ändert sich ebenfalls vom logischen Pegel "1" zum logischen Pegel "0". Als Folge hiervon stoppt die Empfangsschaltung 26b über den intermittierenden Synchronisationserfassungs-Treiber 26a den Empfangsbetrieb.
Da die frequenzgeteilten Signale f12 und f14 und die frequenzgeteilten Signale f13 und f15 von der Synchronisationsspeicherschaltung 25 jeweils auf den logischen Pegel "0" und den logischen Pegel "1" gesetzt sind, wird im Zeitpunkt t26 der Ausgangsimpuls Pa4 des UND-Gliedes 23a auf den logischen Pegel "1" gebracht. Da jedoch das Bezeichnungssignal Sa von der Synchronisationsspeicherschaltung 25 sich auf dem logischen Pegel "0" befindet, wird der Ausgangsimpuls Pka des UND-Gliedes 24a nicht geändert und auf dem logischen Pegel "0" gehalten.
Da die frequenzgeteilten Signale f12 und f13 und die frequenzgeteilten Signale f14 und f15 von der Synchronisationsspeicherschaltung 25 jeweils auf den logischen Pegel "0" und den logischen Pegel "1" gesetzt sind, wird in einem Zeitpunkt t27 in Fig. 8 ein Ausgangsimpuls Pb3 des UND-Gliedes 23b auf den logischen Pegel "1" gebracht. Da sich jedoch das Bezeichnungssignal Sb von der Synchronisationsspeicherschaltung 25 auf dem logischen Pegel "0" befindet, wird der Ausgangsimpuls Pkb des UND-Gliedes 24b nicht geändert und auf dem logischen Pegel "0" gehalten.
In einem Zeitpunkt t28, der gemäß Fig. 8 dem Zeitpunkt t24 entsprechend der hinteren Flanke des Radiosignals Sr4 nach einem Intervall Tc1 folgt, werden das frequenzgeteilte Signal f12 vom Synchronsignal- Frequenzteiler 22 auf den logischen Pegel "0" und die frequenzgeteilten Signale f13, f14 und f15 von diesem auf den logischen Pegel "1" gesetzt. Daher verändert sich ein Ausgangsimpuls Pc2 des UND-Gliedes 23c auf den logischen Pegel "1". Da das Bezeichnungssignal Sc von der Synchronisationsspeicherschaltung 25 sich auf dem logischen Pegel "1" befindet, wird zu diesem Zeitpunkt der Ausgangsimpuls Pkc des UND-Gliedes 24c auf den logischen Pegel "1" gesetzt. Als Folge hiervon wechselt ein Ausgangsimpuls Po6 des ODER-Gliedes 24d auf den logischen Pegel "1". Durch diesen Vorgang werden das vom NOR-Glied 24f ausgegebene intermittierende Synchronsignal Pd und das Schaltsignal Sd auf den logischen Pegel "1" gesetzt, um die Empfangsschaltung 26b über den intermittierenden Synchronisationserfassungs-Treiber 26a in einen betriebsbereiten Zustand zu versetzen.
Da das Intervall Tc1 zwischen dem Zeitpunkt t24 entsprechend der hinteren Flanke des Radiosignals Sr4 und dem Zeitpunkt t28 in Fig. 8 gleich dem Intervall T'c1 im Sender 100 in Fig. 6 ist, beginnt der Sender 100 im Zeitpunkt t28 mit dem Aussenden eines Radiosignals Sr5. Wie vorbeschrieben ist, wird, da die Empfangsschaltung 26b ihren Betrieb im Zeitpunkt t28 aufnimmt, das von der Antenne 26d empfangene Radiosignal Sr5 von der Empfangsschaltung 26b demoduliert, und die Wellenformer-Schaltung 26c setzt das Bestimmungssignal Ph5 auf den logischen Pegel "1".
Das Radiosignal Sr5 endet im Zeitpunkt t29 in Fig. 8 und das Bestimmungssignal Ph5 ändert sich vom logischen Pegel "1" zum logischen Pegel "0". Als Folge hiervon erzeugt der Impulsgenerator 31 einen Rücksetzimpuls Pr, um den Synchronsignal-Frequenzteiler 22 über das ODER-Glied 33 sofort zurückzusetzen, und startet diesen nachfolgend wieder. Durch diesen Vorgang werden alle Ausgangssignale des Synchronsignal- Frequenzteiler 22 auf den logischen Pegel "0" zurückgesetzt, und das Ausgangssignal Pc2 des UND-Gliedes 23c wechselt vom logischen Pegel "1" zum logischen Pegel "0". Daher ändert sich der Ausgangsimpuls Po6 des ODER-Gliedes 24d zum logischen Pegel "0".
In diesem Fall werden, wenn die Synchronisationsspeicherschaltung 25 den Ausgangsimpuls Po6 empfängt, das Bezeichnungssignal Sc vom logischen Pegel "1" zum logischen Pegel "0" und das Bezeichnungssignal Sa vom logischen Pegel "0" zum logischen Pegel "1" gebracht. Als Folge hiervon wechselt der Synchronisationsspeicherzustand vom Zustand "C" zum Zustand "A".
Zusätzlich wird in einem Zeitpunkt t30 das frequenzgeteilte Signal f12, das von dem im Zeitpunkt t29 zurückgesetzten und wieder gestarteten Synchronsignal-Frequenzteiler 22 ausgegeben wird, auf den logischen Pegel "1" gebracht. Als Folge hiervon wird ein Ausgangssignal des Inverters 23f auf den logischen Pegel "0" gesetzt. Da sich zu dieser Zeit die frequenzgeteilten Signale f13, f14 und f15 auf dem logischen Pegel "0" befinden, liegen alle Eingangssignale des NOR-Gliedes 23d auf dem logischen Pegel "0" und ein Ausgangssignal Pe4 von diesem ist auf den logischen Pegel "1" gesetzt. Bei Empfang des Signals Pe4 wechseln das Ausgangssignal des ODER-Glieds 24e der Synchronsignal-Formerschaltung 24 vom logischen Pegel "0" zum logischen Pegel "1" und der Synchronimpuls Pd vom logischen Pegel "1" zum logischen Pegel "0". Daher ändert sich das vom ODER-Glied 34 ausgegebene Schaltsignal Sd vom logischen Pegel "1" zum logischen Pegel "0", und die Empfangsschaltung 26b stoppt über den intermittierenden Synchronisationserfassungs- Treiber 26a den Empfangsbetrieb.
In einem Zeitpunkt t31 in Fig. 8 wird, da die frequenzgeteilten Signale f12 und f14 von der Synchronisationsspeicherschaltung 25 den logischen Pegel "0" und die frequenzgeteilten Signale f13 und f15 den logischen Pegel "1" aufweisen, der Ausgangsimpuls Pa5 des UND-Gliedes 23a auf den logischen Pegel "1" gebracht. Da zu dieser Zeit das Bezeichnungssignal Sa von der Synchronisationsspeicherschaltung 25 den logischen Pegel "1" besitzt, werden der Ausgangsimpuls Pka des UND-Gliedes 24a auf den logischen Pegel "1" und ein Ausgangsimpuls Po7 des ODER-Gliedes 24d auf den logischen Pegel "1" gesetzt. Als Folge hiervon werden das vom NOR-Glied 24f ausgegebene intermittierende Synchronsignal Pd und das Schaltsignal Sd auf den logischen Pegel "1" gebracht, und hierdurch wird die Empfangsschaltung 26b über den intermittierenden Synchronisationserfassungs-Treiber 26a in einen betriebsbereiten Zustand versetzt.
Da in diesem Fall das Intervall Ta1 zwischen dem Zeitpunkt t29 entsprechend der hinteren Flanke des Radiosignals Sr5 und dem Zeitpunkt t31 in Fig. 8 gleich dem Intervall T'a1 im Sender 100 in Fig. 6 ist, beginnt der Sender 100 im Zeitpunkt t 31 mit dem Aussenden eines Radiosignals Sr6. Wie vorbeschrieben ist, wird, da die Empfangsschaltung 26b den Betrieb im Zeitpunkt t31 beginnt, das von der Antenne 26d empfangene Radiosignal Sr6 von der Empfangsschaltung 26d demoduliert und ein Bestimmungssignal Ph6 von der Wellenformer-Schaltung 26c wird auf den logischen Pegel "1" gesetzt.
Das Radiosignal Sr6 endet in einem Zeitpunkt t32 in Fig. 8 und das Bestimmungssignal Ph6 wechselt vom logischen Pegel "1" zum logischen Pegel "0". Als Folge hiervon erzeugt der Impulsgenerator 31 einen Rücksetzimpuls Pr, um den Synchronsignal-Frequenzteiler 22 über das ODER-Glied 33 sofort zurückzusetzen, und startet diesen nachfolgend wieder. Alle Ausgangssignale des Teilers 22 werden dann auf den logischen Pegel "0" zurückgesetzt, und das Ausgangssignal Pa5 des UND-Gliedes 23b ändert sich vom logischen Pegel "1" zum logischen Pegel "0". Demgemäß wird der Ausgangsimpuls Po7 des ODER-Gliedes 24d auf den logischen Pegel "0" gebracht.
In diesem Fall wechseln, wenn die Synchronisationsspeicherschaltung 25 den Ausgangsimpuls Po7 empfängt, das Bezeichnungssignal Sa vom logischen Pegel "1" zum logischen Pegel "0" und das Bezeichnungssignal Sb vom logischen Pegel "0" zum logischen Pegel "1". Als Folge hiervon ändert sich der Synchronisationsspeicherzustand vom Zustand "A" zum Zustand "B".
Zusätzlich wird in einem Zeitpunkt t33 das frequenzgeteilte Signal f12, das von dem im Zeitpunkt t32 zurückgesetzten und wieder gestarteten Synchronsignal-Frequenzteiler 22 ausgegeben wird, auf den logischen Pegel "1" gebracht. Daher wird ein Ausgangssignal des Inverters 23f auf den logischen Pegel "0" gesetzt. Da zu dieser Zeit die frequenzgeteilten Signale f13, f14 und f15 den logischen Pegel "0" aufweisen, sind alle Eingangssignale des NOR-Gliedes 23d auf den logischen Pegel "0" gesetzt und ein Ausgangssignal Pe5 von diesem ist auf den logischen Pegel "1" gesetzt. Wenn sich das Ausgangssignal des ODER-Gliedes 24e der Synchronsignal-Formerschaltung 24 vom logischen Pegel "0" zum logischen Pegel "1" ändert, wechseln der Synchronimpuls Pd vom logischen Pegel "1" zum logischen Pegel "0" und das Schaltsignal Sd ebenfalls vom logischen Pegel "1" zum logische Pegel "0". Als Folge hiervon stoppt die Empfangsschaltung 26b den Empfangsbetrieb über den intermittierenden Synchronisationserfassungs-Treiber 26a.
Es wurde vorstehend der intermittierende Synchronbetrieb gemäß der vorliegenden Erfindung beschrieben. Bei der vorliegenden Erfindung werden die Übertragungsintervalle zwischen intermittierenden Signalen vom Sender 100 zyklisch verändert entsprechend dem Synchronisationsspeicherzustand der Synchronisationsspeicherschaltung 15, und die Intervalle werden automatisch vom Empfänger 200 erfaßt, wodurch der Synchronisationsspeicherzustand der Sychronisationsspeicherschaltung 25 des Empfängers 200 demjenigen der Synchronisationsspeicherschaltung 15 des Senders 100 angepaßt wird.
Ein Synchronisationserfassungsvorgang bei einer Änderung im Empfangszustand des Radiosignals Sr wird nachfolgend unter Bezug auf die Fign. 9A und 9B im einzelnen beschrieben.
Fig. 9A zeigt einen Selbstrücksetz-Vorgang, der durchzuführen ist, wenn das Radiosignal Sr nicht zu einem bestimmten Zeitpunkt empfangen wird. Genauer gesagt, stellt Fig. 9 ein Zeitdiagramm dar, das einen Fall zeigt, bei dem ein Radiosignal Sr8 nicht in einem Zeitpunkt t35, der einem Zeitpunkt t34 entsprechend der hinteren Flanke eines intermittierenden Radiosignals Sr7 nach einem vorbestimmten Zeitintervall T2 folgt, aufgrund von Verzögerungseinflüssen auf das Radiosignal Sr oder dergleichen, sondern in einem verzögerten Zeitpunkt t36 endet.
In diesem Fall ist das Intervall T2 so gesetzt, daß es gleich dem Intervall zwischen vom Sender 100 übertragenen Radiosignalen S'r7 und S'r8 ist. Im Synchronisationsspeicherzustand "A" ist das Intervall T2 gleich der Summe des Intervalls Ta1 und der Zeit entsprechend der Impulsbreite des intermittierenden Synchronsignals Po. Im Zustand "B" ist das Intervall T2 gleich der Summe des Intervalls Tb1 und der Zeit entsprechend der Impulsbreite des intermittierenden Synchronsignals Po. Im Zustand "C" ist das Intervall T2 gleich der Summe des Intervalls Tc1 und der Zeit entsprechend der Impulsbreite des intermittierenden Synchronsignals Po.
Im Synchronsignal-Frequenzteiler 22 in Fig. 4, der eine Frequenzteileroperation durchführt, werden die frequenzgeteilten Signale f12 und f15 in einem Zeitpunkt t35 in den Fign. 9A und 9B auf den logische Pegel "1" gesetzt. Da zu dieser Zeit das Schaltsignal Sd und das Ausgangssignal des Inverters 37 den logischen Pegel "1" aufweisen, wie in Fig. 7 gezeigt ist, wird ein Ausgangsimpuls Psr8 des die Selbstrücksetz- Steuerschaltung 32 bildenden UND-Gliedes auf den logischen Pegel "1" gesetzt. Daher wird ein vom ODER- Glied 33 ausgegebenes Synchronsignal-Frequenzteiler- Rücksetzsignal Rd8 auf den logischen Pegel "1" gesetzt, um den Synchronsignal-Frequenzteiler 22 zurückzusetzen. Aufgrund dieses Zurücksetzvorganges werden die vom Teiler 22 ausgegebenen frequenzgeteilten Signale f12 und f15 auf den logischen Pegel "0" gesetzt. Als Folge hiervon wird der logische Zustand "0" des Ausgangssignals Psr8 der Selbstrücksetz-Steuerschaltung 32 wieder hergestellt und das Rücksetzsignal Rd8 wird ebenfalls auf den logischen Pegel "0" gesetzt. Daher wird der Synchronsignal-Frquenzteiler 22 sofort zurückgesetzt und nimmt nachfolgend die Frequenzteileroperation wieder auf. Zu dieser Zeit fällt das frequenzgeteilte Signal f15 als ein Takteingabesignal für den Detektor 29 für den Asynchronzustand vom logischen Pegel "1" auf den logischen Pegel "0". Da sich jedoch ein Bestimmungssignal Ph8 als ein Eingangssignal für den Rücksetzanschluß des Detektors 29 auf den logischen Pegel "1" befindet, ist der Detektor 29 in einem Rücksetzzustand und führt daher keinen Zählvorgang durch. Eine Selbstrücksetz-Operation wird in der vorbeschriebenen Weise durchgeführt. Bei dieser Operation wird der Impuls Psr nach dem Intervall T2 folgend der hinteren Flanke des empfangenen Radiosignals Sr erzeugt unabhängig von der Anwesenheit oder Abwesenheit des Radiosignals Sr, wodurch der Synchronsignal-Frequenzteiler 22 zurückgesetzt wird.
Wenn das Radiosignal Sr8 im Zeitpunkt t36 in Fig. 9A endet, wechselt das Bestimmungssignal Ph8 vom logischen Pegel "1" zum logischen Pegel "0" und der Impulsgenerator 31 erzeugt einen Impuls Pr8, der sofort auf den logischen Pegel "1" gesetzt wird. Als Folge hiervon gibt das ODER-Glied 33 ein Synchronsignal- Frequenzteiler-Rücksetzsignal Rd9 aus, so daß der Synchronsignal-Frequenzteiler 22 sofort zurückgesetzt wird und nach folgend die Frequenzteileroperation wieder aufnimmt.
Auf diese Weise wird der Teiler 22 durch die Impulse Psr8 und Pr8 zweimal zurückgesetzt. Da jedoch ein Synchronisationszeitpunkt durch den letzten Rücksetzvorgang aufgrund des Impulses Pr8 bestimmt wird, treten keine Probleme auf. Das heißt in diesem Ausführungsbeispiel, daß Priorität für einen Rücksetzvorgang des Synchronsignal-Frequenzteilers 22 an der hinteren Flanke des Radiosignals Sr8 gegenüber einem Selbstrücksetz-Vorgang besteht.
Fig. 9B ist ein Zeitdiagramm, das einen Fall zeigt, bei dem ein Radiosignal Sr9 in einem Zeitpunkt t37 endet, der etwas früher liegt als der Zeitpunkt t35 nach dem Intervall T2 ausgehend von der hinteren Flanke des Radiosignals Sr7. Wenn das Radiosignal Sr9 im Zeitpunkt t37 endet, wechselt ein Bestimmungssignal Ph9 vom logischen Pegel "1" zum logischen Pegel "0". Als Folge hiervon erzeugt der Impulsgenerator 31 einen Impuls Pr10, der sofort auf den logischen Pegel "1" gesetzt wird, und das ODER-Glied 33 gibt ein Synchronsignal-Frequenzteiler-Rücksetzsignal Rd10 aus. Durch diesen Vorgang wird der Synchronsignal-Frequenzteiler 22 sofort zurückgesetzt und nimmt nachfolgend die Frequenzteileroperation wieder auf. Daher gibt, da die frequenzgeteilten Signale f12 und f15 den logischen Pegel "0" aufweisen, die Selbstrücksetz-Steuerschaltung 32 im Zeitpunkt t35 den Impuls Psr nicht aus und ein Selbstrücksetz-Vorgang wird nicht durchgeführt. Das heißt, es besteht eine Priorität für den Rücksetzvorgang des Synchronsignal-Frequenzteilers 22 an der hinteren Flanke des Radiosignals Sr9.
Die vorhergehende Beschreibung erfolgte für einen Synchronisierungsvorgang zwischen dem Sender und dem Empfänger, wenn das Radiosignal Sr8 in einem Zeitpunkt t36 endet, der etwas später liegt als der Zeitpunkt t35 nach dem Intervall T2 ausgehend von der hinteren Flanke des Radiosignals Sr7, und wenn es in einem Zeitpunkt t37 endet, der etwas früher liegt als der Zeitpunkt t35. In dem ersten Fall wird der Synchronsignal-Frequenzteiler 22 einmal zurückgesetzt und nachfolgend zurückgesetzt an der hinteren Flanke des Radiosignals Sr8, wodurch der Synchronisierungsvorgang durchgeführt wird. Im zweiten Fall wird der Synchronisierungsvorgang durchgeführt, indem der Teiler 22 direkt an der hinteren Flanke des Radiosignals Sr9 zurückgesetzt wird. Das heißt, in beiden Fällen hat ein Synchronisierungsvorgang an der hinteren Flanke des Radiosignals Sr Priorität gegenüber einem Selbstrücksetz-Vorgang. Dieser Vorgang ist durchzuführen unter Berücksichtigung des Falles, daß die Oszillationsfrequenz des OSC 11 des Senders 100 nicht perfekt mit der des OSC 21 des Empfängers 200 übereinstimmt. Indem ein Synchronisierungsvorgang an der hinteren Flanke des Radiosignals Sr mit Priorität gegenüber einem Selbstrücksetz-Vorgang durchgeführt wird, können der Sender und der Empfänger zuverlässig synchron miteinander betrieben werden, selbst wenn Signale geringfügig voneinander abweichen.
Es wird nun ein Vorgang in bezug auf Fig. 10 beschrieben, bei dem der Empfänger 200 das Radiosignal Sr nicht empfangen kann und ein Synchronisierungsvorgang nicht durchgeführt werden kann, weil der Sender 100 aus dem Empfangsbereich des Empfängers 200 herausbewegt ist oder der Sender 100 außer Betrieb gesetzt ist und nicht das Radiosignal S'r aussendet.
Fig. 10 ist ein Zeitdiagramm, das den Fall zeigt, bei dem der Empfänger 200 nur ein Radiosignal Sr empfängt und die nachfolgenden Signale nicht empfangen kann. Wenn ein Radiosignal Sr11 im Zeitpunkt t38 in Fig. 10 endet, wechselt ein von der Wellenformer-Schaltung 26c ausgegebenes Bestimmungssignal Ph11 vom logischen Pegel "1" zum logischen Pegel "0". Der Impulsgenerator 31 gibt dann ein Signal Pr11 aus, um zu bewirken, daß das ODER-Glied 33 ein Signal Rd11 ausgibt. Als Folge hiervon wird der Synchronsignal-Frequenzteiler 22 sofort zurückgesetzt. Bei Aufhebung des Rücksetzzustandes nimmt der Teiler 22 die Frequenzteileroperation wieder auf und die vorbeschriebene intermittierende Synchronoperation wird durchgeführt. Da das von der Wellenformer-Schaltung 26c ausgegebene Bestimmungssignal Ph11 auf den logischen Pegel "0" gesetzt ist, wird zu dieser Zeit der Rücksetzzustand des Detektors 29 für den Asynchronzustand aufgehoben. Als Folge hiervon bewirkt das frequenzgeteilte Signal f15, daß beim Zurücksetzen des Teilers 22 vom logischen Pegel "1" zum logischen Pegel "0" geändert wurde, daß der Detektor 29 für den Asynchronzustand um eins erhöht wird.
Wie in bezug auf Fig. 7 beschrieben wurde, werden zu einem Zeitpunkt t39, der dem Zeitpunkt t38 in Fig. 10 nach einem Intervall Ta1 folgt, sowohl das von der Synchronsignal-Formerschaltung 24 ausgegebene intermittierende Synchronsignal Pd als auch das Schaltsignal Sd auf den logischen Pegel "1" gesetzt. Als Folge hiervon treibt der intermittierende Synchronisationserfassungs-Treiber 26a die Empfangsschaltung 26b. Obgleich in diesem Fall der Empfang des Radiosignals Sr als Radiosignal Sr12 an einer durch eine gestrichelte Linie in Fig. 10 angezeigten Stelle erwartet wird, wird das Radiosignal Sr12 tatsächlich nicht von der Empfangsschaltung 26b empfangen, weil der Sender 100 aus dem Empfangsbereich des Empfängers 200 herausbewegt wurde oder der Sender 100 den Sendevorgang gestoppt hat. Wie in bezug auf Fig. 9A beschrieben wurde, setzt, wenn die frequenzgeteilten Signale f12 und f15 vom Synchronsignal-Frquenzteiler 22 in einem Zeitpunkt t40, der dem Zeitpunkt t38 in Fig. 10 nach einem Intervall Ta2 folgt, auf den logische Pegel "1" gesetzt werden, die Selbstrücksetz- Steuerschaltung 32 ein Signal Psr12 auf den logischen Pegel "1". Als Folge hiervon gibt das ODER-Glied 33 ein Signal Rd12 mit dem logischen Pegel "1" aus, um den Teiler 22 zurückzusetzen. Da zu dieser Zeit das Radiosignal Sr12 nicht empfangen wird, und das Bestimmungssignal Ph nicht auf den logischen Pegel "1" gesetzt ist, wird der Detektor 29 für den Asynchronzustand nicht zurückgesetzt. Nachfolgend empfängt der Detektor 29 für den Asynchronzustand das frequenzgeteilte Signal f15, das bei einem Selbstrücksetz-Vorgang des Synchronsignal-Freguenzteilers 22 vom logischen Pegel "1" zum logischen Pegel "0" geändert wurde, und führt einen Zählvorgang durch, wobei der Zählwert um zwei erhöht wird.
Wie vorbeschrieben ist, wird, wenn das Radiosignal Sr nicht empfangen wird, der Synchronsignal-Frequenzteiler 22 durch einen Selbstrücksetz-Vorgang zurückgesetzt und der Detektor 29 für den Asynchronzustand wird um eins erhöht.
Wenn das Radiosignal Sr nicht zu einem Zeitpunkt t41, der dem Zeitpunkt t40 in Fig. 10 nach einem Intervall Tb1 folgt, wird, da das Bestimmungssignal Ph auf dem logischen Pegel "0" gehalten wird, der Synchronsignal-Frequenzteiler 22 in einem Zeitpunkt t42 selbst zurückgesetzt und der Detektor 29 für den Asynchronzustand führt den dritten Zählvorgang durch.
Wenn das Radiosignal Sr nicht in einem Zeitpunkt t43, der dem Zeitpunkt t42 in Fig. 10 nach einem Intervall Tc1 folgt, empfangen wird, wird, da das Bestimmungssignal Ph auf dem logischen Pegel "0" gehalten wird, der Synchronsignal-Frequenzteiler 22 in einem Zeitpunkt t44 selbst zurückgesetzt und der Detektor 29 für den Asynchronzusatz führt den vierten Zählvorgang durch. Nach dem vierten Zählvorgang wechselt das am Anschluß Q3 ausgegebene Signal q3 vom logischen Pegel "0" zum logischen Pegel "1". Als Folge hiervon wird das Ausgangssignal des Impulsgenerators 30 in Fig. 4 sofort auf den logischen Pegel "1" gebracht. Da zu dieser Zeit die Leistungsschaltung 36 ein Signal mit dem logischen Pegel "0" ausgibt, gibt das ODER-Glied 35 einen initialisierenden Impuls Pon14 mit dem logischen Pegel "1" aus. Bei Empfang dieses Impulses wird die Speicherschaltung 27 für den kontinuierlichen Betrieb zurückgesetzt und das Signal Ss für den kontinuierlichen Betrieb ändert sich auf den logischen Pegel "1". Zur selben Zeit werden die Speicherschaltung 28 für den Bestimmungsbetrieb und die Synchronisationsspeicherschaltung 25 zurückgesetzt.
Zusätzlich wird, da das Signal Ss für den kontinuierlichen Betrieb auf den logischen Pegel "1" geändert wurde, das vom ODER-Glied 34 ausgegebene Schaltsignal Sd auf den logischen Pegel "1" gebracht, und die Empfangsschaltung 26b wird durch den intermittierenden Synchronisationserfassungs-Treiber 26a in einen betriebsbereiten Zustand versetzt.
Weiterhin wird, wenn das Signal Ss für den kontinuierlichen Betrieb auf den logischen Pegel "1" geändert wird, die von den NOR-Gliedern 24f und 24g der Synchronsignal-Formerschaltung 24 gebildete NOR-Verriegelungsschaltung über das ODER-Glied 24e zurückgesetzt und das Synchronsignal Pd wird auf den logischen Pegel "0" gesetzt.
Darüber hinaus wird, wenn das Signal Ss für den kontinuierlichen Betrieb auf den logischen Pegel "1" geändert wird, das Synchronsignal-Frequenzteiler- Rücksetzsignal Rd vom ODER-Glied 33 auf den logischen Pegel "1" gebracht. Der Synchronsignal-Frequenzteiler 22 wird durch das Rücksetzsignal R zurückgesetzt, so daß das Auswahltor 23 und die Synchronsignal-Formerschaltung 24 den Betrieb anhalten.
Da die Speicherschaltung 23 für den Bestimmungsbetrieb zurückgesetzt ist, wird das Signal Sh für den Bestimmungsbetrieb auf den logischen Pegel "1" gesetzt, und ein Signal mit dem logischen Pegel "0" wird zu einem der Eingangsanschlüsse des UND-Gliedes 32 geliefert, um einen Selbstrücksetz-Vorgang zu verhindern.
Wie vorbeschrieben ist, kann der Empfänger 200, selbst wenn er das Radiosignal Sr nicht empfangen kann, auf das nachfolgende Radiosignal ohne einen Weglauf warten, indem ein Selbstrücksetz-Vorgang in einem durch einen gegenwärtigen Synchronisationsspeicherzustand bestimmten Zyklus wiederholt wird. Der Detektor 29 für den Asynchronzustand zählt die Anzahl der Selbstrücksetz-Vorgänge, d.h. die Anzahl der Radiosignale Sr, die nicht empfangen werden können. Wenn der Zählwert 4 erreicht, setzt der Detektor 29 das Ausgangssignal q3 auf den logischen Pegel "1".
Die Speicherschaltung 27 für den kontinuierlichen Betrieb wird durch das Ausgangssignal q3 zurückgesetzt und der intermittierende Synchronbetrieb wird in den kontinuierlichen Betrieb umgeschaltet. Als Folge hiervon wird der Synchronsignal-Frequenzteiler 22 im zurückgesetzten Zustand gehalten und die Empfangsschaltung 26b beginnt einen kontinuierlichen Betrieb. Zu dieser Zeit wird, da das Signal Ss für den kontinuierlichen Betrieb den logischen Pegel "1" aufweist, ein Alarmsignal vom Summertreiber 35 ausgegeben, welches bewirkt, daß der Summer 36 einen Alarm erzeugt.
Zusätzlich wird, da die Speicherschaltung 28 für den Bestimmungsbetrieb durch das Ausgangssignal q3 zurückgesetzt ist, ein Selbstrücksetz-Vorgang verhindert.
Das Verfahren nach der vorliegenden Erfindung wurde vorstehend beschrieben. Das Verfahren ist vier Betriebsarten unterteilt, d.h. (1) einen Initialisierungsbetrieb, (2) einen Synchronisationserfassungsbetrieb, (3) einen intermittierenden Synchronisationsbetrieb, und (4) einen Betrieb in bezug auf einen nicht identifizierten Zustand, wie folgt:

(1) Initialisierungsbetrieb

Dieser Betrieb erfolgt vor einem normalen Vorgang, nachdem der Leistungsschalter der Sender/Empfänger- Vorrichtung nach der vorliegenden Erfindung geschlossen wurde.
Nach dem Schließen des Leistungsschalters wird der Betriebsschalterkreis 41 zurückgesetzt und das Signal Ss für den kontinuierlichen Betrieb wird auf den logischen Pegel "1" gesetzt. Dann wird die Synchronisations-Bestimmungsschaltung 26 kontinuierlich betrieben, während der Synchronisationsdetektor 40 in einem zurückgesetzten Zustand gehalten wird.

(2) Synchronisationserfassungsbetrieb

Dieser Betrieb dient zur Feststellung, welches von den drei einen Zyklus bildenden Radiosignalen ein empfangenes Radiosignal ist.
Der Rücksetzzustand des Betriebsschalterkreises 41 wird durch das erste Bestimmungssignal Ph1 von der Synchronisations-Bestimmungsschaltung 26 aufgehoben und das Signal Ss für den kontinuierlichen Betrieb wird auf den logischen Pegel "0" gesetzt. Dann wird der Rücksetzzustand des Synchronisationsdetektors 40 aufgehoben und dieser wird betrieben, um aufeinanderfolgend die intermittierenden Synchronsignale Poa, Pob und Poc auszugeben. Die Synchronisations-Bestimmungsschaltung 26 wird dann durch die intermittierenden Synchronsignale Poa bis Poc betätigt.
Der Synchronisationsdetektor 40 speichert die Reihenfolge der Synchronisation durch Feststellung einer Übereinstimmung zwischen dem zweiten Bestimmungssignal Ph2 von der Synchronisations-Bestimmungsschaltung 26 und den intermittierenden Synchronsignalen Poa bis Poc.

(3) Intermittierender Synchronisationsbetrieb

Der Synchronisationsdetektor 40 erzeugt die intermittierenden Synchronsignale Poa, Pob, Poc; Poa, Pob, ... synchron mit den Bestimmungssignalen Ph3, Ph4, ... von der Synchronisations-Bestimmungsschaltung 26, und treibt intermittierend die Synchronisations-Bestimmungsschaltung 26.

(4) Betrieb in bezug auf einen nicht identifizierten Zustand

Wenn festgestellt wird, daß das Bestimmungssignal Ph von der Synchronisations-Bestimmungsschaltung 26, die im intermittierenden Synchronisationsbetrieb betätigt wird, nicht für eine bestimmte Zeitspanne empfangen wird, erzeugt der Detektor 29 für den Asynchronzustand ein Signal q3 für einen nicht identifizierten Zustand, um einen Alarm zu erzeugen. Zur gleichen Zeit wird der Betriebsschalterkreis 41 zurückgesetzt und die Betriebsart geht über zum Initialisierungsbetrieb. Wenn das Signal q3 für einen nicht identifizierten Zustand kontinuierlich ausgegeben wird, wird der initialisierende Impuls Pon auf dem logischen Pegel "1" gehalten. Als Folge hiervon wird das Signal Ss für den kontinuierlichen Betrieb mit dem logischen Pegel "1" vom Betriebsschalterkreis 41 ausgegeben. Durch diesen Vorgang wird ein Alarmton für einen vermißten Gegenstand durch den Summer 36 über den Summertreiber 35 erzeugt.
Von den vorbeschriebenen Betriebsarten (1) bis (4) sind der (1) Initialisierungsbetrieb und der (2) Synchronisationserfassungsbetrieb, die die charakteristischen Merkmale der vorliegenden Erfindung besser darstellen als die anderen Betriebsarten, in Fig. 12 gezeigt.
Im vorbeschriebenen Ausführungsbeispiel sind die Intervalle der vom Sender übertragenen Radiosignale Sr, d.h. die Intervalle Ta, Tb und Tc der intermittierenden Signale P'o, so eingestellt, daß Ta < Tb < Tc ist, und der Übertragungsbetrieb ist so eingestellt, daß die Intervalle der drei Radiosignale Sr1, Sr2 und Sr3, die einen Zyklus bilden, in der Reihenfolge Ta, Tb und Tc wiederholt werden. Jedoch können unterschiedliche Übertragungsarten eingestellt werden. Die Fign. 11(a) bis 11 (c) zeigen verschiedene Typen von Übertragungsbetrieben. Fig. 11(d) zeigt ein intermittierendes Synchronsignal, das vom Empfänger im Synchronisationserfasssungsbetrieb auszugeben ist. Fig. 11(a) zeigt einen Übertragungsbetrieb, bei dem die Intervalle der Radiosignale in der Reihenfolge Ta, Tb und Tc wie im Ausführungsbeispiel wiederholt werden. Fig. 11(b) zeigt einen Übertragungsbetrieb, bei dem die Intervalle in der Folge Tc, Tb und Ta wiederholt werden. Fig. 11(c) zeigt einen Übertragungsbetrieb, in welchem die Intervalle in der Folge Ta, Tc und Tb wiederholt werden. Jede der Übertragungsbetriebsarten erfordert eine Synchronisationsspeicherschaltung 15 zur Erzeugung von Bezeichnungssignalen S'a, S'b und S'c in der Reihenfolge der Wiederholung der Intervalle entsprechend jeder der in den Fign. 11(a) bis 11 (c) gezeigten Übertragungsbetriebsarten.
Andererseits erfordert der Empfänger eine Synchronisationsspeicherschaltung 25 für eine intermittierende Synchronoperation, welche so ausgebildet ist, daß sie intermittierende Synchronsignale Po zu Zeitpunkten ausgibt, die denen der Bezeichnungssignale S'a, S'b und S'c von der Synchronisationsspeicherschaltung 15 des Senders entsprechen. Zusätzlich zu der Synchronisationsspeicherschaltung 25 erfordert der Empfänger eine Anfangssynchronisationsanpassungs-Impulserzeugungsvorrichtung.
Wie vor stehend unter Bezug auf das Flußdiagramm beschrieben wurde, muß der Empfänger im Synchronisationserfassungsbetrieb feststellen, welches von drei Radiosignalen Sr1, Sr2 und Sr3, die einen Zyklus bilden, ein empfangenes Radiosignal ist.
Eine Anfangssynchronisierungsanpassungsschaltung (nachfolgend mit SDC bezeichnet) muß diese Operation durchführen. Die SDC umfaßt: eine Anfangssynchronisationsanpassungs-Impulserzeugungsvorrichtung zur aufeinanderfolgenden Ausgabe von Anfangssynchronimpulsen Poa, Pob und Poc in der Reihenfolge von kürzeren Intervallen, d.h. Intervallen Ta, Tb und Tc in bezug auf die hintere Flanke eines Radiosignals Sro, das zuerst empfangen wird, nachdem der Initialisierungsbetrieb gesetzt ist, wie in Fig. 11(d) gezeigt ist; und eine Übereinstimmungsfeststellungsvorrichtung zur Feststellung, welches von den intermittierenden Synchronsignalen Poa, Pob und Poc mit einem zweiten Radiosignal Srx übereinstimmt, um zu bestimmen, welches der Signale Sr1, Sr2 oder Sr3 das Signal Srx ist. Die Synchronisationsspeicherschaltung 25 wird initialisiert in Übereinstimmung mit dem Typ des zweiten Radiosignals, der von der Übereinstimmungsfeststellungsvorrichtung festgestellt wurde, so daß nachfolgend der intermittierende Synchronisationsbetrieb in der Reihenfolge der Synchronisation, die von der Synchronisationsspeicherschaltung 25 bestimmt ist, durchgeführt wird.
Fig. 11(a) zeigt beispielsweise einen Fall, bei dem das zweite Signal Srx mit dem Signal Poa übereinstimmt. Die Fign. 11(b) und 11(c) zeigen Fälle, bei denen das Signal Srx mit den Signalen Poc bzw. Pob zusammenfällt.
Genauer gesagt, ist in Fig. 11(a), da das Signal Srx das Signal Sr1 ist, die Synchronisationsspeicherschaltung so initialisiert, daß das nächste intermittierende Synchronsignal nach dem Intervall Tb erzeugt wird. Nachfolgend erzeugt die Synchronisationsspeicherschaltung intermittierende Synchronsignale in der Reihenfolge Tb, Tc, Ta, Tb, .....
In Fig. 11(b) ist, da das Signal Srx das Signal Sr3 ist, die Synchronisationsspeicherschaltung so initialisiert, daß das nächste intermittierende Synchronsignal nach dem Intervall Tb erzeugt wird. Nachfolgend erzeugt die Synchronisationsspeicherschaltung intermittierende Synchronsignale in der Reihenfolge Tb, Ta, Tc, Tb, .....
In Fig. 11(d) ist, da das Signal Srx das Signal Sr2 ist, die Sychronisationsspeicherschaltung in der Weise initialisiert, daß das nächste intermittierende Synchronsignal nach dem Intervall Tc erzeugt wird. Nachfolgend erzeugt die Synchronisationsspeicherschaltung intermittierende Synchronsignale in der Reihenfolge Tc, Ta, Tb, Tc, ......
Wie vorbeschrieben ist, erfordert der Empfänger die Anfangssynchronisationsanpassungs-Impulserzeugungsvorrichtung zur Erzeugung des in Fig. 11(d) gezeigten Anfangssynchronimpulses und die Synchronisationsspeicherschaltung 25 zur Erzeugung intermittierender Synchronsignale. Da jedoch in den Übertragungsbetrieb des Ausführungsbeispiels gemäß Fig. 11(a) die Anfangssynchronimpulse und die intermittierenden Synchronimpulse in der gleichen Reihenfolge von der Anfangssynchronisationsanpassungs-Impulserzeugungsvorrichtung und der Synchronisationsspeicherschaltung 25 erzeugt werden, kann die Synchronisationsspeicherschaltung auch dazu verwendet werden, die Funktion der Anfangssynchronisationsanpassungs-Impulserzeugungsvorrichtung zu übernehmen. In den in den Fign. 11(b) und 11(c) gezeigten Übertragungsbetriebsarten jedoch müssen, da diese Impulse in unterschiedlichen Reihenfolgen erzeugt werden, die Anfangssynchronisationsanpassungs-Impulserzeugungsvorrichtung und die Synchronisationsspeicherschaltung 25 unabhängig voneinander angeordnet werden.
Im vorstehenden Ausführungsbeispiel ist die Anzahl der einen Zyklus bildenden Radiosignale gleich drei. Jedoch ist die vorliegende Erfindung nicht hierauf beschränkt, sondern es können mehr als drei Signale verwendet werden. Durch eine Erhöhung der Anzahl der Signale kann eine Radiointerferenz wirksamer verh indert werden.
Die Sender/Empfänger-Vorrichtung nach der vorliegenden Erfindung kann angewendet werden auf eine Alarmvorrichtung für ein vermißtes Kind, ein Telemeter, eine Taschenklingel und dergleichen sowie auf die beispielhaft erwähnte Alarmvorrichtung für einen vermißten Gegenstand.
Wie vorstehend beschrieben wurde, werden bei der Sender/Empfänger-Vorrichtung nach der vorliegenden Erfindung in dem intermittierenden Synchronisationssystem die Intervalle zwischen intermittierenden Radiosignalen zyklisch verändert. Dies reduziert in großem Maße die Wahrscheinlichkeit von von Radiointerferenzproblemen aufgrund der periodischen Eigenschaften von intermittierenden Radiosignalen in der Weise, daß ein gegebenes intermittierendes Signal zu einer Radiointerferenz mit einem intermittierenden Signal neigt, das eine Periode aufweist, die einem ganzzahligen Vielfachen oder einem ganzzahligen Teil der Periode des gegebenen intermittierenden Signals entspricht, wie es bei den herkömmlichen Vorrichtungen der Fall ist, in denen die Übertragung und der Empfang durch Verwendung intermittierender Signale mit vorbestimmten Perioden durchgeführt werden. Daher kann, selbst wenn eine große Anzahl von Sender/Empfänger-Vorrichtungen mit derselben Frequenz gleichzeitig und nahe beieinander verwendet wird, eine ausgezeichnete Leistung erwartet werden, da die Wahrscheinlichkeit einer Radiointerferenz sehr gering ist.
Zusätzlich gibt, wenn die Sender/Empfänger-Vorrichtung nach der vorliegenden Erfindung gestartet wird, der Empfänger aufeinanderfolgend intermittierende Synchronsignale in der Reihenfolge kürzerer Intervalle in bezug auf die hintere Flanke eines zuerst vom Sender empfangenen Radiosignals aus, wodurch eine Synchronisationserfassungsoperation in bezug auf das zweite Radiosignal vom Sender durchgeführt wird. Daher kann das Zeitverhalten des Empfängers sofort mit einem vom Sender übertragenen Radiosignal synchronisiert werden unabhängig von dem Zeitpunkt, in dem die Sender/Empfänger-Vorrichtung gestartet wird. Somit kann eine sehr praktische Sender/Empfänger-Vorrichtung zur Verfügung gestellt werden.

Claims

1. Sender-Empfänger-Vorrichtung, welche aufweist:

(a) einen Sender enthaltend einen Signalgenerator zur Erzeugung eines intermittierenden Signals und einen Modulator zur Ausgabe eines intermittierend modulierten Signals als einem Radiosignal, welches erhalten wird durch intermittierendes Modulieren eines Trägers auf der Grundlage des intermittierenden Signals; und

(b) einen Empfänger enthaltend einen Synchronisations-Bestimmungsschaltkreis mit einer Empfangsschaltung zum Empfang des Radiosignals vom Sender und zur Ausgabe eines demodulierten Signals, zur Erfassung des demodulierten Signals und zur Ausgabe eines Bestimmungssignals, und einen Synchronisationsdetektor zur Erzeugung eines intermittierenden Synchronsignals mit der gleichen Periode wie der des intermittierenden Signals vom Sender und zur Erfassung des Synchronisationsvorgangs mit Bezug auf das intermittierende Signal vom Sender auf der Grundlage des intermittierenden Synchronsignals und des Bestimmungssignals vom Synchronisations-Bestimmungsschaltkreis,

wobei der Signalgenerator des Senders intermittierende Signale erzeugt, die Intervalle aufweisen, welche sich zyklisch ändern.

2. Vorrichtung nach Anspruch 1, worin der Signalgenerator einen Oszillator, einen Frequenzteiler zur Frequenzteilung eines Oszillations-Ausgangssignals vom Oszillator mit vorbestimmten Frequenzsteilungsverhältnissen, ein Auswahltor zur Auswahl einer Mehrzahl von Impulssignalen mit verschiedenen Perioden durch Verwendung frequenzgeteilter Signale vom Frequenzteiler, und einen Formungsschaltkreis für intermittierende Signale zum Empfang der Mehrzahl von Impulssignalen vom Auswahltor und zur Ausgabe von intermittierenden Signalen, deren Intervalle sich in einer vorbestimmten Folge zyklisch ändern, aufweist.

3. Vorrichtung nach Anspruch 2, worin der Frequenzteiler einen Synchron-Frequenzteiler aufweist, der durch ein intermittierendes Signal augenblicklich zurückgesetzt wird, und worin das Auswahltor gestaltet ist, um selektiv eine Mehrzahl von Impulssignalen auszugeben, die unterschiedliche Perioden auf der Grundlage von frequenzgeteilten Signalen haben, die zu einem Zeitpunkt ausgegeben werden, wenn oder nachdem der Synchron-Frequenzteiler zurückgesetzt ist.

4. Vorrichtung nach Anspruch 2, worin der Formungsschaltkreis für intermittierende Signale eine Synchronisations-Speicherschaltung mit einer Mehrzahl von Bezeichnungsanschlüssen für intermittierende Signale zur Ausgabe von Bezeichnungssignalen entsprechend der Mehrzahl von Impulssignalen mit unterschiedlichen Perioden, die vom Auswahltor ausgegeben werden, und eine Mehrzahl von Toren zum Empfang der Mehrzahl von Impulssignalen mit unterschiedlichen Perioden, die vom Auswahltor ausgegeben werden, und der Bezeichnungssignale, die von der Mehrzahl von Bezeichnungsanschlüssen für intermittierende Signale der Synchronisations-Speicherschaltung ausgegeben werden, aufweist, wobei die Mehrzahl von Toren nur solche Impulse einer Mehrzahl von eingegebenen Impulssignalen ausgeben, die von den Bezeichnungssignalen als intermittierende Signale bezeichnet werden.

5. Vorrichtung nach Anspruch 4, worin die Synchronisations-Speicherschaltung einen Taktanschluß zum Empfang eines intermittierenden Signals und eine zyklische Bezeichnungsschaltung zum zyklischen Umschalten einer Ausgangs folge von Bezeichnungssignalen, die von den Bezeichnungsanschlüssen für intermittierende Signale ausgegeben werden, auf der Grundlage des dem Taktanschluß eingegebenen intermittierenden Signals, aufweist.

6. Vorrichtung nach Anspruch 1, worin der Synchronisationsdetektor einen Oszillator, einen Frequenzteiler zur Frequenzteilung eines Oszillations-Ausgangssignals vom Oszillator mit vorbestimmten Frequenzteilungsverhältnissen, ein Auswahltor zur Auswahl einer Mehrzahl von Impulssignalen mit unterschiedlichen Perioden durch Verwendung frequenzgeteilter Signale vom Frequenzteiler, und einen Synchronsignal-Formungsschaltkreis zum Empfang der Mehrzahl von Impulssignalen vom Auswahltor und zur Ausgabe von intermittierenden Synchronsignalen, deren Intervalle sich in einer vorbestimmten Folge zyklisch ändern, aufweist.

7. Vorrichtung nach Anspruch 6, worin der Synchronisationsdetektor weiterhin einen Impulsbreiten- Vergrößerungsschaltkreis zur Vergrößerung einer Impulsbreite eines intermittierenden Synchronsignals, das vom Synchronsignal-Formungsschaltkreis ausgegeben wird, aufweist.

8. Vorrichtung nach Anspruch 6, worin der Frequenzteiler einen Synchron-Frequenzteiler aufweist, der durch ein Bestimmungssignal augenblicklich zurückgesetzt wird, und worin das Auswahltor gestaltet ist zur selektiven Ausgabe einer Mehrzahl von Impulssignalen mit unterschiedlichen Perioden auf der Grundlage von frequenzgeteilten Signalen, die zu einem Zeitpunkt ausgegeben werden, wenn oder nachdem der Synchron-Frequenzteiler zurückgesetzt wird.

9. Vorrichtung nach Anspruch 6, worin der Synchronsignal-Formungsschaltkreis eine Synchronisations-Speicherschaltung mit einer Mehrzahl von Bezeichnungsanschlüssen für intermittierende Signale zur Ausgabe von Bezeichnungssignalen entsprechend der Mehrzahl von Impulssignalen mit unterschiedlichen Perioden, die vom Auswahltor ausgegeben werden, und eine Mehrzahl von Toren zum Empfang der Mehrzahl von Impulssignalen mit unterschiedlichen Perioden, die vom Auswahltor ausgegeben werden, und der Bezeichnungssignale, die von der Mehrzahl von Bezeichnungsanschlüssen für intermittierende Signale der Synchronisations-Speicherschaltung ausgegeben werden, aufweist, wobei die Mehrzahl von Toren nur solche Impulse einer Mehrzahl von eingegebenen Impulssignalen ausgeben, die von den Bezeichnungssignalen als intermittierende Synchronsignale bezeichnet werden.

10. Vorrichtung nach Anspruch 9, worin die Synchronisations-Speicherschaltung einen Taktanschluß zum Empfang eines intermittierenden Signals und eine zyklische Bezeichnungsschaltung zum zyklischen Umschalten einer Ausgangsfolge von Bezeichnungssignalen, die von den Bezeichnungsanschlüssen für intermittierende Signale ausgegeben werden, auf der Grundlage des dem Taktanschluß eingegebenen intermittierenden Synchronsignals, aufweist.

11. Verfahren zur Erfassung der anfänglichen Synchronisation eines Senders/Empfängers, das die Schritte aufweist:

(a) Erzeugen eines initialisierenden Impulses;

(b) Zurücksetzen eines Betriebsarten-Schalterkreises durch den initialisierenden Impuls und Ausgeben eines ununterbrochenen Betriebsartensignals;

(c) Erfassen eines Radiosignals, das von einem Sender aufgrund des ununterbrochenen Betriebsartensignals ausgegeben wird, kontinuierliches Betreiben eines Synchronisations-Bestimmungsschaltkreises zur Ausgabe eines Bestimmungssignals, und Halten eines Synchronisationsdetektors in einem Rücksetz zustand;

(d) Aufheben des Rücksetzzustands des Betriebsarten-Schalterkreises und Anhalten der Ausgabe des ununterbrochenen Betriebsartensignals durch ein erstes Bestimmungssignal vom Synchronisations-Bestimmungsschaltkreis;

(e) Versetzen des Synchronisations-Bestimmungsschaltkreises in einen Außerbetriebszustand und Aufheben des Rücksetzzustands des Synchronisationsdetektors aufgrund des Anhaltens des ununterbrochenen Betriebsartensignals;

(f) Starten eines zyklischen Bezeichnungsvorgangs aufgrund der Aufhebung des Rücksetzzustands, um zu bewirken, daß der Synchronisationsdetektor eine Mehrzahl von intermittierenden Synchronsignalen, die in einem Zyklus in einer vorbestimmten Folge enthalten sind, ausgibt;

(g) Betreiben des Synchronisations-Bestimmungsschaltkreises aufgrund des intermittierenden Synchronsignals;

(h) Bewirken, daß der Synchronisationsdetektor eine Synchronisationsfolge speichert durch Erfassen eines zweiten Bestimmungssignals und eines damit synchronisierten intermittierenden Synchronsignals; und

i) Bewirken, daß der Synchronisationsdetektor und der Synchronisations-Bestimmungsschaltkreis einen intermittierenden Synchronisationsbetrieb starten in der im Synchronisationsdetektor gespeicherten Synchronisationsfolge.

12. Verfahren nach Anspruch 11, worin der Schritt (f) die Maßnahme umfaßt, daß der Synchronisationsdetektor aufeinanderfolgend intermittierende Synchronsignale in der Reihenfolge kürzerer Intervalle ausgibt.