DE2251639B2 - Verfahren und Vorrichtung zum taktgesteuerten Auswerten eines binärkodierten Rufsignals in Fernmeldevermittlungsanlagen - Google Patents

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum taktgesteuerten Auswerten eines binärkodierten Rufsignals in Fernmeidevermittlungsanlagen, insbesondere in Fernsprechvermittlungsanlagen mit festen und mobilen Stationen, in denen das Rufsignal aus einer Signalfolge aufgebaut ist, die einen zur Anfangssynchronisation und einen zur Rufauswertung dienenden Teil enthält und jeder dieser Teile aus einer Folge von jeweils aufeinanderfolgenden Synchronisierwörtern und Signalwörtern besteht.

In der Fernsprechvermittlungstechnik sind Teilr.ehmer-Rufsysteme bekannt, die mit einer selektiven Übertragung von Teilnehmer-Kennsignalen über elektromagnetische Wellen arbeiten, welche von einer Vielzahl von über das Rufgebiet verteilten, festen Sendestationen ausgestrahlt werden, leder der Teilnehmer des Rufsystems ist mit einer mobilen Empfangsstation versehen, die bei Empfang und Entschlüsselung des ihm zugeordneten Teilnehmer-Kennsignals ein hörbares Signal abgibt.

In den beiden gleichzeitig eingereichten Patentanmeldungen P 24 23 4773 und P 22 51 557.7 wird ein für ein solches Rufsystem geeigneter Empfänger beschrieben. Bei diesem Empfänger wird das empfangene Datensignal auf der Grundlage der Stellwerte der binären Signalpegel-Bits der Datenfolge ausgewertet. Zur Durchführung dieser Auswertung wird im Empfänger ein Taktsignal erzeugt und dazu verwendet, den Pegel jedes Datenbits an bestimmten Stellen im Datenstrom festzustellen. Sowohl die Frequenz als die Phase des Taktsignals müssen mit der Frequenz und der Phase des ankommenden Daten- bzw. Bitstroms synchronisiert werden. Dabei dürfen die Frequenz- und Phasenabweichungen nur minimal sein, so daß es notwendig ist, einen äußerst genauen Oszillator zur Erze'igung des Taktsignals einzusetzen, insbesondere, wenn das Datensignal eine hohe Bit-Frequenz aufweist. Die Verwendung beispielsweise eines kristallgesteuerten oder eines spannungsgesteuerten Oszillators entsprechend der Genauigkeit erbringt jedoch zahlreiche Schwierigkeiten. So erfordert die Verwendung eines kristallgesteuerten Oszillators zur Erzielung der gewünschten Faden- und Frequenzsynchronisation zwischen dem ankommenden Datensignal und dem örtlich erzeugten Taktsignal eine große Anzahl aufwendiger Zeitkreist, welche im Betrieb einen hohen Stromverbrauch haben. Außerdem ist die zum Synchronisieren eines kristallgesteuerten Oszillators mit dem ankommenden Datensignal erforderliche Zeitspanne nach dem Einschalten des Oszillators vergleichsweise lang. Zusätzlich zu der Zeit, die erforderlich ist, um den Oszillator nach dem Einschalten zu stabilisieren, ist ein beträchtlicher Teil des ankommenden Dalenstroms dazu nötig, die Synchronisation herbeizuführen, womit die für die eigentliche Datenübertragung nutzbare Bitzahl verkleinert wird.

Diese Probleme sind insbesondere dann von Bedeutung, wenn ein kristallgesteuerter Oszillator in einem System verwendet werden soll, das nur einen geringen EnergieverDrauch aufweisen darf und das eine schnelle Synchronisation erfordert, also bei dem Rufsystem mit festen und mobilen Stationen nach den erwähnten beiden Parallelanmeldungen. So wird beispielsweise der Empfänger nach diesen Parallelanmeldungen während seines normalen Betriebs intermittierend ein- und ausgeschaltet, was eine schnelle Erreichung der

ίο Synchronisierung beim Einschalten besonders wichtig macht. Ferner muß dieser Empfänger sehr klein sein, darf nur ein geringes Gewicht aufweisen und soil durch in ihm untergebrachten Batterien lange Zeit betriebsbereit gehalten werden können.

is Übliche Schaltkreise mit kristallgesteuerten Oszillatoren, welche die gewünschte Bit-Synchronisation durchführen können, sind im allgemeinen Breitband-Einrichtungen, welche ausschließlich für eine schnelle Synchronisation ausgelegt sind. Diese schnelle Erreichung der Synchronisation steht jedoch im Gegensatz zu der Forderung nach hoher Stability nach Erreichung der Synchronisation, und deshalb sind uie bekannten Schaltkreise mit kristallgesteuerten Oszillatoren sehr anfällig, d. h. die Synchronisation geht sehr schnell verloren, wenn etwa einzelne Bits bei der Übertragung verlorengegangen sind oder wenn im ankommenden Daienstrom Raiisch-Rit.s enthalten sind. Die bekannten Einrichtungen sind deshalb für solche Rufsysteme ungeeignet, bei welchen im ankommenden Datenstrom

jo enthaltene kleine Fehler toleriert werden sollen, also trotz kleiner Fehler eine Auswertung der durch das Signal repräsentierten Daten durchgeführt werden muß. Außerdem sind kristallgesteuerte Oszillatoren hoher Genauigkeit sehr teuer.

)5 Aufgabe der Erfindung ist deshalb die Verbesserung eines Verfahrens der eingangs erwähnten Art in der Weise, daß einerseits eine sehr schnelle Erreichung der Synchronisation gewährleistet ist, andererseits aber bei erreichter Synchronisation diese in stabiler Weise aufrechterhalten wird.

Nach der Erfindung wird diese Aufgabe dadurch gelöst, daß die Pulsfrequenz der das Rufsignal bitweise abtastenden Taktimpulsfolge bei Nichterkennen eines Synchronisierwortes mit einer relativ hohe.i Änderungsgeschwindigkeit und bei Erkennen eines Syichronisierwortes nur noch bei Abweichungen vom Bitsynchronismus mit einer zu dessen Wiederherstellung ausreichenden, relativ niedrigen Änderungsgeschwindigkeit stetig verändert wird. Auf diese Weise wird es

ίο möglich, beim Einschaltvorgang die Sychronisation sehr schnell zu erreichen, ohne daß dabei die Gefahr besteht, beim Auftreten kleinerer Fehler im ankommender. Bitstrom diese Synchronisation ebenso schnell wieder zu vtrheren. Trotz der schnellen Erreichung der Synchronisation wird also dabei die Auswertung der eigentlichen Datenimpulse unter vergleichsweise stabilen Betriebsbedingungen durchgeführt. Ein weiterer Vorteil des Erfindungsverfahrens besteht darin, daß die Vorrichtungen zur Durchführung dieses Verfahrens klein und leicht gebaut werden können; besonders zweckmäßige derartige Vorrichtungen sind in den Unteransprüchen gekennzeichnet.

In den Zeichnungen sind Ausführungsformen der Erfindung beispielsweise dargestellt, und zwar zeigt

Fi g. 1 ein allgemeines Funktions-Blockschaltbild der Grundausführung eines Rufsystems, in welchem der Gegenstand der Erfindung angewendet werden kann,
F i g. 2 ein Zeitdiagramm zur Erläuterung des

Datenformats.

Fig.3 ein Funktions-Blockschaltbild des tragbaren Empfängers von Fig. I,

Fig. 4 ein Funktions-Blockschaltbild des Zeit-Wiedergewinnungs-Kreises von Fig.3, insbesondere anwendbar im Rufsystem nach F i g. 1,

Fig.5 ein Funktions-Blockschaltbild eines Zeit-Synchronisationskreises nach der Erfindung für ein allgemeines Daten-Übertragungssystem,

Fig.6 ein Funktions-Blockschaltbild eines Synchronisationsmusterdetektors nach F i g. 5,

Fig. 7 ein Funktions-Blockschaltbild einer Abwandlungsform, welche in Verbindung mit dem Zeit-Wiedergewinnungskreis von F i g. 3 zur Vermeidung einer Phasenverschiebung um 180° anwendbar ist und r,

F i g. 8 ein Funktions-Blockschaltbild eines Vorwärts-Rückwärts-Zählers, der in Verbindung mn der Erfindung zum Zweck der Zulässigkeit einer vorbestimmten

anwendbar ist.

Grundsystem

aber bei Wunsch auch dort erfolgen.

Beim Beispiel nach F i g. 2 enthält jeder Hauptrahmen 58, wie ersichtlich, 8 Zeitabschnitte 60 von jeweils einer Sekunde, die mit Ti bis Tg bezeichnet sind. Das identische Nachrichtenwort 62 kann während jedes der 8 Zeitabschnitte eines bestimmten Hauptrahmens von einem anderen Übertrager oder von einer Gruppe von Übertragern übertragen werden. Somit kann die Anzahl an Übertragern 54 von Fig. 1 zumindest gleich der Anzahl von Zeitabschnitten sein, die im Hauptrahmen untergebracht sind, und ein bestimmter der Übertrager 54 kann ein Nachrichtenwort 62 während eines oder während mehrerer Zeitabschnitte 60 im Hauptrahmen 58 übertragen. Die Anzahl von Zeitabschnitten 60 kann selbstverständlich die Anzahl an Übertragern im System überschreiten, wenn eine Vergrößerung des Rufgebietes geplant ist.

Gemäß F i g. 2 stellt jedes Nachrichtenwort 62 eine

20

In Fig. 1 ist ein grundsätzliches Rufsystem nach der Erfindung dargestellt. Die Zentralstation 50 kann, wenn die Kapazität des Systems es fordert, einen nichtdarge- „>-, stellten Digitalrechner für allgemeine Zwecke enthalten. Die Zentralstation 50 kann über irgendein geeignetes Schaltsystem erreichbar sein, etwa über das dargestellte allgemeine Telefonnetz 52, um über die vorhandenen Telefonleitungen und Vermittlungen des jo Telefonsystems 52 Teilnehmer-Kennsignale zu empfangen. In Beantwortung des empfangenen Teilnehmer-Kennsignals erzeugt die Zentralstation 50 Rufsignale zur Übertragung auf einen oder mehrere von einer Vielzahl von Übertragern 54, die über das Rufgebiet verteilt sind.

Die von zumindest einem der Übertrager 54 ausgesendeten Rufsignale werden von tragbaren Empfängern 56 aufgenommen, die von den einzelnen Teilnehmern mitgeführt werden. Der Empfang des einem bestimmten Teilnehmer zugeordneten Adressensignals durch dessen tragbaren Empfänger 56 gibt dem Teilnehmer eine Anzeige, daß ein Anruf empfangen worden ist. Der Teilnehmer kann dann den Zweck des Anrufs durch Aufsuchen eines Telefons und Wählen 4ί einer bestimmten Nummer zum Empfang einer Nachricht oder durch direktes Anwählen der Person, welche den Ruf verursacht hat (wenn dem Teilnehmer diese Information bekannt ist), feststellen.

Datenformat

Das bei der bevorzugten Ausführungsform des Rufsystems verwendete Datenformat ist in F i g. 2 dargestellt Wie vorher anhand von F i g. 1 beschrieben worden ist, verursacht die wählende Person ein Teilnehmer-Kennsignal für die Übertragung auf die Zentralstation 50 über das Telefonsystem 52. Diese Teilnehmer-Kennsignale werden in Binärform umgesetzt und in der Zentralstation 50 in Wartereihe gespeichert, und zwar für eine nachfolgende Dekodie- ho rung und Kombination mit Synchronisationssignalen zum Zweck der Bildung eines Rufsignals, das beispielsweise ein 30-TeiInehmeradressen-Nachrichtenwort enthält zur wiederholten Übertragung in einer vorbestimmten Anzahl von Zeitabschnitten während eines Haupt-Datenrahmens. Die Wiederholung des gleichen Nachrichtepwortes ist selbstverständlich im Falle eines einzelnen Übertragungssystems nicht erforderlich, kann einer Gruppe von 12 binären Bits, beispielsweise 12 binären ZERO-Bits, die bei 64 angedeutet sind, gefolgt von Synchronisations-Aufnahmesignalen 66. und diese wiederum gefolgt von 30 verschiedenen Adressen oder Adressenwörtern Ai bis A 30, die durch identische Synchronisations-Haltesignale 68 aus jeweils 4 binären Bits voneinander getrennt sind. Das Synchronisations-Haltesignal 66 enthält vorzugsweise 4 identische 4-Bit-N'.ister, die durch ein binäres 32-Bit-Signal voneinander getrennt sind, beispielsweise durch das binäre 32-ZEROS-Signal in K1 g. 2. Die vier ideiv.ischen 4-Bit-Synchronisationsmiister SA sind entsprechend einem vorgegebenen Binärkode kodiert, beispielsweise »110!«, wie in der Zeichnung dargestellt. Somit kann das Synchronisations-Haltesignal dargestellt werden als SA, O's. SA. O's. SA. O's. SA. wobei 5.4 den gewählten 4-Bit-Kode bestimmt und O's die 32 binären ZERO-Signale.

Jedes der Adressenworte A \ bis A 30 enthält vorzugsweise eine 31-Bit-Bose-Chaudhuri-kodierte Adressenbestimmung und ein Paritätsbit. Benachbarte Adressenwörter der 30 Adressenwörter A I bis A 30 sind durch das Synchronisations-Haltesignal 68. bezeichnet mit 5Ä voneinander getrennt, das vorzugsweise ein serienkodiertes 4-Bit-Signal ist, das sich vom Synchronisationsmuster 5-4 unterscheidet. Jedes der während eines der Zeitabschnitte Ti bis 7g übertragenen Nachrichtenwörter 62 enthält 1200 binäre Bits.

Die ursprünglich 12 binären ZERO-Bits sind grundsätzlich nicht erforderlich, können aber dazu dienen, bei der Bit-Synchronisation der Empfänger mitzuhelfen, wie später im einzelnen noch beschrieben wird. Di .se 12 binären ZERO-Bits erbringen eine gewisse Zeitspanne zwischen dem Einschalten eines Übertragers und der Übertragung des Synchronisations-Haltesignals 66, wobei diese Zeitspanne nützlich sein kann. Die ursprünglichen 12 Binärbits müssen selbstverständlich nicht alle binäre ZERO-Bits sein sondern können irgendeinen vorbestimmten Kode darstellen. Eine Vereinfachung der Logik ist jedoch möglich durch Verwendung von ZERO-BiU bei dem beschriebenen Ausführungsbeispiel, und die Verwendung dieser ZERO-Bits kann dann wünschenswert sein, wenn beispielsweise die Nachrichtenverbindung zwischen der Zentralstation 50 und den Übertragern 54 von F i g. 1 eine sämtliche Richtungen umfassende Übertragung (Ausstrahlung) von elektromagnetischer Energie bei Radiofrequenzen ist

Die Synchronisations-Haltesignale von Fig.2 kön-

ncn bei der Übertragung durch die Übertrager 54 von F i g. I von den einzelnen Rufempfängern 56 dazu verwendet werden, die Bit-Fehlerrate des Rufsignals vor der Dekodieiung der nachfolgenden Adressenwör ter festzustellen, wie nachfolgend im einzelnen noch beschrieben wird. Das 4-Bit-Synchronisations-Haltesi gnal 5ßkann allein dem Rufsystem zugeordnet werden, das if einem bestimmten Rufbereich arbeitet, und kann sowohl zur Unterstützung in der Bestimmung der Bit-Fehlerrate als auch der Sicherung einer geeigneten |₀ Begrenzung jedes Adressensignals verwendet werden. Wenn Signale von einem tragbaren Empfänger, der einem bestimmten Rufgebiet zugeordnet ist, von einem Rufsystem in einem benachbarten Rufgebict empfangen werden, dann wird das dem System des benachbarten Bereiches zugeordnete Synchronisations-Haltesignal SB vom Empfanger nicht angenommen. Eine Verwechslung falscher Synchronisationen und mögliche Falschni Vergleich mit der beträchtlichen Steigerung der Kapazität des Systems sehr gering ist.

Unabhängig davon, welcher der erwähnten Kodes Verwendung findet, kann das in Fig.2 gezeigte Datenformat beibehalten bleiben. Darüber hinaus ist es aber nicht erforderlich, daß die Zentralstation zum Speichern der ankommenden Adressen und von Adressengruppen eine Bit-Kapazität von 31 Bits hat, weil die hochredundanten Bose-Chaudhuri-kodierten Adressen auf einfache Weise aus Adressensignalen erzeugt werden können, die weniger als 31 Bits aufweisen, beispielsweise aus einem 16-Bit-Adressensignal, wenn der bevorzugte Bose-Chaudhuri-31-16-3-Kode Anwendung findet.

Empfänger

Eine Ausführungsform des tragbaren Empfängers 54 von Fig. I ist eim einzelnen in Fig. 3 dargestellt. Der

mit. ι,ιιιιλ κιιλιμι,ιι c

werden somit beträchtlich vermindert.

Wie bereits vorher erwähnt, enthält jedes der Adressenwörter A I bis A 30 jeweils 32-Bil-Positionen. Die ersten 31-Bit-Positionen können den anzurufenden Teilnehmer identifizieren, und das letzte Bit kann als Paritätsbit eingesetzt werden. Alle 32 Bits können jedoch als Teilnchmeradresse Verwendung finden. Der bevorzugte Kode ist ein hochredundanter Bose-Chaudhuri-31-lb-3-Kode. bei dem beispielsweise 31 Totalbits zum Kodieren einer Ib-Bit-Nachricht mit einer 7-Bit-(2 χ 3+I)-Differenz zwischen jeder Nachricht verwendet ".erden. Die Verwendung dieses Kodes mit einem geradzahligen Paritätsbit erhöht die Bit-Differenz zwischen den Kodes auf ein Minimum von 8 Bits zwischen den einander benachbarten einzelnen Adressen, während es möglich ist, mehr als 65 500 Teilnehmer zu bedienen.

Zusätzlich zu der extrem hohen Teilnehmer-Adressen-Kapazität, welche der Bose-Chaudhuri-31-16-3-Kode ermöglicht, erhöht dieser Kode die Möglichkeit des Empfangs der richtigen Adresse beträchtlich, während gleichzeitig die Gefahr des Empfangs einer Adresse, die für einen anderen Teilnehmer bestimmt ist, selbst bei einem sehr hohen Umgebungs-Geräuschpegel wesentlich erniedrigt wird. Wenn beispielsweise beim Dekodieren einer Adresse für einen bestimmten Teilnehmer zwei Bits als Fehler toleriert werden, so ist die Wahrscheinlichkeit, daß ein Empfänger diese Adresse empfängt, größer als 99.99%. Da bei diesem Beispiel nur zwei fehlerhafte Bits toleriert werden, besteht beim Dekodieren der Adresse zumindest ein 6-Bit-Unterschied zwischen der Adresse des Teilnehmers und irgendeiner anderen übertragenen Adresse.

Wenn die extrem hohe Teilnehmerkapazität des obenerwähnten Kodes nicht nötig ist, dann kann ein Bose-Chaudhuri-31-ll-5-Kode verwendet werden. Die Verwendung dieses Kodes begrenzt die Anzahl an zulässigen Anschlüssen auf 2047, erhöht jedoch die Anzahl der Differenzen zwischen zwei kodierten Adressen auf zumindest 12 Bits, womit die Gefahr falscher Anrufe weiter vermindert wird. Wenn anderer- eo seits eine noch höhere Kapazität erforderlich sein sollte, dann kann ein Bose-Chaudhuri-31-21-2-Kode verwendet werden. Dieser Kode gewährleistet eine Teilnehmerkapazität von über 2 Millionen Teilnehmern mit einer Differenz zwischen zwei beliebigen Adressen von einem Minimum von nur 6 Bits. Diese verringerte Minimum-Bit-Differenz von 6 Bits erhöht die Gefahr von falschen Anrufen, wobei jedoch die Erhöhung im udgurfic L^Mipiatigci j-t wtm tun. r\Mii.Mii<- j\n/, mini I M-Radioempfänger 502, einen Zeit-Wiedergewinnungs-Kreis 504 und einen logischen Synchronisationsund Dekodierkreis 506 auf.

Die Antenne 500 kann eine übliche Antenne sein, die vorzugsweise im Gehäuse des Empfängers wenig Platz beanspruchen soll. Beispielsweise kann die Antenne 500 eine übliche Ferrit-Antenne sein, welche auf die gewünschte Wellenlänge abgestimmt ist.

Der FM-Radioempfänger 502 kann ebenfalls ein üblicher Empfänger sein, vorzugsweise ein sehr kleiner, frequenzmodulierter Radioempfänger für die Aufnahme von Radiofrequenz-Rufsignalen, welche von der Antenne 500 aufgenommen werden, der das Radiofrequenz-Trägersignal moduliert.

Das Radio-Rufsignal, welches von der Antenne 500 aufgenommen wird, wird auf ein übliches Kristall-Bandpaßfilter 510 gegeben, welches auf die Mittelfrequenz abgestimmt ist, mit der das Radio-Rufsignal übermittelt wird. Das Ausgangssignal des Kristallfilters 510 wird durch einen üblichen Radiofrequenzverstärker 512 verstärkt und auf eine übliche Mischstufe 514 gegeben. Auf die Mischstufe 514 wird außerdem das Ausgangssignal eines üblichen Oszillators 516 gegeben, und der Zwischenfrequenzausgang IF der Mischstufe 514 wird durch einen üblichen IF-Verstärker 518 verstärkt und auf einen üblichen FM-Üetektor bzw. Diskriminator 520 gegeben.

Das Datenausgangssignal des Detektors 520 wird dann über eine Eingangsklemme 503 auf den Zeitgabe- und Datenwiedergabegewinnungskreis 504 gegeben, und das Ausgangssignal des Zeitgabe- und Daten wiedergewinnungskreises 504 gelangt über eine gemeinsame Ausgangsklemme 505 auf den logischen Synchronisations- und Oekodierkreis 506. Eine Vielzahl von Signalen des logischen Synchronisations- und Dekodierkreises 506 wird über eine gemeinsame Klemme 507 auf den Zeitgabe- und Datenwiedergewinnungskreis 504 gegeben.

Der FM-Radioempfänger 502 arbeitet in üblicher Weise, d. h. er stellt Änderungen in der Frequenz der aufgenommenen Radiosignale innerhalb des gewünschten Frequenzbandes fest, und zwar bezüglich einer vorgegebenen Mittelfrequenz. Da bei der bevorzugten Ausführungsform der Erfindung die Rufsignale als durch Frequenzverschiebung kodierte Signale übermittelt werden, enthält das Ausgangssignal des Detektors 520 des Ffvi-Radioempfängers 502 eine Vielzahl von Impulsen, die jedesmal dann eine Änderung im Signalpegel erfahren, wenn eine Verschiebung in der

ίο

Frequenz des Eingangssignals auftritt, welches auf den Detektor 520 gegeben wird. Diese Ausgangsimpulse haben vorzugsweise die Form üblicher Spaltphasensignale und enthalten das auf die Ausgangsklemme 503 gegebene SPDA TA -Signal.

Der Zeitgabe- und Datenwiedergewinnungskreis 504 setzt die 5/O/4 7/4-Signale des Detektors 502 in ein Digitalformat ohne Rückkehr zum Wert Null (NRZ) um und erbringt true Wiedergewinnung der Zeitsignale aus diesen Signalen. Dieses NRZDATA Signal und die erzeugten Zeitsignale werden dann auf den Synchronisations- und Dekodierkreis 506 gegeben, der eine Auswertung vornimmt.

Zeitgabe-W iedcrgewinnungs-K reis

Der Zeitgabe-Wiedergewinnungs-Kreis 504 von Fig. 3 ist im einzelnen im Funktions-Blockschaltbild nach Fig. 4 dargestellt. Gemäß Fig. 4 wird das Spaltphasen-Datensignal SPDATA der AusEangsklemme 503 des Detektors 520 in F i g. 3 auf einen üblichen Pulsumsetzgenerator 522 im Zeitgabe- und Datenwiedergewinnungskreis 504 gegeben. Das Ausgangssignal des Pulsumsetzgenerators 522 wird auf die eine der beiden Eingangsklemmen des UND-Gatters 524 gegeben, und das Ausgangssignal des UND-Gatters 524 gelangt auf die Rückstell-Eingangsklemme R eines üblichen bistabilen Multivibrators (Flip-Flop-Kreises) 526.

Die Ausgangsklemme ^des Flip-Flop-Kreises 526 ist mit der Anregungs-Steuereingangsklemme D des Flip-Flop-Kreises 526 und mit den Eingangsklemmen für einen Analogdateneingang erster und zweiter analoger Schalter 528 und 530 verbunden. Das Ausgangssignal der analogen Schalter 528 und 530 wird über Widerstände 532 und 534 auf die Steuereingangsklemme eines üblichen spannungsgesteuerten Oszillators 536 (VCO) gegeben. Die Steuereingangsklemme des Oszillators 536 ist über den Kondensator 538 gegen Erde abgeblockt.

Das Ausgangssignal des Oszillators 536 gelangt auf einen Zähler 540 mit dem Teiler 8 : 1 auf einen Zähler 542 mit dem Teiler 7:1, über einen Inverter 543 auf eine der vier Eingangsklemmen der UND-Gatter 544 bis 550 und schließlich über einen Inverter 551 auf eine von drei Eingangsklemmen des UN D-Gatters 560.

Das Ausgangssignal des Zählers 542 wird auf die Takt-Eingangsklemme C eines üblichen bistabilen Multivibrators (Flip-Flop-Kreises) 552 gegeben, und der Ausgang Q des Flip-Flop-Kreises 552 ist mit der Erreger-Steuereingangsklemme D dieses Kreises 552 verbunden. Das Ausgangssignal der Ausgangsklemme φ des Flip-Flop-Kreises 552 wird auf die eine Eingangsklemme aller UND-Gatter 544 bis 550 gegeben, und das Ausgangssignal der Ausgangsklemme Q des Flip-Flop-Kreises 552 gelangt auf die eine Eingangsklemme des ODER-Gatters 554. Das Ausgangssignal des ODER-Gatters 554 wird auf die andere Eingangsklemme des UND-Gatters 524 gegeben.

Das D1-Ausgangssignal der ersten Stufe des Zählers 542 wird auf die eine Eingangsklemme des UND-Gatters 548 gegeben und gelangt über einen Inverter 547 auf eine Eingangsklemme des UND-Gatters 546. Das D2-Signal der zweiten Stufe des Zählers 542 wird auf die eine Eingangsklemme des UND-Gatters 550 sowie über einen Inverter 556 auf die eine Eingangsklemme des UND-Gatters 548 und auf eine Eingangsklernrne des zwei Eingangsklemmen aufweisenden UND-Gatters 558 gegeben.

Das D3-Ausgangssignal des Zählers 542 wird auf die andere Eingangiklemme des UND-Gatters 558, auf die eine Eingangsklemme des UND-Gatters 544, auf die eine Eingangsklemme des drei Eingangsklemmen aufweisenden UND-Gatters 360 und über einen Inverter 562 auf die eine Eingangsklemme des UND-Gatters 550 gegeben. Das D4-Ausgangssignal des Zählers 542 wird über einen Inverter 564 auf die eine Eingangsklemme jedes der UND-Gatter 544, 546 und

ίο 560 gegeben.

Die Zeitgabe-Ausgangssignale CL. 1 bis CL 4 der UND-Gatter 544 bis 550 werden zusammen mit dem SPDATA-Signal des Detektors 520 und dem Ausgangssignal BUZZ des Zählers 540 auf die Sammclausgangsklemme 505 gegeben. Zusätzlich wird das Zeitsignal CL 2 des UND-Gatters 546 auf die eine Eingangsklcmme des zwei Eingangsklemmen aufweisenden UND-Gatters 566 gegeben.

Gemäß F i g. 4 wird Has Nl Il .1 .-Signal rlr«; Synrhrnnisations- und Dekodierkreises 506 über die Sammclklcmme 507 auf die eine Eingangskiemine eines drei Eingangsklemmen aufweisenden UND-Gatters 568 auf die andere Eingangsklemme des ODER-Gatters 554, auf die eine Eingangsklemme des zwei Eingangsklemmen aufweisenden UND-Gatters 570 auf die eine Eingangsklemme des zwei Eingangsklemmen aufweisenden UND-Gatters 561 und schließlich über einen Inverter 572 auf die andere Eingangsklemme des UND-Gatters 566 gegeben.

Das Ausgangssignal des UND-Gatters 560 wird über einen Inverter 563 auf die andere Eingangsklemme des UND-Gatters 561 und das Ausgangssignal des UND-Gatters 561 wird auf die eine Eingangsklemme des zwei Eingangsklemmen aufweisenden ODER-Gatters 574 gegeben. Das Ausgangssignal des UND-Gatters 566 wird auf die andere Eingangsklemme des ODER-Gatters 574 und das Ausgangssignal des ODER-Gatters 574 auf die Zeit-Eingangsklemme C des Flip-Flop-Kreises 526 gegeben.

*o Ein /?CV-Signal wird von dem Synchronisations- und Dekodierkreis 506 (F i g. 3) über die Sammel-Eingangsklemme 507 des Zeit-Wiedergewinnungs-Kreises 504 auf die andere Eingangsklemme des UND-Gatters 570 und auf die Gatter-Eingangsklemme des Analogschal-

*5 ters 530 gegeben. Das Ausgangssignal des UND-Gatters 570 wird auf die Gatter-Eingangsklemme des Analogschalters 528 gegeben.

Ein P\ C-Signal wird von dem logischen Synchronisations- und Dekodierkreis 506 (Fig. 3) über die Sammeleingangsklemme 507 auf die Eingangsklemme des UND-Gatters 568 gegeben. Das Ausgangssignal des UND-Gatters 568 wird auf die andere Eingangsklemme des UND-Gatters 568 gegeben. Das Ausgangssignal des UND-Gatters 568 wird auf die Rückstell-Eingangsklemme Λ des Flip-Flop-Kreises 552 gegeben.

Während des Betriebs wird das vom Detektor 520 des Radioempfängers 502 (F i g. 3) empfangene Spaltphasen-Datensignal SPDATA auf den Übergangsimpulsgenerator 522 (F i g. 4) gegeben, um jedesmal dann einen Ausgangsimpuls zu erzeugen, wenn das Signal SPDATA seinen Signalpegel ändert

Die Impulse des Übergangsimpulsgenerators 522 haben somit eine Wiederholungsfrequenz etwa der doppelten Bitfolge des aufgeprägten Datensignals; da die Bitfolge des Spaltphasen-Datensignals bei etwa 1200 Bits pro Sekunde liegt, beträgt die Wiederhoiungsfrequenz des vom Übergangsimpulsgenerators 522 erzeugten Signals etwa 2400 Bits pro Sekunde. Es ist jedoch

festzustellen, daß die Frequenz des Signals des Übergangsimpulserzeugers 522 zwar etwa 2400 Impulse pro Sekunde beträgt, daß jedoch einige Impulse verloren gehen, weil das SPDA TA -Signal in Form eines Datensignals ohne Rückkehr zum Wert 0 vorliegt.

Das Ausgangssignal des spannungsgesteuerten Oszillators 536 muß bezuglich seiner Phase mit dem ankommenden Spaltphasen-Datensignal synchronisiert werden, um sicherzustellen, daß die Zeitsignalc CL\ — CL4 bezüglich ihrer Phase und ihrer Bit-Frequenz mit dem ankommenden SPDA TA -Signal synchronisiert sind. Um eine geeignete Synchronisierung des spannungsgesteuerten Oszillators 536 zu erreichen, wird ein Phasengegenkopplungskreis verwendet, welcher zur Steuerung des VCO-Kreises 536 ein auf die Phasendifferenz /.wischen dem ankommenden SPf)A-T/A-Signal und den Taktsignalen bezogenes Signal erzeug!, wie später noch im einzelnen erläutert werden wird.

Das Ausgangssignal des Übergangsimpulsgenerators 522 wird dirnh das UND-Gatter 524 ausgetastet und auf den Rückstelleingang des Flip-Flop-Kreises 526 gegeben, um diesen Kreis jedesmal dann zurückzustellen, wenn das SPDA TA -Signal seinen Signalpegel ändert. Da es wünschenswert ist, den spannungsgestcucnen Oszillator 536 während der 12 Blindbits am Beginn jedes Nachrichtenwortes schnell in Phasenübereinstimmung mit dem ankommenden Datensigna! zu bringen, werden alle Anfangsimpulse durch das UND-Gatter 524 infolge des hohen Signalpegels des Signals NULL ausgetastet, welches Signal von der Wort-Synchronisationseinheit des logischen Synchronisations- und Dekodierkreises 506 abgegeben wird, wie nachfolgend noch im einzelnen anhand von F i g. 5 beschrieben werden wird. Während dieser 12 Anfangsbits, also bis das NULL-Signal des logischen Synchronisations- und Dekodierkreises 506 einen niedrigen Signalpegel annimmt, sind beide Analogschalter 528 und 530 geöffnet.

Gemäß F i g. 4 wird der Phasendetektor-FMp-Flop-Kreis 526 während dieser anfänglichen schnellen Synchronisationsspanne durch das Ausgangssignal des spannungsgesteuerten Oszillators 536 ausgetastet und durch die Anfangsimpulse des Impulsgenerators 522 zurückgestellt._Das Ausgangssignal der falschen Ausgangsklemme (?des Flip-Flop-Kreises 526 wird über die offenen Analogschalter 528 und 530 auf einen Integrator gegeben, der Widerstände 532 und 534 und einen Kondensator 538 enthält. Die über dem Kondensator 538 erzeugte Spannung steuert das Ausgangssignal des VCO-Kreises 536, wobei dieses Ausgangssignal in Phasenübereinstimmung mit dem SPDATA-Signal bei einer Frequenz von etwa 16,8 kHz gebracht wird.

Da die dem Phasendetektor-Flip-Flop-Kreis. 526 zugeführte Phasenin'ormation eine Frequenz von 2,4 kHz während der Zeitspanne aufweist, wenn das NULL-Signal einen hohen Signalpegel hat und weil die kleine /?C-Zeitkonstante des Integrators eine vergrößerte Bandbreite des Phasengegenkopplungskreises gewährleistet, wird der spannungsgesteuerte Oszillator schnell auf das ankommende SPDATA-Signal synchronisiert Dabei besteht jedoch immer noch die Möglichkeit einer Phase-Unbestimmtheit von + oder —180°, die beseitigt werden muß, weil das Ausgangssignal des Übergangsimpulsgenerators 522 nicht zwischen positiven und negativen Übergängen unterscheiden kann.

Um die richtige Phase des Takisignais festzulegen, wird das Ausgangssignal des VCO-Kreises 536 auf den Zähler 542 mit Teiler 7 gegeben und dessen 2,4-kHz-Ausgangssignal wird dazu verwendet, den Phasenwähl-Flip-Flop-Kreis 552 auszutasten. Wenn der Flip-Flop-Kreis 552 mit der 2,4-kHz-Frequenz ausgetastet wird, dann steuert das Ausgangssignal der tatsächlichen Ausgangsklemme Q den Durchgang der Anfangsimpulse durch das UND-Gatter 524 und kann mit dem ankommenden Spaltphasen-Datensignal entweder in Phase oder außer Phase sein. Solange das Synchronisations-Aufnahmemuster SA des ankommenden Nachrichtenwortes des SPDA TA -Signals erfolgreich erkannt wird, ändert sich die Phase des Ausgangssignals des Phasenwähl-Flip-Flop-Kreises 552 nicht. Wenn jedoch das Komplement (beispielsweise 0010 des erläuterten Musters 1101 von F i g. 2) festgestellt wird, dann nimmt das /MC-Signal (Komplemeni-Synchronisations-Muster) einen hohen Signalpegel an und der Flip-Fico-Kreis 552 wird_zur richtigen Zeit zurückgestellt, und zwar durch die D 2- und D3-Signaledes Zählers 542 mit Teiler 7. Die Phase des Aiisgangssignals dps Flip-Flnp-Kreises 572 wird somit umgedreht.

Nach Feststellung des Synchronisations-Aufnahmcmustcrs SA bzw. dessen Komplements durch den logischen Synchronisations- und Entschlüsselungskreis 506 nimmt, wie später anhand der Fi g. 19 im einzelnen erläu'ert werden wird, das NULL-Signal einen niedrigen Signalpcgel an. wodurch die UND-Gatter 561. 568 und 570 geschlossen werden und das UND-Gatter 566 geöffnet wird. Daraufhin tastet das CZ.2-Signal den Flip-Flop-Kreis 526 aus. Der Flip-Flop-Kreis 526 wird damit durch jeden anderen Ubergangsimpuls zurückgestellt, welcher durch den Flip-Flop-Kreis 552 gewählt wird. Zusätzlich wird der Analogschalter 528 geschlossen und die /?C-Zeitkonstante des Integratorkreises wird beträchtlich erhöht, wodurch die Bandbreite der Phasensperrschleife verkleinert wird.

Der Zähler 542 mit Teiler 7 erzeugt an den tatsächlichen Ausgangsklängen seiner Stufen 1 bis 4 vier Ausgangssignale Ol bis DA. Diese Signale werden durch die UND-Gatter 544 bis 550 dekodiert, um die vier Zeitsignale CL 1 bis CL 4 zu erzeugen. Die Zeitsignale CL 1 bis CL4 werden mit einer Wiedfrholungsfrequenz von 1200 kHz erzeug; und sind gegeneinander geringfügig phasenverschoben, so daß vier Zeitsignale entstehen, welche bezüglich ihrer ,Viederholungsfrequenz mit der Bit-Frequenz des ankommenden Datenstroms synchronisiert und gegeneinander geringfügig verzögert sind. Beispielsweise ist das Zeitsignal CL 1 zum ankommenden Datenstrom phasenverschoben, so daß ein CL 1-lmpuls im ersten Viertel jeder Bitposition des ankommenden SPDA TA -Signals auftritt. Die Signale CL 2 bis CL 4 können alle um einen vorbestimmten Betrag verzögert sein, etwa 50 bis 100 ms, und zwar relativ zum Signal CLl und relativ zueinander, beispielsweise in der Reihenfolge, in der sie bezeichnet sind.

Der Empfänger wird nur während eines einzigen der Zeitabschnitte eingeschaltet, welche den Hauptrahmen darstellen. Beispielsweise kann der Empfänger etwa eine Sekunde lang mit Strom versorgt und 7 Sekunden lang abgeschaltet werden, bezogen auf eine Zeitdauer des Hauptdatenrahmens von 8 Sekunden. Während der Abschaltzeit des Empfängers nimmt das /?CV-Signal einen niedrigen Signalpegel an und die beiden Analogengatter 528 und 530 sind geschlossen. Der Kondensator 538 jedoch speichert die an ihm liegende Spannung während der Betriebszeit des Empfängers und dann, wenn der Empfänger wieder eingeschaltet wird, befindet sich das VCO-Signal 536 in ungefähre

Phasenübereinstimmung mit dem ankommenden SPDATA-Signal, was die Synchronisation des Zeit-Wiedergewinnungskreises erleichtert. Da die Frequenz des VCO-Signals 536 während der Zeit, während welcher der Empfänger abgeschaltet ist, nahezu konstant bleibt, ist es möglich, die Abschaltzeit des Empfängers mit großer Genauigkeit zeitlich festzulegen, womit es möglich ist, daß der Empfänger zu Beginn des gewünschten Zeitabschnitts des nächsten Hauptdatenrahmens eingeschaltet wird und dann das Datensignal sofort aufnimmt.

Synch ron isationskreis

Ein verallgemeinerter Kreis zur örtlichen Erzeugung einer synchronisierten Taktimpulsfolge in Abhängigkeit eines empfangenen Datensignals ist in Fig.5 dargestellt.

Gemäß Fig.5, in welcher gleiche Teile mit den gleichen Bezugszeichen versehen sind, wird das empfangene Datensignal SPDATA auf die Eingangskiernrrsc 503 des Zcit-Wiedcrgewinnungs-Kreises 504 gegeben, der vorher anhand von F i g. 4 beschrieben worden ist. Das Signal SPDATA und das Signal CL 1 der Sammel-Ausgangsklemme 505 des Zeit-Wiedergewinnungs-Kreises 504 werden auf einen Synchronisations-Muster-Detektor 600 und die Ausgangssignale CL 1 bis CL 4 des Zeit-Wiedergewinnungs-Kreises 504 auf die Ausgangsklemme 505 gegeben, und zwar zum Zweck einer Auswertung des empfangenen Datensignals. Das Signal CL 1 der Ausgangsklemme 505 des Zeit-Wiedergewinnungskreises 504 wird auf den Zeiteingang C eines üblichen Zählers 508 mit Teiler N und das Ausgangssignal des Zählers 580 auf die Eingangsklemme eines drei Eingangsklemmen aufweisenden UN D-Gatters 582 gegeben.

Das Synchronisations-Aufnahmesignal SA der Ausgangsklemme 600/4 des Synchronisations-Muster-Detektors 600 wird auf die Rückstell-Eingangsklemme R des Zählers 580, auf eine zweite Eingangsklemme des UND-Gatters 582 und auf die Rückstell-Eingangsklemme R eines üblichen monostabilen Multivibrator- oder Flip-Flop-Kreises 584 gegeben, wobei dieser Kreis nachfolgend als Betriebsweise-Flip-Flop-Kreis bezeichnet wird. Das vom Synchronisations-Muster-Detektor 600 abgegebene Signal PiCbzw. dessen Komplement wird über die Ausgangsklemme 600C auf die Sammel-Eingangklemme 507 des Zeit-Wiedergewinnungs-Kreises 504 und das digitale Datensignal DDATA des Synchronisations-Muster-Detektors 600 auf eine Ausgangsklemme 600S gegeben.

Das Signal RCV, welches anzeigt, ob der Empfänger angeschaltet ist oder nicht, wird über die Eingangsklemme 586 auf die Sammel-Eingangsklemme 507 des Zeit-Wiedergewinnungs-Kreises 504, dann über einen Inverter 588 auf die eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden ODER-Gatters 590 und schließlich auf die Eingangsklemme 606/4 des Synchronisations-Muster-Detektors 600 gegeben.

Das Ausgangssignal des UND-Gatters 582 wird auf die andere Eingangsklemme des ODER-Gatters 590 und das Ausgängssignal des ODER-Gatters 590 auf die Anregungs-Eingangsklemme 5 des Betriebsweise-Flip-Flop-Kreises 584 gegeben. Das Ausgangssignal NULL der tatsächlichen Ausgangsklemme Q des Betriebsweise-Flip-Flop-Kreises 584 wird auf die Eingangsklemme 604/4 des Synchronisations-Muster-Detektors 600, auf die Sammel-Eingangsklemme 507 des Zeit-Wiedergewinnungs-Kreises 504 und auf die dritte Eingangsklemme des UN D-Gatters 582 gegeben.

Während des Betriebs wird das empfangene Signa SPDATA auf den Zeit-Wiedergewinnungs-Kreis 50< gegeben und wird dort in der Weise verwendet, wit vorab in Verbindung mit F i g. 4 beschrieben worden ist um so die erzeugten Zeitsignale CL 1 bis CL 4 bezüglicl der Phase und der Wiederholungsfolge mit den empfangenen Datensignal zu synchronisieren. De Flip-Flop-Kreis 584 wird bereits vor der Anschaltunj

ίο des Dateriempfängers durch das einen hohen Pege aufweisende Signal RCV angeregt. Das Signal NULl der tatsächlichen Ausgangsklemme des Flip-Flop-Krei ses 584 besitzt somit von Anfang an einen hoher Signalpegel.

Wenn der Empfänger angeschaltet wird, dann nimm das an der Anregungs-Eingangsklemme Sdes Flip-Flop Kreises 584 liegende Signal RCV einen niedriger Signalpegel an, womit der Betriebsweise-Flip-Flop Kreis 584 rückgestellt wird. Bis der Flip-Flop-Kreis 58< zurückgestellt ist, hält jedoch das auf den Zeit-Wieder gewinnungs-Kreis 504 geiegie Signa! NULL der analogen Schalter 528 im Zeit-Wiedergewinnungs Kreis geöffnet, wie bereits vorher unter Bezugnahme auf Fig.4 beschrieben worden ist, womit der Zeit Wiedergewinnungs-Kreis auf Empfang geschaltet ist Weil beim Empfangsbetrieb das vergleichsweise kurze RC-C\\ed eine hohe Antwortgeschwindigkeit de; Zeit-Widergewinnungs-Kreises gewährleistet, womi für eine extrem schnelle Synchronisation des VCO Kreises 536 auf der Grundlage des gewünschter Vielfachen der Bit-Menge des ankommenden Datensi gnals gesorgt ist. Infolge der hohen Antwortgeschwin digkeit des Zeit-Wiedergewinnungs-Kreises 504 in Empfangsbetrieb wird das Taktsignal mit dem ankom menden Signal SPDATA innerhalb von zwei oder dre Folgen des empfangenen Signals synchronisiert, d. h nach Empfang von zwei oder drei Bits. Der Zeit Wiedergewinnungs-Kreis kann jedoch während de« Empfangsbetriebs sehr unstabil und damit fehleremp fänglich sein, etwa bezüglich eines Verlustes von Bit. und Rauschimpulsen im ankommenden Datensignal.

Um die erforderliche Stabilität nach Erreichung de Synchronisation zu gewährleisten, wird ein vorgegebe nes Synchronisationssignal, beispielsweise das 4-Bit-Si gnal SA von F i g. 2, im ankommenden SPDATA-Signa durch den Synchronisations-Muster-Detektor 600 fest gestellt. Wenn das erste Auftreten des Signals SA festgestellt worden ist, werden der Betriebsweise-Flip Flop-Kreis 584 und der Zähler 580 mit Teiler Λ zurückgestellt und das Signal NULL nimmt einer niedrigen Signalpegel an, wodurch der Zeit-Wiederge winnungs-Kreis 504 in den weniger empfindlicher Erhaltungsbetrieb umgestellt wird, d. h. in einen Betrieb mit niedriger Antwortgeschwindigkeit. Beim Erhal lungsbetrieb ist der Zeit-Wiedergewinnungs-Kreis 50Λ wesentlich stabiler als im Empfangsbetrieb, weil e wesentlich langsamer auf Fehler im ankommenden Datenstrom reagiert. Die ursprüngliche Synchronisa tion des Zeitsignals auf das ankommende Datensigna wird somit solange aufrechterhalten, solange Daten empfangen werden, welche eine tolerierbare Fehler menge besitzen.

Der Zähler 580 mit Teiler /V kann jedoch dann, wenn er die Zählung N erreicht, das System zurück in die Empfangs-Betriebsweise schalten. Wenn beispielsweise nacheinanderfolgendc Synchronisationssignale SA — wie in dem bevorzugten Datenformat von F i g. 2 — jeweils durch 32 Bits getrennt sind, dann wird der Zähler

580 mit Teiler N den Füp-Flop-Kreis 584 anregen, wenn das Synchronisationsmustersignal SA nicht 36 Zählungen nach dem Zeitpunkt feststellt, zu welchem der Zähler 580 durch die ursprüngliche Feststellung des Synchronisationsmustersignals SA angeregt worden ist Wenn somit dieses Signal SA, nachdem der Zeit-Wiedergewinnungs-Kreis 504 in den Erhaltungszustand gebracht worden ist, im Datensignal nicht festgestellt worden ist, dann wird der Flip-Flop-Kreis 584 angeregt und der Zeit-Wiedergewinnungs-Kreis kehrt in seinen Empfangsbetrieb zurück. Der Betriebsweise-Flip-Flop-Kreis 584 wird selbstverständlich auch dann angeregt, wenn der Empfänger abgeschaltet wird. Das Signal RCV verhindert jedoch die Rückkehr des Zeit-Wiedergewinnungs-Kreises 504 in den Empfangsbetrieb, wenn der Empfänger abgeschaltet ist, wie dies vorab in Verbindung mit Fig.4 beschrieben worden ist. Wenn der Empfänger also dann wieder eingeschaltet wird, dann wird sich der Zeit-Wiedergewinnungs-Kreis zumindest sehr nahe dem Synchronisationszustand bezüglich der Wjederholungsfrequenz des ankommenden Datensignals befinden.

Da stets die Möglichkeit besteht, daß das Taktsignal durch den Zeit-Wiedergewinnungs-Kreis 504 gegenüber dem ankommenden Datensignal um 180° phasen- verschoben ist, wird vom Synchronisations-Muster-Detektor 600 auch das Komplement des Synchronisationssignals SA festgestellt und auf der Grundlage der Feststellung dieses Komplement-Signals das Signal PlC erzeugt. Das Signal PlC wird auf den Zeit-Wiedergewinnungskreis 504 gegeben, und dreht, wie vorher in Verbindung mit Fig.4 beschrieben worden ist, die Phase des Taktsignals um, womit eine Phasenverschiebung um 180° vermieden wird.

Synchronisalionsmuster-Detektor

35

Der Synchronisationsmuster-Detektor 600 von Fig.5 ist im einzelnen in dem Funktions-Blockschaltbild von Fig.6 dargestellt. Gemäß Fig.6 wird das Spaltphasen-Datensignal SPDATA der Sammel-Ausgangsklemme 505 des Zeit-Wiedergewinnungs-Kreises 504 der Fig.4 über einen oder mehrere Formungsverstärker 622 auf den Daten-Eingang eines 4-Bit-Schieberegisters 624 gegeben. Das CL 1 -Zeitsignal der Sammel-Eingangsklemme 505 des Zeit-Wiedergewinnungskrei- ses 504 von F i g. 4 wird auf den Zeiteingang C des Schieberegisters 624 gegeben. Das /?CV-Signal des Inverters 588 von Fig.5 wird auf die Rückstell-Eingangsklemme des Schieberegisters 624 gegeben.

Wenn das 4-Bit-Synchronisations-Aufnahme-Muster SA durch 1101 darstellbar ist, dann werden die Ausgangssignale Qi, Q2 und <?4 der tatsächlichen Ausgangsklemme der ersten, zweiten und vierten Stufe des Schieberegisters 624 auf drei Eingangsklemmen eines vier Eingangsklemmen aufweisenden UND-Gatters 626 gegeben und das Ausgangssignal Q~3 der falschen Ausgangsklemme der dritten Stufe des Schieberegisters 624 auf die vierte Eingangsklemme des UND-Gatters 626. Das Signal Pi (Muster erkannt) des UND-Kreises 626 wird auf eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden ODER-Gatters 628 und das Ausgangssignal SA (Synchronisations-Aufnahme-Muster erkannt) des ODER-Gatters 628 auf die Ausgangsklemme 600/4 des Synchronisations-Muster-Detektors 600 und weiter auf den Betriebsweise-Flip- Flop-Kreis 584 und den Zähler 580 mit Teiler N sowie den Inverter 581 gegeben.

Die Signale ^T, Q~l und Q~Ä der falschen

Ausgangsklemme der ersten, zweiten und vierten Stufe des Schieberegisters 624 werden auf die drei Eingangsklemmen eines vier Eingangsklemmen aufweisenden UND-Gatters 630 und das Signal Qi der tatsächlichen Ausgangsklemme der dritten Stufe des Schieberegisters 624 auf die vierte Eingangsklemme des UND-Gatters 630 gegeben. Das Ausgangssignal PXC (Synchronisations-Muster-Komplement erkannt) des UND-Gatters 630 wird auf die Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 632 und auf die Ausgangsklemme 600C des Synchronisations-Muster-Detektors 600 gegeben. Das NULL-Signal der tatsächlichen Ausgangsklemme des Betriebsweise-Flip-Flop-Kreises 584 wird auf die andere Eingangsklemme des UND-Gatters 532 und das Ausgangssignal des UND-Gatters 632 auf die andere Eingangsklemme des ODER-Gatters 628 gegeben.

Während des Betriebs stellt gemäß Fig.6 das /?CV-Signal das Schieberegister 624 dann zurück, wenn der Empfänger zuerst abgeschaltet ist Das Signal SPDATA wird durch den Formungsverstärker 622 geformt und in das Schieberegister 624 durch das Zeitsignal CL 1 eingetastet

Wenn das 4-Bit-Synchronisationsmjster SA durch den UND-Kreis 626 empfangen wird, dann nimmt das 5/4-Signal einen hohen Signalpegel an, und zwar für die Dauer zwischen einem CLl-Zeitimpuls und dem nächsten CL 1-Zeitimpuls. Wenn die Zählung im Vorwärts-Rückwärts-Zähler 604 von F i g. 5 Null ist und das Komplement des 4-Bit-Synchronisationsmusters SA durch das UND-Gatter 630 festgestellt wird, dann nehmen das Ausgangssignal SA und das Signal PlC einen hohen Signalpegel an, womit die Phase des Zeitsignals CL1 umgekehrt wird, wie vorab beschrieben worden ist. Wenn entweder das Synchronisations-Empfangsmuster oder dessen Komplement durch die UND-Gatter 626 und 630 festgestellt wird, dann erhöht das einen hohen Signalpegel aufweisende Ausgangssignal SA den Betriebsweise-Flip-Flop-Kreis 584 von Fig.5, mit der Folge, daß das Signal NULL einen niedrigen Signalpegel annimmt. Daraufhin wird das UND-Gatter 632 geschlossen und durch die erfolgreiche Erkennung des Synchronisations-Empfangsmusters SA durch das UND-Gatter 626 ein einen hohen Signalpegel aufweisendes S,4-Ausgangssignal gebildet, womit sichergestellt wird, daß der Betriebsweise-FIip-Flop-Kreis 584 von F i g. 5 im Anregungszustand bleibt.

Außerdem wird das Ausgangssignal Q1 der tatsächlichen Ausgangsklemme der ersten Stufe des Schieberegisters 624 an der Ausgangsklemme 6(K>5 abgegeben, und zwar als Ausgangssignal DDATA. Dieses DDATA-Signa! kann zur Datenauswertung herangezogen werden, beispielsweise zur Adressenauswertung im Empfänger, und zwar in Verbindung mit den erzeugten Tastsignalen.

Wie in Verbindung mit Fig.4 und 5 beschrieben worden ist, kann die 180°-Phasenunbestimmtheit durch den Zeit-Wiedergewinnungs-Kreis 504 festgestellt und korrigiert werden, und zwar durch Ändern der Phase des Zeitsignals um 180°; diese Phasenunbestimmtheit kann aber auch dadurch korrigiert werden, daß die Phase des Datensignals und nicht die des Zeitsignals geändert wird. Wenn beispielsweise gemäß F i g. 7 der Synchronisations-Muster-Detektor 600 in Fig.5 und 6 das tatsächliche Synchronisations-Muster feststellt, dann nimmt das Signal Pl einen höheren Signalpegel an. Wenn andererseits das Komplement des Synchronisations-Empfangssignal durch den Synchronisations-

Muster-Detektor 600 festgestellt wird, dann nimmt das Signal P1 Ceinen höheren Signalpegel an.

Gemäß Fig.7 wird das Signal PiC auf die Anregungs-Eingangsklemme eines binären Multivibrators oder Flip-Flop-Kxeises 700 und das Signal Z⁵1 auf die Rückstell-Eingangsklemme dieses Flip-Flop-Kreises 700 gegeben. Das Signal der tatsächlichen Ausgangsklemme Q des Flipi-FIop-Kxeises 700 wird auf die eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 702 und das Ausgangssignal der falschen Ausgangsklemme ^des Flip-Flop-Kreises 700 auf die eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatter 704 gegeben. Das Datensignal DDATA wird auf die andere Eingangsklemme der UND-Gatter 702 und 704 und das Ausgangssigna] des UND-Gatters 702 über einen Inverter 706 auf die eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden ODER-Gatters 708 gegeben. Das Ausgangssignal des UND-Gatters 704 wird auf die aadere Eingangsklemme des ODER-Gatters 70s und das Ausgangssignal des UND-Gatters 708, also das DDA TA -Signal, zur nachfolgenden Auswertung auf die Ausgangsklemme 710 gegeben.

Wenn während des Betriebs das Synchronisations-Signal, beispielsweise das Signal SA, festgestellt wird, dann nimmt das Signal Pi einen hohen Signalpegel an, und der Flip-Flop-Kreis 700 wird zurückgestellt Somit wird das UND-Gatter 704 geöffnet und das UND-Gatter 702 geschlossen. Das DDATA-Signal wird somit über das geöffnete UND-Gatter 704 und das ODER-Gatter 708 ohm; Umkehrung mit der Ausgangsklemme 710 verbunden.

Wenn jedoch das Komplement des Synchronisations-Signals festgestellt wird, dann nirriit das Signal PiC einen hohen Signalpegel an und regt den Flip-Flop-Kreis 700 an, womit das UND-Gatter 702 geöffnet und das UND-Gatter 704 geschlossen wird. Das Signal DDATA wird somit mit der Ausgangsklemme 710 über das geöffnete UND-Gatter 702, den Inverter 706 und das ODER-Gatter 708 verbunden, wobei an der Ausgangsklemme 710 das Signal DDA TA im umgekehrten Zustand anlangt. Während bei diesem Schaltzustand das DDATA-Signal umgedreht wird, erfolgt ebenfalls eine Umdrehung des Taktsignals, und zwar bezüglich des empfangenen DDA TA -Signals. Wenn somit das umgekehrte DDATA-S\gna\ durch das Zeitsignal ausgewertet wird, dann ergibt sich eine richtige Auswertung.

Um in einem bestimmten, bei der Erfindung verwendeten Datenempfänger eine Anpassung an die gewünschte Fehlertoleranz zu erreichen, kann es wünschenswert sein, den Zeit-Wiedergewinnungs-Kreis so auszubilden, daß er auf Fehler im ankommenden Datensignal nicht anspricht, wenn diese unterhalb einer vorgegebenen Menge liegen. Beispielsweise kann für diesen Zweck ein Vorwärts-Rückwärts-Zähler verwendet werden. Da der Zeit-Wiedergewinnungs-Kreis, wie er vorab anhand der Fig.4 und 5 beschrieben worden ist, im Erhaltungsbetrieb so stabil ist, daß er derartigen Fehlern im Datenstrom angepaßt ist, kann die Verwendung eines Vorwärts-Rückwärts-Zählers, der den Zeit-Wiedergewinnungs-Kreis im Erhaltungsbetrieb so lange hält, bis eine vorgegebene Zahl von Fehlern im Datenstrom festgestellt worden ist oder bis die Menge an festgestellten Daten einen vorgegebenen Wert überschreitet, vorgesehen werden.

Wenn beispielsweise der Datenrahmen von F i g. 2 verwendet wird, dann kann das Synchronisationssignal SA, wie vorbeschrieben, festgestellt und auf eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden ODER-Gatters 712 gegeben werden. Der 32-0-Teil des Datensignals oder irgend ein anderer geeigneter Teil desselben wird auf die andere Eingangsklemme des ODER-Gatters 712 und das Ausgangssignal des ODER-Gatters 712 auf die Auf-Eingangsklemme eines üblichen Vorwärts-Rückw^rts-Zäh-Iers 714 gegeben.

Das Komplement des festgestellten Synchronisations-Empfangssignales SA und das Komplement des festgestellten 32-0-Signals werden auf die zwei Eingangsklemmen eines zwei Eingangsklemmen aufweisenden ODER-Gatters 716 gegeben, dessen Ausgangssignal auf die Ab-Eingangsklemme des Auf/Ab-Zählers 714 gegeben wird. Das NULL-Signal des Vorwärts-Rückwärts-Zählers 714 wird auf eine Ausgangsklemme 718 und das NULL-Signal des Zählers 714 auf die Ausgangsklemme 720 gegeben.

Wenn im Betrieb das Signal SA einen hohen Signaipegei annimmt, anzeigend, daß das Synchronisations-Empfangssignal SA festgestellt worden ist, dann wird der Vorwärts-Rückwärts-Zähler um die Zählung eines erhöht. Wenn außerdem bei Verwendung des in Fig.2 beschriebenen Datenrahmens die 32 NULL-Signale zwischen nacheinander folgenden £4-Synchronisationssignalen gezahlt werden und jedesmal 32-NULL-Signale nacheinander gezählt worden sind, dann nimmt das 32-NULL-SignaI einen hohen Signalpegel an, womit der Zähler ebenf?J!s erhöht wird. Auf diese Weise kann der Zähler auf eine vorgegebene Zählung erhöht werden, beispielsweise die Zählung 3, zu welchem Zeitpunkt dann der Zähler gegenüber einer weiteren Erhöhung gesperrt wird.

Wenn der Vorwärts-Rückwärts-Zähler die Zählung 3 erreicht hat, dann müssen drei nacheinanderfolgcnde Fehler im S/4-Signal und in den Null-Teilen des Datensignals festgestellt werden, um den Zähler wieder abzusenken, und zwar durch Aufprug^n der Signale SÄ und der 32-Null-SignaIe auf die Ab-Eingangsklemme des Zählers, wodurch er auf den Wert Null absinkt. Die NULL- und NULL-Ausgangssignale des Zählers können somit anstelle der Signale des Betriebsweise-Flip-Flop-Kreises 584 der Fig.5 dazu verwendet werden, zwischen dem Empfangs- und der Erhaltungsbetrieb des Zeil-Wiedergewinnungs-Kreises zu wählen.

Wie beschrieben kann die örtlich erzeugte Taktimpulsfolgesignal schnell mit dem ankommenden Datensignal sowohl mit Hinblick auf die Frequenz als auch mit Hinblick auf die Phase synchronisiert und daraufhin mit hoher Stabilität im Synchronisationszustand gehalten wurden. Während der ursprünglichen Synchronisation besitzt die Vorrichtung eine Synchronisations-Antwortgeschwindigkeil, welche die Durchführung der .Synchronisa tion bei einem 3-Decibel-IF-Signal/Rauschen-Verhältnis schon bei Aufnahme von 2 Bits des Datensignals ermöglicht. Nach Erreichung der Synchronisation wird die Antwortgeschwindigkeii wesentlich gesenkt, so daß die Erhaltung der Synchronisation mit großer Stabilität erfolgt.

Infolge der schnellen Erreichung der Synchronisation ist nur ein kleiner Teil des ankommenden Datenstroms für die Synchronisation erforderlich, womit eine hohe Ausnutzung der Datenübermittlungszeit möglich ist. Diese schnelle Synchronisation der Taktimpulsfolge mit dem ankommenden Datensignal erlaubt darüber hinaus einen intermittierenden Betrieb des Empfängers, ohne nachteilige Einwirkungen auf die Datenübermittlung*-

menge und die Genauigkeit des Datenempfangs. Wenn die Vorrichtung beispielsweise in Verbindung mit einem bestimmten Datenempfänger verwendet wird, dann beträgt die Wahrscheinlichkeit 0,942; daß die Synchronisation in einer vollen Datenübertragungssekunde erreicht wird, d. h. innerhalb eines Hauptrahmens, und zwar bei einer Bit-Fehlermenge von 0,01. Dabei liegt die Wahrscheinlichkeit für eine Falschsynchronisation bei nur 10-²⁶. Be: einer Fehlerrate von 0,01 beträgt das Wahrscheinlichkeitsverhältnis einer richtigen zu einer falschen Synchronisation nur 0,9995 zu 10~²³.

Zusätzlich zu der schnellen Synchronisation und der hohen Rauschunempfindüchkeit der Vorrichtung vermag diese Fehler im Datenstrom zu tolerieren und eine exakte Zeitgabe auch während langer Signalfolgen zu gewährleisten. Darüber hinaus wird eine 180°-Phasenunbestimmtheit, die zwischen dem ankommenden Datenstrom und der örtlich erzeugten Taktimpulsfolge bestehen kann, schnell festgestellt und eine 180°-Phasenverschiebung nahezu augenblicklich ausgeschaltet.

Die Fähigkeit der schnellen Erkennung einer Phasenunbestimmtheit und der Korrektur einer HiO⁰-Phasenverschiebung dient nicht nur dazu, die Verwendung von Daten mit doppelter Modulations-Bit-Rate zu ermöglichen, wodurch ein Schneller Empfang erreicht wird, sondern auch dazu, eine Umschaltung der Betriebsweise zu ermöglichen, wodurch der VCO-Kreh und die Phasensperrschleife in einen Synchronisations-Erhaltungs-Betrieb hoher Stabilität umgeschaltet werden können. Die schnelle Auflösung der Phasenunbestimmtheit erleichtert außerdem die richtige Erkennung eines Synchronisationswortes in einem digitalen Datensignal, unabhängig von einer Phasenverschiebung relativ zum Bezugs-Taktsignal.

Sollte während einer Datenübertragungsperiode die Synchronisation verloren gehen, so wird nicht die gesamte Datenperiode verloren, weil der Synchronisationskreis, wenn ein derartiger Synchronisationsverlusi: auftritt, sofort wieder auf den schnellen Empfangsbetrieb umschaltet, und daraufhin schnell die Synchronisation wieder hergestellt und erneut ..- den hochstabilen Erhaltungszustand übergegangen wird.

Hierzu 5 Blatt Zeichnungen

Claims (14)

Patentansprüche:

1. Verfahren zum taktgesteuerten Auswerten eines binärkodierten Rufsignals in Fernmeldevermittlungsanlagen, insbesondere in Fernsprechvermittlungsanlagen mit festen und mobilen Stationen, in denen das Rufsignal auf einer Signalfolge aufgebaut ist, die einen zur Anfangssynchronisation und einen zur Rufauswertung dienenden Teil enthält und jeder dieser Teile aus einer Folge von jeweils aufeinanderfolgenden Synchronisierwörtern und Signalwörtern besteht, dadurch gekennzeichnet, daß die Pulsfrequenz der das Rufsignal bitweise abtastenden Taktimpulsfolge bei Nichter- is kennen eines Synchronisierworts (SA) mit einer relativ hohen Änderungsgeschwindigkeit und bei Erkennen eines Synchronisierwortes (SA) nur noch bei Abweichungen vom Bitsynchronismus mit einer zu dessen Wiederherstellung ausreichenden, relativ niedrigen Ä aderungsgeschwindigkeit stetig verändert wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Phasenbeziehung der örtlich erzeugten Taktimpulse zum Datensignal festgestellt und eine vorbestimmte Phasenbeziehung zwischen der örtlich erzeugten Taktimpulsfolge und dem Datensignal in Abhängigkeit von dieser Feststellung hergestellt wird.

3. Verfahren nach Anspruch 1, dadurch gekenn- jo zeichnet, daß die Wiederholungsfrequenz der örtlich erzeugten Taktimpulsfolge über einen Bereich verändert wird, der eine auf <?.'i Wiederholungsfrequenz des Übergangs r*es digitalen Datensignals bezogene Wiederholungsfi«quer ·. enthält, und daß J5 die Phase der Obergänge des digitalen Datensignals mit der Phase der örtlich erzeugten Taktimpulsfolge verglichen und hieraus ein Steuersignal für die Änderung der Wiederholungsfrequenz der örtlich erzeugten Taktimpulsfolge gewonnen wird. -to

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der örtlich erzeugten Taktimpulsfolge eine der Bitfolge des Datensignals angenähert gleiche Wiederholungsfrequenz sowie eine von zwei vorgegebenen, auf das Datensignal bezogene Phasenbeziehungen gegeben, die Wiederholungsfrequenz der örtlich erzeugten Taktimpulsfolge um den Faktor 2 dividiert und ein Teil des digitalen Datensignals in Abhängigkeit von der örtlich erzeugten Taktimpulsfolge decodiert und schließlich festgestellt wird, welche der beiden vorgegebenen Phasenbeziehungen zwischen der örtlich erzeugten Taktimpulsfolge und der digitalen Impulsfolge entsteht.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß bei Abwesenheit eines Datensignals das Steuersignal für die Steuerung der Wiederholungsfrequenz der örtlich erzeugten Taktimpulsfolge gespeichert wird.

6. Verfahren nach Anspruch 3, dadurch gekenn- *<> zeichnet, daß eine Reihe von Impulsen erzeugt wird, die eine Wiederholungsfrequenz angenähert gleich der Wiederholungsfrequenz der Übergänge und eine Impulsdauer aufweisen, welche auf die Phasendifferenz zwischen den Übergängen und der örtlich erzeugten Impulsfolge bezogen ist, und daß die Impulsreihe integriert und daraus das Steuersignal gewonnen wird.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Zeitkonstante der Integration in Abhängigkeit vom vorgegebenen Teil des Datensignals von einem vorgegebenen unteren Wert auf einen vorgegebenen höheren Wert geändert wird.

8. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch einen Phasengegenkopplungskreis (526 bis 538) mit variablem Oszillator (536), der zum schnellen Herstellen einer vorgegebenen Wiederholungsfrequenz und Phasenbeziehung zwischen der örtlich erzeugten Taktimpulsfolge und dem empfangenen Datensignal mit einer ersten Antwortgeschwindigkeit arbeitet, durch einen Dekodier- und Vergleichskreis (624, 626) zum Feststellen eines vorgegebenen Bitmusters (SA) im empfangenen Datensignal und durch die Frequenz des Ausgangssignals des variablen Oszillators (536) ändernde Schaltelemente (528, 530) zum Aufrechterhalten der erzielten Wiederholungsfrequenz- und Phasenbeziehung in Abhängigkeit von der Feststellung des vorgegebenen Bitmusters (5A)

9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die erste Antwortgeschwindigkeit des variablen Oszillators (536) wesentlich höher ist als seine zweite Antwortgeschwindigkeit.

10. Vorrichtung nach einem der Ansprüche 8 oder 9, gekennzeichnet durch einen zweiten Detektor- und Vergleichskreis (624, 630) zum Feststellen des Komplements des vorgegebenen Bitmusters (5A)\m Datensignal und durch zweite Schaltelemente (552) zum Steuern der Phase der örtlich erzeugten Taktimpulsfolge in Abhängigkeit entweder vom festgestellten Bitmuster oder von dessen Komplement.

11. Vorrichtung nach Anspruch 10, gekennzeichnet durch einen Kondensator (538) zum Speichern eines Steuersignals, das in Abwesenheit des Datensignals die Schaltelemente (526 bis 536) steuert

12. Vorrichtung nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß der Generator zum Erzeugen der örtlich erzeugten Taktimpulsfolge einen variablen Oszillator (536) zum Erzeugen eines ersten Signals aufweist, dessen Wiederholungsfrequenz über einen Wiederholungsfrequenzbereich veränderbar ist, welcher ein Vielfaches der Wiederholungsfrequenz der Übergänge des Datensignals enthält, und daß der Generator außerdem einen Frequenzteiler (340) aufweist, der die Wiederholungsfrequenz des zuerst erzeugten Signals um ein Vielfaches unterteilt, so daß die örtlich erzeugte Taktimpulsfolge einen Wiederholungsfrequenz aufweist, die annähernd gleich der Bitfrequenz des Datensignals ist und eine von zwei vorgegebenen Phasenbeziehungen relativ zum Datensignal einnimmt.

13. Vorrichtung nach Anspruch 12, gekennzeichnet durch einen Dekodierer (624) zum Dekodieren eines Teils des Datensignals in Abhängigkeit von der örtlich erzeugten Taktimpulsfolge und durch einen Detektor (626, 630), der in Abhängigkeit vom dekodierten Teil des Datensignals feststellt, welche der beiden vorgegebenen Phasenbeziehungen zwischen der örtlich erzeugten Taktimpulsfolge und dem Datensignal tatsächlich vorliegt.

14. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß bei Verwendung eines digitalen Spaltphasen-Modulationssignals als Datensignal ein

Detektor (600) vorgesehen ist, der ein Steuersignal abgibt, welches die Wiederholungsfrequenz der vom variablen Oszillator (536) örtlich erzeugten Taktimpulsfolge ändert, wobei das Steuersignal seinerseits in Abhängigkeit von einem Vergleich der Phase der Übergänge des Modulationssignals mit der Phase der örtlich erzeugten Taktimpulsfolge änderbar ist.