DE68914717T2 - Frequenzsynthesizer mit Kompensierung von Störsignalen. - Google Patents
Frequenzsynthesizer mit Kompensierung von Störsignalen.Info
- Publication number
- DE68914717T2 DE68914717T2 DE68914717T DE68914717T DE68914717T2 DE 68914717 T2 DE68914717 T2 DE 68914717T2 DE 68914717 T DE68914717 T DE 68914717T DE 68914717 T DE68914717 T DE 68914717T DE 68914717 T2 DE68914717 T2 DE 68914717T2
- Authority
- DE
- Germany
- Prior art keywords
- output
- input
- accumulator
- frequency
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
- Diese Erfindung betrifft frequenzsyntnesizer im allgemeinen und im besonderen einen Fraktionär-N-Frequenzsynthesizer, bei dem wählbare Frequenzausgänge erzeugt werden, während ungewünschte Störsignalausgänge vermindert werden. In Frequenzsynthesizer-Schaltungen, wie z.B. bei einer Phasenregelschleife (PLL), werden Frequenzteilerschaltkreise angewandt. In einer Fraktionär-N-Syntnese-PLL-Schaltung wird die Ausgangsfrequenz fo eines spannungsgeregelten Oszillators (VCO) zuerst geteilt und dann an einen Phasendetektor angelegt, der in einer herkömmlichen Weise die Phase des geteilten Ausgangssignals mit einer Bezugsfrequenz fr von einem Bezugsoszillator vergleicht, um die Ausgangsfrequenz fo des VCO zu regeln. Die Ausgangsfrequenz fo ist mit der Bezugsfrequenz der Bezugsfrequenzquelle durch die Beziehung fo = (N.F) x fr verbunden. N.F ist der effektive Divisor, durch den die Ausgangsfrequenz geteilt wird, bevor sie mit der Bezugsfrequenz verglichen wird. N.F wird von einer Teilersteuerschaltung erzeugt und besteht aus einem ganzzahligen Teil N und einem gebrochenen Teil F. Der gebrochene Teil ist F = k/D, worin k und D jeweils Ganzzahlen sind.
- Da ein Teiler mit ganzzahligen Werten arbeitet, wird eine gebrochene Teilung durch Umschalten zwischen verschiedenen Ganzzahlwerten von Divisoren simuliert. Das Umschalten der Divisoren hat jedoch störende Seitenbänder in dem synthetisierten Ausgangsfrequenzsignal Fo zur Folge. Das Ziel beim Entwerfen eines Synthesizers ist es, die Amplituden dieser subharmonischen Störsignale unterhalb einer maximal akzeptablen Grenze zu halten.
- Ein Lösungsweg, veranschaulicht in U.S.-Patent Nr. 4,204,174, um ungewünschte Störsignale zu löschen, benutzt zwei Akkumulatoren, um die gebrochene Teilung zu simulieren, und einen Digital/Analog-Wandler zum Erzeugen eines Korrektursignals, um die resultierenden störenden Seitenbänder zurückzuhalten. U.S.-Patent Nr. 4,694,475 erläutert ebenfalls die Verwendung von zwei Akkumulatoren für eine Frequenzteilerschaltung. Im Grunde benutzen beide Methoden einen ersten Akkumulator, um Phasenfehler zu korrigieren, und einen zweiten Akkumulator, zu dem der monentane Inhalt des ersten Akkumulators bei jeder Periode des Teilerausgangs addiert wird. Für jede Taktperiode, bei der die festgelegte Kapazität D des zweiten Akkumulators erreicht wird, wird der Divisor von seinem programmierten Wert um eins erhöht. Bei jeder nachfolgenden Taktperiode wird der Divisor N von seinem programmierten Wert um eins vermindert. Die Nettowirkung auf den mittleren Divisor ist null, da Zählwerte immer in Paaren addiert und subtrahiert werden. Solche Lösungen mit zwei Akkumulatoren liefern eine einzige eindeutige Wellenform und eine zugehörige Nebenwelle für jeden Wert des Zählers k für den gebrochenen Teil des Divisors und der Kapazität D des Akkumulators für einen Synthesizer einer vorbestimmten Schleifenbandbreite.
- Die eine eindeutige Wellenform kann für eine gewünschte Ausgangsfrequenz fo unannehmbare Störsignale zur Folge haben. Bei einigen Anwendungen müssen Störsignale mit 20 kHz Abstand von einer gewünschten Frequenz fo 60 dB unter dem Signal der Trägerfrequenz fo liegen, während Störsignale, die weiter als 20 kHz von der Trägerfrequenz entfernt sind, 90 dB unter dem Trägerpegel liegen müssen. Mit der von den Lösungen mit zwei Akkumulatoren nach dem Stand der Technik bereitgestellten Wellenform können die Störsignale die gewünschten Grenzen überschreiten. Fig. 6 zeigt eine solche Situation. In dieser Darstellung liegt Störsignal 134 innerhalb gewünschter Grenzen, Störsignal 132 hingegen überschreitet die gewünschten Grenzen.
- Bei Anwendungen, wie z.B. bei Zweiweg-Funkgeräten, ist die Minimierung der Hardware zusammen mit dem Eliminieren der Wirkungen von Störsignalen von äußerster Bedeutung.
- Dieser Frequenzsynthesizer mit Störsignalkompensierung stellt Einrichtungen bereit, um die Störsignalausgänge eines Synthesizers für eine beliebige Ausgangsfrequenz fo zu verändern, um dadurch verschiedene Nebenwellen bereitzustellen. Eine Wellenform mit annehmbaren Nebenwellen wird benutzt, um die gewünschte Ausgangsfrequenz zu erzeugen.
- Der Synthesizer umfaßt eine Schleife mit einem programmierbaren Teiler. Eine Teilersteuereinrichtung liefert Teilerwerte an den programmierbaren Teiler und enthält eine Einrichtung, die variierende Werte zur gebrochenen Teilung an den Teiler liefert, um eine gewünschte Ausgangsfrequenz zu erzeugen. Die Teilersteuereinrichtung enthält eine erste und zweite Akkumulatoreinrichtung. Die erste Akkumulatoreinrichtung umfaßt einen Eingang, um Daten zu empfangen, einen ersten Ausgang, um den Teilungswert zu verändern, und einen zweiten Ausgang, um Daten an die zweite Akkumulatoreinrichtung zu liefern. Die zweite Akkumulatoreinrichtung umfaßt einen mit dem zweiten Ausgang der ersten Akkumulatoreinrichtung verbundenen Eingang und einen Ausgang, um den Teilungswert zu verändern, und die erste und zweite Akkumulatoreinrichtung besitzen jeweils eine variable Kapazität.
- Bei einem bevorzugten Aspekt der Erfindung liefert eine Einrichtung einen Versatzwert an die erste und zweite Akkumulatoreinrichtung.
- Fig. 1 ist ein Blockschaltbild eines erfindungsgemäßen Frequenzsynthesizers mit Störsignalkompensierung.
- Fig. 2 ist ein Blockschaltbild einer Teilersteuerschaltung des Frequenzsynthesizers von Fig. 1.
- Fig. 3 ist ein Blockschaltbild der Versatzsteuerung von Fig. 2.
- Fig. 4 ist ein Blockschaltbild der Steuerlogik von Fig. 2.
- Fig. 5 ist ein Blockschaltbild eines Akkumulators von Fig. 2.
- Fig. 6 veranschaulicht ein Beispiel des Frequenzverhaltens eines Synthesizers mit zwei Akkumulatoren gemäß den Lösungswegen nach dem Stand der Technik.
- Fig. 7 veranschaulicht das Frequenzverhalten des Frequenzsynthesizers der vorliegenden Erfindung für eine ausgewählte Wellenform.
- Unter Verwendung der Bezugszeichen wird nun auf die Zeichnungen und zuerst auf Fig. 1 verwiesen. Es versteht sich, daß ein erfindungsgemäßer Frequenzsynthesizer 10 einen Bezugsoszillator 11 enthält. Der Ausgang des Bezugsoszillators fr wird an einen Phasendetektor 12 angelegt, dessen Ausgang über ein Tiefpaßfilter 13 mit einem spannungsgeregelten Oszillator (VCO) 14 verbunden ist. Der Ausgang von VCO 14 ist mit dem Ausgang 15 des Frequenzsynthesizers 10 und mit einem programmierbaren durch N teilenden Frequenzteiler 16 verbunden. Der VCO 14 liefert ein Synthesizerausgangssignal fo. Der Ausgang des Teilers 16 liefert in herkömmlicher Weise ein geteiltes Signal fd an den Phasendetektor 12 und an eine Teilersteuerschaltung 17. Die Teilersteuerschaltung 17 ist mit dem programmierbaren Teiler 16 verbunden und stellt die durch den Teiler verwendete Teilungs- oder N-Information bereit.
- Bei einem Fraktionär-N-Frequenzsynthesizer kann die gewünschte Ausgangsfrequenz fo nicht durch Verwendung eines einzigen Divisors für den durch N teilenden Teiler 16 erhalten werden. Es ist erforderlich, den Wert N periodisch in einer Weise einzustellen, so daß die mittlere Ausgangsfrequenz gleich der gewünschten Ausgangsfrequenz ist. Die Teilersteuerschaltung 17, wie im einzelnen in Fig. 2 dargestellt, ist vorgesehen, die benötigten N-Werte an den programmierbaren Teiler 16 zu liefern, während Störsignale minimiert werden.
- Ein Speicher 19, der die Speichereinrichtung bildet, die sowohl einen programmierbaren Nurlesespeicher als auch ein ROM und ein RAM enthalten kann, wird benutzt, um Daten zur Verwendung durch die Teilersteuerschaltung 17 zu enthalten, um die Werte N zum Anlegen an den programmierbaren Teiler 16 zu gewinnen. Ein Mikroprozessor-Controller 20 wird zum Lesen der Daten aus dem Speicher 19 benutzt und liefert die Daten über einen Datenbus an ein Datenregister 22, das auch als Latch dient. Ein Frequenzwähler 21 ist mit dem Mikroprozessor-Controller 20 verbunden, um die Ausgangsfrequenz fo des Synthesizers zu wählen. In Anwendungen, wie z.B. bei Zweiweg-Funkgeräten, entspricht der Frequenzwähler dem Kanalschalter.
- Das Datenregister 22 stellt die verschiedenen Datenausgänge bereit, die als Zähler oder k-Wert, Versatz, Nenner oder D-Wert und Nnom, der der Nominalwert für den Teilungswert N ist, bezeichnet worden sind. Die Zähler- und Versatzdatenleitungen sind jeweils mit den Eingängen A und B eines Multiplexers 23 verbunden. Die Ausgangsdatenleitungen des Multiplexers 23 sind mit dem Eingang eines ersten Akkumulators 24 verbunden, der die erste Akkumulatoreinrichtung bildet. Sein Ausgang, der mit Inhalt bezeichnet ist, ist mit dem Eingang eines zweiten Akkumulators 25 verbunden, der die zweite Akkumulatoreinrichtung bildet. Jeder der Akkumulatoren 24 und 25 hat einen Kapazitätseingang, der mit dem Nennerausgang von Datenregister 22 verbunden ist. Von beiden Akkumulatoren 24 und 25 werden übertragausgänge geliefert, die mit zwei Eingängen einer Steuerlogikschaltung 27 verbunden sind. Der Ausgang der Steuerlogikschaltung 27 ist mit dem programmierbaren Teiler 16 verbunden. Die Datenleitung Nnom des Datenregisters 22 ist ebenfalls mit der Steuerlogikschaltung 27 verbunden.
- Der Mikroprozessor-Controller 20 liefert einen Ausgang, der an die Triggereingänge des Datenregisters 22 und einer Versatzsteuerschaltung 26 angelegt wird. Die Versatzsteuerschaltung 26 besitzt einen Auswählausgang, der mit einem Auswähleingang des Multiplexers 23 verbunden ist, und einen Rückstellausgang, der mit den Rückstelleingängen der Akkumulatoren 24 und 25 verbunden ist. Die Takteingänge der Versatzsteuerung 26, der Steuerlogik 27 und der Akkumulatoren 24 und 25 werden mit dem Ausgang fd des programmierbaren Teilers 16 versorgt. Diese Taktsiganle könnten alternativ direkt durch den Bezugsoszillator 11 geliefert werden, da fd und fr phasenverriegelt sind.
- Fig. 3 zeigt die Versatzsteuerschaltung 26 in weiteren Einzelheiten. Der Taktausgang von dem programmierbaren Teiler 16 ist mit einer Reihenschaltung, die die Inverter 31 und 34 und ein Verzögerungselement 33 umfaßt, verbunden. Der Ausgang des Inverters 31 ist mit dem Eingang des Inverters 34 verbunden, dessen Ausgang über das Verzögerungselement 33 mit dem Takteingang eines Flipflops 36 verbunden ist. Der Ausgang von Inverter 31 ist auch mit dem Takteingang eines Flipflops 35 verbunden. Ein Eingang D eines Flipflops 37 ist mit VDD verbunden, um den Eingang Hoch zu halten. Sein Takteingang ist der TRIGGER-Eingang der Versatzsteuerung 26. Der Q-Ausgang von Flipflop 37 ist mit dem D-Eingang von Flipflop 35 verbunden. Der RESET-Ausgang der Versatzsteuerung 26 wird durch den Q-Ausgang von Flipflop 35 geliefert, der auch mit dem D-Eingang von Flipflop 36 verbunden ist. Der SELECT- Ausgang der Versatzsteuerung 26 wird durch den Q-Ausgang von Flipflop 36 geliefert. Die inversen Q-Ausgänge der Flipflops 35 und 36 sind mit den Eingängen eines NOR-Gatters 38 verbunden, dessen Ausgang mit dem Rückstelleingang von Flipflop 37 verbunden ist.
- Unter Bezug auf Fig. 4 erfolgt eine Beschreibung der Steuerlogik 27. Der Übertragausgang von Akkumulator 24 wird zu einem Eingang A eines Einbit-Addierers 41 geführt, während der übertragausgang des zweiten Akkumulators 25 zu einem Eingang B des Addierers 41 und zu einem D- Eingang eines Flipflops 42 geführt wird. Der Takteingang von Flipflop 42 ist mit dem Ausgang des programmierbaren Teilers 16 verbunden. Der inverse Q-Ausgang von Flipflop 42 ist mit dem Eingang C des Addierers 41 verbunden. Die Summen- und übertragausgänge von Addierer 41 werden jeweils an die zwei niedrigstwertigen Bitpositionen des Wort-B-Eingangs eines Addierers 43 angelegt. Der in dem Datenregister 22 gespeicherte Wert Dnom wird an den Wort-A-Eingang von Addierer 43 angelegt. Der Summenausgang von Addierer 43 ist der Wert N, der als Divisor für den programmierbaren Teiler 16 verwendet wird.
- Fig. 5 zeigt im Detail einen Akkumulator der für die Akkumulatoren 24 und 25 von Fig. 2 verwendeten Art. Zwei Addierer 45 und 46, ein 2-zu-1 Multiplexer 47 und ein Latch 48 sind über ihre jeweiligen Ein- und Ausgänge seriell verbunden. Der RESET-Ausgang der Versatzsteuerschaltung 26 ist mit dem Rückstelleingang von Latch 48 verbunden, um den Ausgang des Latchs zu initialisieren. Der Addierer 45 summiert den Wert an seinem Eingang A, welcher der Akkumulatoreingang ist, mit dem Ausgang von Latch 48 und legt das Ergebnis an Eingang A des zweiten Addieres 46 und auch an den Eingang INo des 2-zu-1 Multiplexers 47 an. Ein dem Zweier-Komplement der Kapazität entsprechender Wert wird an Eingang B von Addierer 46, welcher der CAPACITV-Eingang des Akkumulators ist, angelegt. Die Kapazität ist als der Minimalwert definiert, der den Akkumulator veranlaßt, ein übertragsignal zu erzeugen. Die Summe von Addierer 46 wird an den Eingang IN&sub1; des Multiplexers 47 angelegt. Die übertragausgänge der Addierer 45 und 46 werden an die Eingänge eines ODER-Gatters 49 angelegt. Der Ausgang des ODER-Gatters 49 wird als CARRY-Ausgang des Akkumulators herausgebracht. Der Ausgang von ODER-Gatter 49 ist mit dem SELECT-Eingang des Multiplexers 47 verbunden, um zu bestimmen, ob INo oder IN&sub1; des Multiplexers 47 in den Eingang von Latch 48 geleitet werden. Der Ausgang von Multiplexer 47 ist der CONTENTS-Ausgang des Akkumulators. Der Takteingang an Latch 48, welcher der Takteingang des Akkumulators ist, wird gepulst, um den Wert vom Eingang zum Ausgang des Latchs zu übertragen.
- Im Betrieb wird grundsätzlich, wenn die Kapazität des Akkumulators durch Addieren von zwei beliebigen Zahlen erreicht worden ist, der übertragausgang von einem der Addierer 45 oder 46 Hoch sein. Dies wird den Ausgang des ODER-Gatters 49 veranlassen, Hoch zu gehen, was den Eingang IN&sub1; des Multiplexers 47 als den Inhalt des Akkumulators auswählt. Dies subtrahiert in Wirklichkeit die Kapazität von der ursprünglichen Summe. Wenn die Summe der zwei Zahlen die Kapazität nicht überschreitet, werden die Übertragausgänge von den Addierern 45 und 46 Tief sein, und das resultierende Tief von ODER-Gatter 49 wird den Summe-INo-Eingang von Multiplexer 47 als den Inhalt des Akkumulators auswählen.
- Es wird angenommen, dar die Vorteile des Frequenzsynthesizers aus der vorangehenden Beschreibung der Teile voll ersichtlich geworden sind, aber zur Vollständigkeit der Offenbarung erfolgt eine kurze Beschreibung der Funktion und der Anwendung der Schaltung. Die Teilersteuerschaltung 17 der bevorzugten Ausführung benutzt einen Multiplexer und eine Versatzsteuerung, um einen Versatzwert zur verbesserten gebrochene N-Synthese in die Akkumulatoren einzuführen. Verschiedene andere Schaltungsimplementierungen, einschließlich der Implementierung der Akkumulatoren in einem Mikroprozessor, könnten benutzt werden, um diese gewünschte Steuerung des N-Teilers zu erhalten.
- Die Kapazität der Akkumulatoren 24 und 25 ist variabel. Die Kapazitätsinformation wird mit der übrigen Frequenzinformation in dem Speicher 19 gespeichert. Der tatsächlich gespeicherte Wert ist das Zweier-Komplement des D-Werts, das letztlich an die Kapazitätseingänge der Akkumulatoren 24 und 25 angelegt wird. Der Wert D wird aus der Gleichung D = fr/Kanalabstand gewonnen.
- Die Eingabe an Akkumulator 24, und folglich die Beziehung zwischen den zwei Akkumulatoren 24 und 25, wird dadurch bestimmt, welches der zwei in dem Datenregister 22 gespeicherten Eingabewörter von der Versatzsteuerung 26 als Ausgang des Multiplexers 23 ausgewählt wird, um in den Eingang des ersten Akkumulators geleitet zu werden. Die beiden Eingangswörter sind der Zähler k für stationäre Zustände und der Versatzwert, der einen vorbestimmten Anfangswert für die Akkumulatoren liefert. Der Versatzwert für jede gewünschte Frequenz fo ist in einer Tabelle im Speicher 19 zusammen mit der übrigen Frequenzinformation, nämlich den Werten für Zähler, Nenner und Nnom gespeichert, die in das Datenregister 22 geladen werden. Der Versatzwert ändert sich mit k, D und die erforderliche Anwendung kann empirisch in tatsächlichen Feldversuchen und/oder vorab durch Computersimulation gefunden werden. Um einen Versatz zu liefern, kann der Wert nicht null, dem Zähler oder dem Nenner entsprechen. Wenn einer dieser Werte benutzt wird, würde es keinen Versatz geben.
- Die Versatzsteuerung 26 bestimmt, wann ein einzelnes Eingabewort gewählt werden wird. Bei Initialisierung des Synthesizers (d.h. wählen einer neuen Ausgangsfrequenz fo) liefert der Mikroprozessor-Controller 20 ein Triggersignal, um Daten in das Datenregister 22 einzutakten, und taktet Flipflop 37, um einen hohen Q-Ausgang von seinem D-Eingang in den D-Eingang von Flipflop 35 zu übertragen. Wenn das invertierte Taktsignal von Inverter 31 das Flipflop 35 taktet, wird sein hoher D-Eingang an seinen Q-Ausgang und an den D-Eingang von Flipflop 36 und als ein hohes Rückstellsignal übertragen, das an die Rückstelleingänge der Akkumulatoren 24 und 25 angelegt wird. Dadurch werden der Inhalt beider Akkumulatoren auf den an den Eingang von Akkumulator 24 angelegten Wert asynchron zurückgesetzt und ihre Takteingänge gesperrt. Das Rückstellsignal wird wieder Tief gesetzt. Als Folge des hohen Werts am D-Eingang von Flipflop 36 schaltet beim Takten von dem verzögerten Taktsignal des Verzögerungselements 33 der Q-Ausgang von Flipflop 36 der Versatzsteuerschaltung 26 auf Hoch um, um den B-Eingang des Multiplexers 23 zu wählen. Dadurch tritt der Versatzwert als der Inhaltswert von Akkumulator 24 auf. Gleichzeitig stellen die inversen Q-Ausgänge der Flipflops 35 und 36 den Q-Ausgang von Flipflop 37 über das NOR-Gatter 38 auf Tief zurück. Bei der nächsten Taktperiode taktet das invertierte Taktsignal das Flipflop 35, um das Rückstellsignal auf Tief zurückzubringen, was es den Akkumulatoren erlaubt, als Reaktion auf die Taktsignale zu inkrementieren. Beim nächsten Tief-Hoch-Übergang des Taksignals wird der Wert am Eingang des ersten Akkumulators 24 in dem Akkumulator 24 gespeichert. Nach einer bestimmten Verzögerung, die durch das das Flipflop 36 taktende Verzögerungselement 33 festgelegt ist, wird der tiefe D-Eingang von Flipflop 36 als ein tiefer SELECT-Ausgang übertragen. Dieses tiefe SELECT- Signal veranlaßt, daß der Eingang-A-Wert, der den Zähler enthält, an den Ausgang des Multiplexers 23 zur stationären Funktion übertragen wird.
- Wann immer der Frequenzwähler 21 betätigt wird, um eine neue Ausgangsfrequenz fo zu wählen, liest der Mikroprozessor-Controller 20 die Daten für die gewählte Frequenz aus dem Speicher 19 und veranlaßt, daß die Daten in das Datenregister 22 getaktet werden. Der Mikroprozessor-Controller 20 triggert das Datenregister und die Versatzsteuerung, um zu veranlassen, daß der Versatzwert an den ersten und zweiten Akkumulator 24 und 25 angelegt wird. Der Multiplexer 23 wird dann geschaltet, um den Zählerwert an den Eingang von Akkumulator 24 liefern, wo er mit dem zuvor geladenen Versatzwert summiert wird. Für jeden Taktimpuls von dem fd-Signal wird der Zählerwert erneut mit dem Inhalt von Akkumulator 24 summiert. Ähnlich wird der Ausgang von Akkumulator 1 in Akkumulator 25 summiert.
- Der erste Akkumulator 24 hat ebenso wie der zweite Akkumulator 25 eine Kapazität von D. Für jede Taktperiode wird eine Eingabe zum Inhalt des ersten Akkumulators addiert. Die Inhalte von dem ersten Akkumulator 24 werden zu den Inhalten des zweiten Akkumulators 25 addiert. Für jede Taktperiode, wo die Kapazität D des Akkumulators erreicht wird, läuft dieser einzelne Akkumulator über und ein Übertragswert von eins wird erzeugt. Im anderen Fall wird ein übertragswert von null erzeugt.
- Für jede Periode des Bezugstakts fd erzeugt die Steuerlogik 27 einen momentanen Divisorausgang N für den programmierbaren Teiler 16, der auf den Eingängen an die Steuerlogik von dem programmierten N-Wert des Speicherregisters des Funkgeräts, den zwei momentanen (i) übertragausgängen des ersten und zweiten Akkumulators, C1i, bzw. C2i, und dem zuvor gespeicherten Übertragausgang des zweiten Akkumulators C2(i-1) basiert, wo N = Nnom + C1i + C2(i-1) ist. Der Nettoeffekt über D Perioden des Bezugstakts ist, daß k übertragimpulse von dem ersten Akkumulator 24 erzeugt werden. Der Akkumulator 25 hat keine Wirkung auf den Mittelwert von N, da die Zählwerte von dem zweiten Akkumulator 25 immer in Paaren addiert und subtrahiert werden. Der Mittelwert des programmierbaren Divisors hat also einen ganzen Teil, der gleich dem programmierten Wert N ist, und einen gebrochenen Teil, der gleich k/D ist. Aus diese Weise wird für den Schleifenteiler ein nicht-ganzzahliger Wert erzeugt, um die gewünschte Ausgangsfrequen fo aus der Multiplikation der Bezugsfrequenz fr mit dem nicht-ganzzahligen Schleifenteiler zu erhalten, wo fo = fr(N + k/D) ist. Während die Schaltung der bevorzugten Ausführung den Multiplexer 23 benutz, um den Versatz in den ersten Akkumulator 24 zu laden, sind andere Varianten, z.B. laden des Versatzes in den zweiten Akkumulator 25 oder laden des Versatzwerts direkt in den Eingang des ersten Akkumulators 24 oder des zweiten Akkumulators 25 für eine oder mehrere Taktperioden, möglich.
- Für jede einzelne Ausgangsfrequenz fo kann es erforderlich sein, mit verschiedenen Werten für den Versatz zu experimentieren. Wenn einmal ein Versatzwert ermittelt worden ist, der ein annehmbares Störsignalverhalten aufweist, wird dieser Wert mit dem Zähler, dem Nenner und Nnom im Speicher 19 gespeichert und wird gewählt, wann immer diese einzelne Frequenz gewünscht wird. Für Frequenzen, wo ein Versatz nicht nötig ist, kann null oder der Zählerwert als Versatzwert in dem Speicher 19 gespeichert werden. Für eine gegebene Frequenz oder Kanalabstand kann ein einziger D-Wert verwendet werden.
- Für eine einzelne Frequenz fo ist es auch möglich, sowohl den N- als auch den D-Wert zu verändern und doch den gleichen Frequenzausgang zu erhalten. Wenn die Veränderung des Versatzwerts allein keinen annehmbaren Störsignalausgangspegel liefert, kann die Wahl anderer N- und D-Werte für die Frequenz in Verbindung mit der Wahl eines Versatzwerts angewandt werden.
- Die Verwendung von Akkumulatoren 24 und 25 mit variabler Kapazität erlaubt es, den Kanalabstand des Synthesizers 10 leicht zu ändern. Um z.B. einen Kanalabstand von entweder 5 oder 6 1/4 kHz zu erlauben, müssen die Akkumulatoren eine ausreichende Kapazität besitzen (d.h. Länge oder Anzahl von Bits), um den 5 kHz Abstand zu unterstützen. Würden Akkumulatoren mit fester Länge benutzt, müßten sie 1 1/4 kHz Kanalabstand unterstützen, um sowohl 5 als auch 6 1/4 kHz Kanäle zu synthetisieren. Dies würde viel größere Akkumulatoren als zwei Akkumulatoren 24 und 25 erfordern.
Claims (6)
1. Frequenzsynthesizer zum Erzeugen einer synthetisierten
Ausgangsfrequenz fo, umfassend:
eine Synthesizerschleife einschließlich eines programmierbaren
Frequenzteilers (16);
eine Teilersteuereinrichtung (17), die dem programmierbaren Teiler
Teilerwerte liefert, wobei Teilersteuereinrichtung dem
programmierbaren Teiler veränderliche Werte zur gebrochenen Teilung liefert, um
eine gewünschte Ausgangsfrequenz fo zu erzeugen, und umfassend eine
erste (24) und zweite (25) Akkumulatoreinrichtung;
wobei die erste Akkumulatoreinrichtung (24) einen Eingang zum
Empfangen von Daten, einen ersten Ausgang zum Verändern des
Teilungswerts und einen zweiten Ausgang umfaßt, um der zweiten
Akkumulatoreinrichtung Daten zu liefern, und
wobei die zweite Akkumulatoreinrichtung (25) einen mit dem zweiten
Ausgang der ersten Akkumulatoreinrichtung verbundenen Eingang und
einen Ausgang umfaßt, um den Teilungswert zu verändern; dadurch
gekennzeichnet, daß
die erste und zweite Akkumulatoreinrichtung jeweils eine veränderbare
Kapazität besitzen.
2. Frequenzsynthesizer nach Anspruch 1, weiter umfassend:
eine Einrichtung (23), um der ersten und zweiten
Akkumulatoreinrichtung einen Versatzwert zu liefern.
3. Frequenzsynthesizer nach Anspruch 2, in dem:
die Einrichtung zum Liefern eines Versatzwerts eine
Speichereinrichtung (19) umfaßt, wobei die Speichereinrichtung eine
Versatzinformation für jede gewünschte Ausgangsfrequenz fo besitzt.
4. Frequenzsynthesizer nach Anspruch 3, in dem:
die Speichereinrichtung (19) eine Kapazitätsinformation enthält, um
die Kapazität der ersten und zweiten Akkumulatoreinrichtung zu
bestimmen.
5. Frequenzsynthesizer nach Anspruch 1, in dem:
jeder der Akkumulatoren (24, 25) einen ersten Addierer (45) mit einem
ersten und zweiten Eingang, einem Summenausgang und einem
Übertragausgang,
einen zweiten Addierer (46) mit einem ersten und zweiten Eingang,
einem Summenausgang und einem Übertragausgang, wobei der Ausgang des
ersten Addierers mit dem ersten Eingang des zweiten Addierers
funktionsmäßig verbunden ist,
einen Multiplexer (47) mit einem ersten und zweiten Eingang, die
jeweils mit dem Ausgang des ersten und zweiten Addierers
funktionsmäßig verbunden sind, und mit einem Ausgang, und
ein Latch (48) mit einem Eingang, der funktionsmäßig mit dem Ausgang
des Multiplexers verbunden ist, um einem Ausgang, der funktionsmäßig
mit dem zweiten Eingang des ersten Addierers verbunden ist, enthält,
wobei der erste Eingang des ersten Addieres einen Eingang der
Akkumulatoreinrichtung umfaßt, der zweite Eingang des zweiten Addierers
einen Kapazitätseingang der Akkmulatoreinrichtung umfaßt, der Ausgang
des Multiplexers einen Ausgang der Akkmulatoreinrichtung umfaßt und
die Übertragausgänge des ersten und zweiten Addierers kooperativ einen
Übertragausgang der Akkumulatoreinrichtung umfassen.
6. Frequenzsynthesizer nach einem der vorangehenden Ansprüche,
weiter umfassend eine Einrichtung (22), um der ersten (24) oder der
zweiten (25) Akkumulatoreinrichtung einen Versatzwert zu liefern.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/202,065 US4816774A (en) | 1988-06-03 | 1988-06-03 | Frequency synthesizer with spur compensation |
Publications (2)
Publication Number | Publication Date |
---|---|
DE68914717D1 DE68914717D1 (de) | 1994-05-26 |
DE68914717T2 true DE68914717T2 (de) | 1994-10-20 |
Family
ID=22748377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE68914717T Expired - Fee Related DE68914717T2 (de) | 1988-06-03 | 1989-05-16 | Frequenzsynthesizer mit Kompensierung von Störsignalen. |
Country Status (28)
Country | Link |
---|---|
US (1) | US4816774A (de) |
EP (1) | EP0344509B1 (de) |
JP (1) | JP2645525B2 (de) |
KR (1) | KR0164592B1 (de) |
CN (1) | CN1016660B (de) |
AR (1) | AR246138A1 (de) |
AT (1) | ATE104815T1 (de) |
AU (1) | AU620110B2 (de) |
BR (1) | BR8907360A (de) |
CA (1) | CA1315363C (de) |
DD (1) | DD283880A5 (de) |
DE (1) | DE68914717T2 (de) |
DK (1) | DK281690D0 (de) |
EG (1) | EG19069A (de) |
ES (1) | ES2051321T3 (de) |
FI (1) | FI905875A0 (de) |
HK (1) | HK72097A (de) |
HU (1) | HU217392B (de) |
IE (1) | IE65955B1 (de) |
IL (1) | IL89833A (de) |
MX (1) | MX164871B (de) |
MY (1) | MY103991A (de) |
PH (1) | PH26602A (de) |
PT (1) | PT90641B (de) |
RU (1) | RU2085031C1 (de) |
TR (1) | TR24163A (de) |
WO (1) | WO1989012362A1 (de) |
YU (1) | YU47487B (de) |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4918403A (en) * | 1988-06-03 | 1990-04-17 | Motorola, Inc. | Frequency synthesizer with spur compensation |
US4975650A (en) * | 1989-07-24 | 1990-12-04 | Motorola, Inc. | Phase detector |
JP3122102B2 (ja) * | 1989-09-13 | 2001-01-09 | ソニー株式会社 | 受信機 |
US5038117A (en) * | 1990-01-23 | 1991-08-06 | Hewlett-Packard Company | Multiple-modulator fractional-N divider |
US5065408A (en) * | 1990-04-26 | 1991-11-12 | Motorola, Inc. | Fractional-division synthesizer for a voice/data communications systems |
US5055802A (en) * | 1990-04-30 | 1991-10-08 | Motorola, Inc. | Multiaccumulator sigma-delta fractional-n synthesis |
US5055800A (en) * | 1990-04-30 | 1991-10-08 | Motorola, Inc. | Fractional n/m synthesis |
US5021754A (en) * | 1990-07-16 | 1991-06-04 | Motorola, Inc. | Fractional-N synthesizer having modulation spur compensation |
FR2748872B1 (fr) * | 1990-08-21 | 1998-11-27 | Thomson Trt Defense | Synthetiseur de frequence a boucle a verrouillage de phase a division fractionnaire multiple |
US5070310A (en) * | 1990-08-31 | 1991-12-03 | Motorola, Inc. | Multiple latched accumulator fractional N synthesis |
US5093632A (en) * | 1990-08-31 | 1992-03-03 | Motorola, Inc. | Latched accumulator fractional n synthesis with residual error reduction |
DE4028565A1 (de) * | 1990-09-08 | 1992-03-12 | Philips Patentverwaltung | Oszillator mit phasenregelkreis |
US5257294A (en) * | 1990-11-13 | 1993-10-26 | National Semiconductor Corporation | Phase-locked loop circuit and method |
US5111162A (en) * | 1991-05-03 | 1992-05-05 | Motorola, Inc. | Digital frequency synthesizer having AFC and modulation applied to frequency divider |
US5224132A (en) * | 1992-01-17 | 1993-06-29 | Sciteq Electronics, Inc. | Programmable fractional-n frequency synthesizer |
US5166642A (en) * | 1992-02-18 | 1992-11-24 | Motorola, Inc. | Multiple accumulator fractional N synthesis with series recombination |
US5469479A (en) * | 1992-02-27 | 1995-11-21 | Texas Instruments Incorporated | Digital chirp synthesizer |
US5307071A (en) * | 1992-04-17 | 1994-04-26 | Hughes Aircraft Company | Low noise frequency synthesizer using half integer dividers and analog gain compensation |
JPH06132816A (ja) * | 1992-06-08 | 1994-05-13 | Sony Tektronix Corp | 位相ロックループ回路 |
US5371765A (en) * | 1992-07-10 | 1994-12-06 | Hewlett-Packard Company | Binary phase accumulator for decimal frequency synthesis |
FI923464A (fi) * | 1992-07-31 | 1994-02-01 | Nokia Mobile Phones Ltd | Foerfarande och system foer alstring av frekvenser i en radiotelefon |
US5331293A (en) * | 1992-09-02 | 1994-07-19 | Motorola, Inc. | Compensated digital frequency synthesizer |
US5305362A (en) * | 1992-12-10 | 1994-04-19 | Hewlett-Packard Company | Spur reduction for multiple modulator based synthesis |
US5337024A (en) * | 1993-06-22 | 1994-08-09 | Rockwell International Corporation | Phase locked loop frequency modulator using fractional division |
US5848355A (en) * | 1993-07-07 | 1998-12-08 | Motorola, Inc. | Frequency synthesizer correction using a temperature responsive divisor control |
US5495206A (en) * | 1993-10-29 | 1996-02-27 | Motorola, Inc. | Fractional N frequency synthesis with residual error correction and method thereof |
DE19534462C2 (de) * | 1995-09-16 | 1999-08-26 | Temic Semiconductor Gmbh | Übertragungsverfahren |
US5926515A (en) * | 1995-12-26 | 1999-07-20 | Samsung Electronics Co., Ltd. | Phase locked loop for improving a phase locking time |
US5684795A (en) * | 1996-01-30 | 1997-11-04 | Motorola, Inc. | Method and apparatus for controlling a fractional-N synthesizer in a time division multiple access system |
US5889436A (en) * | 1996-11-01 | 1999-03-30 | National Semiconductor Corporation | Phase locked loop fractional pulse swallowing frequency synthesizer |
US5777521A (en) * | 1997-08-12 | 1998-07-07 | Motorola Inc. | Parallel accumulator fractional-n frequency synthesizer |
US6141394A (en) * | 1997-12-22 | 2000-10-31 | Philips Electronics North America Corporation | Fractional-N frequency synthesizer with jitter compensation |
US6219397B1 (en) * | 1998-03-20 | 2001-04-17 | Samsung Electronics Co., Ltd. | Low phase noise CMOS fractional-N frequency synthesizer for wireless communications |
US6321074B1 (en) * | 1999-02-18 | 2001-11-20 | Itron, Inc. | Apparatus and method for reducing oscillator frequency pulling during AM modulation |
JP2000341165A (ja) * | 1999-05-25 | 2000-12-08 | Matsushita Electric Ind Co Ltd | 通信装置、通信方法および記録媒体 |
FR2796792B1 (fr) * | 1999-07-22 | 2001-10-12 | Cit Alcatel | Dispositif d'emission radioelectrique |
US6278333B1 (en) | 2000-02-29 | 2001-08-21 | Motorola, Inc. | Phase lock loop with dual state charge pump and method of operating the same |
JP2001298363A (ja) * | 2000-04-17 | 2001-10-26 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ装置とそれを用いた移動無線機 |
GB0021800D0 (en) * | 2000-09-05 | 2000-10-18 | Nokia Networks Oy | Fractional-n Frequency Synthesiser |
US7027397B1 (en) * | 2001-02-15 | 2006-04-11 | Cisco Technology, Inc. | Method and apparatus for accumulating and distributing traffic and flow control information in a packet switching system |
US8385476B2 (en) * | 2001-04-25 | 2013-02-26 | Texas Instruments Incorporated | Digital phase locked loop |
EP1397772B1 (de) * | 2001-06-15 | 2006-11-02 | Analog Devices, Incorporated | Interpolator mit variablem modul und variabler frequenzsynthesizer mit dem interpolator mit variablem modul |
US20030139169A1 (en) * | 2002-01-18 | 2003-07-24 | Gregory Arreazola | Combination insulated container and entertainment center |
JP2004104228A (ja) | 2002-09-05 | 2004-04-02 | Matsushita Electric Ind Co Ltd | 信号処理装置および信号処理方法、デルタ・シグマ変調型分数分周pll周波数シンセサイザ、無線通信機器、デルタ・シグマ変調型d/a変換器 |
US7071787B2 (en) * | 2002-11-22 | 2006-07-04 | Tektronix, Inc. | Method and apparatus for the reduction of phase noise |
CN1988426B (zh) * | 2005-12-23 | 2010-09-01 | 中兴通讯股份有限公司 | 一种用于光转发板上的参考时钟发送电路及方法 |
US7929929B2 (en) * | 2007-09-25 | 2011-04-19 | Motorola Solutions, Inc. | Method and apparatus for spur reduction in a frequency synthesizer |
DE102009048550A1 (de) | 2009-09-29 | 2011-04-07 | Lenze Automation Gmbh | Verfahren zum Erzeugen einer Ausgangsspannung |
DE102011053121B4 (de) | 2011-08-30 | 2016-02-04 | Imst Gmbh | Erweiterte Delta-Sigma-Tau-Modulatorschaltung für eine Fraktional-N-PLL-Frequenzsynthesizer-Schaltung |
DE102011120769B4 (de) | 2011-12-10 | 2018-09-20 | Imst Gmbh | Synchron modulierte voll-digitale Delta-Sigma-Modulatorschaltung |
DE202011108969U1 (de) | 2011-12-10 | 2012-02-02 | Imst Gmbh | Synchron modulierte volldigitale Delta-Sigma-Modulatorschaltung |
RU169671U1 (ru) * | 2016-11-28 | 2017-03-28 | Акционерное общество "Научно-исследовательский институт Приборостроения имени В.В. Тихомирова" | Делитель частоты с переменным коэффициентом деления |
RU2710280C1 (ru) * | 2019-04-18 | 2019-12-25 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Поволжский государственный технологический университет" | Цифровой вычислительный синтезатор двухчастотных сигналов |
RU2701050C1 (ru) * | 2019-05-30 | 2019-09-24 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Поволжский государственный технологический университет" | Цифровой синтезатор фазоманипулированных сигналов |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3928813A (en) * | 1974-09-26 | 1975-12-23 | Hewlett Packard Co | Device for synthesizing frequencies which are rational multiples of a fundamental frequency |
US3976945A (en) * | 1975-09-05 | 1976-08-24 | Hewlett-Packard Company | Frequency synthesizer |
JPS5291471A (en) * | 1976-01-28 | 1977-08-01 | Toshiba Corp | Clock pulse generator |
US4184068A (en) * | 1977-11-14 | 1980-01-15 | Harris Corporation | Full binary programmed frequency divider |
US4231104A (en) * | 1978-04-26 | 1980-10-28 | Teradyne, Inc. | Generating timing signals |
GB2026268B (en) * | 1978-07-22 | 1982-07-28 | Racal Communcations Equipment | Frequency synthesizers |
US4423381A (en) * | 1981-01-16 | 1983-12-27 | Cincinnati Electronics Corporation | Pulse control circuit |
US4468797A (en) * | 1981-02-13 | 1984-08-28 | Oki Electric Industry Co., Ltd. | Swallow counters |
US4472820A (en) * | 1981-04-06 | 1984-09-18 | Motorola, Inc. | Program swallow counting device using a single synchronous counter for frequency synthesizing |
GB2140232B (en) * | 1983-05-17 | 1986-10-29 | Marconi Instruments Ltd | Frequency synthesisers |
US4556984A (en) * | 1983-12-27 | 1985-12-03 | Motorola, Inc. | Frequency multiplier/divider apparatus and method |
US4758802A (en) * | 1985-02-21 | 1988-07-19 | Plessey Overseas Limited | Fractional N synthesizer |
EP0202347B1 (de) * | 1985-05-18 | 1988-05-11 | Deutsche ITT Industries GmbH | Frequenzteilerschaltung für nichtganze Teilungszahlen nach Art eines Rate-Multipliers |
US4714899A (en) * | 1986-09-30 | 1987-12-22 | Motorola, Inc. | Frequency synthesizer |
-
1988
- 1988-06-03 US US07/202,065 patent/US4816774A/en not_active Expired - Lifetime
-
1989
- 1989-03-27 MY MYPI89000382A patent/MY103991A/en unknown
- 1989-03-28 CA CA000594826A patent/CA1315363C/en not_active Expired - Lifetime
- 1989-04-04 IL IL89833A patent/IL89833A/xx not_active IP Right Cessation
- 1989-04-07 PH PH38460A patent/PH26602A/en unknown
- 1989-04-27 AR AR89313782A patent/AR246138A1/es active
- 1989-05-11 JP JP1506310A patent/JP2645525B2/ja not_active Expired - Fee Related
- 1989-05-11 HU HU407/89A patent/HU217392B/hu not_active IP Right Cessation
- 1989-05-11 KR KR1019900700198A patent/KR0164592B1/ko not_active IP Right Cessation
- 1989-05-11 AU AU37410/89A patent/AU620110B2/en not_active Ceased
- 1989-05-11 WO PCT/US1989/002040 patent/WO1989012362A1/en active Application Filing
- 1989-05-11 BR BR898907360A patent/BR8907360A/pt not_active IP Right Cessation
- 1989-05-11 RU SU894831950A patent/RU2085031C1/ru not_active IP Right Cessation
- 1989-05-16 AT AT8989108738T patent/ATE104815T1/de not_active IP Right Cessation
- 1989-05-16 ES ES89108738T patent/ES2051321T3/es not_active Expired - Lifetime
- 1989-05-16 DE DE68914717T patent/DE68914717T2/de not_active Expired - Fee Related
- 1989-05-16 EP EP89108738A patent/EP0344509B1/de not_active Expired - Lifetime
- 1989-05-23 PT PT90641A patent/PT90641B/pt not_active IP Right Cessation
- 1989-05-23 MX MX16151A patent/MX164871B/es unknown
- 1989-06-01 EG EG26689A patent/EG19069A/xx active
- 1989-06-01 YU YU112489A patent/YU47487B/sh unknown
- 1989-06-02 TR TR89/0466A patent/TR24163A/xx unknown
- 1989-06-02 CN CN89103671A patent/CN1016660B/zh not_active Expired
- 1989-06-02 DD DD89329216A patent/DD283880A5/de not_active IP Right Cessation
- 1989-06-12 IE IE175289A patent/IE65955B1/en not_active IP Right Cessation
-
1990
- 1990-11-27 DK DK281690A patent/DK281690D0/da not_active Application Discontinuation
- 1990-11-28 FI FI905875A patent/FI905875A0/fi not_active IP Right Cessation
-
1997
- 1997-05-29 HK HK72097A patent/HK72097A/xx not_active IP Right Cessation
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68914717T2 (de) | Frequenzsynthesizer mit Kompensierung von Störsignalen. | |
DE69113271T2 (de) | Frequenzsynthesierer mit kompensierung von störsignalen. | |
DE69826835T2 (de) | Frequenzsynthetisierer | |
DE4192071C2 (de) | Vorrichtung zur Frequenzsynthese unter Verwendung nicht ganzzahliger Frequenzteilungsverhältnisse | |
DE69810300T2 (de) | Frequenzsynthetisiereranordnungen und verfahren zur modulierung mit gleichstrom-kennlinie und drei-punkt-anregung | |
DE60215806T2 (de) | Interpolator mit variablem modul und variabler frequenzsynthesizer mit dem interpolator mit variablem modul | |
DE69828300T2 (de) | Digitale frequenzsynthese durch sequentielle annäherungen von bruchteilen | |
DE60006346T2 (de) | Frequenzsynthetisierer mit gebrochenem Teilerverhältnis und Delta-Sigma Modulator zur Kontrolle des fraktionalen Teils | |
EP1145437B1 (de) | Digitaler pll-frequenzsynthesizer | |
DE69506112T2 (de) | Frequenzsynthetisierer mit gebrochenem teilverhältnis mit delta-sigma frequenzdiskriminator | |
AT402247B (de) | Bruchteils-n-synthese mit mehreren verriegelten speicherwerken | |
DE19807026C2 (de) | Frequenzsynthese-Vorrichtung und -Verfahren | |
DE60313751T2 (de) | Frequenzumsetzer und verfahren dazu | |
DE69017129T2 (de) | Frequenzsynthesizer mit gebrochenem teilverhältnis. | |
DE69616022T2 (de) | Frequenzsynthetisierer | |
DE69616491T2 (de) | Modulator mit individuell gesetzten Flanken | |
DE60309772T2 (de) | Analoge Implementierung von Spreizspektrumfrequenzmodulation in einem programmierbaren Phasenregelkreis | |
US4918403A (en) | Frequency synthesizer with spur compensation | |
DE1964912B2 (de) | Frequenz-Synthesizer | |
DE69321008T2 (de) | Frequenzsynthetisierer mit gebrochenem Teilverhältnis mit Digitalfehlerkorrektion | |
EP0353399B1 (de) | Digital einstellbare Frequenzteilungsanordnung, insbesondere für Frequenzsynthesizer | |
DE60002233T2 (de) | Phasenregelkreis und Frequenzmodulationsverfahren zu dessen Nutzung | |
EP1360768B1 (de) | Sigma-delta programmiereinrichtung für pll-frequenzsynthesizer | |
DE3939259C2 (de) | ||
DE102010046860B4 (de) | Elektronische Vorrichtung und Verfahren für Spreizspektrumtakt-Modulation (SSC-Modulation) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |