DE69828300T2

DE69828300T2 - Digitale frequenzsynthese durch sequentielle annäherungen von bruchteilen

Info

Publication number: DE69828300T2
Application number: DE69828300T
Authority: DE
Inventors: Wilkinson Paul DENT
Original assignee: Ericsson Inc
Current assignee: Ericsson Inc
Priority date: 1997-10-24
Filing date: 1998-10-02
Publication date: 2005-11-24
Anticipated expiration: 2018-10-03
Also published as: EP1018219B1; EP1018219A1; US6236275B1; WO1999022450A1; TW429688B; AU9679098A; DE69828300D1

Description

HINTERGRUND DER ERFINDUNG
Die Erfindung bezieht sich allgemein auf digitale Frequenzsynthese, und insbesondere auf digitale Frequenzsynthese, wobei Frequenzen rasch mit hoher Auflösung und minimaler Phasenmodulation geändert werden können.
Synthese ist das Ausbilden eines Ganzen durch Kombinieren getrennter Teile oder Elemente, und Frequenzsynthesizer erzeugen einen Bereich von Ausgangsfrequenzen unter Verwendung dieses Prinzips. Frühere Frequenzsynthesizer verwendeten viele Kristalle und enthielten so viele Kristalloszillatoren wie Frequenzdekaden. Wegen Vorteilen in verschiedenen Technologien wurden diese Multikristallsynthesizer nun durch Einzelkristallsynthesizer abgelöst.
Direktsynthesizer addieren und subtrahieren Vielfache und Teilvielfache einer Einzelkristalloszillatorfrequenz, um einen breiten Bereich von Ausgangsfrequenzen vorzusehen. Ein derartiger Synthesizer ist ein Multischleifensynthesizer, der nach einem Prinzip "dividiere-und-addiere" arbeitet. Falls z.B. eine Ausgangsfrequenz mit 1 kHz unter Verwendung eines digitalen Zählers durch 10 dividiert wird, ist das Ergebnis eine Frequenzauflösung von 100 Hz bei einem Zehntel der Ausgangsfrequenz von 1 kHz. Unter Verwendung eines konventionellen heterodynen Frequenzkonverter oder "Mischers" kann die resultierende Frequenz von 100 Hz der Ausgangsfrequenz von 1 kHz hinzugefügt werden, um aufeinanderfolgende Schritte von 100 Hz zu generieren. Die Frequenz von 100 Hz kann auch durch 10 geteilt werden, um Schritte von 10 Hz zu liefern. Diese Schritte von 10 Hz können dann zu/von beliebigen der vorangehenden Frequenzen addiert und/oder subtrahiert werden. Unglücklicherweise leiden Direktsynthesizer an einigen ernsthaften Nachteilen, inkludierend Generierung von unerwünschten Frequenzen durch die Mischer, was aufwändiges Filtern, eine hohe Empfindlichkeit gegenüber Breitbandphasenrauschen, komplexe Schaltungstechnik und relativ hohe Herstellungskosten erfordert.
Der erforderliche Frequenzbereich in den meisten gegenwärtigen Synthesizern wird durch Verwenden eines variablen spannungsgesteuerten Oszillators (VCO, voltage-controlled oscillator) erhalten, dessen Ausgangsfrequenz durch Vergleich mit einer Bezugsfrequenz korrigiert wird. Dieser Typ eines Synthesizers wird häufig als ein indirekter Synthesizer bezeichnet.
Ein Blockdiagramm eines bekannten Phasenregelschleifen- (PLL, phase-locked loop) Digitalfrequenzsynthesizers 10 wird in 1 gezeigt. Der Frequenzsynthesizer 10 inkludiert eine(n) Bezugsfrequenzquelle/Oszillator 12, einen Bezugsteiler (teile-durch-M) 14, einen Phasenfehlerdetektor 16, einen Schleifenfilter 18, einen spannungsgesteuerten Oszillator (VCO) 20 und einen variablen VCO-Teiler (teile-durch-N) 22. Der VCO-Teiler 22 kann einen digitalen Zähler umfassen, der eine Serie von Zählimpulsen generiert. Ein VCO-Ausgangssignal bei einer Ausgangsfrequenz F_VCO wird durch den VCO 20 generiert und wird durch den VCO-Teiler 22 erfasst. Ein Durchschnittsfachmann wird leicht begreifen, dass die Ausgangsfrequenz F_VCO hierin verwendet wird, um eine Frequenz zu bezeichnen, die sich typischerweise auf eine vorbestimmte Art und Weise ändert. Somit kann die Ausgangsfrequenz F_VCO eine oder mehr verschiedene gewünschte Frequenzen darstellen oder kann einen Bereich von gewünschten Frequenzen darstellen. Der VCO-Teiler 22 zählt die Zahl von Zyklen des VCO-Ausgangssignals und erzeugt einen Ausgangsimpuls nach jeden N Zyklen, wobei N ein programmierbarer Divisor ist, der zwischen unterschiedlichen Zählzyklen variiert werden kann. Der VCO-Teiler 22 erzeugt deshalb Ausgangsimpulse bei einer Frequenz der Ausgangsfrequenz F_VCO, geteilt durch den Divisor N.
Um viele unterschiedliche Frequenzen von dem VCO 20 zu synthtisieren, ist der VCO-Teiler 22 programmiert, durch unterschiedliche Ausgangsdivisoren N zu teilen, deren Wert durch einen Steuermechanismus 23 basierend auf einem gewünschten Wert für die Ausgangsfrequenz F_VCO variabel eingestellt wird. In einer typischen Anwendung kann der gewünschte Wert der Ausgangsfrequenz F_VCO einer von vielen möglichen Funkfrequenz- (HF) Kanälen für HF-Übertragung oder HF-Empfang sein. Falls der variable Ausgangsdivisor N gleich 1 ist, würde der VCO-Teiler 22 natürlich Zählimpulse ausgeben, die eine Ausgangsimpulsfolge mit einer Frequenz bilden, die im wesentlichen dem aktuellen Wert der Ausgangsfrequenz F_VCO identisch ist.
Die Ausgangsimpulsfolge, die durch den VCO-Teiler 22 generiert wird, wird für einen Vergleich mit einer Bezugsfrequenz F_ref zurück zu dem Phasenfehlerdetektor 16 gekoppelt. Die Bezugsfrequenz F_ref ist gewöhnlich eine fixierte genaue Frequenz, die durch einen Kristalloszillator generiert wird; in einigen Fällen ist sie aber eine variable Frequenz, die von einer beliebigen anderen Quelle abgeleitet wird, die einen anderen Frequenzsynthesizer inkludieren kann. Da die Bezugsfrequenzquelle 12 eine Bezugsfrequenz F_ref generiert, die gewöhnlich höher als die gewünschte Schrittgröße zwischen Frequenzen ist, die durch den VCO 20 generiert werden, wird die Bezugsfrequenz F_ref durch den Bezugsteiler 14 in eine Bezugsimpulsfolge mit einer Frequenz entsprechend der gewünschten Schrittgröße transformiert. Der Bezugsteiler 14 teilt die Be zugsfrequenz F_ref durch eine Bezugsganzzahl M. Die Bezugsganzzahl M wird so ausgewählt, dass der Phasendetektor 16 in der Lage ist, die Bezugsimpulsfolge und die Ausgangsimpulsfolge, die durch den VCO-Teiler 22 generiert wird, zu vergleichen.
Die Differenz/der Fehler in Phase oder Frequenz zwischen den verglichenen Impulsfolgen wird als ein Phasenfehlersignal (typischerweise eine Spannung) durch den Phasendetektor 16 ausgegeben. Das Phasenfehlersignal wird durch den Schleifenfilter 18 gefiltert, um ein Fehler- oder Steuersignal auszugeben. Der Schleifenfilter 18 ist typischerweise ein Tiefpassfilter. Die Charakteristika des Schleifenfilters 18 lenken, wie die PLL auf Änderungen in dem Phasenfehlersignal antwortet. Der VCO 20 ist ein sinusförmiger Oszillator, dessen Frequenz durch das Ausgangsfehlersignal gesteuert wird. Ein negativer Wert für das Ausgangsfehlersignal veranlasst den VCO 20, die Ausgangsfrequenz F_VCO zu verringern, und ein positiver Wert für das Ausgangsfehlersignal veranlasst den VCO 20, die Ausgangsfrequenz F_VCO zu erhöhen.
Auf diese Weise kann der VCO 20 durch einen breiten Bereich von gewünschten Werten für die Ausgangsfrequenz F_VCO einfach durch Variieren des Ausgangsfehlersignals abgestimmt werden. Durch kontinuierliches Vergleichen der Ausgangsfrequenz F_VCO des VCO 20 mit einer Bezugsfrequenz F_ref mit einer gewünschten Genauigkeit, und als Reaktion darauf kontinuierliches Korrigieren des Ausgangsfehlersignals kann der Frequenzsynthesizer 10 eine sehr hohe Genauigkeit erreichen. In der Tat kann die Genauigkeit des Frequenzsynthesizers 10 in der Größenordnung von einem Teil pro einer Million oder besser sein, was typischerweise die Genauigkeit der Bezugsfrequenzquelle 12 ist.
Wie oben erwähnt, ist die Bezugsfrequenz F_ref die durch die Bezugsfrequenzquelle 12 generiert wird, gewöhnlich nicht gleich der Ausgangsfrequenz F_VCO, auf die der VCO 20 gegenwärtig abgestimmt ist; anderenfalls könnte die Bezugsfrequenzquelle 12 direkt verwendet werden, die Ausgangsfrequenz F_VCO zu generieren. Da sich die Bezugsfrequenz F_ref und der gewünschte Wert der Ausgangsfrequenz F_VCO typischerweise unterscheiden, müssen sie zuerst durch Teilung zu irgendeiner gemeinsamen Teilvielfachfrequenz reduziert werden, bevor sie verglichen werden können. Angenommen z.B., dass ein gewünschter Bereich der Ausgangsfrequenz F_VCO eine Serie von Frequenzen inkludiert, die durch Frequenzschritte von 25 kHz voneinander beabstandet sind, z.B. 1000,000 MHz, 1000,025 MHz, 1000,050 MHz, ..., und die Bezugsfrequenz F_ref 12,8 MHz ist. Die Bezugsfrequenz F_ref müsste durch 512 (die Bezugsganzzahl M gleich 512) durch den Bezugsteiler 14 geteilt werden, um eine Bezugsimpulsfolge mit einer Frequenz von 25 kHz zu generieren, was die Beabstandung zwischen der gewünschten Serie von Ausgangsfrequenzen F_VCO ist. Für dieses Beispiel kann der Bezugsteiler 14 aus einem 9-Stufen-Binärzähler (29 = 512) bestehen, um eine derartige Bezugsimpulsfolge zu erzeugen.
Die Ausgangsfrequenz F_VCO des VCO 20 wird durch den variablen Ausgangsdivisor N in dem VCO-Teiler 22 geteilt. Der variable Ausgangsdivisor N wird auf eine der Zahlen in den Serien von 40000, 40001, 40002, ... entsprechend der gewünschten Ausgangsfrequenz F_VCO gesetzt, ausgedrückt in Vielfachen von 25 kHz, d.h. 1000,000 MHz/40000 = 25 kHz, 1000,025 MHz/40001 = 25 kHz, 1000,050 MHz/40002 = 25 kHz ... Falls die Ausgangsfrequenz F_VCO in dem gewünschten Wert ist, wird der VCO-Teiler 22 Impulse in der gleichen Rate von 25 kHz wie der Bezugsteiler 14 generieren. Ein beliebiger Unterschied zwischen den Frequenzen der Bezugsimpulsfolge und der Ausgangsimpulsfolge wird durch den Phasendetektor 16 erfasst, der ein ge eignetes Phasenfehlersignal, oder eine Spannung, generiert, um die Ausgangsfrequenz F_VCO zu korrigieren.
In vielen Frequenzsynthesizeranwendungen werden relativ kleine Frequenzschritte, oder eine feine Auflösung, in der Ausgangsfrequenz F_VCO gewünscht. Die minimalen Frequenzschritte, oder Auflösung, zwischen den unterschiedlichen Werten der Ausgangsfrequenz F_VCO ist eine Funktion des Wertes der Bezugsganzzahl M und der Bezugsfrequenz F_ref. Folglich sollte die Bezugsfrequenz F_ref minimiert werden, und die Bezugsganzzahl M sollte groß sein. Unglücklicherweise, wie ein Durchschnittsfachmann leicht erfassen wird, tendiert eine Absenkung der Bezugsfrequenz F_ref dazu, die Schleife zu veranlassen instabil zu werden, es sei denn, die Schleifenbandbreite wird entsprechend eingeengt. Insbesondere sollte eine Schleifenbandbreite vorzugsweise eine Größenordnung einer Größe kleiner als die Bezugsfrequenz F_ref sein um sicherzustellen, dass das Schleifenfilter 18 das Phasenfehlersignal, das durch den Phasendetektor 16 generiert wird, adäquat glättet. Bei Frequenzen innerhalb der Schleifenbandbreite tendiert Phasenjitter, oder Phasenrauschen, verursacht durch eine plötzliche Phasenänderung, dazu, durch die negative Rückkopplung in der PLL korrigiert zu werden. Unglücklicherweise wird bei Frequenzen außerhalb der Schleifenbandbreite Phasenjitter nicht korrigiert und die PLL kann verrauscht oder instabil werden. Ein weiterer Nachteil einer PLL mit einer engen Schleifenbandbreite sind relativ lange Einstellungszeiten, bevor die Ausgangsfrequenz F_VCO ihren gewünschten Wert erreicht. Bei Gestaltung eines Frequenzsynthesizers muss deshalb die Notwendigkeit für eine feine Auflösung, die eine enge Schleifenbandbreite erfordert, mit der Notwendigkeit für geringes Phasenjitter, und die entsprechende PLL-Stabilität, die eine breite Schleifenbandbreite erfordert, ausgeglichen werden. Diese Inkompatibilität zwischen feiner Auflösung der Aus gangsfrequenz F_VCO und PLL-Stabilität ist ein signifikanter Nachteil von einfachen Einzelschleifensynthesizern.
Zurückkehrend zu dem Frequenzsynthesizer 10 von 1 hängt die Frequenz der Impulse (in der Bezugsimpulsfolge und der Ausgangsimpulsfolge), die durch den Phasenfehlerdetektor 16 empfangen wird, von der Beabstandung zwischen Frequenzen in der gewünschten Serie von Ausgangsfrequenzen ab. Diese Beabstandung ist als "Kanalbeabstandung" oder "Frequenzauflösung" bekannt. Wenn engere Kanalbeabstandung oder feinere Frequenzauflösung gewünscht werden, werden die Impulse, die durch den Phasenfehlerdetektor 16 empfangen werden, proportional weniger häufig.
Für eine Kanalbeabstandung von 100 Hz werden Impulse von dem VCO-Teiler 22 und dem Bezugsteiler 14 bei einer Rate von einem Impuls pro 10 Millisekunden (1/100 Hz = 10 ms) empfangen. Falls eine kleinere Kanalbeabstandung gewünscht ist, z.B. 1 Hz, empfängt der Phasendetektor 16 nur einen Impuls pro Sekunde (1/1 Hz = 1 s). Folglich hat der Phasendetektor 16 nur eine Gelegenheit pro Sekunde, den Phasenfehler zwischen der Ausgangsimpulsfolge (abgeleitet aus dem aktuellen Wert der Ausgangsfrequenz F_VCO) und der Bezugsimpulsfolge zu messen. Wegen dieser relativ langen Zeit zwischen Phasenfehlermessungen kann eine enge Kanalbeabstandung zu einer unerwünschten Verzögerung führen, bevor der Frequenzsynthesizer 10 eine neue Ausgangsfrequenz mit der gewünschten Präzision auswählt und einpendelt. Deshalb gibt es noch einen anderen Gestaltungskompromiss für Frequenzsynthesizer – Auflösung und Geschwindigkeit. Feinere Frequenzauflösung reduziert auf die Fähigkeit des Synthesizers, unerwünschte kurzzeitige Schwankungen in der Ausgangsfrequenz F_VCO zu korrigieren, die z.B. aus mechanischen Vibrationen entstehen können.
Frequenzänderungsgeschwindigkeit kann von Frequenzauflösung durch Variieren eines Ausgangsdivisors N, der verwendet wird, um eine bestimmte Ausgangsfrequenz für einen Vergleich mit einer Bezugsfrequenz zu reduzieren, entkoppelt werden. Ein derartiger Synthesizer, der einen variablen Ausgangsdivisor verwendet, wird hierin nachstehend als ein "Fraktional-N"-Synthesizer ("Anteil-N"-Synthesizer) bezeichnet, da er Frequenzen durch offensichtliches Teilen durch Werte des Ausgangsdivisors N synthetisiert, die keine ganzen Zahlen sind. Wie offensichtlich werden wird, ist der Ausgangsdivisor N um einen beliebigen Basiswert variabel, z.B. kann der Ausgangsdivisor N zwischen N und N + 1 oder N und N – 1 variiert werden.
Im Betrieb variiert ein fraktionaler Synthesizer den Ausgangsdivisor N zwischen zwei oder mehr ganzen Zahlen, wie etwa N und N + 1, in einer vorbestimmten Divisorsequenz, um Teilung mit einem nicht-ganzzahligen Ausgangsdivisor anzunähern. Der fraktionale Synthesizer kann auch beliebige resultierende fraktionale Reste nach Teilung kompensieren. Angenommen z.B., dass in einer gewissen Gestaltung eines Fraktional-N-Synthesizers der Ausgangsdivisor N optimal N + (1/3) sein sollte. Wie angeführt wurde, können konventionelle Nicht-Fraktional-N-Synthesizer die Ausgangsfrequenz F_VCO nur durch ganze Zahlen teilen. Teilen durch den Ausgangsdivisor N gleich N + (1/3) kann durch Teilen durch die ganzzahlige Sequenz: N = N, N, N + 1, N, N, N + 1, N, N, N + 1... angenähert werden.
Falls entsprechend die Ausgangsfrequenz F_VCO durch die Ausgangsganzzahl N zweimal von drei und durch die Ausgangsganzzahl N plus 1 einmal aus drei geteilt wird, wird die Ausgangsfrequenz F_VCO im mittleren durch den Ausgangsdigitaldi visor N mit einem Wert von N + 1/3 geteilt. Dieser Typ eines Fraktional-N-Synthesizers führt, wie nachstehend beschrieben, zu einem periodischen Annäherungsfehler, der groß ist und akkurat kompensiert werden muss.
Die Annäherung eines fraktionalen Teils durch Variieren des Ausgangsdivisors N zwischen N und N + 1 gemäß einem beliebigen Muster führt zu einem periodischen Fehler in der Oszillatorsteuerspannung, der "fraktionale Welligkeit" genannt wird. In Fraktional-N-Synthesizern vom Stand der Technik ist der periodische Fehler von einer derartigen Größe, dass Schritte unternommen werden müssen, um ihn zu reduzieren. Ein Blockdiagramm einer bekannten Technik, die in US-Patent Nr. 4,179,670, erteilt an Kingsbury, zum Reduzieren des Fehlers beschrieben wird, wird in 1B gezeigt. Typischerweise stellt diese Technik vom Stand der Technik den momentanen digitalen Wert in dem Fraktional-N-Akkumulator 38 mit dem Annäherungsfehler gleich und konvertiert den digitalen Wert zu einem analogen Kompensationssignal unter Verwendung des D/A-Wandlers 40. Das Kompensationssignal muss in Proportion zu dem N-Wert des Teilers 22 weiter verkleinert werden, bevor es von dem Phasenkomparatorausgang in dem Welligkeitskompensator 32 subtrahiert wird. Das Kingsbury-Patent legt offen, dass der variable Teiler 22 ein Ausgangsimpulsmarkierungsabstandsverhältnis proportional zu 1/N hat und somit die gewünschte Verkleinerung um den Faktor N durch Abschneiden des Kompensationssignals von dem D/A-Wandler 40 unter Verwendung eines Abschneiderschalters 41 erreicht werden kann, der durch die Ausgangsimpulse von dem variablen Teiler 22 angesteuert wird.
US 5,349,310 , erteilt am 20. September 1994, legt eine Direkt-Digital-Synthese- (DDS) Vorrichtung offen, die fixierte Eingangs- und Ausgangsteiler (fixierter Bezugsteiler TEILE-DURCH-9,75 und fixierte Ausgangsteiler TEILE-DURCH-2 und TEILE-DURCH-16) verwendet. Diese Vorrichtung sieht einen fi xierten Startwert vor und verwendet eine zusätzliche Struktur (Zyklusentzugsschaltungen), um sich in diskreten Schritten von einer Basisfrequenz weg zu bewegen.
US 5,021,754 , erteilt am 4. Juni 1991, legt die Auswahl eines Bezugsdivisors R offen, derart, dass der fraktionale Zähler N nicht Null ist, derart, dass das Stichleitungskompensationsmittel (spur compensation means) betätigt wird. In der Implementierung dieses Synthesizers ist R vorhersagbar, und es werden vorher berechnete Werte im Speicher gespeichert. Dann wird für eine beliebige gegebene f_out ein entsprechender fixierter Wert von R ausgewählt und verwendet.
US 4,185,247 , erteilt am 22. Januar 1980, legt einen Einspeisungs-Vorwärts-Phasenkompensationssynthesizer offen, der eine vorbestimmte Frequenzausgabe von einem synchronen Addierer mit einem Glättungszähler, der jedes Mal inkrementiert, wenn der Addierer ausführt (überläuft), generiert. Die Ausgangsfrequenz wird durch das Inkrement, das zu einem synchronen Addierer eingegeben wird, bestimmt, und wird in jedem Fall auf die Hälfte der Eingangstaktfrequenz begrenzt, da der Rückkopplungspfad von dem VCO vor dem Phasenvergleich nicht geteilt wird.
Ungeachtet dieser Genialitäten des Standes der Technik bleibt Fraktional-N-Welligkeitskompensation gegenüber Toleranzen von analogen Schaltungskomponenten anfällig, und somit existiert eine Notwendigkeit, den Betrag von Welligkeit, die zu kompensieren ist, zu reduzieren, oder anderenfalls einfachere Verfahren für eine Kompensation zu erdenken, deren Verbesserungen durch Praktizieren der vorliegenden Erfindung wie hierin beschrieben erhalten werden können.
ZUSAMMENFASSUNG DER ERFINDUNG
Unter Verwendung eines neuartigen Ansatzes und einer Anordnung für fraktionale Synthese erreicht die vorliegende Erfindung eine feine Frequenzauflösung mit geringem Phasenrauschen, während eine hohe Phasenvergleichsfrequenz/schnelle Frequenzänderungsgeschwindigkeit unter Verwendung einer Einzelphasenrastungssynthesizerschleife beibehalten wird. Vorteile der Erfindung inkludieren auch geringe Komplexität und geringe Kosten.
In Übereinstimmung mit der Erfindung wird ein Frequenzsynthesizer zum Generieren eines Ausgangssignals einer gewünschten Ausgangsfrequenz vorgesehen, umfassend: eine Bezugsfrequenzquelle zum Generieren eines Bezugssignals mit einer Bezugsfrequenz; eine Bezugsteilerschaltung zum Teilen des Bezugssignals durch einen Bezugsdivisor und zum Erzeugen einer Bezugsimpulsfolge basierend auf dem geteilten Bezugssignal, und einen Ausgangsteiler zum Teilen des Ausgangssignals durch einen Ausgangsdivisor und zum Erzeugen einer Ausgangsimpulsfolge basierend auf dem geteilten Ausgangssignal; wobei der Frequenzsynthesizer gekennzeichnet ist durch: eine Anteilssteuervorrichtung zum Variieren während einer Generierung der gewünschten Ausgangsfrequenz von Werten des Bezugsdivisors und des Ausgangsdivisors zwischen einem ersten Paar von ganzzahligen Werten und einem zweiten Paar von ganzzahligen Werten; einen Phasenfehlerdetektor zum Vergleichen der Bezugsimpulsfolge und der Ausgangsimpulsfolge, um ein Phasenfehlersignal zu erzeugen; einen Signalprozessor zum Verarbeiten des Phasenfehlersignals, um das Ausgangssteuersignal zu erzeugen, wobei der Signalprozessor einen Welligkeitskompensator inkludiert, der mit dem Phasenfehlerdetektor verbunden ist und durch die Anteilssteuervorrichtung gesteuert wird, um einen periodischen Phasenfehler in dem Phasenfehlersignal zu kompensieren; und einen Oszillator zum Erzeugen des Ausgangssignals bei der gewünschten Ausgangsfrequenz als Reaktion auf das Ausgangssteuersignal.
Ausführungsformen der Erfindung werden in den abhängigen Ansprüchen dargelegt.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die Merkmale und Vorteile der vorliegenden Erfindung werden nachstehend detaillierter in Verbindung mit den Zeichnungen beschrieben, in denen gleiche Bezugszeichen auf ähnliche Elemente überall in den Zeichnungen verweisen.
1A ist ein Funktionsblockdiagramm eines bekannten PLL-Digitalfrequenzsynthesizers;
1B ist ein Blockdiagramm eines Fraktional-N-Synthesizers vom Stand der Technik;
2A ist ein Funktionsblockdiagramm eines Fraktional-M-Digitalfrequenzsynthesizers in Übereinstimmung mit der vorliegenden Erfindung;
2B ist ein Blockdiagramm einer Fraktional-M-Steuervorrichtung, die in dem in 2A gezeigten Fraktional-M-Frequenzsynthesizer verwendet werden kann;
3 ist ein Funktionsblockdiagramm eines sequenziellen Anteilsannäherungssynthesizers gemäß der vorliegenden Erfindung, in dem sowohl N als auch M während einer Erzeugung einer einzelnen Ausgangsfrequenz variiert werden;
4 ist ein Flussdiagramm, das Beispielprozeduren zum Auswählen optimaler Werte für einen Bezugsdivisor M und einen Ausgangsdivisor N zeigt, die in dem in 3 gezeigten Synthesizer in Übereinstimmung mit der vorliegenden Erfindung implementiert werden können;
5 ist eine Veranschaulichung eines Konzeptes einer höchsten gemeinsamen Periode, das in einer Zyklusauswahlausführungsform in Übereinstimmung mit der Erfindung verwendet wird;
6-8 sind Flussdiagramme, die verschiedene Beispielprozeduren zum Auswählen von Werten für ganzzahlige Paare (M, N) in Übereinstimmung mit einer anderen beispielhaften Ausführungsform der Erfindung zeigen; und
9 ist ein Diagramm, das eine beispielhafte Implementierung eines Phasendetektors zeigt, der in einem Fraktional-Digitalfrequenzsynthesizer in Übereinstimmung mit der vorliegenden Erfindung verwendet werden kann.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
In der folgenden Beschreibung werden zum Zweck von Erläuterung und nicht Begrenzung spezifische Details dargelegt, wie etwa bestimmte Schaltungen, Komponenten, Techniken etc., um ein gründliches Verständnis der vorliegenden Erfindung vorzusehen. Einem Durchschnittsfachmann wird jedoch offensichtlich sein, dass die vorliegende Erfindung in anderen Ausführungsformen praktiziert werden kann, die von diesen spezifischen Details abweichen. In anderen Fällen werden detaillierte Beschreibungen von gut bekannten Verfahren, Einrichtungen und Schaltungen weggelassen, um die Beschreibung der vorliegenden Erfindung nicht mit unnötigen Details zu verwirren.
Fraktional-M-Frequenzsynthese
In einer beispielhaften Ausführungsform der vorliegenden Erfindung, die in 2 gezeigt wird, sind die Frequenzänderungsgeschwindigkeit und die Synthesizerausgleichszeit von der Feinheit von Frequenzauflösung durch Variieren eines Bezugsdivisors M entkoppelt. Der Bezugsdivisor M ist ein variabler Ganzzahldivisor, der verwendet wird, um die Bezugsfrequenz F_ref für einen Vergleich mit einer Ausgangsfrequenz F_VCO während der Zeit, zu der eine einzelne Ausgangsfrequenz generiert wird, zu reduzieren. Ein Frequenzsynthesizer in Übereinstimmung mit der vorliegenden Erfindung, der diese Entkopplung bewerkstelligt, wird hierin nachstehend als ein "Fraktional-M"-Synthesizer bezeichnet, der Frequenzen durch Variieren des Bezugsteilers zwischen ganzzahligen Werten synthetisiert, im Gegensatz zum Variieren des Ausgangsteilers. Wie nachstehend beschrieben, kann der Fraktional-M-Frequenzsynthesizer in Übereinstimmung mit dieser beispielhaften Ausführungsform der Erfindung einen variablen Bezugsdivisor M zusammen mit einem Wert einer Ausgangsganzzahl N einsetzen, der während einer Erzeugung einer gegebenen Frequenz fixiert ist, um ein fraktionales Frequenzverhältnis anzunähern, während Annäherungsfehler kompensiert werden.
Genauer wird der Bezugsdivisor M zwischen zwei oder mehr ganzen Zahlen mit einem "Markierungsabstandsverhältnis" variiert, das ausgewählt ist, den gewünschten fraktionalen Teil anzunähern. Die verschiedenen Werte des Bezugsdivisors M inkludieren typischerweise eine Basis- (Bezug) Ganzzahl M und ganze Zahlen um die Basisganzzahl M herum, wie etwa M + 1, M + 2 oder M – 1. Der Wert der Bezugsganzzahl M kann für unterschiedliche gewünschte Ausgangsfrequenzen F_VCO variieren, wie es der Ausgangsdivisor N kann. Um eine Teilung durch einen Bezugsdivisor M anzunähern, der einen fraktionalen Wert aufweist, wird der Bezugsdivisor M in Übereinstimmung mit einer vorbestimmten Divisorsequenz variiert. Um z.B. den Bezugsdivisor M mit einem Wert gleich einer ausgewählten Basisbezugsganzzahl M plus einen Anteil von 1/3 anzunähern, wird der Bezugsdivisor M in Übereinstimmung mit der folgenden Bezugsdivisorsequenz variiert: M = M, M, M + 1, M, M, M + 1, M, M, M + 1 ... (1)
In dieser Bezugsdivisorsequenz (1) ist jeder dritte Wert des Bezugsdivisors M M + 1 an Stelle von M. Es kann eine kompliziertere Bezugsdivisorsequenz, die M, M + 1 und M – 1 einbezieht, verwendet werden, um beliebige resultierende Annäherungsfehler zu reduzieren, d.h. periodisches Teilen durch M – 1, um den Fehler beim Annähern einer Teilung durch (M + 1/3) unter Verwendung von M und M + 1 aufzuheben.
Die Bezugsdivisorsequenz (1) kann durch Verwenden von einem oder mehr Registern, die hierin als ein Akkumulator bezeichnet werden, erzeugt werden, um fraktionale Reste von jeder Teilung zu akkumulieren, bis eine akkumulierte Summe gleich eins ist oder überschreitet. In diesem Punkt teilt ein variabler Bezugsteiler 30 durch M + 1 für den nächsten Frequenzzyklus, um die akkumulierten Reste oder Fehler zu korrigieren. Ein beliebiger übriger fraktionaler Rest wird in dem Akkumulator vorwärts getragen, und der Akkumulator setzt fort, nicht verwendete fraktionale Reste für anschließende Teilungen zu akkumulieren, bis die akkumulierte Summe erneut gleich eins ist oder überschreitet. Auf diese Weise generiert ein Überlauf von dem Akkumulator die erforderliche Bezugsdivisorsequenz von Werten für den Bezugsdivisor M.
In bekannten Implementierungen, wie etwa denen, die in 1A und 1B gezeigt werden, ist der Bezugsdivisor M während einer Periode fixiert, in der es erforderlich ist, dass die Ausgangsfrequenz F_VCO konstant ist. Die vorliegende Erfindung variiert vorteilhafter Weise den Wert des Bezugsdivisors M während dieser Periode. In einem nachstehend beschriebenen zweiten Beispiel können sowohl der Bezugsdivisor M, der verwendet wird, um die Bezugsfrequenz F_ref zu reduzieren, als auch der Ausgangsdivisor N, der verwendet wird, um die Aus gangsfrequenz F_VCO zu reduzieren, während dieser Periode variiert werden.
2A veranschaulicht einen Fraktional-M-Frequenzsynthesizer in Übereinstimmung mit der vorliegenden Erfindung. Da viele der Elemente, die zuvor hinsichtlich 1A beschrieben wurden, in 2A dupliziert sind, legt die folgende Beschreibung den Schwerpunkt auf die neu hinzugefügten Merkmale oder Elemente. Der Fraktional-M-Synthesizer umfasst den variablen Bezugsteiler 30 und einen programmierbaren VCO-Teiler 34. Während nicht gezeigt, kann die Bezugsfrequenz F_ref von der Bezugsquelle 12 und/oder die Ausgangsfrequenz F_VCO von dem VCO 20 (durch einen geeigneten Vorteiler) vorgeteilt werden, um die erforderliche Betriebsgeschwindigkeit der digitalen Logik zu reduzieren, die verwendet wird, um einen oder beide der variablen Teiler 30 und 34 aufzubauen. Ein geeigneter Dual-Modulus-Vorteiler und weitere Techniken zur Gestaltung eines variablen Teilers werden in US-Patent Nr. 5,066,927 mit dem Titel "Dual Modulus Counter For Use In A Phase Locked Loop" und erteilt für Dent, offengelegt, deren Offenlegung hiermit durch Verweis einbezogen wird. Alternativ kann die Bezugsfrequenz F_ref und/oder die Ausgangsfrequenz F_VCO unter Verwendung eines heterodynen Frequenzkonverters oder Mischers zu einer anderen Frequenz (gewöhnlich geringeren) konvertiert werden, falls es für die Realisierung der gewünschten Teilerverhältnisse geeigneter ist.
Der variable Bezugsteiler 30 nähert eine Teilung durch einen nicht-ganzzahligen Wert des Bezugsdivisors M durch Verwenden einer Bezugsdivisorsequenz von ganzen Zahlen M und M + 1 eng an. Natürlich können kompliziertere Divisorsequenzen von M-basierten ganzen Zahlen verwendet werden. Unter Verwendung der oben dargelegten beispielhaften Bezugsdivisorsequenz (1) teilt der variable Bezugsteiler 30 die Bezugsfrequenz F_ref durch Bezugsganzzahlen M oder M + 1, wie steuerbar basierend auf einem Steuersignal ausgewählt, das durch eine Fraktional-M-Steuervorrichtung 36 generiert wird. Der variable Bezugsteiler 30 erzeugt einen Ausgangsimpuls in einer Bezugsimpulsfolge nach jeden M Zyklen der Bezugsfrequenz F_ref. Die Ausgangsimpulsfolge, die durch den variablen Bezugsteiler 30 generiert wird, wird durch den Phasendetektor 16 mit einer Ausgangsimpulsfolge von dem VCO-Teiler 22 verglichen.
Die Fraktional-M-Steuervorrichtung 36 akkumuliert in einem Akkumulator 38 fraktionale Reste dM von jeder Teilung, bis die akkumulierte Summe gleich irgendeinem maximalen Wert, oder maximalen Zahl, M_max, ist oder ihn überschreitet. Der maximale Wert M_max wird der "Modulus" ("Teilungsrest") des Akkumulators 38 genannt. Wenn die akkumulierte Summe gleich dem Modulus M_max ist oder ihn überschreitet, wird die Akkumulatorsumme zurückgesetzt und es wird ein "Übertrags"-Impuls generiert. In diesem Beispiel bestimmt der fraktionale Rest dM die Zahl von Malen (im mittleren), für die die Bezugsfrequenz F_ref durch die Bezugsganzzahl M geteilt werden sollte, bevor sie durch M + 1 geteilt wird. Der Bezugsteiler 30, die Steuervorrichtung 36 und der Akkumulator 38 umfassen eine Bezugsteilerschaltung zum Teilen der Bezugsfrequenz durch die Bezugsganzzahl M, oder Bezugsdivisor M. Die Werte der Bezugsganzzahl M und der fraktionale Rest dM sind als Eingaben zu der Fraktional-M-Steuervorrichtung 36 gezeigt und werden unter Berücksichtigung derartiger Faktoren eingestellt, wie etwa die Ausgangsfrequenz F_VCO des VCO 20, der Wert des Ausgangsdivisors N und andere mögliche Faktoren, die in späteren Beispielausführungsformen beschrieben werden.
Wenn die akkumulierte Summe gleich dem Modulus M_max ist oder ihn überschreitet, wird der Akkumulator 38 um einen Wert gleich dem Modulus M_max reduziert und der variable Bezugsteiler 30 wird durch die Fraktional-M-Steuervorrichtung 36 instruiert, für den nächsten Teilungszyklus des Bezugsteilers 30 durch M + 1 zu teilen, um einen akkumulierten Fehler zu korrigieren. Danach ändert die Fraktional-M-Steuervorrichtung 36 den Wert des Bezugsdivisors M zurück zu der Bezugsganzzahl M, bis anderweitig durch das Steuersignal instruiert. Ein beliebiger übriger fraktionaler Rest in dem Akkumulator 38 nach Reduktionsmodulo M_max wird in dem Akkumulator 38 vorgetragen und der Akkumulator 38 setzt fort, fraktionale Reste dM von anschließenden Teilungszyklen zu akkumulieren, bis der akkumulierte Wert erneut gleich dem Modulus M_max ist oder ihn überschreitet. Auf diese Weise generiert ein Überlauf von dem Akkumulator 38 die erforderliche Bezugsdivisorsequenz, wie etwa die Sequenz (1), für den Bezugsdivisor M.
Z.B. kann ein Modulo-Q-Akkumulator, wobei Q eine ganze Zahl ist, verwendet werden, um die gewünschte Bezugsdivisorsequenz zu generieren. Der Modulo-Q-Akkumulator speichert den fraktionalen Rest dM. Basierend darauf, ob der Modulo-Q-Akkumulator überläuft oder unterläuft, wird ein Wert für den Bezugsdivisor M (der zwischen der Bezugsganzzahl M und der Bezugsganzzahl plus eisn M + 1 variieren könnte) in einem letzten Akkumulationszyklus ausgewählt. Der Modulo-Q-Akkumulator kann in jedem Zählzyklus um einen ausgewählten ganzzahligen X-Betrag inkrementiert oder dekrementiert werden. Der Wert von "Q" kann in Übereinstimmung mit der folgenden Gleichung bestimmt werden: Q = FVCO/Cwobei C ein gemeinsamer Faktor, oder vorzugsweise der höchste gemeinsame Faktor, der Ausgangsfrequenz F_VCO und der Bezugsfrequenz F_ref ist.
Die Annäherung von fraktionalen Werten für den Bezugsdivisor M durch Variieren des ganzzahligen Teilers zwischen unterschiedlichen Werten, z.B. M und M + 1, gemäß einer bestimmten Divisorsequenz, oder Muster, führt zu einem periodischen Fehler in dem Ausgangsfehlersignal zu dem VCO 20, hierin nachstehend als "fraktionale Welligkeit" bezeichnet. Der kumulative fraktionale Rest, der in einer beliebigen Zeit in dem Akkumulator 38 gespeichert ist, repräsentiert den momentanen fraktionalen Welligkeitsfehler.
Der fraktionale Welligkeitsfehler kann als eine Sägezahnwellenform visualisiert werden, die zu einem Spitzenwert aufläuft, während der Akkumulator 38 zu dem Modulus M_max hochzählt. Wenn der Akkumulator 38 den Modulus M_max erreicht, wird der Wert in dem Akkumulator 38 um den Modulus M_max reduziert. Um den momentanen fraktionalen Welligkeitsfehler der Schleife heraus zu subtrahieren, generiert eine Welligkeitsschaltung 37 ein digitales Welligkeitskompensationssignal, das den aktuellen akkumulierten Wert darstellt, der in dem Akkumulator 38 gespeichert ist. Ein Digital-Analog- (D/A) Wandler 40 konvertiert das digitale Welligkeitskompensationssignal in ein analoges Welligkeitskompensationssignal. Das analoge Welligkeitskompensationssignal, das den fraktionalen Welligkeitsfehler darstellt, wird dann von dem/zu dem Phasenfehlersignal subtrahiert oder addiert (je nach Notwendigkeit), das durch den Phasendetektor 16 in einem Welligkeitskompensator 32 generiert wird. Der Schleifenfilter 18, der Welligkeitskompensator 32, der D/A-Wandler 40 und die Steuervorrichtung 36 oder 42 umfassen einen Signalprozessor. Der Phasendetektor 16 und der Signalprozessor umfassen in Kombination eine Ausgangsverarbeitungsschaltung.
In einer allgemeinen Ausführungsform des Fraktional-M-Synthesizers gemäß der Erfindung wird eine Sequenz von Teilungsverhältnissen M₁, M₂, ..., M_i zusammen mit einer Zahl von Malen A_i, die jedes Teilungsverhältnis in einem Wiederholungszyklus verwendet wird, bestimmt, um die Gleichung:
zu erfüllen, wobei M₁, M₂, ..., M_i i unterschiedliche Werte für den Bezugsdivisor M darstellen, die durch den Bezugsteiler während einer Erzeugung der Ausgangsfrequenz F_VCO verwendet werden, und A₁, A₂, ..., A_i eine entsprechende Zahl von Malen darstellen, die jeder Wert des Bezugsdivisors M in einem Zyklus des vorbestimmten Musters verwendet wird. Da viele Lösungen existieren, umfasst die Erfindung Auswählen der Lösung, die den fraktionalen Welligkeitsfehler minimiert.
Um den Betrieb dieser beispielhaften Ausführungsform zu veranschaulichen, kann das Verhältnis der Ausgangsfrequenz F_VCO und der Bezugsfrequenz F_ref auf eine Art und Weise des Standes der Technik als: FVCO/Fref = (N + dN)/Mo (2)ausgedrückt werden, wobei die Bezugsganzzahl M_o eine fixierte ganze Zahl ist, die in die Bezugsfrequenz F_ref zu teilen ist, die Ausgangsganzzahl N der ganzzahlige Anteil des variablen Ausgangsdivisors N ist und dN der fraktionale Anteil des variablen Ausgangsdivisors N ist, der durch frühere Fraktional-N-Techniken zu realisieren ist. Gemäß der vorliegenden Erfindung kann das reziproke Verhältnis F_ref/F_VCO als: Fref/FVCO = (M + dM)/No (3)ausgedrückt werden, wobei die Ausgangsganzzahl N_o eine ganze Zahl ist, die Bezugsganzzahl M der ganzzahlige Abschnitt des Bezugsdivisors M ist und der fraktionale Rest dM der fraktionale Anteil des Bezugsdivisors M ist, realisiert unter Verwendung von Fraktional-M-Techniken.
Gleichsetzen von Gleichungen (2) und (3) führt zu der folgenden Gleichung: M + dM = No·Mo/(N + dN).
Angenommen nun, dass der Fraktional-N-Synthesizer einen Anteil dN, der sich durch n/d ergibt, wobei n der Zähler des Anteils ist und d der Nenner des Anteils ist, zu synthetisieren hatte. Falls z.B. der Nenner d gleich 10 ist, dann würde der Fraktional-N-Synthesizer VCO-Ausgangsfrequenzen von {N, N + 1/10, N + 2/10, N + 3/10 ...} mal die Phasenvergleichsfrequenz F_ref/M_o synthetisiert haben. Ersetzen von dN = n/d in der obigen Gleichung und erneutes Anordnen, sodass der resultierende Nenner eine ganze Zahl ist, führt zu der Gleichung: M + dM = No·Mo·d/(N·d + n).
Somit ist die Bezugsganzzahl M der ganze Teil und dM ist der Rest von (N_o·M_o·d) geteilt durch (N·d + n). Der Rest dM hat die Form r/(N·d + n), die zeigt, dass es ein rationaler Anteil mit einem Nenner gleich (N·d + n) ist. Somit hat der erforderliche Fraktional-M-Wert dM, der durch Fraktional-M-Steuervorrichtung 36 zu erzeugen ist, einen Nenner von (N·d + n), was der erforderliche Modulus des Akkumulators 38 ist.
Weitere Details der Fraktional-M-Steuervorrichtung werden in 2B gezeigt. Ein Kalkulator 39 empfängt eine Angabe der gewünschten Frequenz, was in Form der Parameter N, dN = n/d und M_o sein kann, die in einem Fraktional-N-Synthesizer vom Stand der Technik verwendet würden. Der Kalkulator 39 berechnet den erforderlichen Akkumulatormodulus (N·d + n) und den Rest r bei Teilung von N_o·M_o·d durch diesen Modulus, wobei N_o der Wert des Ausgangsteilers ist, der für den Fraktional-M-Synthesizer zu verwenden ist. Ein Verfahren zum Auswählen eines Wertes von N_o, für den der Kalkulator 39 programmiert sein kann, ihn zu implementieren, ist, einen Wert von N_o auszuwählen, sodass der berechnete Wert von M stets der gleiche ist. Ein alternatives Kriterium kann darin bestehen, einen Wert von N_o am nächsten zu dem Wert von N_o auszuwählen, was zu einem konstanten berechneten Wert von M führt, was ein leicht erhaltenes Teilungsverhältnis ist, wie etwa ein Vielfaches von 64 oder ein anderer Vorteilerwert. Der Fraktional-M-Synthesizer kann somit verwendet werden, um den Hochgeschwindigkeits-Ausgangsteiler 34 zu vereinfachen, wie etwa durch Beseitigen der Notwendigkeit eines Multi-Modulus-Vorteilers oder durch Verwenden eines höheren Vorteiler-Teilungsverhältnisses, was gewisse Werte von N_o nicht vorsehen kann.
Der Kalkulator 39 kann somit programmiert sein, Fraktional-M-Parameter zu berechnen, während die Werte von N_o vermieden werden, die nicht erreicht werden können. Der Kalkulator 39 berechnet den Fraktional-M-Modulus für den Akkumulator 38 aus den Parametern N, d und n, die normalerweise verwendet würden, um einen Fraktional-N-Synthesizer vom Stand der Technik zu programmieren, während das Inkrement zu dem Akkumulator 38 als das verbleibende bei Teilung von N_o·M_o·d durch diesen Modulus berechnet wird. Der Basiswert M für den Bezugsteiler 30 wird als der ganze Teil berechnet, der erhalten wird, wenn N_o·M_o·d durch den Akkumulatormodulus geteilt wird.
In Fällen, wo die Bezugsganzzahl M größer als die Ausgangsganzzahl N ist, wie etwa wenn die Ausgangsfrequenz F_VCO auf eine geringere Frequenz herunter gemischt wird, bevor sie zu dem VCO-Teiler 22 eingegeben wird, oder wo die Bezugsfrequenz F_ref höher als die Ausgangsfrequenz F_VCO ist, wird die fraktionale Welligkeit vorteilhafter Weise reduziert, da das Verhältnis von N/M kleiner als 1 ist. Es gibt auch einen Vorteil beim Herstellen der fraktionalen Welligkeit als eine Funktion der Bezugsquelle 12 an Stelle des VCO 20. Falls die Größe der fraktionalen Welligkeit von dem Wert des Ausgangsdivisors N abhängt, muss das Welligkeitskompensationssignal, das zu dem Welligkeitskompensator 41 vorgesehen wird, für jede unterschiedliche gewählte Ausgangsfrequenz F_VCO akkurat skaliert werden. Eine derartige Skalierung erfordert eine zusätzliche Multiplikation und Bestimmung von vielen unterschiedlichen Skalierungsfaktoren. In dieser beispielhaften Ausführungsform der vorliegenden Erfindung basiert die Größe der fraktionalen Welligkeit jedoch auf dem Bezugsdivisor M. Da die Bezugsfrequenz F_ref fixiert ist, ist die fraktionale Welligkeit von dem Ausgangsdivisor N und der Ausgangsfrequenz F_VCO unabhängig. Deshalb wird eine Skalierung des Welligkeitskompensationssignals, um die fraktionale Welligkeit zu korrigieren, nicht benötigt.
Der Modulus N·d + n des Akkumulators 38 ist der geringste ganzzahlige Wert des Ausgangsdivisors N, der eine gewünschte Ausgangsfrequenz F_VCO erzeugt, unter Verwendung konventioneller nicht-fraktionaler Synthese, wie in 1A. Als ein Beispiel angenommen, dass die gewünschte Ausgangsfrequenz F_VCO 1000,1 MHz ist und die Bezugsfrequenz F_ref 10 MHz ist. Die Bezugsganzzahl M wird in der Größenordnung von 10 ausgewählt, um eine Phasenvergleichsrate (ebenso wie Kanalbeabstandung/Frequenzauflösung) in dem Bereich von 1 MHz zu ergeben, d.h. 10 MHz/10 = 1 MHz. Ein Wert für die Ausgangsganzzahl N und eine Bezugsdivisorsequenz, enthaltend "ml" teile-durch-10's (d.h. teile durch M = 10) und "m2" teile-durch-11's (d.h. teile durch M + 1 = 11) werden bestimmt, was zu einer mittleren Ausgangsfrequenz entsprechend der gewünschten Ausgangsfrequenz F_VCO von 1000,1 MHz führt. Die Gleichung, die deshalb zu erfüllen und zu lösen ist, ist:
Somit ist die Summe (m1 + m2) gleich der Gesamtzahl von ganzzahligen Teilungen, die erforderlich sind, um einen Zyklus der Fraktional-M-Teilung anzunähern. Da die gewünschte Ausgangsfrequenz F_VCO gerade über 1000 mal der 1-MHz-Phasenvergleichsrate/Frequenzauflösung ist, ist eine geeignete Auswahl für die Ausgangsganzzahl N die nächste höchste ganze Zahl oder N = 1001. Mit M = 10 und N = 1001 ist die Lösung der Gleichung (4) m1 = 9911, m2 = 90 und (m1 + m2) = 10001. Entsprechend wird die Bezugsfrequenz F_ref 90 mal durch 11 für alle 9911 mal geteilt, die die Bezugsfrequenz F_ref durch 10 geteilt wird. Die 90 Fälle von teile-durch-11 werden vorzugsweise unter den 9911 Fällen von teile-durch-10 so gleichmäßig wie möglich überall in den insgesamt 10001 Teilungszyklen verteilt. Ein derartiges Muster kann durch die Überlaufereignisse eines Modulo-10001-Akkumulators, der wiederholt um 90 inkrementiert wird, erzeugt werden. Somit wird in dem neuartigen Fraktional-M-Synthesizer in Übereinstimmung mit der vorliegenden Erfindung der Wert der Ausgangsganzzahl N, die in einem Nicht-Fraktional-Synthesizer benötigt würde, bestimmt und verwendet, um den Modulus M_max des Fraktional-M-Akkumulators zu programmieren. In dem obigen Beispiel ist die Ausgangsganzzahl N gleich 10001 mit einer entsprechenden 0,1-MHz-Phasenvergleichsfrequenz.
Es kann praktisch unbequem sein, einen Akkumulator zu verwenden, dessen Modulus gemäß der gewünschten Ausgangsfrequenz F_VCO variiert. Ein konstanter Modulus gleich einer Potenz von zwei (binär) ist typischerweise leichter zu implementieren, da er eine Generierung eines Welligkeitskompensationssignals einer konstanten Größe unter Verwendung eines Digital-Analog-Wandlers erleichtert, der direkt durch die signifikantesten Fraktional-Akkumulator-Bits angesteuert wird. Eine Verwendung eines Binär-Modulus-Akkumulators führt zu einer Annäherung zu der gewünschten Ausgangsfrequenz, deren Genauigkeit durch Verwenden einer ausreichend langen Wortlänge so hoch wie notwendig sein kann.
Falls z.B. in dem obigen Beispiel ein 16-Bit-Binär-Akkumulator verwendet wurde (modulo-65536 an Stelle von modulo-10001), ist das Inkrement zu dem Akkumulator, was am nächsten die gewünschte Frequenz liefert, 649, und der resultierende Frequenzfehler ist –305 Hz. Ungeachtet dessen, welcher bestimmte Akkumulatormodulus verwendet wird, können Akkumulator-Inkremente in Echtzeit durch die Fraktional-M-Steuervorrichtung 36 für jede neue gewünschte Ausgangsfrequenz berechnet werden, oder im voraus für jede mögliche Ausgangsfrequenz berechnet, in einer Nachschlagtabelle gespeichert und später durch die Fraktional-M-Steuervorrichtung 36 abgerufen werden.
In dem obigen Beispiel war die Wahl der Ausgangsganzzahl N = 1001 etwas beliebig. Falls der Bezugsdivisor M die Werte M = 10 und M + 1 ist gleich 11 hat, kann die Ausgangsganzzahl N irgendwo in dem Bereich von 1000 < N ≤ 1100 mit unterschiedlichen resultierenden Fehlermustern gewählt werden, von denen einige wünschenswerter als andere sein können. Für jede gewünschte Ausgangsfrequenz F_VCO wird ein Wert der Ausgangsganzzahl N innerhalb dieses Bereichs basierend auf gewünschten Charakteristika des fraktionalen Welligkeitsmusters gewählt, z.B. minimale geringe Frequenzspektralenergie. Es werden nun einige erfinderische Verfahren zum Auswählen von Werten oder Sequenzen von Werten für sowohl die Bezugsganzzahl M als auch die Ausgangsganzzahl N beschrieben.
Fraktional-N und M-Frequenz-Synthese
Eine andere beispielhafte Ausführungsform der vorliegenden Erfindung wird in 3 gezeigt. Unter der Steuerung einer Steuervorrichtung 42 teilt der variable Bezugsteiler 30 die Bezugsfrequenz F_ref durch eine Bezugsdivisorsequenz von Wer ten für den Bezugsdivisor M. Die Steuervorrichtung 42 sendet die Werte des Bezugsdivisors M zu Bezugsteiler 30 von der Steuervorrichtung 42. Z.B. kann eine Bezugsdivisorsequenz von Werten für den Bezugsdivisor M, bestehend aus M und M + 1, generiert werden, um einen "mittleren" nicht-ganzzahligen Divisor zwischen M und M + 1 zu erzeugen, wie in der obigen Ausführungsform beschrieben.
Außerdem generiert die Steuervorrichtung 42 auch eine Ausgangsdivisorsequenz von Werten für den variablen Ausgangsdivisor N, die dem VCO-Teiler 34 bereitgestellt wird, um einen mittleren nicht-ganzzahligen Divisor zu erzeugen. Die Steuervorrichtung 42 kann unter Verwendung beliebiger geeigneter elektronischer Schaltungstechnik implementiert werden, inkludierend z.B. einen programmierten Mikroprozessor, einen digitalen Signalprozessor, eine anwendungsspezifische integrierte Schaltung (ASIC) und dergleichen. Die Werte der Bezugsganzzahl M und der Ausgangsganzzahl N werden durch die Steuervorrichtung 42 basierend auf der gewählten gewünschten Ausgangsfrequenz F_VCO ausgewählt, wie etwa der Frequenz eines kürzlich zugewiesenen HF-Arbeitskanals, was eine Eingabe zu der Steuervorrichtung 42 ist.
Das Prinzip der zweiten beispielhaften Ausführungsform wird hierin für den Beispielfall beschrieben, wo nur zwei Paare von Divisorwerten verwendet werden. Diese Paare von Divisorwerten sind erste Ausgangs- und Bezugsganzzahlen N1, M1 und zweite Ausgangs- und Bezugsganzzahlen N2, M2. Werte für die Ausgangs- und Bezugsganzzahlen N1, M1, N2, M2 können innerhalb gewisser Grenzen bestimmt werden, um das Folgende zu erfüllen: FVCO(unterhalb) = (N1/M1)·Fref (5)und FVCO(oberhalb) = (N2/M2)·Fref (6)
Die Werte der ersten und zweiten Ganzzahlpaare (N1, M1) und (N2, M2) werden vorzugsweise so bestimmt, dass eine untere Frequenz F_VCO(unterhalb) und eine obere Frequenz F_VCO(oberhalb) gleich der gewünschten Ausgangsfrequenz F_VCO sind. Falls dies jedoch nicht bewerkstelligt werden kann, sollten die Ganzzahlpaare so bestimmt werden, dass die unteren und oberen Frequenzen F_VCO(unterhalb) und F_VCO(oberhalb) jeweils so eng wie möglich unterhalb (unter Verwendung von N1, M1) und oberhalb (unter Verwendung von N2, M2) der gewünschten Ausgangsfrequenz F_VCO sind. Wenn die gewählten Werte der ersten Ausgangs- und Bezugsganzzahlen N1, M1 verwendet werden, entwickelt auf diese Weise der Phasenfehler in dem Phasendetektor 16 einen progressiven Rückstand so langsam wie möglich. Wenn die gewählten Werte der zweiten Ausgangs- und Bezugsganzzahlen N2, M2 verwendet werden, entwickelt der Phasenfehler ähnlich einen progressiven Vorschub so langsam wie möglich.
Durch Wechseln zwischen dem ersten Ganzzahlpaar N1, M1 und dem zweiten Ganzzahlpaar N2, M2 kann die Akkumulation vom Phasenfehler beträchtlich minimiert werden. Es können deshalb verschiedene Algorithmen erdacht werden, um den kumulativen Phasenfehler zum minimieren (oder manchmal noch vorteilhafter das Integral des kumulativen Phasenfehlers), wobei es dadurch zu einer fraktionalen Welligkeit kommt, die beträchtlich kleiner als im reinen Fraktional-N-Frequenzsynthesizer ist. Wie oben erwähnt besteht das Ziel eines derartigen Algorithmus darin, Werte für die Bezugs- und Ausgangsganzzahlen M und N zu bestimmen, die am besten eine Frequenz gerade unterhalb (für das erste Ganzzahlpaar N1, M1) und gerade oberhalb (für das zweite Ganzzahlpaar N2, M2) der gewünschten Ausgangsfrequenz F_VCO annähern.
Tabelle 1 gibt ein Beispiel von Werten für die ersten und zweiten Ganzzahlpaare (N1, M1) und (N2, M2), kalkuliert in Übereinstimmung mit einem nachstehend beschriebenen Algorithmus zum Synthetisieren einer Serie von mit 25 kHz beabstandeten Kanälen (d.h. die Frequenzauflösung) beginnend in einer Ausgangsfrequenz von 1000 MHz unter Verwendung einer Bezugsfrequenz von 13 MHz mit einer Gestaltungsbeschränkung, dass Phasenvergleiche mindestens alle 200 kHz durchgeführt werden sollten, sodass die Bezugsganzzahl M nicht größer als 65 (13 MHz/200 kHz = 65) sein sollte.
Es wird Eintrag 3 betrachtet, worin die gewünschte Ausgangsfrequenz F_VCO oder der Kanal 1000,050 MHz mit der Bezugsfrequenz F_ref bei 13 MHz ist. Unter Verwendung von Gleichung (5), wenn die erste Ausgangsganzzahl N1 3154 ist und die erste Bezugsganzzahl M1 41 ist, erhalten wir: FVCO(unterhalb) = (3154·13 MHz)/41 = 1000,0488 MHzwas gerade unter der gewünschten Ausgangsfrequenz F_VCO von 1000,050 MHz oder einen Fehler von –1,2 kHz ist. Wenn die zweite Ausgangsganzzahl N2 gleich 4231 und die zweite Bezugsganzzahl M2 55 ist, erhalten wir einen Wert für die obere Frequenz F_VCO(oberhalb) von 1000,0545 MHz oder einen Fehler von +4,5 kHz unter Verwendung von Gleichung (6): FVCO(oberhalb) = (4131·13 MHz)/55 = 1000,0545 MHz.
Die Lösung ist dann, eine Sequenz der ersten und zweiten Ganzzahlpaare N1, M1 und N2, M2 zu wählen, die einen Mittelwert zwischen den zwei bestimmten "engen" oberen und unteren Frequenzen generiert, um die gewünschte Ausgangsfrequenz F_VCO von 1000,050 MHz anzunähern. Eine Lösung ist eine Sequenz, die aus Teilen durch das erste Ganzzahlpaar N1, M1 dreimal und das zweite Ganzzahlpaar N2, M2 einmal und dann Wiederholen der Vierpaarsequenz besteht.
In Tabelle 1 können die Werte für sowohl die Ausgangsganzzahl N als auch die Bezugsganzzahl M in den Ganzzahlpaaren (N1, M1) und (N2, M2) mit einem Faktor multipliziert werden, falls der bestimmte Wert der Ausgangsganzzahl N zu gering ist, um praktisch zu sein, solange wie der bestimmte Wert der Bezugsganzzahl M unter einem gewünschten Maximum bleibt. Dies kann notwendig sein, wenn der variable Ausgangsteiler 22 einen Hochgeschwindigkeits-Vorteiler mit variablem Verhältnis einbezieht, der den unteren Werten der Ausgangsganzzahl N Grenzen setzt, die programmiert werden können.
Die angenäherten Größen der Fehler, die in Tabelle 1 aufgeführt sind (alle kleiner als 13 kHz), sind beträchtlich kleiner als der Spitzenfehler von 175 kHz einer Fraktional-N-Synthesizergestaltung, in der nur der Ausgangsdivisor N variiert wird. Diese Fehlerverringerung von mehr als einer Größenordnung einer Größe kann in einigen Fällen gestatten, auf Welligkeitskompensationsmechanismen zu verzichten, insbesondere wenn die Sequenz der Ganzzahlpaare (N1, M1) und (N2, M2) optimiert ist, den Welligkeitsfehler spektral zu verteilen.
4 ist ein Flussdiagramm, das allgemeine, aber nichtsdestotrotz Beispielprozeduren ausführt, die durch die Steuervorrichtung 42 implementiert werden können, um optimale Werte für die Ganzzahlpaare (N1, M1) und (N2, M2) zu bestimmen. Routine 50 kann durch eine Berechnungsschaltungstechnik verwendet werden, um z.B. eine Nachschlagtabelle ähnlich zur oben beschriebenen Tabelle 1 zu generieren. In Block 52 wird der ausgewählte Frequenzkanal F_VCO, für den optimale Werte für die Ganzzahlpaare (N1, M1) und (N2, M2) zu bestimmen sind, erfasst. Die Werte der Ganzzahlpaare (N1, M1) und (N2, M2) werden kann durch Verwenden der obigen Gleichungen (5) und (6) bestimmt.
Die Kalkulationen der Werte von Ganzzahlpaaren (N1, M1) und (N2, M2) werden dann in Block 54 bewerkstelligt. Falls beliebige der Werte für die unteren und oberen Frequenzen F_VCO(unterhalb) und F_VCO(oberhalb) gleich der gewünschten Ausgangsfrequenz F_VCO sind, werden die entsprechenden Werte der Bezugs- und Ausgangsganzzahlen M und N wie in einem Nicht-Fraktional-Synthesizer verwendet, in dem ihre Werte für diese bestimmte Ausgangsfrequenz F_VCO oder Kanal konstant sind.
Die Werte der Ganzzahlpaare (N1, M1) und (N2, M2), die in Block 54 bestimmt werden, werden in einer Nachschlagtabelle für die bestimmte ausgewählte Ausgangsfrequenz F_VCO in Block 56 gespeichert. In Block 58 wird eine Entscheidung getroffen, ob ein anderer Frequenzkanal zu analysieren ist. Falls ja, wird die vorherige Ausgangsfrequenz (oder Kanal) F_VCO zu der nächsten Kanalfrequenz in Block 60 inkrementiert und die Steuerung kehrt zu dem Block 52 zurück.
Somit inkludiert die allgemeine Technik Variieren der Bezugs- und Ausgangsdivisoren (N, M) zwischen zwei Paaren von zugehörigen vorbestimmten Werten der Ganzzahlpaare (N1, M1) und (N2, M2), die durch Lösen von Gleichungen (5) und (6) bestimmt werden. Die Werte der Ganzzahlpaare (N1, M1) und (N2, M2), die zu den unteren und oberen Frequenzen F_VCO(unterhalb) und F_VCO(oberhalb) am nächsten zu der gewünschten Ausgangsfrequenz F_VCO führen, werden in der Nachschlagtabelle gespeichert. Bestimmen einer optimalen Sequenz/eines optimalen Musters bestehend aus den Werten der Ganzzahlpaare (N1, M1) und (N2, M2) wird als "sequenzielle Anteilsannäherung" bezeichnet und das Verfahren zum Bestimmen der Sequenzen wird weiter nachstehend erörtert.
Falls die Einträge in Tabelle 1 erweitert werden, verbleiben die angenäherten Fehler relativ klein bis zu einer gewählten Ausgangsfrequenz F_VCO von ungefähr 1000,800 MHz. Die unmittelbar folgenden Kanäle sind jedoch numerisch schwieriger durch ganze Zahlen innerhalb des spezifizierten Bereichs anzunähern. Diese Schwierigkeit ist auf einen Bereich von Kanälen begrenzt, und es ist schließlich möglich, die Tabelle mit geringen Annäherungsfehlern fortzusetzen. Derartige Regionen von Schwierigkeit stehen mit Restriktionen in Verbindung, die zulässigen Werten der Ausgangs- und Bezugsganzzahlen N und M auferlegt sind. Diese Restriktionen sind typischerweise Gestaltungsrestriktionen basierend auf Schaltungsparametern und dergleichen. Durch Lockern dieser Gestaltungsrestriktionen kann die Schwierigkeit beim Annähern der Werte der ganzen Zahlen (N, M) weniger störend gemacht werden, wie nachstehend beschrieben.
Eine Strategie zum Auswählen von Werten für die Ganzzahlpaare (N, M) für einen bestimmten Teilungszyklus kann auf Minimieren des Integrals des akkumulierten Phasenfehlers oder Minimieren des Momentanwertes des Phasenfehlers wie in dem obigen Verfahren basieren. Ein Vorteil vom Minimieren des "integrierten Phasenfehlers" besteht darin, dass der Spektralinhalt einer unteren Frequenz der fraktionalen Welligkeit reduziert wird. Minimieren des integrierten Phasenfehlers erfordert im allgemeinen, dass die Zahl von verwendeten Ganzzahlpaaren (N, M) nicht auf die zwei Paare beschränkt wird, die unter Verwendung der Prozedur von 4 bestimmt werden. In einer weiteren Verallgemeinerung der sequenziellen Anteilsannäherungstechnik gibt es deshalb keine Beschränkung in der Zahl von unterschiedlichen Werten der Ganzzahlpaare (N, M), die während der Synthese einer bestimmten Frequenz aufgerufen werden können. Im allgemeinen kann ein unterschiedliches Paar von Ganzzahlen, nicht auf nur zwei Paare beschränkt, für jeden Teilungszyklus ausgewählt werden.
Die folgenden Beschränkungen für die akzeptablen Werte der Ganzzahlen (N, M) können jedoch in gewissen praktischen Implementierungen zutreffen:

(a) die Bezugsganzzahl M sollte kleiner als irgendein spezifiziertes Maximum sein, d.h. Phasenvergleiche sollten mit mindestens einer minimalen Frequenz stattfinden; und
(b) ein Minimalwert der Ausgangsganzzahl N kann so gesetzt werden, dass der Teiler 34 einfacher aufgebaut werden kann, bei hohen Geschwindigkeiten mit der Hilfe eines Vorteilers zu arbeiten.

Es wird nun eine alternative Sicht der Funktion der Teiler 30 und 36 im Sinne ihrer "Auswahlzyklen" für einen Vergleich als eine Hilfe zum Verständnis der Erfindung angeführt. Wenn die Ausgangsfrequenz F_VCO durch den Ausgangsdivisor N mit einem Wert gleich der Ausgangsganzzahl N geteilt wird, werden Zyklen der Ausgangsfrequenz F_VCO effektiv gezählt, d.h. Zyklus 1, Zyklus 2, Zyklus 3, ... Zyklus N, in welchem Punkt sich die Zykluszahl selbst wiederholt. Der variable VCO-Teiler 34 überträgt jedoch nur einen Ausgangsimpuls zu dem Phasendetektor 16, wenn die Zykluszahl die Ausgangsganzzahl N erreicht.
Tatsächlich ist eine Programmierung des VCO-Teilers 34, durch die Ausgangsganzzahl N zu teilen, für diese Teilung äquivalent dazu, die Zwischenzyklen 1, 2, 3, ... N – 1 zu ignorieren und den Zyklus auszuwählen, der N Zyklen in der Zukunft ist, zum Durchführen des nächsten Phasenvergleichs mit einem Bezugszyklus. Gleichermaßen werden in dem variablen Bezugsteiler 30, wenn der Bezugsdivisor M gleich der Bezugsganzzahl M ist, Zyklen 1, 2, 3, ... M – 1 der Bezugsfrequenz F_ref effektiv ignoriert, da es einen Ausgangsimpuls nur nach M Zyklen gibt. Somit wählt der Bezugsteiler 30 effektiv einen Bezugszyklus, der M Zyklen in der Zukunft ist, um mit einem VCO-Ausgangszyklus zu vergleichen, der N Zyklen in der Zukunft ist.
Deshalb ist Auswählen von Werten für die Ganzzahlen N und M effektiv Auswählen eines Bezugszyklus M voraus und eines Ausgangszyklus N voraus für einen Phasenvergleich in dem Phasendetektor 16. Ein Phasenvergleich ist Messen der Zeitdifferenz zwischen den positiv gehenden (von negativ zu positiv) Nullkreuzungen des M-ten Bezugszyklus und des N-ten Ausgangszyklus äquivalent. Falls die Nullkreuzungen nicht genau übereinstimmen, gibt es einen positiven oder negativen Phasenfehler abhängig davon, welche Nullkreuzung zuerst aufgetreten ist. Wenn in diesem Rahmen gesehen, ist ein Zyklusauswahlmerkmal der vorliegenden Erfindung bemüht zu bestimmen, welche zukünftigen Nullkreuzungen der Bezugsfrequenz F_ref und der Ausgangsfrequenz F_VCO am engsten mit einer ausgewählten maximalen Zeitgrenze übereinstimmen, wobei dadurch die Werte von M und N für eine Verwendung des aktuellen Teilungszyklus bestimmt werden.
5 veranschaulicht das Konzept der höchsten gemeinsamen Teilperiode zwischen zwei Signalen mit unterschiedlichen Frequenzen, wie etwa der Bezugsfrequenzquelle F_ref und der Ausgangsfrequenz F_VCO. In dem Beispiel, das in 5 gezeigt wird, sind Impulse (oder Flanken von Impulsen) der Bezugsfre quenzquelle F_ref auf 39 MHz gesetzt (gezeigt in Linie A) und Impulse der Ausgangsfrequenz F_VCO sind gleich 325 MHz gesetzt (gezeigt in Linie B). Der höchste gemeinsame Faktor zwischen 39 MHz und 325 MHz ist 13 MHz, d.h. 39 MHz = 3 × 13 MHz und 325 MHz = 25 × 13 MHz. Als der höchste gemeinsame Faktor wird 13 MHz als die "Frequenzeinheit" festgesetzt. Entsprechend ist die Bezugsfrequenz F_ref 3 Frequenzeinheiten und die Ausgangsfrequenz F_VCO ist 25 Frequenzeinheiten. Wie vermerkt werden sollte, führt Teilen von 39 und 325 durch den gemeinsamen Faktor von 13 zu beidseitigen Primzahlen (3 und 25). Beidseitige Primzahlen haben, wie bekannt ist, keinen gemeinsamen Faktor.
Das Produkt der Bezugs- und Ausgangsfrequenzen F_ref und F_VCO (in Frequenzeinheiten) ist 3 × 25, oder 75 Frequenzeinheiten, entsprechend in Hertz zu 975 MHz. Die Flanken eines derartigen 975-MHz-Signals werden in Linie C in 5 gezeigt. Wie gezeigt, stimmen die Flanken/Impulse, die 0, 75, 150 ... etc. des 975-MHz-Signals nummeriert sind, mit den Flanken/Impulsen von sowohl der Bezugsfrequenzquelle F_ref (Linie A) als auch der Ausgangsfrequenz F_VCO (Linie B) überein. Entsprechend ist 975 MHz das kleinste gemeinsame Vielfache der Frequenz von sowohl der Bezugs- als auch Ausgangsfrequenz F_ref und F_VCO. Die Zyklusperiode des 975-MHz-Signals ist somit die "höchste gemeinsame Teilperiode" der Bezugs- und Ausgangsfrequenzen F_ref und F_VCO. Eine Flanke der Bezugsfrequenzquelle F_ref und eine Flanke der Ausgangsfrequenz F_VCO stimmen deshalb in einem regelmäßigen Intervall überein, welches einen ganzzahliges Vielfaches dieser höchsten gemeinsamen Teilperiode ist. Diese Nullkreuzungsübereinstimmungen sind die bevorzugten Flanken, in denen ein Phasenvergleich durchzuführen ist, da in diesen Übereinstimmungen der erwartete Zeiteinstellungsfehler Null ist.
Unglücklicherweise können derartige Nullkreuzungsübereinstimmungen in einem ganzzahligen Vielfachen der höchsten gemeinsamen Teilperiode nicht häufig genug auftreten. In dem in 5 gezeigten Beispiel wurden die Zahlen gewählt, um Nullkreuzungsübereinstimmungen in einer zweckdienlich sichtbaren Anzahl von gemeinsamen Teilperioden zu veranschaulichen. Falls jedoch die gewünschte Ausgangsfrequenz F_VCO nicht 325 MHz, sondern 324,95 MHz war, müssten die Linien A, B und C beträchtlich länger sein, um nur zwei aufeinanderfolgende Nullkreuzungsübereinstimmungen zu veranschaulichen. Derartige verlängerte Perioden zwischen Phasenvergleichen sind typischerweise unbefriedigend.
In dem in 5 gezeigten Beispiel kann gewünscht werden, Phasenvergleiche in den häufigeren Intervallen von Bezugssignal-Nullkreuzungen durchzuführen, die in 0, 25, 50, 75, 100, 125 und 150 gemeinsamen Teilperioden auftreten, von denen nur jene in 0, 75 und 150 "ideale" Positionen sind, die genau mit einer Nullkreuzung der VCO-Ausgangsfrequenz übereinstimmen. Die Zyklen der VCO-Ausgangsfrequenz, die am engsten mit den "nicht-idealen" Phasenvergleichen in 25, 50, 100 und 125 gemeinsamen Teilperioden übereinstimmen, haben Nullkreuzungen in 24, 51, 99 bzw. 126 gemeinsamen Teilperioden, die jeweils eine Teilperiode früher, eine Teilperiode später, eine Teilperiode früher und eine Teilperiode später bezüglich der Bezugssignal-Nullkreuzungen in 25, 50, 100 und 125 Teilperioden sind. Die erwartete Zeiteinstellungsfehlersequenz, die in Null startet, ist somit 0, +1, –1, 0, +1, –1, 0 ..., wobei a + 1 anzeigt, dass die Flanke der Ausgangsfrequenz F_VCO eine gemeinsame Teilperiode früher als die verglichene Flanke der Bezugsfrequenz F_ref auftritt, und a – 1 anzeigt, dass die Flanke der Ausgangsfrequenz F_VCO eine gemeinsame Teilperiode später als die verglichene Flanke der Bezugsfrequenz F_ref auftritt.
Die Veranschaulichung in 5 zeigt, dass die erwarteten Zeiteinstellungsfehler für Phasenvergleiche zwischen den Ausgangs- und Bezugsfrequenzen F_VCO und F_ref als ein ganzzahliges Vielfaches der wie oben definierten höchsten gemeinsamen Teilperiode ausgedrückt werden können. Es können deshalb ganze Zahlen verwendet werden, um den erwarteten Zeiteinstellungsfehler, den kumulativen Fehler oder ein beliebiges anderes Fehlerkriterium zu verfolgen, wie etwa einen zeitlich gewichteten Fehler, abhängig von dem bestimmten Paar von verglichene Flanken der Bezugs- und Ausgangsfrequenz F_ref und F_VCO.
Folglich kann eine Vorausschaulogik, die ganzzahlige Arithmetik verwendet, implementiert werden, um das Fehlerkriterium für zukünftige Phasenvergleiche zu evaluieren und die Flanken auszuwählen, die in einem zukünftigen Vergleich zu vergleichen sind, um das Fehlerkriterium zu optimieren. Sobald der erwartete Zeiteinstellungsfehler für einen bestimmten Vergleich bestimmt ist, wird die Differenz zwischen dem erwarteten Zeiteinstellungsfehler und dem gemessenen Zeiteinstellungsfehler der tatsächliche Zeiteinstellungsfehler zwischen den Bezugs- und Ausgangsfrequenzen F_ref und F_VCO. Durch Vorhersagen des erwarteten Zeiteinstellungsfehlers und Subtrahieren des erwarteten Zeiteinstellungsfehlers von dem gemessenen Zeiteinstellungsfehler kann die oben beschriebene fraktionale Welligkeit, die durch Vergleichen von nichtübereinstimmenden Flanken verursacht wird, wesentlich reduziert werden.
Allgemeiner sind die Bezugs- und Ausgangsfrequenzen F_ref und F_VCO, die in Einheiten ihres höchsten gemeinsamen Faktors ausgedrückt werden, Faktoren ihrer gemeinsamen vielfachen Frequenz (F_VCO·F_ref) und sollten beide Null gleichzeitig alle (F_VCO·F_ref) Zyklen kreuzen. Eine beliebige Differenz zwischen ihren jeweiligen Nullkreuzungen in anderen Zeiten wird erwartet, ein vorhersagbares ganzzahliges Vielfaches von Perioden ihrer gemeinsamen vielfachen Frequenz (F_VCO·F_ref) zu sein. Phasenvergleiche können durch den Phasendetektor 16 zwischen einer Nullkreuzung der Bezugsfrequenz F_ref und entweder dem nächsten vorangehenden Zyklus oder dem nächsten nachfolgenden Zyklus der Ausgangsfrequenz F_VCO durchgeführt werden. Der resultierende Phasen- oder Zeiteinstellungsfehler unterscheidet sich in den zwei Fällen eines vorangehenden oder nachfolgenden Zyklus durch die Zahl von Perioden der gemeinsamen vielfachen Frequenz (F_VCO·F_ref) in einem einzelnen Zyklus der Bezugsfrequenz F_ref. Es ist deshalb möglich, Zyklen für einen Vergleich auszuwählen, um entweder einen positiven oder einen negativen Fehler zu erhalten. Es ist ähnlich möglich, Phasenvergleiche zwischen einer Nullkreuzung der Bezugsfrequenz 11 F_ref und einem beliebigen Zyklus der Ausgangsfrequenz F_VCO durchzuführen. Die Zeiteinstellungsfehler, oder Zeitverschiebungen, für derartige Phasenvergleiche werden sich durch Vielfache von Frequenzeinheiten der Bezugsfrequenz F_ref unterscheiden, abhängig davon, welche Zyklen der Ausgangsfrequenz F_VCO ausgewählt werden. Es ist deshalb möglich, Zyklen für einen Vergleich auszuwählen, um einen größeren Fehler als den minimalen Fehler zu haben, falls dies von Vorteil ist, um schnell einen großen kumulativen Fehler des entgegengesetzten Vorzeichens zu kompensieren.
Das in 6 gezeigte Flussdiagramm legt eine Routine für optimale Werte N, M 100 zum Bestimmen, welcher Zyklus der Bezugsfrequenz F_ref in der Zukunft zu verwenden ist, dar, wobei somit die optimalen Werte der ganzen Zahlen M und N für eine Verwendung in einem beliebigen bestimmten Zählzyklus bestimmt werden. Der kumulative oder integrierte Phasenfehler, der durch dΦ bezeichnet wird, ist durch Wählen eines Zyklus der Bezugsfrequenz F_ref zu minimieren, um mit einem Zyklus der Ausgangsfrequenz F_VCO zu vergleichen, der sich N Zyklen in der Zukunft befindet. Vorzugsweise befindet sich der gewählte Zyklus der Bezugsfrequenz F_ref zwischen einem minimalen Wert M_min von Zyklen und einem maximalen Wert M_max von Zyklen in der Zukunft.
Der integrierte Phasenfehler wird vorzugsweise an Stelle einer einfachen Minimierung vom Phasenfehler minimiert. Wie bekannt ist, hebt Integrieren des Phasenfehlers Minimieren von unteren Frequenzkomponenten des Phasenfehlers hervor und schwächt Minimieren von hohen Frequenzkomponenten des Phasenfehlers ab. Die hohen Frequenzkomponenten können abgeschwächt werden, da der Schleifenfilter 18 die hohen Frequenzkomponenten des Phasenfehlers entfernt. Anders gesagt "drückt" Minimieren des Integrals des Phasenfehlers das Frequenzspektrum des Phasenfehlers weg von unteren Frequenzen zu höheren Frequenzen, wo der Schleifenfilter 18 sie einfacher dämpfen kann.
Minimieren der unteren Frequenzkomponenten stärker als der hohen Frequenzkomponenten des Phasenfehlers kann auch dadurch bewerkstelligt werden, dass einer Überkorrektur von Phasenfehlern, oder integrierte Phasenfehlern, Vorzug gegeben wird. Genauer führt Überkorrektur eines Phasenfehlers zu einem neuen Phasenfehler mit einem anderen Vorzeichen als der Phasenfehler, der überkorrigiert wurde. Ein Wechsel von Restfehlervorzeichen (+, –, +, –, ...) tendiert dazu, unerwünschte untere Frequenzfehlerkomponenten effektiver zu reduzieren als eine Sequenz von abfallenden Fehlern des gleichen Vorzeichens.
Zurückkehrend zu 6 wird der Wert der Bezugsganzzahl M in Block 102 auf einen minimalen Wert M_min gesetzt, und der integrierte Phasenfehler dΦ ist gleich dem minimalen Wert, der in der vorherigen Gleichung gefunden wird. Der N-te Zyklus der Ausgangsfrequenz F_VCO, der dem M-ten Zyklus der Bezugsfrequenz F_ref am nächsten ist, wird in Block 106 in Übereinstimmung mit der folgenden Gleichung bestimmt: N = INT(M·FVCO/Fref + dΦ) (7)wobei INT der "ganzzahlige Teil von" dem Ergebnis der Kalkulation ist, die in der Klammer enthalten ist. Es werden ein neuer kumulativer Zeiteinstellungsfehler dT_new und ein neuer kumulativer Phasenfehler dΦ_new zwischen dem M-ten Zyklus der Bezugsfrequenz F_ref und dem nächsten N-ten Zyklus der Ausgangsfrequenz F_VCO in Block 108 unter Verwendung der folgenden Gleichungen bestimmt: dTnew = dTold + (M/Fref) – (N/FVCO) (8) dΦnew = dTnew·FVCO (9)d.h. dΦnew = dΦold + M·(FVCO/Fref) – N (10)wobei dT_old ein vorheriger Zeiteinstellungsfehler ist und dΦ_old ein vorheriger Phasenfehler ist. Die Gleichungen (7) bis (10), die in Blöcken 106 und 108 dargelegt werden, werden eingesetzt, um neue kumulative Werte des Phasenfehlers dΦ für jede mögliche Wahl der Ausgangs- und Bezugsganzzahlen N und M zu kalkulieren.
In Block 110 wird eine Entscheidung getroffen, ob der neue kumulative Phasenfehler dΦ_new kleiner als der minimale Phasenfehler dΦ_min ist. Falls der neue kumulative Phasenfehler dΦ_new, der in Block 108 kalkuliert wird, kleiner als der zuvor gefundene minimale Phasenfehler dΦ_min ist, wird der minimale Phasenfehler dΦ_min auf diesen neuen Wert des Phasenfehlers dΦ_new in Block 112 zurückgesetzt. In Block 114 wird eine Entscheidung getroffen, ob der maximale Wert M_max der Bezugsganzzahl M erreicht wurde. Falls der maximale Wert M_max nicht erreicht wurde, wird der Wert der Bezugsganzzahl M in Block 104 inkrementiert und die Prozeduren in Blöcken 106 bis 114 werden wiederholt.
Falls jedoch der maximale Wert M_max erreicht wurde, werden die besten Werte der Bezugs- und Ausgangsganzzahlen M und N und der entsprechende Wert des minimalen Phasenfehlers dΦ_min in Block 118 aufgezeichnet. Der Prozess von 6 kann durch geeignete digitale Signalverarbeitung in Echtzeit ausgeführt werden. Alternativ kann der Prozess während Gestaltung oder Herstellung der Vorrichtung ausgeführt werden, und die Sequenz der erhaltenen Werte N, M kann im Speicher in der Vorrichtung für einen Abruf permanent gespeichert werden. Es muss eine Sequenz für jede der Ausgangsfrequenzen F_VCO gespeichert werden, für die die Vorrichtung aufgerufen werden kann zu synthetisieren, und die Sequenzen müssen natürlich von einer vernünftigen endlichen Länge sein, um eine übermäßige Speichergröße zu vermeiden. Typische Sequenzen, die aus dem Prozess von 6 resultieren, sind in Tabellen 2 und 3 angegeben. Ein Merkmal der Sequenzen ist stets, dass das Verhältnis der Summe der N-Werte zu der Summe der M-Werte genau gleich dem Verhältnis von F_VCO zu F_ref ist.
Zurückkehrend zum Block 106 wird der nächste zukünftige Zyklusimpuls (oder Flanke) der Ausgangsfrequenz F_VCO, der mit einem zukünftigen Zyklusimpuls (oder Flanke) der Bezugsfrequenz F_ref zu vergleichen ist, unter Verwendung von Gleichung (7) bestimmt, wobei INT "ganzzahliger Teil von" bedeutet. Das Ziel besteht darin, den N-ten Zyklus der Ausgangsfrequenz F_VCO zu finden, der in der Zeit am nächsten zu dem M-ten Zyklus der Bezugsfrequenz F_ref auftritt, der nach dem vorherigen Phasenvergleich auftritt. Vom letzten Zyklus der Ausgangsfrequenz F_VCO wird angenommen, gerade vor dem aktuellen M-ten Zyklus der Bezugsfrequenz F_ref um einen Zeitbetrag dT aufgetreten zu sein. Deshalb wird der N-te Zyklus der Ausgangsfre quenz F_VCO in einer Zeit N/F_VCO Sekunden später, oder in einer Zeit N/F_VCO – dT bezüglich des letzten Zyklus der Bezugsfrequenz F_ref auftreten, wo ein Vergleich durchgeführt wurde. Der nächste Zyklus der Bezugsfrequenz F_ref wird in einer Zeit M/F_ref Sekunden später auftreten, was hoffentlich so nahe wie möglich zu dem N-ten Zyklus der Ausgangsfrequenz F_VCO ist.
Die maximalen und minimalen Werte M_max und M_min der Bezugsganzzahl M sind vorzugsweise eingestellt um sicherzustellen, dass Phasenvergleiche mit mindestens einer minimalen Frequenz, d.h. nicht zu weit in die Zukunft, durchgeführt werden. Einstellen von minimalen Werten für die Bezugsganzzahl M ist wünschenswert, da Hochfrequenz-Digitalteiler mit geringen Teilungsverhältnissen manchmal schwierig aufzubauen sind. Wie bekannt ist, wird häufig von speziellen Hochfrequenz-Vorteilern gefordert, geringe Teilungsverhältnisse zu erhalten, derartige Vorteiler erlegen jedoch unglücklicherweise eine minimale Teilungsgrenze auf. Während der Bezugsteiler 30 in 3 nicht von diesem Typ sein muss, ist der variable Ausgangsteiler 34 vorzugsweise von dem Typ, der eine minimale Teilungsgrenze auferlegt, d.h. einen minimalen Wert der Ausgangsganzzahl N. Deshalb erfordert Auswählen eines kleinen Wertes für die Bezugsganzzahl M einen entsprechend kleinen Wert für die Ausgangsganzzahl N. Folglich wird auf den Wert der Bezugsganzzahl M eine minimale Grenze platziert, sodass der entsprechende Wert der Ausgangsganzzahl N nicht zu niedrig ist.
Ein Beispiel einer Sequenz, die durch die oben beschriebene Zyklusauswahl erzeugt wird, ist nachstehend in Tabelle 2 für den Fall zusammengestellt, wo die Bezugsfrequenz F_ref 520 mal die Kanalbeabstandung ist, die gewünschte Ausgangsfrequenz F_VCO 40013 mal die Kanalbeabstandung ist und der Wert der Bezugsganzzahl M kleiner als 65 (M_max < 65) sein muss.
Wie Tabelle 2 zeigt, wird der erste Phasenvergleich nach einem beliebigen Startpunkt in der Sequenz durchgeführt, nachdem 19 Zyklen der Bezugsfrequenz F_ref und 1462 Zyklen der Ausgangsfrequenz F_VCO abgeschlossen wurden. Der nächste Phasenvergleich wird nach 58 Zyklen der Bezugsfrequenz F_ref und 4463 Zyklen der Ausgangsfrequenz F_VCO durchgeführt, usw. Die Spalte ganz links führt das Integral des Phasenfehlers vor jedem neuen Phasenvergleich auf, und die benachbarte Spalte führt einen momentanen Phasenfehler in jedem neuen Vergleich auf. Die Einheiten vom Phasenfehler sind ein 1/520-tes eines Zyklus der Ausgangsfrequenz F_VCO. Wie gezeigt, ist der Spitzenwert des momentanen Phasenfehlers ein 7/520-tes eines Zyklus der Ausgangsfrequenz F_VCO (7 ist der maximale momentane Phasenfehler in Tabelle 2), der sich ziemlich vorteilhaft mit einem bestimmten Spitzenwert von +/– 1/2 Zyklus der Ausgangsfrequenz F_VCO für eine Fraktional-N-Technik vergleichen lässt – eine Verbesserung in diesem Fall von 31 Dezibel.
Ein numerisch weniger günstiges Beispiel wird in Tabelle 3 gezeigt. Die Verbesserung im Spitzenphasenfehler gegenüber einer vorherigen Fraktional-N-Technik ist aber dennoch fast in der Größenordnung einer Größe. Wegen der pseudozufälligen Natur des Fehlermusters können spezifische spektrale Komponenten um einen größeren Faktor reduziert werden.
In dem digitalen Frequenzsynthesizer in dem in Tabelle 3 gezeigten Beispiel wird den Werten der Ausgangs- und Bezugs ganzzahlen N und M beiden gestattet, in aufeinanderfolgenden Teilungszyklen zwischen einer beliebigen Zahl von Paaren von Werten zu variieren. Die Zahl von Paaren von Werten kann aus praktischen oder Implementierungsgründen beschränkt werden. Diese Paare von Werten können gestaltet sein, den resultierenden periodischen systematischen Phasenfehler des VCO-Ausgangssignals in Bezug auf eine ideale Phasenneigung für die gewünschte Ausgangsfrequenz F_VCO zu minimieren. Alternativ können die Paare von Werten für die Ausgangs- und Bezugsganzzahlen N, M gestaltet sein, am besten beliebige Leistungsverhaltenskriterien zu erreichen, die auf das Phasenfehlerspektrum, die Phasenfehlerwellenform oder die Zeitableitung oder das Integral des Phasenfehlers angewendet werden können. In einem Beispiel werden die Bezugs- und Ausgangsganzzahlen M und N in aufeinanderfolgenden Teilungszyklen während einer Erzeugung einer gewünschten Frequenz in einer Sequenz gewählt, die vorbestimmt ist, um den fraktionalen Welligkeitsfehler zu minimieren.
Routine 200, die in 7 gezeigt wird, ist der Routine 100 in 6 ähnlich, wobei gleiche Bezugszeichen gleiche Prozeduren bezeichnen. In Routine 100 wird der Wert der Ausgangsganzzahl N, der den Block 106 berechnet wird, eingestellt, stets unter dem Wert (M·F_ref/F_VCO) zu sein, sodass die restlichen kumulativen Zeit- und Phasenfehler dT und dΦ stets positiv sind. Wie oben erwähnt, sind jedoch wechselnde Vorzeichen des Phasenfehlers zum Reduzieren unterer Frequenzkomponenten des Phasenfehlers wünschenswert. Deshalb wird in Block 202 eine Analyse bezüglich dessen durchgeführt, ob ein Fehler einer kleineren Größe, aber eines entgegengesetzten Vorzeichens, aus Verwendung der Ausgangsganzzahl plus eins N + 1 an Stelle der Ausgangsganzzahl N resultieren würde. In Block 204 wird eine Entscheidung bezüglich dessen getroffen, ob ein erster Phasenfehler dΦ1, der mit den Bezugs- und Ausgangsganzzahlen M und N in Verbindung steht, oder ein zweiter Pha senfehler dΦ2, der mit der Bezugsganzzahl M und der Ausgangsganzzahl plus eins N + 1 in Verbindung steht, einen geringeren kumulativen Phasenfehler als den minimalen kumulativen Phasenfehler dΦ_min generiert. Die ersten und zweiten Phasenfehler dΦ1 und dΦ2 werden unter Verwendung der folgenden Gleichungen bestimmt: dΦ1 = dΦ + (M·FVCO/Fref) – N (11) dΦ2 = dΦ + (M·FVCO/Fref) – (N + 1) (12)
Falls entweder der erste oder zweiter Phasenfehler dΦ1 oder dΦ2 zu einem kleineren kumulativen Phasenfehler führt, werden die Werte für das entsprechende ganzzahlige Paar (M, N) oder (M, N + 1) gemeinsam mit ihrem entsprechenden Phasenfehler dΦ-Wert – erster oder zweiter Phasenfehler dΦ1 oder dΦ2 – gesichert. Wie oben erörtert kann es wünschenswert sein, entweder die Ausgangsganzzahl N oder die Ausgangsganzzahl plus eins N + 1 zu wählen, sodass der nächste Wert des kumulativen Phasenfehlers im Vorzeichen im Vergleich zu dem vorherigen kumulativen Phasenfehler invertiert wird. Falls der vorherige kumulative oder integrierte Phasenfehlerwert positiv war, würde deshalb ein Wert der Ausgangsganzzahl N auf der hohen Seite gewählt werden. Falls der vorherige kumulative oder integrierte Phasenfehlerwert negativ war, würde alternativ ein Wert der Ausgangsganzzahl N auf der unteren Seite gewählt werden. Erzwingen, dass das Vorzeichen des kumulativen Phasenfehlers dΦ wechselt, führt auf diese Weise zu einem Fehler mit mehr hoher Frequenzenergie und weniger tiefer Frequenzenergie, wobei die hohe Frequenzenergie in dem Schleifenfilter 18 leichter ausgefiltert wird. Bei Erweiterung dieses Prinzips kann es wünschenswert sein, sogar einen größeren Fehler vom entgegengesetzten Vorzeichen auszuwählen, um eine Zahl von kleineren vorherigen Fehlern des gleichen Vorzeichens zu kompensieren.
Schleifenverstärkungssteuerung
Eine praktische Konsequenz vom Variieren der Ausgangs- und Bezugsganzzahlen N und M über einen großen Bereich besteht darin, dass die Gesamtschleifenverstärkung auch variiert, was unglücklicherweise die dynamischen Charakteristika, wie etwa Stabilität, der Rückkopplungsschleife widrig beeinflussen kann. Somit steuert in einer dritten beispielhaften Ausführungsform der Erfindung die Steuervorrichtung 42 die Verstärkung des Phasenkomparators 16 in Abhängigkeit von dem gegenwärtig gewählten Wert von M (oder N), um eine annähernd konstante Schleifenverstärkung aufrechtzuerhalten.
Bezug nehmend auf 3 skaliert die Steuervorrichtung 42 das Phasenfehlersignal proportional zu entweder dem Wert der Ausgangsganzzahl N oder dem Wert der Bezugsganzzahl M, geeignet abgeschnitten und/oder gerundet auf eine praktisch zweckdienliche Zahl von Digits. Der resultierende Skalierungsfaktor wird durch die Steuervorrichtung 42 in ein proportionales analoges Verstärkungskompensationssignal konvertiert. Das Verstärkungskompensationssignal wird dann mit dem Phasenfehlersignal unter Verwendung einer analogen Multipliziererschaltung 44 multipliziert, um ein kompensiertes Phasenfehlersignal zu generieren. Alternativ kann das Verstärkungskompensationssignal eine programmierbare Dämpfungseinrichtung ansteuern, die das Phasenfehlersignal durchläuft. Ein praktisch zweckdienlicheres Verfahren, das einen Ladepumpen-Phasenkomparator verwendet, wird später mit der Hilfe von 9 beschrieben.
Wenn es eine große Differenz zwischen dem minimalen Wert M_min und dem maximalen Wert M_max der Bezugsganzzahl M gibt, kann sich die Schleifenverstärkung wesentlich abhängig von dem exakten Wert der Bezugsganzzahl M ändern, die in Übereinstim mung mit den Prozeduren gewählt wird, die in 6 und 7 veranschaulicht werden. Da Variationen in der Schleifenverstärkung Schleifenstabilität beeinträchtigen können, ist es wünschenswert, eine konstante Schleifenverstärkung aufrechtzuerhalten. In Übereinstimmung mit einer Beispielausführungsform der Erfindung wird die Ausgabe des Phasendetektors 16 in Proportion zu dem Wert der Ausgangsganzzahl N, oder alternativ in Proportion zu dem Wert der Bezugsganzzahl M skaliert, um die Schleifenverstärkung konstant zu halten. Wenn ein größerer Wert der Bezugsganzzahl M ausgewählt wird, sodass der nächste Phasenvergleich eine längere Zeit entfernt ist, sollte ein größeres Fehlerkorrektursignal auf den VCO 20 durch den Schleifenfilter 18 angewendet werden. Wenn ein kleinerer Wert der Bezugsganzzahl M gewählt wird, sodass der nächste Phasenvergleich schneller auftritt, sollte ein kleineres Fehlerkorrektursignal generiert werden. Dies hält den Betrag generierter Schleifenkorrektur pro Einheitszeit relativ konstant.
Beim Bestimmen, welche Werte der Bezugs- und Ausgangsganzzahlen M und N zu verwenden sind, wird deshalb eine beliebige Änderung in dem kumulativen Fehler, der in dem Schleifenfilter 18 akkumuliert wird, als ein Ergebnis der obigen Skalierung berücksichtigt. Für große Werte der Bezugsganzzahl M erhöht sich die Verstärkung des kompensierten Phasenfehlersignals in Proportion zu dem Wert der Bezugsganzzahl M um einen zusätzlichen Faktor gleich dem Wert der Bezugsganzzahl M. Dieser zusätzliche Faktor der Bezugsganzzahl M erscheint in den Gleichungen (13) und (14) nachstehend und in 8 im Block 302.
Entsprechend wird in Routine 300, die in 8 gezeigt wird, der kumulative Phasenfehler des M-ten Zyklus der Bezugsfrequenz F_ref in Block 302 unter Verwendung der folgenden Gleichungen bestimmt: dΦ1 = dΦ + M2·(FVCO/Fref) – (M·N) (13) dΦ2 = dΦ + M2·(FVCO/Fref) – (M·(N + 1)) (14)
In dieser Schleifenverstärkungssteuerungsausführungsform wird die optimale Sequenz von Ganzzahlpaaren (M, N) unter Berücksichtigung der Gewichtung des Phasenfehlers von jedem Phasenvergleich in Proportion zu der Zeit, die seit dem vorherigen Phasenvergleich vergangen ist, optimiert. Ein Beispiel einer derartigen Sequenz wird nachstehend in Tabelle 4 gezeigt. Die Sequenz wird für eine Bezugsfrequenz F_ref gleich 520 Frequenzeinheiten und eine Ausgangsfrequenz F_VCO gleich 40013 Frequenzeinheiten kalkuliert (wie in Tabelle 2). Der Phasenfehler, der in jedem Phasenvergleich erfasst wird, wird durch die Bezugsganzzahl M vor Addieren von jedem gewichteten Phasenfehler zu der integrierten Phasenfehlersumme gewichtet. Um die Tabelle zu komprimieren, wurde eine zusätzliche Spalte hinzugefügt, die die Zahl von aufeinanderfolgenden Zyklen zeigt, worin jedes Ganzzahlpaar (M, N) vor einer Bewegung zu dem nächsten Paar verwendet wird.
In Tabelle 4 wird der akkumulierte Phasenfehler durch den Wert der Bezugsganzzahl M in Übereinstimmung mit Gleichungen (13) und (14) gewichtet. Für Vergleichszwecke hat ein Fraktional-N-Ansatz mit einer fixierten Bezugsganzzahl M gleich 65 ein Spitzenphasenfehlerintegral von +/– 1/2 Zyklus der Ausgangsfrequenz FVCO, oder +/– 260 Periodeneinheiten. Deshalb führt ein derartiger konventioneller Fraktional-N-Ansatz zu einem Spitzenintegralphasenfehler von 65·260 Teilperiodeneinheiten. Dieser Spitzenintegralphasenfehler ist natürlich größer als der Integralphasenfehler im schlechtesten Fall von 126 Teilperiodeneinheiten, der in Tabelle 4 gezeigt wird, wo die Schleifenverstärkungskompensationsausführungsform der Erfindung eingesetzt wird. Es wird somit eine Verbesserung von mehr als zwei Größenordnungen der Größe, oder 42 Dezibel, erreicht. Speziell können einzelne spektrale Komponenten um einen noch größeren Faktor reduziert werden. Als ein Ergebnis von Gewichtung des Phasenfehlers, der aus früheren Vergleichen resultiert, der kleiner als der Phasenfehler von späteren Vergleichen ist, tendiert das Schleifenverstärkungskompensationsverfahren dazu, zu früheren Vergleichen, d.h. häufigeren Vergleichen, zu führen.
Als eine weitere Demonstration der Vorteile einer Verwendung von Schleifenverstärkungskompensation in Übereinstimmung mit der Erfindung wird das Beispiel, das in Tabelle 3 gezeigt wird, mit Schleifenverstärkungskompensation umgearbeitet, und die Ergebnisse werden nachstehend in Tabelle 5 aufgeführt. In Tabelle 3 ist das Spitzenfehlerintegral ohne Schleifenverstärkungskompensation 34·65 = 2210 Periodeneinheiten, was eine Verbesserung von 18 dB gegenüber einer Fraktional-N-Technik ist, die eine fixierte Bezugsganzzahl M verwendet. Durch Hinzufügen von Schleifenverstärkungskompensation wird das Spitzenphasenfehlerintegral 260 Periodeneinheiten, eine Verbesserung von 36 dB gegenüber den 65·260 = 16.900 Frequenzeinheiten für frühere Fraktional-N-Techniken.
Schleifenverstärkungskompensation reduziert somit weiter den fraktionalen Welligkeitsfehler in anderenfalls numerisch weniger glücklichen Fällen. Aus Tabelle 5 kann beobachtet werden, dass die Wiederholungsperiode der Sequenz 8 mal länger als die Vergleichsperiode (M = 520) eines Nicht-Fraktional-N-Synthesizers ist. Ein Durchschnittsfachmann wird leicht verstehen, dass Vorhandensein einer Wiederholungsperiode, die länger als die Vergleichsperiode ist, zu Unterschwingungen der Kanalbeabstandungsfrequenz führen kann, die in der fraktionalen Welligkeit vorhanden sind. Da ein Durchschnittsfachmann leicht in der Lage sein wird, Tabelle 5 zu entwickeln, und da eine vollständige Tabelle 5 aus einer sehr großen Zahl von Einträgen bestehen würde, wurden die meisten Einträge der Tabelle 5 weggelassen. In der Praxis kann Vorhandensein einer derartigen langen Tabellenlänge Kalkulation einer Divisorsequenz von Werten für die Ganzzahlen N, M in Echtzeit an Stelle einer Verwendung einer Nachschlagtabelle begünstigen. Falls gewünscht, kann die Divisorsequenz von Werten für die Ganzzahlen N, M auf Wiederholen innerhalb keiner größeren Periode beschränkt werden, als ein konventioneller Synthesizer es tun würde, mit geringer Strafe im Leistungsverhalten.
Andere mögliche Beschränkungen, die während Aufbau der Divisorsequenzen angewendet werden können, inkludieren Beschränkungen in sowohl den maximalen als auch minimalen Werten der Bezugsganzzahl M und Beschränkungen in den zulässigen Werten der Ausgangsganzzahl N unter irgendeinem Minimum, die typischerweise von Interesse sind, wenn der variable Teiler unter Verwendung von Vorteilern mit variablem Verhältnis implementiert wird.
Ladepumpen-Phasendetektor
Ein spezielles Verfahren zum Gewichten des Phasenfehlersignals, das durch den Phasendetektor 16 generiert wird, wird in Übereinstimmung mit der Schleifenverstärkungsteuerausführungsform der vorliegenden Erfindung in 9 in einer Form veranschaulicht, die für eine Realisierung als Teil eines Chips einer integrierten Schaltung geeignet ist. Ein Ladepumpen-Phasendetektor 400 ist ein programmierbarer Phasendetektor mit einer steuerbaren Verstärkung. Der Ladepumpen-Phasendetektor 400 erzeugt Impulse von positivem oder negativem Strom gemäß dem Vorzeichen des Phasenfehlers. Die Breite eines erzeugten Stromimpulses ist der Größe des Phasenfehlers proportional. Als Reaktion auf eine digitale Verstärkungssteuerung von der Steuervorrichtung 42 wird die Größe eines bestimmten Stromimpulses dem Wert des Ausgangsdivisors N, oder alternativ des Bezugsdivisors M, proportional gemacht.
Der Digital-Analog-(D/A)Wandler 402 konvertiert die digitale Verstärkungssteuerung von der Steuervorrichtung 42 zu einem analogen Strom I₀. Wenn mehr digitale Bits verwendet werden, um die variablen Werte der Divisoren N und M zu programmieren, als durch einen in der Frequenzauflösung begrenzten Digital-Analog-Wandler verwendet werden können, müssen nur die signifikantesten Bits mit einem derartigen Digital-Analog-Wandler verbunden werden.
Der Strom I₀, der durch den D/A-Wandler 402 generiert wird, ist dem Divisorverhältnis (1/N oder 1/M), das momentan in Verwendung ist, annähernd proportional. Der Strom I₀ wird unter Verwendung eines "Pull-up" oder positiven Stromspiegels 404, oder eines "Pull-Down" oder negativen Stromspiegels 406 gemäß dem Vorzeichen des Phasenfehlers widergespiegelt. Der Pull-up-Stromspiegel 404 wird von der Zeit eines Auftretens eines Bezugsimpulses von dem Bezugsteiler 30 bis zu der Zeit eines Auftretens eines Ausgangsimpulses von dem VCO-Teiler 34 aktiviert, wenn der Ausgangsimpuls von dem VCO-Teiler 34 als spät erachtet wird. Der Pull-Down-Stromspiegel 406 wird von der Zeit eines Auftretens eines Ausgangsimpulses von dem VCO-Teiler 34 bis zu einem Bezugsimpuls von dem Bezugsteiler 30 aktiviert, wenn der Bezugsimpuls als früh erachtet wird.
Zwei D-Typ-Flip-Flops 408 und 410 haben mit ihren jeweiligen Takteingängen einen Phasendetektoreingang 1 und einen Phasendetektoreingang 2 verbunden. Die "Q"-Ausgänge Q₁ und Q₂ von beiden Flip-Flops 408 und 410 sind hoch gesetzt. Der komplementäre Ausgang Q₁ von Flip-Flop 408 ist mit dem Pull-up-Stromspiegel 404 als ein Aktivierungs-Pull-up-Signal verbunden. Ausgang Q₂ des Flip-Flops 401 ist als ein Aktivierungs-Pull-Down-Signal mit dem Pull-Down-Stromspiegel 406 verbunden. Flip-Flop-Ausgänge Q₁ und Q₂ von Flip-Flops 408 bzw. 410 werden auch zu einem AND-Gatter 412 mit einem Ausgang eingegeben, der die Flip-Flops 408 und 410 zurücksetzt, wenn beide Ausgänge Q₁ und Q₂ gemeinsam hoch werden. Ein Phasenfehlerstromimpuls dΦ wird in einer Verbindung zwischen einem Drain von einem der P-Typ-Feldeffekttransistoren (FETs) in dem Pull-up-Stromspiegel 404 und dem Drain von einem der N-Typ-FETs in dem Pull-Down-Stromspiegel 406 generiert. Ein derartiger verstärkungs-programmierbarer Ladepumpentyp eines Phasendetektors wird weiter in US-Patent Nr. 5,180,993 mit dem Titel "Method and Arrangement For Frequency Synthesis" und US-Patent Nr. 5,095,288 mit dem Titel "Phase-Locked Loop Having A Variable Bandwidth", beide für Dent erteilt, beschrieben, deren Offenlegungen hierin durch Verweis einbezogen sind. Der D/A-Wandler kann programmiert sein, den Ladepumpenstrompegel nur während Perioden zu laden, wenn kein Ausgangsstrom generiert wird, d.h. in einer Zeit für die nächste Stromimpulsausgabe, wobei dadurch Störimpulse vermieden werden.

Claims

Frequenzsynthesizer zum Generieren eines Ausgangssignals einer gewünschten Ausgangsfrequenz, umfassend: eine Bezugsfrequenzquelle (12) zum Generieren eines Bezugssignals mit einer Bezugsfrequenz; eine Bezugsteilerschaltung (30) zum Teilen des Bezugssignals durch einen Bezugsdivisor (M) und zum Erzeugen einer Bezugsimpulsfolge basierend auf dem geteilten Bezugssignal, und einen Ausgangsteiler (34) zum Teilen des Ausgangssignals durch einen Ausgangsdivisor (N) und zum Erzeugen einer Ausgangsimpulsfolge basierend auf dem geteilten Ausgangssignal; wobei der Frequenzsynthesizer gekennzeichnet ist durch: eine Anteilssteuervorrichtung (42) zum Variieren während einer Generierung der gewünschten Ausgangsfrequenz von Werten des Bezugsdivisors (M) und des Ausgangsdivisors (N) zwischen einem ersten Paar von ganzzahligen Werten (N1, M1) und einem zweiten Paar von ganzzahligen Werten (N2 , M2); einen Phasenfehlerdetektor (16) zum Vergleichen der Bezugsimpulsfolge und der Ausgangsimpulsfolge, um ein Phasenfehlersignal zu erzeugen; einen Signalprozessor (18, 32) zum Verarbeiten des Phasenfehlersignals, um das Ausgangssteuersignal zu erzeugen, wobei der Signalprozessor einen Welligkeitskompensator (32) inkludiert, der mit dem Phasenfehlerdetektor (16) verbunden ist und durch die Anteilssteuervorrichtung (42) gesteuert wird, um einen periodischen Phasenfehler in dem Phasenfehlersignal zu kompensieren; und einen Oszillator (20) zum Erzeugen des Ausgangssignals bei der gewünschten Ausgangsfrequenz als Reaktion auf das Ausgangssteuersignal.
Frequenzsynthesizer, wie in Anspruch 1 vorgetragen, wobei der Signalprozessor einen Tiefpassschleifenfilter inkludiert.
Frequenzsynthesizer, wie in Anspruch 1 oder Anspruch 2 vorgetragen, wobei die Anteilssteuervorrichtung (42) die ganzzahligen Werte des Bezugsdivisors (M) und des Ausgangsdivisors (N) zwischen den ersten und zweiten Paaren von ganzzahligen Werten (N1, M1) und (N2, M2) in einem bestimmten Muster variiert.
Frequenzsynthesizer, wie in einem beliebigen der vorangehenden Ansprüche vorgetragen, worin die Anteilssteuervorrichtung (42) ein Welligkeitskompensationssignal als Reaktion auf unerwünschte Variationen der ersten und zweiten Verhältnisse generiert, wobei der Welligkeitskompensator (32) das Phasenfehlersignal und das Welligkeitskompensationssignal kombiniert, um die unerwünschten Variationen der ersten und zweiten Verhältnisse zu kompensieren.
Frequenzsynthesizer, wie in Anspruch 4 vorgetragen, wobei das Welligkeitskompensationssignal eine beliebige uner wünschte Wirkung von Varianzen in den Werten des Ausgangs- oder Bezugsdivisors (N oder M) minimiert.
Frequenzsynthesizer, wie in einem beliebigen von Ansprüchen 1 bis 4 vorgetragen, wobei der Welligkeitskompensator (32) ein Integral des periodischen Phasenfehlers minimiert.
Frequenzsynthesizer, wie in einem beliebigen von Ansprüchen 1 bis 4 vorgetragen, wobei der Welligkeitskompensator (32) den periodischen Phasenfehler überkompensiert.
Frequenzsynthesizer, wie in einem beliebigen der vorangehenden Ansprüche vorgetragen, wobei die Anteilssteuervorrichtung (42) ein Schleifenverstärkungskompensationssignal zum Steuern einer Skalierung des Phasenfehlersignals generiert, das durch den Phasenfehlerdetektor (16) generiert wird.
Frequenzsynthesizer, wie in Anspruch 8 vorgetragen, wobei das Phasenfehlersignal skaliert ist, um Varianzen in dem Phasenfehlersignal zu minimieren.
Frequenzsynthesizer, wie in Anspruch 8 vorgetragen, wobei das Phasenfehlersignal skaliert ist, um periodische Variationen in dem Phasenfehlersignal zu minimieren, die durch Variieren der Werte des Ausgangsdivisors (N) oder des Bezugsdivisors (M) verursacht werden.
Frequenzsynthesizer, wie in Anspruch 8 vorgetragen, wobei das Phasenfehlersignal basierend auf einem gegenwärtigen Wert von entweder dem Bezugs- oder Ausgangsdivisor (M oder N) skaliert ist.
Frequenzsynthesizer, wie in Anspruch 8 vorgetragen, wobei das Phasenfehlersignal skaliert ist, sodass ein größerer Wert des Bezugsdivisors (M) zu einer größeren Korrektur des Phasenfehlersignals führt.
Frequenzsynthesizer, wie in einem beliebigen von Ansprüchen 8 bis 12 vorgetragen, wobei der Phasenfehlerdetektor (16) einen Ladepumpenphasendetektor (400), inkludierend einen Pull-Up-Stromspiegel (404) und einen Pulldown-Stromspiegel (406) zum Reflektieren eines Stroms basierend auf dem Schleifenverstärkungskompensationssignal und zum Generieren eines negativen oder positiven Impulses eines Stroms basierend auf einem Vorzeichen des Phasenfehlersignals, umfasst.
Frequenzsynthesizer, wie in Anspruch 13 vorgetragen, wobei eine Breite des Impulses eines Stroms auf einer Größe des Phasenfehlersignals basiert.
Frequenzsynthesizer, wie in Anspruch 13 vorgetragen, wobei eine Größe des Impulses eines Stroms auf den gegenwärtigen Werten des Ausgangs- und Bezugsdivisors (N) und (M) basiert.
Frequenzsynthesizer, wie in einem beliebigen der vorangehenden Ansprüche vorgetragen, wobei die Anteilssteuervorrichtung (42) die Paare von ganzen Zahlen (N1, M1) und (N2, M2) derart kalkuliert, dass N1·F_ref/M1 und N2·F_ref/M2, wobei F_ref die Bezugsfrequenz ist, die besten Annäherungen von Frequenzen sind, die kleiner als bzw. größer als die gewünschte Ausgangsfrequenz sind.
Frequenzsynthesizer, wie in Anspruch 16 vorgetragen, wobei die Werte der Ausgangs- und Bezugsganzzahlen (N und M) zwischen den zwei Paaren von ganzen Zahlen (N1, M1 und N2, M2) in einem zyklischen Muster abgewechselt werden, was eine Abweichung einer Phase des Ausgangssignals von einer idealen Phase des Ausgangssignals bei der gewünschten Ausgangsfrequenz minimiert.
Frequenzsynthesizer, wie in Anspruch 16 vorgetragen, wobei beide ganzen Zahlen (N und M) in aufeinanderfolgenden Divisionszyklen variieren.
Frequenzsynthesizer, wie in Anspruch 18 vorgetragen, wobei die Paare von ganzen Zahlen (N und M) zugewiesene Werte in einem zyklischen Muster sind, gestaltet, einen beliebigen Phasenfehler des Ausgangssignals zu minimieren.
Frequenzsynthesizer, wie in Anspruch 16 vorgetragen, wobei eine Variation einer Verstärkung einer Steuerschleife, umfassend den Oszillator (20), den Phasendetektor (16) und den Ausgangsteiler (34), wegen einer Variation in dem Wert der Ausgangs- oder Bezugsganzzahl (N oder M) durch Gewichten des Phasenfehlersignals von dem Phasendetektor in Proportion zu der Ausgangs- oder Bezugsganzzahl (N oder M) reduziert wird.
Frequenzsynthesizer, wie in Anspruch 16 vorgetragen, wobei Werte der Ausgangsganzzahl (N) und der Bezugsganzzahl (M) beschränkt sind.
Frequenzsynthesizer, wie in Anspruch 21 vorgetragen, wobei die Werte der Ausgangsganzzahl (N) und der Bezugsganzzahl (M) jede zwischen maximalen und minimalen Werten beschränkt sind.
Frequenzsynthesizer, wie in Anspruch 21 vorgetragen, wobei einer oder mehr nicht akzeptable Werte für die Werte der Ausgangsganzzahl N und der Bezugsganzzahl (M) bestimmt sind.