DE69031489T2 - Integrierte Schaltung mit einem die Unversehrtheit eines Energiequellenanschlusses überprüfenden Monitors - Google Patents

Description

• Die vorliegende Erfindung betrifft integrierte Schaltungen.
• Mit dem Größer- und Komplexerwerden von integrierten Schaltungen sind eine Reihe von Anschlußproblemen entstanden. Eines der schwierigeren Probleme betrifft die Spannungs- und Stromversorgung zwischen der Leiterplatte und der integrierten Schaltung, die darauf montiert ist. Moderne integrierte Schaltungen wie z.B. ASIC- und VLSI- Bauelemente sind so groß geworden, daß mit einem Einzelstiftanschluß der maximale Betriebsstrom der Schaltung nicht mehr übertragen werden kann, ohne unannehmbare örtliche Spannungsänderungen zu verursachen. Bei modernen integrierten Schaltungen wird dieses Problem üblicherweise dadurch gelöst, daß ein positiveres Leitergitter und ein negativeres Leitergitter in der integrierten Schaltung vorgesehen werden. Diese Gitter werden dann mit mehreren Stiften verbunden, die an den positiveren oder negativeren Leitern der Spannungs- und Stromversorgung angeschlossen werden.
• Der physikalische Aufbau, bei dem jeder Stift physisch und elektrisch mit seinem jeweiligen Leitergitter verbunden ist, wird als Kontaktstelle bezeichnet. Dies bedeutet, daß Spannung und Strom von den Spannungs- und Stromleitern der Leiterplatte über eine Reihe von Stiften mit ihren internen Kontaktstellen auf dem Substrat der integrierten Schaltung verbunden werden. Von den Kontaktstellen werden Spannung und Strom mit den positiveren Leitergitter oder den negativeren Leitergitter verbunden.
• Da mehrere Stifte von einem elektrisch gemeinsamen externen Punkt, d.h. entweder dem positiveren oder dem negativeren Leiter der Spannungs- und Stromversorgung, mit einem elektrisch gemeinsamen internen Punkt, d.h. entweder dem positiveren oder dem negativeren Leitungsgitter verbunden werden, sind die Stifte des positiveren Leitungsgitters elektrisch parallel, wenn die integrierte Schaltung auf ihrer Leiterplatte montiert ist. Ebenso sind die Stifte zu dem negativeren Leitergitter alle elektrisch parallel zueinander. Solange jeder Stift dieselben Spannungs- und Stromeigenschaften hat wie seine parallelen Stifte zwischen seinem jeweiligen Leitergitter und seinen Leiterplattenleitern, wird der Strom gleichmäßig unter den parallelen Stiften gemäß dem bekannten Stromteilungsprinzip aufgeteilt. Idealerweise wird dann, wenn die Ein- und Ausgangsbedingungen der integrierten Schaltung verlangen, daß maximaler Strom aus der Spannungs- und Stromversorgung gezogen wird, der maximale Strom gleichmäßig durch die Stifte gezogen, und lokale Spannungsänderungen in der Form von Rauschen treten in der integrierten Schaltung nicht auf.
• Ein großer Nachteil in Verbindung damit, daß mehrere parallele Stifte den Versorgungsstrom übertragen, besteht darin, daß es schwierig ist, ein Problem mit einem fehlerhaften Anschluß zwischen einem der Versorgungsleiter auf der Leiterplatte und dem entsprechenden Leitergitter der integrierten Schaltung zu erfassen. Zum Beispiel, da die mehreren Stifte von dem positiveren Leiter der Versorgung auf der Außenseite des integrierten Schaltungspakets zu dem positiveren Gitter der integrierten Schaltung auf der Innenseite oder von dem weniger positiven Leiter der Versorgungsspannung auf der Außenseite des integrierten Schaltungspakets zu dem weniger positiven Gitter der integrierten Schaltung auf der Innenseite parallel geschaltet sind, ist es schwierig zu prüfen und zu bestätigen, ob alle parallelen Stifte gute Anschlüsse haben, nachdem das Paket versiegelt und montiert ist. Es ist somit schwierig, den Zustand von parallelen Versorgungsstiften auf integrierten Schaltungen ausreichend zu prüfen, wenn die integrierte Schaltung auf ihrer gedruckten Leiterplatte montiert ist. Ein fehlerhafter Anschluß eines der parallelgeschalteten Versorgungsstifte wird möglicherweise erst dann bemerkt, wenn die integrierte Schaltung maximalen Strom liefern soll. Wenn ein solcher Maximalstromzustand auftritt, dann verursachen durch einen fehlerhaften Anschluß induzierte Spannungsimpulse jedoch, daß Zufallsdatenfehler anstatt der richtigen Daten von der integrierten Schaltung ausgegeben werden.
• Patent Abstracts of Japan (Japanische Patentzusammenfassungen), Band 12, Nr. 452(E-687), 28.11.1988, JP-A-63179545, offenbart ein integriertes Halbleiterschaltungsbauelement, bei dem Stromversorgungsleitungen geteilt werden, um zu bewirken, daß eine Mehrzahl von Stromquellendrähten dasselbe Potential haben, und die dazu dienen, bei der Erfassung eines Defektes in dem integrierten Schaltungsbauelement zu unterstützen. Die an das Bauelement angelegten Spannungen werden variiert, und die am Eingang/Ausgang auftretenden Potentiale werden dann beobachtet, so daß man eine Anzeige der Integrität der Innenseite des integrierten Schaltungsbauelementes erhält.
• Patent Abstracts of Japan (Japanische Patentzusammenfassungen), Bd. 12, Nr. 453(P-792), 29.11.1988, JP-A-63175906 offenbart eine Stromquellenüberwachungsschaltung, bei der die Stromversorgung durch einen Wandler geteilt wird, so daß eine Mehrzahl von separaten Versorgungen entsteht, die jeweils separat durch ein Überwachungsmittel mit einer jeweiligen Mehrzahl von Anzeigevorrichtungen überwacht werden, die bei der Überwachung des Zustandes der von dem Wandler erhaltenen Spannung unterstützen.
• Die in den beiden obengenannten Dokumenten offenbarten Bauelemente sind auf die Durchführung eines grundsätzlichen Überwachungsbetriebs beschränkt und lassen sich nicht leicht auf die Handhabung der jeweiligen Überwachungsanforderungen umstellen, die entstehen, wenn ein Bauelement in situ auf einer Leiterplatte überwacht werden soll.
• Es ist eine Aufgabe der vorliegenden Erfindung, ein integriertes Schaltungsbauelement bereitzustellen, bei dem Versorgungsspannungswerte überwacht werden können.
• Es wird daher gemäß einem Aspekt der vorliegenden Erfindung eine integrierte Schaltung mit einem Versorgungsanschluß-Integritätsmonitor bereitgestellt, die folgendes umfaßt: eine Stromversorgungsanschlußstelle, einen Spannungsdetektor, der elektrisch an die genannte Anschlußstelle angeschlossen ist und die Aufgabe hat, einen Strom in Reaktion auf eine Eingangsspannung zu leiten, die einen ersten Schwellenwert überschreitet; eine Halteschaltung, die an den genannten Spannungsdetektor angeschlossen ist und die Aufgabe hat, eine Spannung bereitzustellen, die im wesentlichen gleich der genannten Eingangsspannung minus der genannten ersten Schwellenspannung ist; eine Referenzspannungsschaltung zum Erzeugen einer Referenzspannung, einen Spannungskomparator mit einem ersten Eingang, der an die genannte Halteschaltung angeschlossen ist, und einem zweiten Eingang, der an die genannte Referenzspannungsschaltung angeschlossen ist und die Aufgabe hat, die Ausgangsspannung von der genannten Halteschaltung mit der genannten Referenzspannung zu vergleichen und eine Komparatorausgangsspannung aufzudrücken, wenn die Ausgangsspannung der genannten Haltespannung die genannte Referenzspannung überschreitet; eine Triggerschaltung, deren Eingang mit dem Ausgang des genannten Spannungskomparators verbunden ist und die die Aufgabe hat, ihren Ausgang von einem ersten Ausgangszustand in einen zweiten Ausgangszustand zu triggern, wenn die Spannung des Triggereingangs einen zweiten Schwellenwert überschreitet; und ein Speicherbauelement zum Speichern eines binären Bits, wenn der Ausgang der genannten Triggerschaltung von dem genannten ersten Ausgangszustand in den genannten zweiten Ausgangszustand wechselt.
• Gemäß einem anderen Aspekt der vorliegenden Erfindung wird ein Verfahren zur Überwachung einer potentiell fehlerverursachenden Spannung an einer Kontaktstelle einer integrierten Schaltung nach Anspruch 1 bereitgestellt, umfassend die folgenden Schritte: (a) Erfassen, ob eine Eingangsspannung der genannten Kontaktstelle eine Schwellenspannung überschreitet und so eine fehlerverursachende Spannung erzeugt; (b) Halten einer Probespannung, deren Größe gleich einem Betrag ist, um den die genannte Eingangsspannung die genannte Schwellenspannung überschreitet; (c) Vergleichen der genannten Probespannung mit einer Referenzspannung und Erzeugen eines Triggerausgangssignals, das von einem ersten binären Zustand in einen zweiten binären Zustand umschalten kann, wenn die genannte Probespannung die genannte Referenzspannung überschreitet; (d) Aufzeichnen der Anderung der genannten binären Ausgangsspannung in einem Speicherbauelement; und (e) Lesen eines Ausgangswertes von dem genannten Speicherbauelement, um zu ermitteln, ob die potentiell fehlerverursachende Spannung aufgetreten ist.
• Es ist verständlich, daß in einer integrierten Schaltung gemäß der vorliegenden Erfindung der geänderte Zustand des Speicherbauelementes eine Anzeige darüber gibt, daß die Integrität des überwachten Anschluß unzureichend ist.
• Es werden nachfolgend zwei Ausgestaltungen der vorliegenden Erfindung beispielhaft unter Bezugnahme auf die Begleitzeichnungen beschrieben. Dabei zeigt:
• Fig. 1 ein Blockdiagramm eines Versorgungsanschluß- Integritätsmonitors gemäß der vorliegenden Erfindung;
• Fig. 2 einen Schaltplan einer Ausgestaltung des in Fig. 1 gezeigten Monitors, und
• Fig. 3 einen Schaltplan einer anderen Ausgestaltung eines Monitors zur Überwachung einer Kontaktstelle, die an den positiveren Leiter der Spannungs- und Stromversorgung angeschlossen ist.
• In Fig. 1 ist ein Versorgungsanschluß- Integritätsmonitor 10, der Teil einer integrierten Schaltung (nicht dargestellt) ist, mit einem Eingangsdetektor 12 dargestellt. Der Eingangsdetektor 12 ist über eine einen sehr schwachen Strom führende Eingangsleitung 13 mit einer Kontaktstelle eines Spannungs- und Stromversorgungsstiftes (nicht dargestellt) verbunden. Der Strom in der Leitung 13 wird schwach gehalten, so daß die Spannung über die Leitung nicht durch ohmsche Verluste reduziert wird und somit über ihre Länge im wesentlichen gleichförmig bleibt. Der Eingangsdetektor 12 hat einen Ausgang, der durch die Leitung 14 mit einer Extremwerthalteschaltung 16 verbunden ist. Die Extremwerthalteschaltung 16 hält eine Probe der erfaßten Eingangsspannung, die gleich einer Menge ist, um die die Eingangsspannung auf Leitung 13 eine Schwellenspannung des Eingangsdetektors 12 überschreitet. Eingangsspannungsimpulse, die niedriger sind als die Schwellenspannung des Eingangsdetektors 12, werden von dem Monitor 10 als nicht ausreichend ignoriert, um Rauschprobleme in der integrierten Schaltung zu verursachen. Der Ausgang der Extremwerthalteschaltung 16 ist über die Leitung 15 mit einem Eingang eines Spannungskomparators 20 verbunden. Ein zweiter Eingang des Spannungskomparators 20 ist über die Leitung 22 mit einer Spannungsreferenzschaltung 24 verbunden. Eine strombeeinflussungsschaltung 30 ist über die Leitung 26 mit dem Spannungskomparator 20 verbunden, um die Empfindlichkeit des Spannungskomparators auf Anderungen seiner eigenen Spannungs- und Stromleiter (nicht dargestellt) zu reduzieren.
• Der Spannungskomparator 20 vergleicht seine beiden Eingangsspannungen und gibt ein Spannungssignal auf Leitung 33 aus, das sich in einem Zustand befindet, wenn die Spannung der Extremwerthalteschaltung 16 größer ist. Dieses Spannungssignal befindet sich in einem zweiten Zustand, wenn die Referenzspannung größer ist. Wenn jedoch die beiden Eingänge nahezu gleich sind, dann ist die Übergangszeit zwischen den beiden Zuständen in bezug auf digitale Umschalterfordernisse sehr lang. Daher ist der Ausgang des Spannungskomparators 20 über die Leitung 33 mit einem Schmitt-Trigger 34 verbunden, der die langsam wechselnde Ausgangsspannung von dem Komparator 20 in ein zuverlässiges digitales Signal umwandelt. Der Ausgang des Schmitt-Trigger 34 ist über die Leitung 40 mit einem Flipflop 41 verbunden. Der Flipflop 41 befindet sich normalerweise in einem Zustand, es sei denn, er wird von dem Ausgang der Schmitt-Triggerschaltung 34 umgeschaltet, und bleibt nach dem Umschalten in diesem geschalteten Zustand, bis ein spezieller Rückstellbefehl gegeben wird. Auf diese Weise wird ein großer Eingangsimpuls auf Leitung 13 (zur Anzeige eines Fehler im lokalen Anschluß) gehalten, verglichen, bearbeitet und gespeichert, um sein Auftreten aufzuzeichnen. Auf den Flipflop 41 kann mit externen Schaltungen zugegriffen werden, um zu bestimmen, ob ein unakzeptabler Impuls in der integrierten Schaltung induziert wurde.
• Es wird nachfolgend mit Bezug auf Fig. 2 eine Ausgestaltung des Monitors 10 beschrieben. Die Eingangsleitung 13, die wie oben erwähnt eine Leitung mit gleichförmigem Potential ist, ist an einer Kontaktstelle der integrierten Schaltung an einem Ende und an ein Gate eines Feldeffekttransistors (FET) 112 am anderen Ende angeschlossen. Zum Überwachen des Spannungswertes des negativeren Leitergitters der integrierten Schaltung hat der Monitor 10 den N-Kanal FET (n-FET) 112 als Eingangsdetektor 12. Der Drain des n-FET 112 ist an ein positiveres Leitergitter 113 der integrierten Schaltung angeschlossen Das positivere Leitergitter 113 ist über mehrere Stifte (nicht unabhängig gezeigt) an die Spannung +VDD einer externen Spannungs- und Stromversorgung (nicht dargestellt) angeschlossen. Wenn die meisten der mehreren Stifte einen guten elektrischen Kontakt haben, dann sieht es aus, als wenn die Spannung +VDD etwa in der Mitte der integrierten Schaltung an das positivere Leitergitter 113 angeschlossen wäre. Bei schwachen bis mittleren Strombedingungen bleibt die dem postivieren Gitter 113 zugeführte Spannung im wesentlichen gleich, selbst dann, wenn der Stift oder die Kontaktstelle in Verbindung mit der Eingangsleitung 13 einen schlechten Anschluß hat, der an dieser Stelle lokale Rauschspannungen verursacht.
• Die Source des n-FET 112 ist über die Leitung 114 an einen Kondensator 116 angeschlossen Wenn die Spannung auf der Leitung 13 die Gate-Source-Schwellenspannung des n-FET 112 überschreitet, dann beginnt der n-FET 112, Strom von seinem Drain zu seiner Source zu leiten Eine solche Eingangsspannung kann durch einen schlechten Anschluß zwischen einer Anschlußkontaktstelle und ihrem jeweiligen Stift verursacht werden, wenn das Bauelement als Stromquelle (sekundäre oder gesteuerte Stromquelle) oder als Stromsenke arbeitet, Schlechte Anschlüsse haben gewöhnlich zwei Komponenten: eine lineare Spannung, die durch einen schlecht leitenden Anschluß verursacht wird, und Rauschen, das von Nichtlinearitäten eines schlechten Anschlusses herrührt. Die Fehlerspannungen sind gewöhnlich am höchsten in unmittelbarer Nähe des schlechten Anschlusses, können sich aber auch auf die nahegelegenen Kernlogikschaltungen (nicht dargestellt) ausbreiten. Der Drain-Source-Strom des Eingangsdetektor-FET 112 wird über die Leitung 114 zu dem Kondensator 116 geleitet, wo er rasch auf eine bekannte Weise akkumuliert wird, um eine Probespannung zu entwickeln. Der akkumulierte Strom wird dann mit einer relativ zur Akkumulationsrate geringen Rate über die Leitung 115 durch den n-FET 117C abgeleitet. Der n-FET 117C ist so gepolt, daß er elektrisch als Widerstand fungiert. Der p-FET 117A und der n-FET 1178 bilden einen Spannungsteiler und teilen die Potentialdifferenz zwischen dem positiveren Leitergitter 113 und seinem Gegenstück, dem negativeren Leitergitter 119 auf. Das Gate des n-FET 117C ist an dieses geteilte Potential angeschlossen und somit mit einer konstanten Spannung vorgepolt, die zu einem konstanten Widerstand zwischen dem Drain und der Source des n-FET 117C führt. Dieser konstante Widerstand leitet, wie oben erwähnt, die akkumulierte Spannung über den Kondensator 116 langsam ab.
• Das Gesamtergebnis besteht darin, daß für signifikante Fehlersignale, die durch den Eingangsdetektor 12 erfaßt werden, eine Probe von der Kombination aus Kondensator und Ableitwiderstand so lange gehalten wird, bis ein Spannungskomparator 120 einen Vergleich vorgenommen hat. Signifikante Fehlersignale, d.h. Signale mit einer ausreichenden Energie und Dauer, um den Zustand eines nahegelegenen Kernlogikbauelementes fälschlicherweise umzuschalten, entwickeln rasch eine Spannungsprobe. Diese wird von dem Kondensator 116 für einen Vergleich durch den Spannungskomparator 120 mit einer Referenzspannung gehalten. Das Ableitwiderstandsnetzwerk leitet langsam die Ladung und Spannung ab, so daß Proben, die gemäß Ermittlung durch den Spannungskomparator 120 nicht ausreichen (wie nachfolgend erläutert wird), um eine falsche Umschaltung zu verursachen, abgeleitet und nicht akkumuliert werden.
• Die Leitung 115 verbindet die positivere Platte des Kondensators 116 mit dem Spannungskomparator 120, der in der bevorzugten Ausgestaltung ein aus den FETs 120A, 120B, 120C und 120D zusammengesetzter Differentialverstärker ist. Die p-FETs 120A und 120B sind Eingangstransistoren für den Differentialverstärker. Die n-FETs 120B und 120D sind identisch hergestellt, und ihre Gates sind zu einem gemeinsamen Punkt zusammengeschaltet, In dieser Konfiguration bilden die n-FETs 120B und 120D gleiche Serienlastwiderstände mit ihren jeweiligen Eingangs-p-FETs 120A und 120C. Das Gate des p-FET 120A ist an die Leitung angeschlossen, um Fehlersignale von dem Haltekondensator 116 zu empfangen. Das Gate des p-FET 120C, der andere Eingang des Differentialverstärkers, ist über die Leitung 122 mit einem Mittenpunkt eines Spannungsteilers verbunden, der durch die Serienschaltung der n-FETs 123 und 124 gebildet wird. Die n-FETs 123 und 124 sind zwischen dem positiveren Leitergitter 113 und dem negativeren Leitergitter 119 in Reihe geschaltet. Ihre Gates sind zu einem gemeinsamen Punkt, z.B. +VDD, zusammengeschaltet, so daß die Spannungsteilung zwischen diesen beiden von dem Kanalwiderstand jedes einzelnen abhängt. Eine Ausgestaltung der Erfindung, die durch ein Computersimulationsprogramm simuliert wurde, hatte gewählte Kanalwiderstände, die eine Vierzig-zu-Eins-Teilung von +VDD ergaben. Dem Fachmann wird jedoch klar sein, daß auch andere Werte möglich und in einigen Fällen möglicherweise sogar wünschenswert sind, daher fallen solche Variationen in den Umfang der vorliegenden Erfindung. So vergleicht in einer Ausgestaltung der Erfindung der Differentialverstärker einen fehlerhaften Spannungseingang, der an den p-FET 120A angeschlossen ist, mit der konstanten Spannungsreferenz von etwa einem Vierzigstel von +VDD, das an dem anderen Ende, p-FET 120C, angeschlossen ist.
• Die Sources der p-FETs 120A und 120C des Differentialverstärkers sind an einer gemeinsamen Leitung 126 angeschlossen. Die gemeinsame Leitung 126 verbindet den Differentialverstärker mit einem Drain eines p-FET 130. Die Source des p-FET 130 ist an das positivere Leitergitter 113 angeschlossen. Das Gate des p-FET 130 ist mit einem anderen Spannungsteiler verbunden, der durch die p-FETs 127 und 128 gebildet wird. Das Gate und der Drain des p-FET 127 sind an das negativere Leitergitter 119 angeschlossen. Die Source des p-FET 127 ist an das Gate und an den Drain des p-FET 128 sowie an die Ausgangsleitung 129 angeschlossen. Die Source des p-FET 128 ist an das positivere Leitergitter 113 angeschlossen, um den Spannungsteiler zu vervollständigen. Auf diese Weise geschaltet, teilen die p-FETs 127 und 128 die Spannungsdifferenz zwischen dem negativeren Leitergitter 119 und dem positiveren Leitergitter 113, d.h. +VDD auf. In der obengenannten simulierten Ausgestaltung wurden die p-FETs 127 und 128 so gewählt, daß die Spannung an der Ausgangsleitung 129 etwa 3/5 (+VDD) betragen würde, aber es fallen auch andere Variationen dieses Spannungsteilungsverhältnisses dieser Ausgestaltung in den Umfang der vorliegenden Erfindung.
• Die Ausgangsleitung 129 legt die geteilte Spannung an das Gate des p-FET 130 an. Der p-FET 130 mit der konstanten geteilten Spannung an seinem Gate leitet einen konstanten Strom (innerhalb seines Betriebsbereiches) über die Leitung 126 zu der gemeinsamen Verzweigung des Differentialverstärkers. Wie bekannt ist, macht es eine Konstantstromvorrichtung in der gemeinsamen Verzweigung möglich, daß die gemeinsame Versorgungsspannung +VDD und ihre Rückführung (d.h. Schaltungsmasse) variieren, ohne daß dies Änderungen des Vergleichswertes verursachen würde, der durch die Referenzspannung auf der Leitung 122 ermittelt wird.
• Der Differentialverstärker 120, der die Funktion des Spannungskomparators 20 in Fig. 1 allgemein ausführt, verstärkt und vergleicht die Differenz zwischen der Referenzspannung auf der Leitung 122 mit dem Eingang von dem Haltekondensator 116. Ein einendiger Ausgang wird von dem Differentialverstärker 120 zwischen dem p-FET 120C und dem n-FET 120D genommen. Dieser einendige Ausgang ist über die Leitung 133 mit einer Schmitt-Triggerstufe verbunden, die durch die p-FETs 134 und 137 und die n-FETs 135, 138 und 139 gebildet wird. Der p-FET 134 und der n-FET 135 sind als standardmäßiger komplementärer Symmetrieinverter zwischen dem positiveren Gitter 113 und dem negativeren Gitter 119 geschaltet. Der komplimentäre Symmetrieinverter hat einen Eingang mit konstanter, hoher Eingangsimpedanz und lädt deshalb nicht die Differentialstufe herunter, wenn die Leitung 133 die Gates der FETs 134 und 135 mit dem einendigen Ausgang des Differentialverstärkers 120 verbindet. Der Ausgang der FETs 134, 135, ist über die Leitung 136 mit den gemeinsam geschalteten Gates eines zweiten, komplementären Symmetrieinverters verbunden, der durch den p-FET 137 und den n-FET 138 gebildet wird, die ebenfalls zwischen dem positiveren Gitter 113 und dem negativeren Gitter 119 geschaltet sind. Der Ausgang dieser zweiten komplementären Inverterstufe wird über den Leiter 140 zu einem Gate eines n-FET 139 zurückgekoppelt. Der Drain des n-IET 139 ist über die Leitung 136 angeschlossen, und seine Source ist mit dem negativeren Gitter 119 verbunden.
• Wenn der Ausgang der ersten komplementären Stufe auf der Leitung 136 eine niedrige Spannung hat, dann hat der Ausgang der FETs 137, 138 eine hohe Spannung, und der n-FET 139 wird in einen niederimpedanten Zustand zwischen seinem Drain und seiner Source gebracht. Durch diesen niederimpedanten Zustand wird das bereits niedrige Niveau der Leitung 136 noch niedriger, wodurch die Niveauänderung beschleunigt wird. Durch den niederimpedanten Zustand des n-FET 139 wird auch die Menge an Stromantrieb erhöht, die erforderlich ist, um den Zustand der FETs 137, 138 zurück auf das hohe Niveau zu ändern, wodurch die schnelle Umschaltcharakteristik eines Schmitt-Triggers ermöglicht wird. Ebenso hat, wenn der Ausgang der ersten komplementären Stufe eine hohe Spannung hat, der Ausgang der FETs 137, 138 eine niedrige Spannung, und der n-FET 139 wird in einen hochimpedanten Zustand zwischen seinem Drain und seiner Source gebracht, wodurch die Menge an Stromantrieb erhöht wird, die zu den Gates der FETs 137, 138 zur Verfügung steht, und die Umschaltzeit der Zustandsänderung wird verkürzt.
• Auf diese Weise wirkt die Schmitt-Triggerstufe einer Änderung des logischen Zustands durch die Rückkopplungswirkung des n-FET 139 entgegen, bis ein Signal mit einem ausreichenden Spannungsniveau anliegt, um die FETs 134 und 135 zu triggern. Wenn eine Zustandsänderung den Triggerschwellenwert erreicht hat, dann beschleunigt die positive Rückkopplungswirkung des n-FET 139 die Änderung, um die komplimentäre Inverterstufe der FETs 137 und 138 noch schneller in den nächsten Zustand zu bringen. Somit formt die Schmitt-Triggerstufe der FETs 134, 135, 137, 138 und 139 ihre sich langsam ändernde Eingangsspannung in ein binäres Signal mit schnellem Übergang um.
• Der Ausgang der Schmitt-Triggerschaltung ist über die Leitung 140 mit einem Flipflop 141 verbunden. In der bevorzugten Ausgestaltung der Erfindung ist der Flipflop 141 ein flankengesteuerter, getakteter S-R-Flipflop. In dieser Ausgestaltung ist der S-Eingang mit dem hohen Logikzustand verbunden, der R-Eingang ist mit dem niedrigen Logikzustand verbunden, und der Takteingang ist mit dem Schmitt-Triggerausgang verbunden. Der asynchrone Löscheingang des Flipflop 141 ist mit einer speziellen Rückstellschaltung verbunden, die von der normalen Rückstellung der integrierten Schaltung getrennt ist. Beim Betrieb wird der Flipflop 141 zu Beginn der Überwachungsperiode asynchron gelöscht, und jede nachfolgende Änderung des Logikzustands auf der Leitung 140 taktet einen hohen Logikzustand von dem S-Eingang in den Flipflop 141. Sobald ein hoher Logikzustand von dem S- Eingang eingetaktet wurde, besteht die einzige Änderungsmöglichkeit für den Zustand des Flipflop 141 darin, daß sein asynchroner Rückstellanschluß wie zu Beginn jeder Überwachungsperiode aufgedrückt wird.
• In Fig. 3 ist eine weitere Ausgestaltung der Erfindung dargestellt. Der Hauptunterschied zwischen dem Versorgungsanschluß-Integritätsmonitor 10A und dem in Fig. 2 gezeigten Monitor 10 besteht darin, daß der Monitor 10A einen p-FET 112A anstatt des n-FET 112 an seinem Eingangsdetektor hat. Ein Eingang 13A ist an eine positivere Kontaktstelle einer integrierten Schaltung angeschlossen, um einen Stift zu überwachen, der an den positiveren Leiter der Spannungs- und Stromversorgung angeschlossen ist. Die Source- und Substratanschlüsse des p-FET 112A sind an das positivere Leitergitter 113 angeschlossen, und der Drain des p-FET 112A ist über die Leitung 114 an den Kondensator 116 angeschlossen. Der Rest der Überwachungsschaltung 10A ist im Hinblick auf Anschlußkonfiguration und Betrieb praktisch identisch mit der in Fig. 2 gezeigten Überwachungsschaltung 10. Es ist möglicherweise wünschenswert, die Referenzspannungen des Differentialverstärkers aufgrund der Differenzen im Spannungsreferenzrahmen zu variieren, und solche Modifikationen liegen, wie zuvor erwähnt, im Umfang der vorliegenden Erfindung.
• Es wird nachfolgend mit bezug auf Fig. 2 der Betrieb des Versorgungsintegritätsmonitors 10 beschrieben. Der Betrieb des Versorgungsintegritätsmonitors 10A ist sehr ähnlich, mit der Ausnahme, daß der Betrieb des Eingangsdetektors aufgrund der Polaritätsdifferenz leicht unterschiedlich ist.
• Die Leitung 13 ist eine Schwachstromleitung, die an eine Kontaktstelle (nicht dargestellt) eines Stiftes angeschlossen ist, der extern an eine negativere Versorgungsspannung angeschlossen ist, d.h. an integrierte Schaltungsmasse. Die Kontaktstelle ist auch durch einen hohen Stromleiter (nicht dargestellt) an das negativere Leitergitter 119 angeschlossen.
• Der n-FET 112 und der Kondensator 116 befinden sich in der Nähe der überwachten Kontaktstelle, um lokal auftretende Rauschimpulse zu erfassen und zu halten, die einen Fehlerzustand anzeigen würden, wie beispielsweise einen Kontaktstelle-Stift-Fehler oder einen Stift- Leiterplatte-Fehler. Solche lokal verursachten Spannungsimpulse verursachen einen Stromfluß durch den Detektor 112. Der Kondensator 116, mit den FETs 117A, 117B, 117C als sehr hohe Widerstandsableiter, wird nahezu sofort durch den Strom von dem Detektor 112 aufgeladen. Der Kondensator 116 entwickelt und hält eine Probespannung, die im wesentlichen die Eingangsspitzenspannung minus der Gate- Source-Schwellenspannung des FET 112 ist.
• Die von dem Kondensator 116 gehaltene Probespannung wird an einem Eingang des Differentialverstärkers 120 angelegt, der durch die FETs 120A-120D gebildet wird. Der andere Eingang des Differentialverstärkers 120 ist an eine konstante Referenzspannung angeschlossen, die von den FETs 123 und 124 zugeführt wird. Der Differentialverstärker 120 verstärkt die Differenz zwischen der durchschnittlichen Spannung über den Kondensator 116 und der Referenzspannung der FETs 123 und 124, und arbeitet so als Spannungskomparator.
• Wenn der Spannungskomparator seinen Zustand ändert, dann zeigt dies an, daß ein Spannungsimpuls mit einem Niveau, das für ein fälschliches Triggern einer Logikschaltung ausreicht, im Bereich der integrierten Schaltung erfaßt wurde, wo die Leitung 13 mit ihrer jeweiligen Kontaktstelle verbunden ist. Der Komparatorausgang auf der Leitung 133 ist mit der Schmitt- Triggerschaltung verbunden, die durch die FETs 134, 135, 137, 138 und 139 gebildet wird. Die Spannung an dem Ausgang über den FET 120D, d.h. die Leitung 133 zu dem negativeren Gitter 119, des Differentialverstärkers 120 ist normalerweise im logischen L-Zustand. Wenn jedoch ein großer Rauschimpuls auf der Leitung 13 auftritt, dann überschreitet die von der Leitung 115 an den Eingang des Differentialverstärkers 120 angelegte Spannung die Referenzspannung zu ihrem anderen Eingang auf der Leitung 122, und der Differentialverstärker 120 ändert seinen Zustand. Nach der Änderung des Zustands des Komparators/Differentialverstärkers fließt nur sehr wenig Strom durch die n-FETs 120A, 120B, und es gibt nur einen sehr geringen Spannungsabfall über den n-FET 120B. Daher ändert sich die einendige Ausgangsspannung des Differentialverstärkers über den n-FET 120D in einen hohen Binärzustand.
• Der Differentialverstärker 120 als Spannungskomparator ändert seinen Zustand sehr langsam. Leider erfordern viele digitale Bauelemente eine relativ rasche Anderung zwischen Binärzuständen, um zu ermöglichen, daß ihre logischen Gates schnell in den nächsten Binärzustand umschalten können. Der Schmitt-Trigger, mit seinen oben beschriebenen Signalformungseigenschaften, verkürzt die Anstiegszeit des sich langsam ändernden Ausgangssignals von dem Differentialverstärker 120 zu einem schnell ansteigenden Taktimpuls, der den Flipflop 141 zuverlässig taktet. Somit formt der Schmitt-Trigger immer dann, wenn der Differentialverstärker 120 seinen Zustand ändert, das sich langsam ändernde Ausgangssignal von dem Differentialverstärker 120 in einem schnell ansteigenden Taktimpuls um, der den Flipflop 141 von seinem ursprünglichen L-Zustand zuverlässig in einen logischen H- Zustand taktet, um den Fehler aufzuzeichnen. Nach der Änderung des Zustands des Flipflop 141 bleibt der geänderte Zustand bestehen, bis er speziell durch externe Schaltungen gelöscht wird. Der Zustand des Flipflop 141 kann jederzeit durch eine externe Schaltung gelesen werden, die an seinen nichtinvertierten Ausgang angeschlossen ist. Auf diese Weise können sonst nur schwer oder gar nicht erfaßbare fehlerhafte Anschlüsse an einer integrierten Schaltung überwacht und die Ergebnisse für spätere Diagnose- und/oder Wartungsvorgänge aufgezeichnet werden.

Claims (7)

1. Integrierte Schaltung mit einem Versorgungsanschluß- Integritätsmonitor, die folgendes umfaßt: eine Stromversorgungsanschlußstelle, einen Spannungsdetektor (112), der elektrisch an die genannte Anschlußstelle angeschlossen ist und die Aufgabe hat, einen Strom in Reaktion auf eine Eingangsspannung zu leiten, die einen ersten Schwellenwert überschreitet; eine Halteschaltung (116), die an den genannten Spannungsdetektor (112) angeschlossen ist und die Aufgabe hat, eine Spannung bereitzustellen, die im wesentlichen gleich der genannten Eingangsspannung minus der genannten ersten Schwellenspannung ist; eine Referenzspannungsschaltung (122, 123, 124) zum Erzeugen einer Referenzspannung, einen Spannungskomparator (120) mit einem ersten Eingang, der an die genannte Halteschaltung (116) angeschlossen ist, und einem zweiten Eingang, der an die genannte Referenzspannungsschaltung (122, 123, 124) angeschlossen ist und die Aufgabe hat, die Ausgangsspannung von der genannten Halteschaltung (116) mit der genannten Referenzspannung zu vergleichen und eine Komparatorausgangsspannung aufzudrücken, wenn die Ausgangsspannung der genannten Halteschaltung (116) die genannte Referenzspannung überschreitet; eine Triggerschaltung (134-138), deren Eingang mit dem Ausgang des genannten Spannungskomparators (120) verbunden ist und die die Aufgabe hat, ihren Ausgang von einem ersten Ausgangszustand in einen zweiten Ausgangszustand zu triggern, wenn die Spannung des Triggereingangs einen zweiten Schwellenwert überschreitet; und ein Speicherbauelement (141) zum Speichern eines binären Bits, wenn der Ausgang der genannten Triggerschaltung (134-138) von dem genannten ersten Ausgangszustand in den genannten zweiten Ausgangszustand wechselt.

2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der genannte Spannungskomparator (120) ein Differentialverstärker ist.

3. Integrierte Schaltung nach Anspruch 1 oder Anspruch 2, gekennzeichnet durch ein Vorspannungsmittel ( 130 ), das an den genannten Spannungskomparator (120) angeschlossen ist und die Aufgabe hat, eine Vorspannung an den genannten ersten und den genannten zweiten Eingang des genannten Spannungskomparators (120) anzulegen.

4. Integrierte Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß das genannte Vorspannungsmittel ein Gleichtakttransistor (130) ist, dessen Steuerelektrode an ein zweites Spannungsreferenzmittel (127, 128) angeschlossen ist.

5. Integrierte Schaltung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß das genannte Speicherbauelement ein Flipflop (141) mit einem Rückstelleingang ist, der nur den genannten Flipflop (141) zurückstellt.

6. Integrierte Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß der genannte Flipflop (141) einen Ausgang hat, auf den eine Logikschaltung außerhalb der genannten integrierten Schaltung zugreifen kann.

7. Verfahren zur Überwachung einer potentiell fehlerverursachenden Spannung an einer Kontaktstelle einer integrierten Schaltung nach Anspruch 1, umfassend die folgenden Schritte: (a) Erfassen, ob eine Eingangsspannung der genannten Kontaktstelle eine Schwellenspannung überschreitet und so eine potentiell fehlerverursachende Spannung erzeugt; (b) Halten einer Probespannung, deren Größe gleich einem Betrag ist, um den die genannte Eingangsspannung die genannte Schwellenspannung überschreitet; (c) Vergleichen der genannten Probespannung mit einer Referenzspannung und Erzeugen eines Triggerausgangssignals, das von einem ersten binären Zustand in einen zweiten binären Zustand umschalten kann, wenn die genannte Probespannung die genannte Referenzspannung überschreitet; (d) Aufzeichnen der Änderung der genannten binären Ausgangsspannung in einem Speicherbauelement; und (e) Lesen eines Ausgangswertes von dem genannten Speicherbauelement, um zu ermitteln, ob die potentiell fehlerverursachende Spannung aufgetreten ist.