JP4607608B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4607608B2 JP4607608B2 JP2005028568A JP2005028568A JP4607608B2 JP 4607608 B2 JP4607608 B2 JP 4607608B2 JP 2005028568 A JP2005028568 A JP 2005028568A JP 2005028568 A JP2005028568 A JP 2005028568A JP 4607608 B2 JP4607608 B2 JP 4607608B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- output terminal
- clock
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Power Sources (AREA)
Description
少なくとも2種類の電圧からいずれかの電圧を選択する電圧選択信号と、少なくとも2種類のクロック周波数からいずれかのクロックを選択するクロック選択信号とを出力する電力制御部と、
前記クロック選択信号を与えられて、前記クロックを生成して出力するクロック生成部と、
前記電圧選択信号を与えられて、任意の電圧変化率で前記電源電圧を生成して出力する電源電圧制御部と、
前記クロック及び前記電源電圧を与えられて処理を行う回路部とを備え、
前記回路部が第1の周波数を有するクロック及び第1の電圧を有する電源電圧で処理を行っている際に、前記第1の電圧より低い第2の電圧に前記電源電圧を切り替える場合、前記電力制御部からの信号に基づき、
前記クロック生成部は、前記第1の周波数より低い第2の周波数を有するクロックを出力し、その後、
前記電源電圧制御部は、前記第1の電圧から前記第2の電圧へ前記任意の電圧変化率で変化させた電源電圧を出力し、
前記回路部が前記第2の周波数を有するクロック及び前記第2の電圧を有する電源電圧で処理を行っている際に、前記第2の電圧から第1の電圧に前記電源電圧を切り替える場合、前記電力制御部からの信号に基づき、
前記電源電圧制御部は、前記第2の電圧から前記第1の電圧へ前記任意の電圧変化率で変化させた電源電圧を出力し、その後、
前記クロック生成部は、前記第1の周波数を有するクロックを出力し、
前記電源電圧制御部は、
電源端子と参照電圧出力端子との間に直列に接続された第1の電流源及び第1のスイッチと、
前記第1の電圧が入力される第1の入力端子と前記参照電圧出力端子との間に直列に接続された第2のスイッチと、
前記第2の電圧として1種類の電圧が入力される第2の入力端子と前記参照電圧出力端子との間に直列に接続された第3のスイッチと、
前記参照電圧出力端子と接地端子との間に直列に接続された第4のスイッチ及び第2の電流源と、
前記参照電圧出力端子と前記接地端子との間に接続された容量と、
前記第1の入力端子からの前記第1の電圧と前記参照電圧出力端子からの参照電圧とを比較して第1の比較結果を出力する第1の電圧比較器と、
前記第2の入力端子からの前記第2の電圧と前記参照電圧出力端子からの前記参照電圧とを比較して第2の比較結果を出力する第2の電圧比較器と、
前記電圧選択信号と、前記第1及び第2の比較結果とを与えられ、前記第1〜第4のスイッチのオン/オフ動作を制御するスイッチング制御部とを有する最大電圧変化率制限部と、
前記電源端子に接続され、前記参照電圧出力端子から出力された前記参照電圧を与えられて、前記参照電圧を有する電圧を前記電源電圧として前記回路部に出力する電圧出力部とを備えることを特徴とする。
本発明の実施の形態1による半導体集積回路の回路構成を図1に示す。
本発明の実施の形態2による半導体集積回路に含まれる電源電圧制御部の回路構成を図2に示す。本実施の形態2は、上記実施の形態1における電源電圧制御部SVCの具体的な回路構成を示したものに相当する。
図7に、本発明の実施の形態3による半導体集積回路が有する電源電圧制御部の構成を示す。本実施の形態3は、最大電圧変化率制限部2の構成が上記実施の形態2におけるものと相違する。
図8に、本発明の実施の形態4による半導体集積回路が有する電源電圧制御部の構成を示す。本実施の形態4の電源電圧制御部は、最大電圧変化率制限部3において、n個(nは2以上の整数)のトランスミッションゲートスイッチと、アップ/ダウンカウンタUDCとを備える点に特徴がある。
図9に、本発明の実施の形態5による半導体集積回路の構成を示す。上記実施の形態2〜4における電圧制御部SVCが有する最大電圧変化率制限部1〜3は、いずれも通常用いる高い電圧1.2Vと、パワーダウンする際に用いる低い電圧0.9Vの2種類しか用意していない。これに対し、本実施の形態5における電圧制御部SVCが有する最大電圧変化率制限部4は、2種類に限らず3種類以上も含み得る電圧V1〜Vn(nは2以上の整数、V1>V2>・・・>Vn)を用意している。
SVC 供給電圧制御部
CG クロック生成部
CP 回路部
1〜4 最大電圧変化率制限部
SW1〜SWn、SW11〜SW12、SW21〜SW36、SW101〜SW102 トランスミッションゲートスイッチ
CS1〜CS2、CS11〜CS12 可変電流源
CM1〜CM4、CM11 電圧比較器
T1 Pチャネル型MOSトランジスタ
T2 Nチャネル型MOSトランジスタ
C 容量
Claims (2)
- 少なくとも2種類の電圧からいずれかの電圧を選択する電圧選択信号と、少なくとも2種類のクロック周波数からいずれかのクロックを選択するクロック選択信号とを出力する電力制御部と、
前記クロック選択信号を与えられて、前記クロックを生成して出力するクロック生成部と、
前記電圧選択信号を与えられて、任意の電圧変化率で前記電源電圧を生成して出力する電源電圧制御部と、
前記クロック及び前記電源電圧を与えられて処理を行う回路部と
を備え、
前記回路部が第1の周波数を有するクロック及び第1の電圧を有する電源電圧で処理を行っている際に、前記第1の電圧より低い第2の電圧に前記電源電圧を切り替える場合、前記電力制御部からの信号に基づき、
前記クロック生成部は、前記第1の周波数より低い第2の周波数を有するクロックを出力し、その後、
前記電源電圧制御部は、前記第1の電圧から前記第2の電圧へ前記任意の電圧変化率で変化させた電源電圧を出力し、
前記回路部が前記第2の周波数を有するクロック及び前記第2の電圧を有する電源電圧で処理を行っている際に、前記第2の電圧から第1の電圧に前記電源電圧を切り替える場合、前記電力制御部からの信号に基づき、
前記電源電圧制御部は、前記第2の電圧から前記第1の電圧へ前記任意の電圧変化率で変化させた電源電圧を出力し、その後、
前記クロック生成部は、前記第1の周波数を有するクロックを出力し、
前記電源電圧制御部は、
電源端子と参照電圧出力端子との間に直列に接続された第1の電流源及び第1のスイッチと、
前記第1の電圧が入力される第1の入力端子と前記参照電圧出力端子との間に直列に接続された第2のスイッチと、
前記第2の電圧として1種類の電圧が入力される第2の入力端子と前記参照電圧出力端子との間に直列に接続された第3のスイッチと、
前記参照電圧出力端子と接地端子との間に直列に接続された第4のスイッチ及び第2の電流源と、
前記参照電圧出力端子と前記接地端子との間に接続された容量と、
前記第1の入力端子からの前記第1の電圧と前記参照電圧出力端子からの参照電圧とを比較して第1の比較結果を出力する第1の電圧比較器と、
前記第2の入力端子からの前記第2の電圧と前記参照電圧出力端子からの前記参照電圧とを比較して第2の比較結果を出力する第2の電圧比較器と、
前記電圧選択信号と、前記第1及び第2の比較結果とを与えられ、前記第1〜第4のスイッチのオン/オフ動作を制御するスイッチング制御部とを有する最大電圧変化率制限部と、
前記電源端子に接続され、前記参照電圧出力端子から出力された前記参照電圧を与えられて、前記参照電圧を有する電圧を前記電源電圧として前記回路部に出力する電圧出力部とを備えることを特徴とする半導体集積回路。 - 前記スイッチング制御部は、
前記第1の電圧から前記第2の電圧に切り替える場合、
前記第4のスイッチのみをオンして前記容量から電流を放出して前記参照電圧出力端子の電圧を前記任意の電圧変化率で降下させていき、前記第2の比較結果に基づいて前記第3のスイッチのみをオンして前記第2の電圧を前記参照電圧出力端子から出力させ、
前記第2の電圧から前記第1の電圧に切り替える場合、
前記第1のスイッチのみをオンして前記容量に電流を注入して前記参照電圧出力端子の電圧を前記任意の電圧変化率で上昇させていき、前記第1の比較結果に基づいて前記第2のスイッチのみをオンして前記第1の電圧を前記参照電圧出力端子から出力させることを特徴とする請求項1記載の半導体集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005028568A JP4607608B2 (ja) | 2005-02-04 | 2005-02-04 | 半導体集積回路 |
TW095103014A TWI313797B (en) | 2005-02-04 | 2006-01-26 | Semiconductor integrated circuit |
US11/342,617 US7417489B2 (en) | 2005-02-04 | 2006-01-31 | Semiconductor integrated circuit having controller controlling the change rate of power voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005028568A JP4607608B2 (ja) | 2005-02-04 | 2005-02-04 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006215851A JP2006215851A (ja) | 2006-08-17 |
JP4607608B2 true JP4607608B2 (ja) | 2011-01-05 |
Family
ID=36943974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005028568A Expired - Fee Related JP4607608B2 (ja) | 2005-02-04 | 2005-02-04 | 半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7417489B2 (ja) |
JP (1) | JP4607608B2 (ja) |
TW (1) | TWI313797B (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080197914A1 (en) | 2007-02-15 | 2008-08-21 | Daniel Shimizu | Dynamic leakage control using selective back-biasing |
US20080273391A1 (en) * | 2007-05-04 | 2008-11-06 | Microchip Technology Incorporated | Regulator Bypass Start-Up in an Integrated Circuit Device |
US8074034B2 (en) * | 2007-07-25 | 2011-12-06 | Agiga Tech Inc. | Hybrid nonvolatile ram |
US7904740B2 (en) * | 2007-09-28 | 2011-03-08 | Nokia Corporation | Power supply efficiency optimization |
JP5024389B2 (ja) * | 2007-12-14 | 2012-09-12 | 富士通株式会社 | 半導体集積回路 |
US9842628B2 (en) | 2008-07-10 | 2017-12-12 | Agiga Tech Inc. | Capacitor enablement voltage level adjustment method and apparatus |
US8479061B2 (en) | 2009-09-24 | 2013-07-02 | AGIGA Tech | Solid state memory cartridge with wear indication |
TWI402656B (zh) * | 2009-12-11 | 2013-07-21 | J Tek Inc | Current measurement, control and cooling system devices |
US8468317B2 (en) | 2011-06-07 | 2013-06-18 | Agiga Tech Inc. | Apparatus and method for improved data restore in a memory system |
CN104137021B (zh) * | 2012-02-24 | 2017-12-01 | 高通股份有限公司 | 用于负载开关控制器的方法和装置 |
KR102105218B1 (ko) | 2012-03-15 | 2020-04-27 | 퀄컴 인코포레이티드 | Ddr 터미네이션을 지원하도록 추적하는 로드 스위치 제어기에 대한 장치 및 방법 |
CN103488267A (zh) * | 2012-06-12 | 2014-01-01 | 鸿富锦精密工业(武汉)有限公司 | 电源控制电路 |
US20140361790A1 (en) * | 2013-06-11 | 2014-12-11 | Advantest Corporation | Drive circuit, switch apparatus, and test apparatus |
FR3010545B1 (fr) * | 2013-09-06 | 2016-12-09 | Commissariat Energie Atomique | Procede de commande d'un circuit electronique |
US10168758B2 (en) * | 2016-09-29 | 2019-01-01 | Intel Corporation | Techniques to enable communication between a processor and voltage regulator |
KR102652805B1 (ko) * | 2018-03-12 | 2024-04-01 | 에스케이하이닉스 주식회사 | 파워 게이팅 회로 및 그 제어 시스템 |
TWI806022B (zh) * | 2021-03-22 | 2023-06-21 | 全漢企業股份有限公司 | 多電壓輸出的電源供應裝置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6097243A (en) * | 1998-07-21 | 2000-08-01 | International Business Machines Corporation | Device and method to reduce power consumption in integrated semiconductor devices using a low power groggy mode |
US6388483B1 (en) * | 1995-03-29 | 2002-05-14 | Hitachi, Ltd. | Semiconductor integrated circuit device and microcomputer |
JP2003044151A (ja) * | 2001-07-30 | 2003-02-14 | Oki Electric Ind Co Ltd | 電圧レギュレータ及び半導体集積回路 |
US6774705B2 (en) * | 2000-05-30 | 2004-08-10 | Renesas Technology Corp. | Semiconductor integrated circuit device in which operating frequency, supply voltage and substrate bias voltage are controllable to reduce power consumption |
JP2004272447A (ja) * | 2003-03-06 | 2004-09-30 | Seiko Epson Corp | 電源回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59178720U (ja) * | 1983-05-12 | 1984-11-29 | 日本電気株式会社 | 安定化電源回路 |
JP2697010B2 (ja) * | 1988-10-24 | 1998-01-14 | 松下電器産業株式会社 | 定電圧装置 |
JP3082175B2 (ja) * | 1991-07-04 | 2000-08-28 | セイコーエプソン株式会社 | 情報処理装置 |
US5583457A (en) * | 1992-04-14 | 1996-12-10 | Hitachi, Ltd. | Semiconductor integrated circuit device having power reduction mechanism |
JPH1031531A (ja) * | 1996-07-12 | 1998-02-03 | Ricoh Co Ltd | 電子装置 |
JP4274597B2 (ja) * | 1998-05-29 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US6433584B1 (en) * | 1998-06-18 | 2002-08-13 | Hitachi, Ltd. | Semiconductor integrated circuit |
JP2003330549A (ja) | 2002-05-10 | 2003-11-21 | Hitachi Ltd | 半導体集積回路、電源回路及び情報記録媒体 |
US7212067B2 (en) * | 2003-08-01 | 2007-05-01 | Sandisk Corporation | Voltage regulator with bypass for multi-voltage storage system |
US7205829B2 (en) * | 2005-07-22 | 2007-04-17 | Infineon Technologies Ag | Clocked standby mode with maximum clock frequency |
-
2005
- 2005-02-04 JP JP2005028568A patent/JP4607608B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-26 TW TW095103014A patent/TWI313797B/zh not_active IP Right Cessation
- 2006-01-31 US US11/342,617 patent/US7417489B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6388483B1 (en) * | 1995-03-29 | 2002-05-14 | Hitachi, Ltd. | Semiconductor integrated circuit device and microcomputer |
US6097243A (en) * | 1998-07-21 | 2000-08-01 | International Business Machines Corporation | Device and method to reduce power consumption in integrated semiconductor devices using a low power groggy mode |
US6774705B2 (en) * | 2000-05-30 | 2004-08-10 | Renesas Technology Corp. | Semiconductor integrated circuit device in which operating frequency, supply voltage and substrate bias voltage are controllable to reduce power consumption |
JP2003044151A (ja) * | 2001-07-30 | 2003-02-14 | Oki Electric Ind Co Ltd | 電圧レギュレータ及び半導体集積回路 |
JP2004272447A (ja) * | 2003-03-06 | 2004-09-30 | Seiko Epson Corp | 電源回路 |
Also Published As
Publication number | Publication date |
---|---|
TW200629030A (en) | 2006-08-16 |
JP2006215851A (ja) | 2006-08-17 |
US20060198198A1 (en) | 2006-09-07 |
US7417489B2 (en) | 2008-08-26 |
TWI313797B (en) | 2009-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4607608B2 (ja) | 半導体集積回路 | |
CN110045774B (zh) | 一种快速瞬态响应的数字ldo电路 | |
US10345881B2 (en) | Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates | |
CN109075789B (zh) | 一种功率多路复用***及方法 | |
US8149045B2 (en) | Variable stage charge pump and method for providing boosted output voltage | |
US20100259235A1 (en) | Voltage Regulator with Quasi Floating Gate Pass Element | |
US7876079B2 (en) | System and method for regulating a power supply | |
KR101837606B1 (ko) | 스위칭가능한 디커플링 커패시터들 | |
US20070252640A1 (en) | Voltage regulator outputting positive and negative voltages with the same offsets | |
US20150311784A1 (en) | Charge pumps having variable gain and variable frequency | |
US20210333812A1 (en) | Parallel low dropout regulator | |
US8982634B2 (en) | Flash memory | |
WO2017069900A1 (en) | Droop detection and regulation for processor tiles | |
US8421525B2 (en) | Semiconductor circuit device | |
US9350326B2 (en) | Voltage sampling scheme with dynamically adjustable sample rates | |
CN103475364B (zh) | 电流输出控制装置及方法、数字控制振荡装置、数字锁相环、频率合成器及数字频率锁定环 | |
US9419591B2 (en) | Controllable wide frequency range oscillator | |
US11846958B2 (en) | System-on-chip including low-dropout regulator | |
US9252784B2 (en) | Device and method for controlling output amplitude of voltage control oscillator in electronic device | |
US10770153B2 (en) | Charge pump drive circuit with two switch signals | |
CN116249950A (zh) | 用于从较低供给电压向模拟部件提供较高供给电压的方法和电路 | |
CN112684843A (zh) | 一种数模混合线性稳压器*** | |
US20230421108A1 (en) | Audio player device and startup method thereof | |
US8710917B2 (en) | Method and apparatus for controlling power supply | |
KR100776759B1 (ko) | 반도체 메모리의 전원장치 및 그 제어방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100917 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101007 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |