DE4430350C2 - Halbleiterklemmschaltung zur Aufrechterhaltung eines festgelegten Potentials an einem Knoten vom MOS-Typ - Google Patents

Halbleiterklemmschaltung zur Aufrechterhaltung eines festgelegten Potentials an einem Knoten vom MOS-Typ

Info

Publication number
DE4430350C2
DE4430350C2 DE4430350A DE4430350A DE4430350C2 DE 4430350 C2 DE4430350 C2 DE 4430350C2 DE 4430350 A DE4430350 A DE 4430350A DE 4430350 A DE4430350 A DE 4430350A DE 4430350 C2 DE4430350 C2 DE 4430350C2
Authority
DE
Germany
Prior art keywords
potential
substrate
type
clamp circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4430350A
Other languages
English (en)
Other versions
DE4430350A1 (de
Inventor
Mikio Sakurai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4430350A1 publication Critical patent/DE4430350A1/de
Application granted granted Critical
Publication of DE4430350C2 publication Critical patent/DE4430350C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/928—Active solid-state devices, e.g. transistors, solid-state diodes with shorted PN or schottky junction other than emitter junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Dram (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiterklemm­ schaltung zur Aufrechterhaltung eines festgelegten Potentials an einem Knoten vom MOS-Typ. Gleichbedeutend zum Begriff "Klemmschaltung" kann auch der Begriff "Klammerschaltung" verwendet werden.
In Fig. 9 ist ein Schaltbild eines N-Kanal-MOS-Transistors (im nachfolgenden als N-MOS-Transistor bezeichnet) gezeigt. Ein MOS- Transistor weist einen Sourceanschluß S, einen Gateanschluß G und einen Drainanschluß D auf. Ein Abschnitt unter einem Kanal­ bereich zwischen Source und Drain wird Substrat des Transistors oder Backgate BG genannt. Ein Potential, das an das Backgategebiet angelegt wird, ist ein so­ genanntes Bulkpotential bzw. Volumenpotential und üblicherweise wird ein Substratpotential Vbb als Bulkpotential angelegt.
Fig. 10 ist eine Schnittansicht, die schematisch ein Beispiel der Struktur des N-MOS-Transistors, der durch das Schaltbild von Fig. 9 dargestellt wird, zur Erläuterung des technischen Hintergrundes der Erfindung zeigt. In der in Fig. 10 gezeigten Struktur wird ein Halbleitersubstrat 1 vom P--Typ verwendet. Eine P-Wanne 3 ist in dem Substrat 1 gebildet, und eine N⁺- Sourcezone 5a und eine N⁺-Drainzone 5b sind in der P-Wanne 3 gebildet. Eine Gateelektrode 6 ist zwischen der Sourcezone 5a und der Drainzone 5b vorgesehen. In solch einem N-MOS-Transistor wird eine negative Substratvorspannung Vbb an das Substrat 1 über ein P⁺-Verbin­ dungsgebiet 1a und ebenso an die P-Wanne 3 über ein P⁺-Verbin­ dungsgebiet 3a angelegt. Mit anderen Worten, wird das Substrat­ potential Vbb als Backgatepotential VBG des in Fig. 9 gezeigten N-MOs-Transistors angelegt.
Fig. 11 ist eine Kurve, die schematisch die Beziehung zwischen dem Absolutwert des Backgatepotentials VBG und der Schwellen­ spannung Vth des MOS-Transistors zeigt. Genauer gesagt wird die Abhängigkeit der Schwellenspannung Vth von dem Backgatepotential VBG ausgedrückt durch
wobei VthΦ eine Konstante, K eine Konstante des Substrateffekts und ΦFP ein Fermi-Niveau darstellt.
Obwohl die Substrateffektkonstante K je nach Herstellungsprozeß des Transistors etwas variiert, kann angenommen wer­ den, daß sie einen solchen numerischen Wert hat, daß die Schwel­ lenspannung Vth sich um 0,1 V ändert, wenn sich das Backgatepoten­ tial VBG um 1 V ändert. Solch eine Abhängigkeit der Schwellenspan­ nung Vth von dem Backgatepotential VBG kann nicht ignoriert werden.
Fig. 12 ist ein Schaltbild, das ein Beispiel einer Klemmschaltung mit m N-MOS-Transistoren, die in Reihe geschaltet sind, zeigt. In dieser Klemmschaltung hat jeder Transistor sein Gate mit seiner Drain verbunden und das Substratpotential Vbb wird an jeden Tran­ sistor als Backgatepotential angelegt. Bei Verwendung der Klemmschaltung wird ein Knoten A auf einem bestimmten Potential geklemmt bzw. fixiert.
Wenn z. B. jeder Transistor die Schwellenspannung Vth hat, erlau­ ben die in Reihe geschalteten Transistoren, daß ein Strom von dem Knoten A zur Masse GND fließt, wenn das Potential des Knotens A den Wert Vth×m übersteigt. Mit anderen Worten wirkt die Klemm­ schaltung so, daß der Knoten A auf dem Potential Vth × m festge­ klemmt wird.
Nun sei angenommen, daß das Volumenpotential oder Bulkpotential VBG eines jeden N-MOS- Transistors um ΔVBG geändert wird. Speziell sei angenommen, daß δVth/δVBG = 0,1, m = 15, und ΔVBG = 2 V, dann ist die Variation ΔVA des Klemmpegels VA am Knoten A gegeben durch
ΔVA = (δVth/δVBG) · ΔVBG · m = 0,1 × 2 × 15 = 3 (V).
Mit anderen Worten, man erhält als Ergebnis die Tatsache, daß der Klemmpegel VA am Knoten A von seinem Sollwert oder ge­ planten Wert um 3 V versetzt ist.
Wie oben beschrieben, wird dabei das Substratpotential Vbb als Backgate­ potential VBG eines jeden MOS-Transistors in der herkömmlichen Halbleiterklemmschaltung vom MOS-Typ angelegt und daher variiert die Schwellenspannung Vth des MOS-Transistors wenn sich das Sub­ stratpotential Vbb ändert, was zur Folge hat, daß der Klemmpegel gegenüber seinem Konstruktionswert versetzt ist.
Es ist daher Aufgabe der Erfindung, eine stabile Halbleiterklemmschaltung vom MOS-Typ bereitzustellen, bei der die Verschiebung (bzw. der Offset) eines Klemmpegels minimiert werden kann, so daß ein bestimmtes Potential mit großer Genauigkeit gehalten werden kann.
Die Aufgabe wird gelöst durch eine Halbleiterklemmschaltung nach Patent­ anspruch 1. Weiterbildungen der Erfindung sind in den Unteransprüchen gegeben.
In der Halbleiterklemmschaltung vom MOS-Typ gemäß der vorliegenden Erfindung kann ein stabiles Potential, das verschieden von dem Substratpotential Vbb ist, als Backgatepotential VBG eines jeden MOS-Transistors angelegt werden, da die Wanne elektrisch von dem Substratpotential getrennt ist. Folglich ist die Stabilität des Klemmpegels signifikant verbessert, da die Schwellenspannung Vth des MOS-Transistors in der Klemmschaltung sich nicht aufgrund der Änderung des Backgatepotentials VBG ändert.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigt
Fig. 1 ein Schaltbild, das eine Klemmschaltung zeigt, die durch N-MOS-Transitoren gemäß einer Ausführungsform der vorliegenden Erfindung gebildet ist;
Fig. 2 eine Schnittansicht, die schematisch die Struktur einer Klemmschaltung zeigt, die gemäß dem in Fig. 1 gezeigten Schaltbild ausgeführt ist;
Fig. 3 eine Schnittansicht, die die Struktur einer anderen Klemmschaltung zeigt, die gemäß dem in Fig. 1 darge­ stellten Schaltbild ausgeführt ist;
Fig. 4 eine Schnittansicht, die die Struktur einer weiteren Klemmschaltung zeigt, die gemäß dem in Fig. 1 darge­ stellten Schaltbild ausgeführt ist;
Fig. 5 ein Schaltbild, das eine Klemmschaltung darstellt, die durch P-MOS-Transistoren gemäß einer weiteren Ausführungsform der vorliegenden Erfindung gebildet ist;
Fig. 6 eine Schnittansicht, die schematisch die Struktur einer Klemmschaltung zeigt, die gemäß dem in Fig. 5 dargestellten Schaltbild ausgeführt ist;
Fig. 7 eine Schnittansicht, die die Struktur einer weiteren Klemmschaltung zeigt, die gemäß dem in Fig. 5 darge­ stellten Schaltbild ausgeführt ist;
Fig. 8 eine Schnittansicht, die die Struktur einer weiteren Klemmschaltung zeigt, die gemäß dem in Fig. 5 darge­ stellten Schaltbild ausgeführt ist;
Fig. 9 ein Schaltbild, das zur Erläuterung allgemein einen N-MOS-Transistor zeigt;
Fig. 10 eine Schnittansicht, die schematisch die Struktur des N-MOS-Transistors zeigt, der gemäß dem in Fig. 9 dargestellten Schaltbild ausgeführt ist;
Fig. 11 eine Kurve, die schematisch die Beziehung zwischen dem Backgatepotential VBG und der Schwellenspannung Vth dieses MOS-Transistors zeigt;
Fig. 12 ein Schaltbild, das ein Beispiel einer herkömmlichen Klemmschaltung zeigt.
In Fig. 1 ist ein Schaltbild einer Halbleiterklemmschaltung vom MOS-Typ entsprechend einer Ausführungsform der vorliegenden Erfin­ dung gezeigt. Die in Fig. 1 gezeigte Klemmschaltung weist zum Zweck der Vereinfachung der Zeichnung nur drei N-MOS-Transistoren auf. Diese N-MOS-Transistoren sind in Reihe geschaltet und jeder Transistor hat seinen Gateanschluß mit seinem Drainanschluß verbunden. Der Transi­ stor ganz rechts hat seinen Drainanschluß mit dem Klemmknoten A ver­ bunden. Andererseits hat der Transistor ganz links seinen Sourceanschluß mit einem stabilen niedrigen Versorgungsspannungspegel Vss verbunden, der üblicherweise das Massepotential GND ist.
Eine Eigenschaft der in Fig. 1 gezeigten Klemmschaltung ist, daß ein stabiler niedriger Versorgungsspannungspegel Vss als Backgate­ potential VBG eines jeden N-MOS-Transistors angelegt wird und der stabile niedrige Versorgungsspannungspegel Vss kann das Massepo­ tential GND sein. Da die Backgatepotentiale VBG aller N-MOS-Tran­ sistoren auf dem stabilen Massepotential GND in einer solchen Klemmschaltung gehalten werden, können die Schwellenspannungen Vth aller N-MOS-Transistoren stabil gehalten werden und folglich kann eine Abweichung des Klemmpotentials VA am Knoten A verhindert wer­ den.
Fig. 2 ist eine Schnittansicht, die schematisch ein Beispiel der Struktur der Klemmschaltung zeigt, die gemäß dem in Fig. 1 gezeig­ ten Schaltbild ausgeführt ist. In der in Fig. 2 gezeigten Struktur ist eine Wanne 3 vom P-Typ in einem Halbleitersubstrat 1 vom N-Typ gebildet. Drei N-MOS-Transistoren sind in der Wanne 3 vom P-Typ in Reihe geschaltet gebildet. Jeder N-MOS-Transistor weist eine N⁺- Sourcezone 5a, eine N⁺-Drainzone 5b und eine Gateelektrode 6, die darüber und dazwi­ schen vorgesehen ist, auf. Bei jedem Transistor ist die Gateelek­ trode 6 mit der Drainzone 5b verbunden. Bei dem Transistor ganz links ist die Sourcezone 5a mit dem niedrigen Versorgungsspannungs­ pegel Vss verbunden, welcher üblicherweise das Massepotential GND ist, während bei dem Transistor ganz rechts die Drainzone 5b mit einem Klemmknoten A verbunden ist.
Die P-Wanne 3 ist mit dem niedrigen Versorgungsspannungspegel Vss über ein P⁺-Verbindungsgebiet 3a verbunden, und der niedrige Ver­ sorgungsspannungspegel Vss kann das Massepotential GND sein. Andererseits ist das N-Substrat 1 mit dem Substratpotential Vbb über ein N⁺-Verbindungsgebiet 1a verbunden. Genauer gesagt, wird in der in Fig. 2 gezeigten Klemmschaltung das stabile Massepoten­ tial GND über die P-Wanne 3 anstatt dem Substratpotential Vbb als Backgatepotential VBG für jeden N-MOS-Transistor angelegt. Dadurch wird die Schwellenspannung Vth der N-MOS-Transistoren stabili­ siert, was eine Stabilisierung des Klemmpegels VA des Knotens A zur Folge hat.
Die P-Wanne 3 sollte elektrisch isoliert bzw. getrennt von dem N- Substrat 1 sein, um ein stabiles Massepotential GND, welches ver­ schieden vom Substratpotential Vbb ist, als Backgatepotential VBG des N-MOS-Transistors anzulegen. Mit anderen Worten, die P-Wanne 3 und das N-Substrat 1 sollten durch einen PN-Übergang dazwischen getrennt sein. In dieser Hinsicht sollte in der in Fig. 2 gezeig­ ten Klemmschaltung ein positives Potential als Substratpotential Vbb angelegt werden. Der stabile hohe Versorgungsspannungspegel Vcc kann als solches positives Substratpotential Vbb verwendet werden.
Fig. 3 ist eine Schnittansicht, die die Struktur einer anderen Klemmschaltung zeigt, die gemäß dem in Fig. 1 gezeigten Schaltbild ausgeführt ist. Die in Fig. 3 gezeigte Klemmschaltung ist analog zu der in Fig. 2 gezeigten, mit Ausnahme der Struktur des Sub­ strats und der Wanne. Genauer, in Fig. 3 ist eine N-Wanne 2 in ei­ nem P⁻-Substrat 1 gebildet, und eine P-Wanne 3 ist in der N-Wanne 2 gebildet. Mit anderen Worten sind zwei PN-Übergänge mit umgekehrten Polaritäten zwischen dem P⁻-Substrat 1 und der P-Wanne 3 bereitgestellt. Folglich kann das stabile Massepotential GND als Backgatepotential VBG des N-MOS-Transistors über die P-Wanne 3 an­ gelegt werden, ohne Rücksicht auf das Vorzeichen des Substratpo­ tentials Vbb.
Fig. 4 ist eine Schnittansicht, die die Struktur einer weiteren Klemmschaltung zeigt, die gemäß dem in Fig. 1 gezeigten Schaltbild ausgeführt ist. Die in Fig. 4 gezeigte Klemmschaltung ist analog zu der in Fig. 3 gezeigten, mit der Ausnahme, daß die in Fig. 4 ge­ zeigte Klemmschaltung eine Mehrzahl von P-Wannen 3, die getrennt voneinander angeordnet sind, aufweist. Insbesondere ist jeder N- MOS-Transistor in einer entsprechenden P-Wanne 3 gebildet. In solch einer Klemmschaltung kann das Massepotential GND als Backgatepotential Vbb an alle N-MOS-Transistoren angelegt werden und außerdem kann ein stabiles Potential, das verschieden von dem Potential an die anderen Transistoren ist, wenn es gewünscht wird als Backgatepotential VBG für mehrere Transistoren zur Feinein­ stellung des Klemmpegels des Knotens A angelegt werden.
Fig. 5 ist ein Schaltbild, das eine Klemmschaltung gemäß einer an­ deren Ausführungsform der vorliegenden Erfindung zeigt. Drei P- MOS-Transistoren sind in dieser Klemmschaltung mit ihren Kanälen in Reihe geschal­ tet. Diese Transistoren haben die jeweiligen Gateanschlüsse mit den jewei­ ligen Drainanschlüssen verbunden. Der Transistor ganz links hat seinen Sourceanschluß mit dem Klemmknoten A verbunden, während der Transistor ganz rechts seinen Drainanschluß mit dem niedrigen Versorgungsspannungspe­ gel Vss verbunden hat, welcher üblicherweise das Massepotential GND ist. Eine vorteilhafte Eigenschaft dieser Klemmschaltung ist es, daß ein stabiler hoher Versorgungsspannungspegel Vcc als Backgatepotential VBG jedes P-MOS-Transistors angelegt wird. Insbesondere kann die Variation der Schwellenspannungen Vth der P-MOS-Transistoren durch das Backgatepotential VBG, das als stabiler hoher Versorgungsspannungspegel Vcc angelegt wird, eingeschränkt bzw. verhindert werden, was eine Stabilisierung des Klemmpegels VA am Knoten A zur Folge hat.
Fig. 6 ist eine Schnittansicht, die schematisch die Struktur der Klemmschaltung zeigt, die gemäß dem in Fig. 5 gezeigten Schaltbild ausgeführt ist. In dieser Struktur ist die Wanne 3 vom N-Typ in dem Halbleitersubstrat 1 vom P-Typ gebildet. Drei P-MOS-Transisto­ ren sind in Reihe geschaltet in der Wanne vom P-Typ 3 gebildet. Jeder P-MOS-Transistor weist eine P⁺-Sourcezone 5a, eine P⁺-Drainzone 5b und eine Gateelektrode 6, die zwischen diesen vorgesehen ist, auf. Bei jedem Transistor ist die Gateelektrode 6 mit der Drainzone 5b ver­ bunden. Beim Transistor ganz links ist dessen Sourcezone 5a mit dem Klemmknoten A verbunden, während bei dem Transistor ganz rechts dessen Drainzone 5b mit dem Massepotential GND verbunden ist.
Das Substratpotential Vbb wird an das P-Substrat 1 über das P⁺- Verbindungsgebiet 1a angelegt. Andererseits wird ein stabiler ho­ her Versorgungsspannungspegel Vcc an die N-Wanne 3 über das N⁺- Verbindungsgebiet 3a anstatt dem Substratpotential Vbb angelegt. Mit anderen Worten wird der stabile hohe Versorgungsspannungspegel Vcc, der verschieden vom Substratpotential Vbb ist, als Backgate­ potential VBG des P-MOS-Transistors in der Klemmschaltung ange­ legt. Dadurch kann die Variation der Schwellenspannungen Vth der P-MOS-Transistoren minimiert werden, was eine Stabilisierung des Klemmpegels VA am Knoten A zur Folge hat.
Die N-Wanne 3 und das P-Substrat 1 sollten elektrisch voneinander isoliert werden, so daß der hohe Versorgungsspannungspegel Vcc an die N-Wanne 3 anstatt dem Substratpotential Vbb angelegt werden kann. Ge­ nauer gesagt, eine Vorspannung in Sperrichtung sollte an einen PN- Übergang zwischen dem P-Substrat 1 und der N-Wanne 3 angelegt wer­ den. Daher sollte das Substratpotential Vbb mindestens kleiner sein als der hohe Versorgungsspannungspegel Vcc, damit die Klemm­ schaltung mit der in Fig. 6 gezeigten Struktur verwirklicht wird und das Massepotential GND oder ein negatives Potential wird üblicherweise als Substratpotential Vbb angelegt.
Fig. 7 ist eine Schnittansicht, die die Struktur einer anderen Klemmschaltung, die gemäß dem in Fig. 5 gezeigten Schaltungsdia­ gramm ausgeführt ist, zeigt. Mit Ausnahme der Struktur des Sub­ strats und der Wanne ist die in Fig. 7 gezeigte Klemmschaltung analog zu der in Fig. 6 gezeigten. Genauer gesagt, in der in Fig. 7 gezeigten Struktur ist eine P-Wanne 2 in einem N⁻-Substrat 1 gebildet, und eine N-Wanne 3 ist in der P-Wanne 2 gebildet. Wie bei der in Fig. 3 gezeigten Klemmschaltung sind zwei PN-Übergänge mit umgekehrten Polaritäten zwischen dem Substrat 1 und der Wanne 3 in der in Fig. 7 gezeigten Klemmschaltung vorgesehen. Daher kann ein stabiler hoher Versorgungsspannungspegel Vcc an die N-Wanne 3 ohne Rücksicht auf das Substratpotential Vbb angelegt werden.
Fig. 8 ist eine Schnittansicht, die die Struktur einer weiteren Klemmschaltung zeigt, die gemäß der in Fig. 5 dargestellten Schal­ tung ausgeführt ist. Die in Fig. 8 gezeigte Klemmschaltung ist analog zu der in Fig. 7 gezeigten, mit Ausnahme, daß jeder P-MOS- Transistor in einer einzelnen N-Wanne 3 gebildet ist. Wenn es ge­ wünscht wird, ist es daher möglich ein stabiles Potential, das verschieden von dem Potential an andere Transistoren ist, als Backgatepotential VBG für einige der Mehrzahl P-MOS-Transistoren anzulegen.
Wie oben beschrieben wurde, kann in der Halbleiterklemmschaltung vom MOS-Typ gemäß der vorliegenden Erfindung das stabile Potential als Backgatepotential VBG des MOS-Transistors anstatt des Sub­ stratpotentials Vbb angelegt werden, da der MOS-Transistor in der Wanne elektrisch getrennt bzw. isoliert von dem Substratpotential gebildet ist. Folglich kann die Variation der Schwellenspannungen Vth der MOS-Transistoren verhindert werden und der Klemmpegel VA am Klemmknoten A kann weiter stabilisiert werden.

Claims (5)

1. Halbleiterklemmschaltung zur Aufrechterhaltung eines festgelegten Potentials an einem Knoten vom MOS-Typ mit:
einem Halbleitersubstrat (1), das ein Substratpotential empfängt;
mindestens einer Wanne (3) eines ersten Leitfähigkeitstyps, die in dem Halbleitersubstrat (1) gebildet ist und die von dem Substratpotential durch mindestens einen PN-Übergang elektrisch isoliert ist; und
einer Mehrzahl von Transistoren vom MOS-Typ (5a, 5b, 6), wobei je­ der eine Sourcezone (5a) und eine Drainzone (5b) eines zweiten Leitfähig­ keitstyps, die in der Wanne (3) gebildet sind, aufweist und
wobei jeder der Mehrzahl von Transistoren (5a, 5b, 6) seinen Gateanschluß (6) mit seinen Drainanschluß (5b) verbunden hat, die Transistoren mitein­ ander in Reihe geschaltet sind und ein stabiles Potential, das verschieden von dem Substratpotential ist, an die Wanne (3) ange­ legt wird.
2. Klemmschaltung nach Anspruch 1, dadurch gekennzeichnet daß das Substrat (1) vom ersten Leitfähig­ keitstyp ist und die Wanne (3) des ersten Leitfähigkeitstyps in einer in dem Substrat (1) gebildeten Wanne (2) des zweiten Leitfähigkeitstyps gebildet ist.
3. Klemmschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine separate Wanne (3) für jeden der Transistoren (5a, 5b, 6) vorgesehen ist.
4. Klemmschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die ersten und zweiten Leitfähigkeits­ typen jeweils der P-Typ und der N-Typ sind und Massepotential an die Wanne (3) des ersten Leitfähigkeitstyps angelegt wird.
5. Klemmschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die ersten und zweiten Leitfähigkeits­ typen jeweils der N-Typ und der P-Typ sind und ein stabiles Ver­ sorgungspotential mit hohem Pegel an die Wanne (3) des ersten Leitfähigkeitstyps angelegt wird.
DE4430350A 1993-09-21 1994-08-26 Halbleiterklemmschaltung zur Aufrechterhaltung eines festgelegten Potentials an einem Knoten vom MOS-Typ Expired - Fee Related DE4430350C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5234554A JPH0794988A (ja) 1993-09-21 1993-09-21 Ｍｏｓ型半導体クランプ回路

Publications (2)

Publication Number Publication Date
DE4430350A1 DE4430350A1 (de) 1995-03-23
DE4430350C2 true DE4430350C2 (de) 1995-11-02

Family

ID=16972848

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4430350A Expired - Fee Related DE4430350C2 (de) 1993-09-21 1994-08-26 Halbleiterklemmschaltung zur Aufrechterhaltung eines festgelegten Potentials an einem Knoten vom MOS-Typ

Country Status (3)

Country Link
US (1) US5488247A (de)
JP (1) JPH0794988A (de)
DE (1) DE4430350C2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602790A (en) * 1995-08-15 1997-02-11 Micron Technology, Inc. Memory device with MOS transistors having bodies biased by temperature-compensated voltage
US6218895B1 (en) * 1997-06-20 2001-04-17 Intel Corporation Multiple well transistor circuits having forward body bias
FR2783353A1 (fr) * 1998-09-16 2000-03-17 St Microelectronics Sa Mur d'isolement entre composants de puissance
US6285240B1 (en) * 1999-01-14 2001-09-04 Macronix International Co., Ltd. Low threshold MOS two phase negative charge pump
US6368933B1 (en) * 1999-12-15 2002-04-09 Intel Corporation Tap connections for circuits with leakage suppression capability
US7053718B2 (en) * 2003-09-25 2006-05-30 Silicon Laboratories Inc. Stacked RF power amplifier
JP2005204297A (ja) * 2003-12-18 2005-07-28 Matsushita Electric Ind Co Ltd バイアス回路を搭載した増幅装置
US9000524B2 (en) 2011-04-06 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for modeling multi-terminal MOS device for LVS and PDK

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276673A (ja) * 1990-03-26 1991-12-06 Matsushita Electric Ind Co Ltd 半導体記憶装置

Also Published As

Publication number Publication date
US5488247A (en) 1996-01-30
DE4430350A1 (de) 1995-03-23
JPH0794988A (ja) 1995-04-07

Similar Documents

Publication Publication Date Title
DE69422239T2 (de) Referenzspannungsgeneratorschaltung
DE4305850C2 (de) Bezugsspannungsgeneratorschaltung mit Temperaturkompensation der Ausgangsspannung
DE69323818T2 (de) Vorrichtung zur Erzeugung einer MOS temperaturkompensierten Referenzspannung für niedrige Spannungen und grosse Betriebsspannungsbereiche
DE3311923C2 (de)
DE3523400C2 (de) Schaltungsanordnung für eine Ausgangsstufe der Klasse AB mit großer Schwingungsweite
DE69230346T2 (de) Konstantspannungsschaltung
DE69901856T2 (de) Bezugsspannungs-Generator mit stabiler Ausgangs-Spannung
DE3650613T2 (de) Halbleiteranordnung
DE3872762T2 (de) Referenzspannungsgeneratorschaltung.
DE69323239T2 (de) Referenz Spannungsgenerator
DE3606203C2 (de)
DE2951835C2 (de)
DE3009447A1 (de) Integrierter cmos-halbleiterbaustein
DE68910740T2 (de) Pegelumsetzungsschaltung zur Erzeugung eines Signals mit gesteuertem logischen Pegel.
DE2111979A1 (de) Feldeffekt-Halbleitereinrichtung
DE69016962T2 (de) Dynamische Isolierschaltung für integrierte Schaltungen.
DE69807396T2 (de) Integrierte Schaltung mit selektiver Vorspannung der Transistoren fuer niedrige Spannung und geringen Ruhestrom und zugehörige Verfahren
DE19958438A1 (de) Spannungsreferenzschaltung
DE3704609A1 (de) Vorrichtung zur erzeugung einer bezugsgleichspannung
DE69233082T2 (de) Statische Direktzugriffsspeicheranordnung
DE3783006T2 (de) Schaltungsanordnung fuer einen differenzverstaerker.
EP0648019B1 (de) CMOS-Schaltung mit erhöhter Spannungsfestigkeit
DE19843482C2 (de) Kapazitive Struktur in einer integrierten Schaltung
DE69031751T2 (de) Integrierte Halbleiterschaltung mit einem intrinsischen MOS-Transistor zum Erzeugen einer Referenzspannung
DE102019213961A1 (de) Substratvorspannungsgeneratorschaltungsstruktur im gesamten negativen und positiven Bereich

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee