DE3704609A1 - Vorrichtung zur erzeugung einer bezugsgleichspannung - Google Patents
Vorrichtung zur erzeugung einer bezugsgleichspannungInfo
- Publication number
- DE3704609A1 DE3704609A1 DE19873704609 DE3704609A DE3704609A1 DE 3704609 A1 DE3704609 A1 DE 3704609A1 DE 19873704609 DE19873704609 DE 19873704609 DE 3704609 A DE3704609 A DE 3704609A DE 3704609 A1 DE3704609 A1 DE 3704609A1
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- effect transistor
- reference voltage
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung bezieht sich auf die Stabilisierung einer
Bezugsgleichspannung für eine integrierte Halbleiter-
Schaltungsanordnung mit Isolierschicht-Feldeffekttransistoren
(IG-FETs).
In neuerer Zeit sind Bezugsgleichspannungsgeneratoren
für die Verwendung bei integrierten Halbleiter-
Schaltungsanordnungen, um darin stabilisierte Bezugsgleichspannungen
zu erzeugen, entwickelt worden. Derartige
Bezugsspannungsgeneratoren bestehen normalerweise aus
Halbleiter-Transistorkreisen, die auf Halbleiter-Chipsubstraten
oder -trägern der integrierten Schaltungs-
oder IC-Anordnungen montiert sind. Derartige chipmontierte
(on-chip) Spannungsgeneratoren nehmen eine externe
Speisespannung (power supply voltage) (Vcc) für
die Erzeugung einer Gleichspannung ab. Ein Problem bei
derartigen Vorrichtungen besteht darin, daß sich der
Gleichspannungspotential-Ausgangspegel eines Bezugsspannungsgenerators
mit Änderungen oder Schwankungen der
Speisespannung ändert. Bei einer Änderung des Bezugsspannungspegels
weicht ein Schwellenwertpegel zur Bestimmung
der logischen Pegel "H" (hoch) und "L" (niedrig)
ab, wodurch die inneren logischen Schaltungsoperationen
der Halbleiter-IC-Anordnung beeinträchtigt werden.
Es ist bekannt, einen Potentialteilerkreis als Bezugsgleichspannungsgenerator
zu verwenden. Ein solcher Kreis
besteht typischerweise aus einer Reihenschaltung aus
Isolierschicht-Feldeffekttransistoren (IG-FETs), die
als Widerstandselemente oder ohmsche Elemente dienen.
Der Kreis wird an seiner einen Klemme mit einer Speisegleichspannung
(Batteriespannung) Vcc gespeist, um einen
gegebenen Bruchteil der Spannung Vcc an einer Ausgangsklemme
zu liefern, welche mit einer Verzweigung
zwischen den FETs verbunden ist. Die Ausgangsspannung
kann einer IC-Anordnung als Bezugsspannung zugeführt
werden. Die Potentialteilung an der Ausgangsklemme hängt
von der Größe der Widerstände im Potentialteiler ab.
Von einer solchen Schaltungsanordnung kann jedoch keine
genaue Stabilisierung der Bezugsspannung erwartet werden,
weil die Genauigkeit der Stabilisierung des Bezugsspannungspegels
von der Speisung des Potentialteilerkreises
mit einer stabilisierten Speisegleichspannung abhängt.
Wenn ein Potentialpegel der extern angelegten
Spannung schwankt, kann keine genaue Bezugsgleichspannung
erhalten werden. Infolgedessen kann auch die Stabilisierung
des Bezugsspannungs-Ausgangspegels nicht
einwandfrei erfolgen.
Außerdem besitzen beim genannten Spannungsgenerator die
spannungsregelnden FETs Abweichungen in ihren Grundeigenschaften
oder -charateristika infolge von Änderungen
(Toleranzen) in den Verfahrensparametern, wie Gate-Oxidschichtdicke,
Ladungsträgermobilität, Fertigungsgröße
usw., beim Fertigungsvorgang. Die Regelleistung von FETs
kann unter IC-Anordnungen desselben Fertigungsloses
nicht gleichmäßig eingehalten werden, so daß die Genauigkeit
der Stabilisierung des Bezugsspannungs-Ausgangspegels
zwischen den verschiedenen Halbleiter-IC-Anordnungen
Abweichungen zeigt und damit eine Stabilisierung einer
Bezugsspannung in jeder IC-Anordnung unmöglich wird.
Aufgabe der Erfindung ist damit die Schaffung eines verbesserten
Bezugsgleichspannungsgenerators zur Verwendung
bei einer integrierten Halbleiter-Schaltungsanordnung
zur effektiven Stabilisierung von deren Bezugsspannungs-
Ausgangspegel unabhängig von Schwankungen der Speisespannung
und unabhängig von Änderungen der Verfahrensparameter
zwischen einzelnen integrierten Halbleiter-
Schaltungsanordnungen bei der Fertigung derselben.
Diese Aufgabe wird durch die im Patentanspruch 1 gekennzeichneten
Merkmale gelöst.
Gegenstand der Erfindung ist eine spezielle Vorrichtung
zur Erzeugung eines (einer) Bezugsspannungs-Ausgangspegels
oder -größe mit einer ersten Transistoreinheit als
Konstantstromquelle, die eine extern angelegte Speisespannung
zum Erzeugen eines Gleichstroms abnimmt. Eine
zweite Transistoreinheit ist mit der ersten Transistoreinheit
in Reihe geschaltet und dient als Widerstandselement,
das den Gleichstrom zum Erzeugen einer Gleichspannung
als Bezugsspannung abnimmt. Eine dritte Transistoreinheit
ist zur ersten Transistoreinheit parallelgeschaltet
und dient zum Regeln des in letzterer fließenden
Gleichstroms in der Weise, daß er unabhängig von einer
Änderung der Speisespannung konstantgehalten wird;
auf diese Weise kann die Bezugsspannung auch dann stabilisiert
werden, wenn die Speisespannung Abweichungen
oder Schwankungen zeigt.
Im folgenden ist eine bevorzugte Ausführungsform der Erfindung
anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein Schaltbild eines Bezugsspannungsgenerators
gemäß einer bevorzugten Ausführungsform der Erfindung
und
Fig. 2 eine graphische Darstellung einer experimentell
ermittelten Kennlinie für die Bezugsspannung
(Vr) in Abhängigkeit von der Speisespannung
(Vcc) beim Bezugsspannungsgenerator gemäß Fig. 1.
Fig. 1 veranschaulicht einen chipmontierten (on-chip)
Bezugsspannungserzeugungskreis oder -generator zur Verwendung
bei einer integrierten Halbleiter-Schaltungs-
oder IC-Anordnung mit Isolierschicht-Feldeffekttransistoren,
wie Metalloxidhalbleiter-Feldeffekttransistoren
(im folgenden als MOSFETs bezeichnet). Der Bezugsspannungsgenerator
nimmt eine externe (von außen her)
angelegte Speisespannung Vcc ab, um eine Bezugsgleichspannung
Vr zu erzeugen. Der Bezugsspannungsgenerator
besteht dabei aus MOSFETs des gleichen Kanaltyps. Bei
der dargestellten Ausführungsform umfaßt er p-Kanal-
MOSFETs Q 1-Q 5.
Diese p-Kanal-MOSFETs Q 1-Q 5 sind jeweils in hochdotierten
Halbleiter-Wannenbereichen oder -zonen (well regions)
des n-Leitfähigkeitstyps ausgebildet, die getrennt in
einem nicht dargestellten Halbleiter-Chipsubstrat aus
p-Typ-Silizium erzeugt sind. Eine solche Anordnung kann
nach an sich bekannter Halbleiterfertigungstechnik hergestellt
werden. Die strukturelle Trennung der MOSFETs
Q 1-Q 5 im Substrat (oder Träger) kann zu einer Verbesserung
der betrieblichen Trennung zwischen ihnen führen,
weil Abweichungen in ihren Schwellenwertpegeln aufgrund
des Substrat-Vorspanneffektes minimiert werden können.
Die MOSFETs Q 1 und Q 2 sind in Reihe zwischen eine erste
und eine zweite Spannungsklemme 10 bzw. 12 geschaltet.
Eine an die erste Klemme 10 angelegte Spannung ist höher
als die an der zweiten Klemme 12 anliegende Spannung.
Bei der dargestellten Ausführungsform liegt an der ersten
Klemme 10 eine Speisespannung Vcc einer positiven
Polarität an, während die zweite Klemme 12 an Masse
(Vss) liegt. Der MOSFET Q 1 ist an der Sourceelektrode
mit der ersten Klemme verbunden; dies bedeutet, daß die
Stromversorgungs- oder Spannungsklemme 10 als Hochimpedanz-
Stromquelle dient. Der MOSFET Q 2 ist an seiner
Drainelektrode mit der zweiten Klemme bzw. der Masseklemme
12 verbunden und wirkt somit als Widerstandselement.
Die Drainelektrode des MOSFETs Q 1 und die Sourceelektrode
des MOSFETs Q 2 sind an einer dritten Klemme
14 zusammengeschaltet, die als Bezugsspannungs-Ausgangsklemme
(Vr) dient. Die Gateelektrode des MOSFETs Q 2 ist
an seine Drainelektrode angeschlossen und damit an Masse
gelegt (vgl. Fig. 1).
Eine Reihenschaltung aus MOSFETs Q 3, Q 4 und Q 5 ist parallel
zur Reihenschaltung aus den MOSFETs Q 1 und Q 2
angeordnet. Dabei ist die Reihenschaltung aus den MOSFETs
Q 3 und Q 4, genauer gesagt, zwischen Source- und Gateelektrode
des MOSFETs Q 1 geschaltet, und sie dient als
Hochimpedanz-Stromquelle für die Lieferung eines konstanten
Gleichstroms zum MOSFET Q 2. Die Sourceelektrode
des MOSFETs Q 3 ist an die Sourceelektrode des MOSFETs
Q 1 angeschlossen. Die Drainelektroden des MOSFETs Q 3
und Q 4 sind an deren jeweilige Gateelektroden angeschaltet.
Die Drainelektrode des MOSFETs Q 4 ist mit der Gateelektrode
des MOSFETs Q 1 verbunden und (außerdem) an eine
vierte Klemme 16, die ebenfalls als Masseklemme Vss
dient, über den als Hochimpedanzwiderstand wirkenden
MOSFET Q 5 angeschlossen. Die Drainelektrode des MOSFETs
Q 5 ist mit dessen Gateelektrode verbunden. Wie durch die
Linien 18 a bis 18 e in Fig. 1 angedeutet, sind die Sourceelektroden
der MOSFETs Q 1 bis Q 5 elektrisch mit den betreffenden
n-Typ-Wannenzonen verbunden (conducted).
Im folgenden ist die Arbeitsweise des beschriebenen Bezugsspannungsgenerators
erläutert. Da der MOSFET Q 1 und
die Reihenschaltung aus den MOSFETs Q 3 und Q 4 als Hochimpedanz-
Konstantstromquelle für den als Widerstand
wirkenden MOSFET Q 2 dienen, wird dem MOSFET Q 2 ein Gleichstrom
eingespeist. Unter diesen Bedingungen läßt sich
ein Potentialabfall an der Reihenschaltung aus den
MOSFETs Q 3 ud Q 4 durch 2 |Vth | ausdrücken, wobei Vth
einen Schwellenwertspannungspegel einer negativen Größe
für jedes MOSFET angibt. Der Potentialabfall tritt zwischen
Gate- und Sourceelektrode des MOSFETs Q 1 auf, um
dessen Gate-Source-Spannung zu definieren. Der MOSFET
Q 1 ist daher so vorgespannt, daß er in einem bestimmten
Arbeitsbereich der Strom-Spannungscharakteristik von
Pentoden arbeitet, in welchem die Gate-Source-Spannung
unabhängig von einer Potentialgröße der Speisespannung
Vcc konstant gehalten wird.
Infolgedessen fließt im MOSFET Q 2 ein konstanter Strom
I 1, während am MOSFET Q 2 ein Potentialabfall erzeugt
wird oder auftritt. Dieser Potentialabfall bestimmt
einen Bezugsgleichspannungspegel Vr einer positiven
Polarität. Mit anderen Worten: die Bezugsspannung Vr
übersteigt das Massepotential Vss um eine Spannung entsprechend
dem Potentialabfall am MOSFET Q 2. Wenn die
Speisespannung Vcc schwankt, sind Ladungsträger aufgrund
dieser Arbeitsweise bestrebt, sich in der Gateelektrode
des MOSFETs Q 1 anzusammeln. Die Gate-Ladungsträger können
durch den als Hochimpedanzwiderstand wirkenden MOSFET
Q 5 entladen werden.
Da beim beschriebenen Bezugsspannungsgenerator die Gate-
Source-Spannung des MOSFETs Q 1 aufgrund der Parallelschaltung
der Reihenschaltung aus den MOSFETs Q 3 und
Q 4 auch dann konstant gehalten werden kann, wenn die
Speisespannung Vcc variiert, fließt stets ein konstanter
Gleichstrom I 1 über den als Widerstandselement
oder ohmsches Element wirkenden MOSFET Q 2. Infolgedessen
ist es unabhängig von Schwankungen in der Speisespannung
Vcc möglich, unveränderlich eine Bezugsgleichspannung
Vr eines konstanten Pegels an der mit der
Sourceelektrode des MOSFETs Q 2 verbundenen Spannungsausgangsklemme
14 zu erhalten.
Erfindungsgemäß sind weiterhin die Isolierschicht-Transistoren
des Bezugsspannungsgenerators, d. h. die MOSFETs
Q 1 bis Q 5, wie im Äquivalentschaltbild von Fig. 1 gezeigt,
in den Halbleiter-Wannenbereichen oder -zonen
ausgebildet, die sich am Oberflächenabschnitt des Halbleiter-
Chipsubstrats befinden und einen dem letzteren
entgegengesetzten Leitfähigkeitstyp besitzen, so daß
eine Schwankung des Schwellenwertspannungspegels der betreffenden
Transistoren aufgrund der Substrat-Vorspannungswirkung
verhindert wird. Auf diese Weise kann die
Betriebszuverlässigkeit des Bezugsspannungsgenerators
verbessert werden.
Bei der dargestellten Ausführungsform besitzen die MOSFETs
Q 1 bis Q 5 des Bezugsspannungsgenerators jeweils denselben
Kanal-Leitfähigkeitstyp. Auch wenn bei diesen
Feldeffekttransistoren des Bezugsspannungsgenerators
die Grundcharakteristika oder -eigenschaften aufgrund
von Änderungen in den Verfahrensparametern, wie sie normalerweise
im Fertigungsverfahren für die Ausbildung eines
Bezugsspannungsgenerators auf dem Halbleiter-Chipsubstrat
auftreten, voneinander abweichen, kann der
Einfluß dieser Abweichungen auf den Bezugsspannungserzeugungsvorgang
weitgehend herabgesetzt werden; der
Grund hierfür ist nachstehend angegeben.
Die strukturelle Konstante oder Konstanz des jeweiligen
MOSFETs bestimmt sich durch folgende Gleichung:
β = (W ε μ)/(Lt) (1)
In obiger Gleichung bedeuten:
W = Transistor-Kanalbreite
ε = Dielektrizitätskonstante der Gateoxidschicht
μ = Mobilität der Ladungsträger
L = Kanallänge
t = Dicke der Gateoxidschicht.
ε = Dielektrizitätskonstante der Gateoxidschicht
μ = Mobilität der Ladungsträger
L = Kanallänge
t = Dicke der Gateoxidschicht.
Die strukturellen Konstanten der MOSFETs Q 1 bis Q 5 im
Bezugsspannungsgenerator sind jeweils mit β 1, β 2, b 3,
β 4 bzw. β 5 angegeben, unter der Voraussetzung, daß
zur Vereinfachung der Erläuterung β 3 = b 4 für die
MOSFETs Q 3 und Q 4 mit gleichem W/L-Verhältnis gilt.
Wenn die MOSFETs Q 1 bis Q 5 im Oberflächenabschnitt des
Halbleiter-Chipsubstrats mit jeweils gleicher Kanaldotierung
(channel dose) ausgebildet sind, sind die Schwellenwertspannungen
Vth der MOSFETs jeweils grundsätzlich
gleich. Bei der Schaltungsanordnung gemäß Fig. 1, bei
welcher I 1 neben dem in die Stromspeiseklemme 10 einfließenden
Speisestrom eine durch die MOSFETs Q 1 und
Q 2 fließende Stromkomponente, I 2 eine über die MOSFETs
Q 3, Q 4 und Q 5 fließende Stromkomponente und Vg ein Gate-
Potential des MOSFETs Q 1 bedeuten, bestimmt sich die
Stromkomponente I 2 wie folgt:
I 2 = (β 3/2) · {(Vcc - Cg)/2 + Vth}2
= (β 5/2)/(Vg + Vth)2 (2)
= (β 5/2)/(Vg + Vth)2 (2)
Das Gate-Potential Vg des MOSFETs Q 1 läßt sich somit
wie folgt ausdrücken:
Vg = {Vcc - 2(ν 1 - 1)Vth}/ (2ν 1 + 1) (3)
Dabei gilt:
n 1 = √β 5/β 3 = √W 5 · L 3/-W 3 · L 5 (4)
Der über die MOSFETs Q 1 und Q 2 fließende Strom I 1 bestimmt
sich zu:
I 1 = (β 1/2 ) · (Vcc - Vg + Vth)2
= (β 2/2) · (Vr + Vth)2 (5)
= (β 2/2) · (Vr + Vth)2 (5)
Die Bezugsspannung Vr an der Ausgangsklemme 14 entspricht
daher:
Vr = n 2(Vcc - Vg) - (1 - ν 2) Vth (6)
In Gleichung (6) besitzt die Konstante n 2 die folgende
Größe:
ν 2 = √β 1 β 2 = √W 1 · L 2/-W 2 · L 1 (7)
Anhand von Gleichungen (3) und (6) ergibt sich die bei
der Schaltung gemäß dieser Ausführungsform erhaltene
Bezugsgleichspannung zu:
Vr = ν 2{1-1/(2ν 1+1)}Vcc-[1-{3-4/(2n-1+1)}ν 2]Vth (8)
Wie sich aus den Gleichungen (4) und (7) ergibt, enthalten
die Konstanten ν 1 und ν 2 nicht als Verfahrensparameter
die Dielektrizitätskonstante ε, die Ladungsträgermobilität
M und die Gate-Oxidschichtdicke t. Kanallänge
L und Kanalbreite W üben in keinem Fall einen Einfluß
auf die Bezugsspannung Vr aus, auch wenn eine Differenz
zwischen einer theoretischen Entwurfsgröße und einer
tatsächlich erzielten Größe bezüglich der Kanallänge L
und der Kanalbreite W vorliegt. Dies ist darauf zurückzuführen,
daß - wie aus Gleichungen (4) und (7) hervorgeht -
nur das Verhältnis zwischen Kanallänge L und Kanalbreite W
herangezogen wird, wobei sich in diesem
Fall etwaige Differenzen zwischen der theoretischen
Größe und der tatsächlichen Größe der Kanallänge L sowie
zwischen der theoretischen Größe und der tatsächlichen
Größe der Kanalbreite W am Nenner und Zähler dieses
Verhältnisses einzeln (gegenseitig) aufheben. Im
Entwurfsstadium der IC-Mustermaske für den Bezugsspannungsgenerator
können daher die genannten Konstanten ν 1
und ν 2 auf beliebige oder willkürliche Größen eingestellt
werden, indem lediglich das Maskenmuster so festgelegt
wird, daß es eine gewünschte Dimension aufweist.
Unter Berücksichtigung dieser Voraussetzungen läßt sich
Gleichung (8) reduzieren zu:
Vr = aVcc - bVth (9)
Obiges gilt unter der Voraussetzung, daß die neuen Konstanten
a und b freie Konstanten sind, die durch willkürliche
Einstellung der Konstanten ν 1 und ν 2 erhalten
werden.
Gleichung (9) zeigt, daß es dann, wenn nur eine Änderung
im Schwellenwert der betreffenden MOSFETs beim Bezugsspannungsgenerator
der beschriebenen Ausführungsform
unterdrückt wird, möglich ist, die genaue entwurfsmäßige
Kennlinie der Speisespannung Vcc in Abhängigkeit von der
Bezugsspannung Vr zu erzielen. Da im allgemeinen die
Unterdrückung der Änderung im Schwellenwert des MOSFETs
auch beim derzeit angewandten Halbleiter-Fertigungsverfahren
vergleichsweise einfach kontrolliert werden kann,
ist es möglich, ohne weiteres und mit hoher Genauigkeit
eine gewünschte Kennlinie für Speisespannung/Bezugsspannung
Vr zu erzielen. Wenn weiterhin die Auslegung so
getroffen wird, daß W 3/L 3 » W 5/L 5 oder die Impedanz
des MOSFETs Q 5 ausreichend höher eingestellt ist als
diejenige der MOSFETs Q 3 und Q 4, können die Konstanten
ν 1 und a in Gleichung (9) nahezu Null betragen. In
diesem Fall kann eine ideale Bezugsspannungserzeugungscharakteristik
erzielt werden, die nicht von der Speisespannung
Vcc abhängig ist.
Fig. 2 veranschaulicht in graphischer Darstellung eine
für den Bezugsspannungsgenerator gemäß Fig. 1 experimentell
ermittelte Kennlinie der Speisespannung Vcc in Abhängigkeit
von der Bezugsspannung Vr. Bei diesem Versuchsbeispiel
wurden der Schwellenwert Vth des jeweiligen
MOSFETs auf -0,7 V und die Konstanten a und b gemäß
Gleichung (9) auf 0,1 bzw. 3,6 eingestellt, wobei zu beachten
ist, daß ν 1 2 und ν 2 2 auf 3,0 × 10-4 bzw. 9,0
gesetzt wurden. Mittels der Kennlinie gemäß Fig. 2
konnte belegt werden, daß bei einer Speisespannung Vcc
von über 3 V die Bezugsgleichspannung Vr konstant
bleibt, und zwar unabhängig von der Größe der Speisespannung
Vcc, d. h. unabhängig von Änderungen in der
Speisespannung Vcc.
Obgleich vorstehend nur eine spezielle Ausführungsform
beschrieben ist, sind innerhalb des Rahmens der Erfindung
selbstverständlich verschiedene Änderungen und Abwandlungen
möglich.
Beispielsweise werden bei der beschriebenen Ausführungsform
zwei MOSFETs Q 3 und Q 4 zur Bildung der Konstantstromversorgung
benutzt, welche den MOSFET Q 1 so vorspannt,
daß seine Gate-Source-Spannung konstant bleibt.
Es können jedoch auch drei oder mehr in Reihe geschaltete
MOSFETs angewandt werden, sofern sie denselben
Kanaltyp wie die restlichen MOSFETs bei diesem Bezugsspannungsgenerator
besitzen. Weiterhin kann anstelle des
MOSFETs Q 5 zum Entladen der in der Gateelektrode des
MOSFETs Q 1 angesammelten Ladungsträger ein Hochimpedanz-
Widerstand unter Verwendung einer polykristallinen
Siliziumschicht oder einer Diffusionsschicht vorgesehen
werden.
Während bei der beschriebenen Ausführungsform MOSFETs
des p-Kanaltyps vorgesehen sind, können als Transistoren
Q 1 bis Q 5 auch MOSFETs des n-Kanaltyps verwendet
werden.
Claims (10)
1. Vorrichtung zur Erzeugung einer Bezugsgleichspannung,
umfassend eine Konstantstromquelle, die eine Speisespannung
(power supply voltage) zum Erzeugen eines
Gleichstroms abnimmt, und eine Widerstandselement, das
den Gleichstrom zum Erzeugen einer Gleichspannung als
Bezugsspannung abnimmt, dadurch gekennzeichnet, daß
die Konstantstromquelle und das Widerstandselement
erste und zweite Feldeffekttransistoren (Q 1, Q 2), die
miteinander in Reihe geschaltet sind, umfassen und
daß eine Bezugsspannungs-Stabilisiereinheit (Q 3, Q 4)
zum ersten Feldeffekttransistor (Q 1) parallelgeschaltet
ist und den im ersten Feldeffekttransistor (Q 1)
fließenden Strom so regelt, daß er unabhängig von
Änderungen in der Speisespannung (Vcc) konstant
bleibt, so daß die Bezugsspannung (Vr) auch bei Änderung
der Speisespannung (Vcc) stabilisiert sein
kann.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß die Bezugsspannungs-Stabilisiereinheit (Q 3, Q 4)
ein Potential zwischen Gate- und Sourceelektrode des
ersten Feldeffekttransistors (Q 1) konstant hält, so
daß der im ersten Feldeffekttransistor fließende
Gleichstrom auch bei Änderungen der Speisespannung
(Vcc) konstant bleibt.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet,
daß eine Drainelektrode des ersten Feldeffekttransistors
mit einer Sourceelektrode des zweiten Feldeffekttransistors
verbunden ist und daß Gate- und
Drainelektrode des zweiten Feldeffekttransistors zusammengeschaltet
sind.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet,
daß die Bezugsspannungs-Stabilisiereinheit eine Anzahl
von Feldeffekttransistoren mit einem dritten
und einem vierten Feldeffekttransistor (Q 3, Q 4) aufweist,
die miteinander in Reihe und zwischen Date-
und Sourceelektrode des ersten Feldeffekttransistors
(Q 1) eingeschaltet sind.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet,
daß jeder der dritten und vierten Feldeffekttransistoren
(Q 3, Q 4) eine Gate- und eine Drainelektrode
aufweist, die zusammengeschaltet ist.
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet,
daß erster bis vierter Feldeffekttransistor (Q 1, Q 2,
Q 3, Q 4) jeweils von einem ersten Leitfähigkeitstyp
sind.
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet,
daß sie ein Halbleitersubstrat aufweist, in welchem
Halbleiter-Wannenbereiche oder -zonen (well regions)
eines ersten Leitfähigkeitstyps vorgesehen sind, und
daß erster bis vierter Feldeffekttransistor (Q 1-Q 4)
jeweils in den Wannenzonen ausgebildet sind.
8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet,
daß an den ersten Feldeffekttransistor (Q 1) ein Widerstandsmittel
zum Entladen von in der Gateelektrode
des ersten Feldeffekttransistors (Q 1) angesammelten
Ladungsträgern angeschlossen ist.
9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet,
daß das Widerstandsmittel einen fünften Feldeffekttransistor
(Q 5) des ersten Kanal-Leitfähigkeitstyps
umfaßt, dessen Sourceelektrode mit der Gateelektrode
des ersten Feldeffekttransistors (Q 1) verbunden und
dessen Drainelektrode an seine Gateelektrode angeschlossen
ist.
10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet,
daß das Substrat eine Halbleiter-Wannenzone des zweiten
Leitfähigkeitstyps aufweist, in welcher der
fünfte Feldeffekttransistor (Q 5) ausgebildet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61029305A JPS62188255A (ja) | 1986-02-13 | 1986-02-13 | 基準電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3704609A1 true DE3704609A1 (de) | 1987-08-20 |
DE3704609C2 DE3704609C2 (de) | 1992-01-30 |
Family
ID=12272508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873704609 Granted DE3704609A1 (de) | 1986-02-13 | 1987-02-13 | Vorrichtung zur erzeugung einer bezugsgleichspannung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4814686A (de) |
JP (1) | JPS62188255A (de) |
KR (1) | KR920005152B1 (de) |
DE (1) | DE3704609A1 (de) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0337747A1 (de) * | 1988-04-12 | 1989-10-18 | Nec Corporation | Schaltung für die Erzeugung einer Konstantspannung |
DE3844387A1 (de) * | 1988-04-30 | 1989-11-09 | Samsung Electronics Co Ltd | Elektrische schaltung zur erzeugung einer bezugsspannung unter verwendung einer auflade- und entladeschaltung |
EP0382929A2 (de) * | 1989-02-16 | 1990-08-22 | Kabushiki Kaisha Toshiba | Spannungsreglerschaltung |
EP0496424A2 (de) * | 1991-01-25 | 1992-07-29 | Nec Corporation | Konstante Spannungsgeneratorschaltung |
EP0555539A2 (de) * | 1991-12-17 | 1993-08-18 | International Business Machines Corporation | Referenzspannungsschaltung mit hohen Schwellenspannunganlagen |
DE4214403A1 (de) * | 1992-03-20 | 1993-09-23 | Samsung Electronics Co Ltd | Bezugsstromgeneratorschaltung |
EP0585755A1 (de) * | 1992-09-03 | 1994-03-09 | United Memories, Inc. | Vorrichtung und Verfahren zur Erzeugung einer temperaturkompensierten Referenzspannung für niedrige Spannungen und grosse Betriebsspannungsbereiche |
DE19812299A1 (de) * | 1998-03-20 | 1999-09-30 | Micronas Intermetall Gmbh | Gleichspannungswandler |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2763531B2 (ja) * | 1986-10-13 | 1998-06-11 | 松下電器産業株式会社 | Mos定電圧回路 |
JPH0690655B2 (ja) * | 1987-12-18 | 1994-11-14 | 株式会社東芝 | 中間電位発生回路 |
JP2809768B2 (ja) * | 1989-11-30 | 1998-10-15 | 株式会社東芝 | 基準電位発生回路 |
TW353535U (en) * | 1990-11-19 | 1999-02-21 | Hitachi Ltd | Memory circuit improved in electrical characteristics |
EP0576774B1 (de) * | 1992-06-30 | 1999-09-15 | STMicroelectronics S.r.l. | Spannungsregler für Speichergeräte |
JP3318363B2 (ja) * | 1992-09-02 | 2002-08-26 | 株式会社日立製作所 | 基準電圧発生回路 |
US5266886A (en) * | 1992-10-23 | 1993-11-30 | Intel Corporation | CMOS power supply voltage limiter |
US5410311A (en) * | 1993-07-29 | 1995-04-25 | Pixel Semiconductor, Inc. | Voltage reference and current source for video DAC |
US5614815A (en) * | 1994-03-10 | 1997-03-25 | Fujitsu Limited | Constant voltage supplying circuit |
JPH09162713A (ja) * | 1995-12-11 | 1997-06-20 | Mitsubishi Electric Corp | 半導体集積回路 |
FR2754406A1 (fr) * | 1996-10-03 | 1998-04-10 | Motorola Semiconducteurs | Circuit actif de fixation de niveau pour transistor metal-oxyde-semiconducteur a double diffusion de type lateral, montage l'incorporant et procede de formation de ce montage |
US5793194A (en) * | 1996-11-06 | 1998-08-11 | Raytheon Company | Bias circuit having process variation compensation and power supply variation compensation |
US5923212A (en) * | 1997-05-12 | 1999-07-13 | Philips Electronics North America Corporation | Bias generator for a low current divider |
US6552603B2 (en) * | 2000-06-23 | 2003-04-22 | Ricoh Company Ltd. | Voltage reference generation circuit and power source incorporating such circuit |
US6617836B1 (en) * | 2002-05-08 | 2003-09-09 | National Semiconductor Corporation | CMOS sub-bandgap reference with an operating supply voltage less than the bandgap |
CN201067174Y (zh) | 2007-05-14 | 2008-06-04 | 爱你士化妆用具(天津)有限公司 | 刷头可置换的化妆刷 |
TWI453567B (zh) * | 2009-06-26 | 2014-09-21 | Univ Michigan | 微微功率參考電壓產生器 |
US8188785B2 (en) | 2010-02-04 | 2012-05-29 | Semiconductor Components Industries, Llc | Mixed-mode circuits and methods of producing a reference current and a reference voltage |
US8878511B2 (en) * | 2010-02-04 | 2014-11-04 | Semiconductor Components Industries, Llc | Current-mode programmable reference circuits and methods therefor |
US8680840B2 (en) * | 2010-02-11 | 2014-03-25 | Semiconductor Components Industries, Llc | Circuits and methods of producing a reference current or voltage |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3823332A (en) * | 1970-01-30 | 1974-07-09 | Rca Corp | Mos fet reference voltage supply |
GB2081940A (en) * | 1980-08-05 | 1982-02-24 | Standard Telephones Cables Ltd | MOS transistor circuit |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3806742A (en) * | 1972-11-01 | 1974-04-23 | Motorola Inc | Mos voltage reference circuit |
SU549795A1 (ru) * | 1975-07-09 | 1977-03-05 | Предприятие П/Я Х-5737 | Стабилизатор посто нного напр жени |
JPS5822423A (ja) * | 1981-07-31 | 1983-02-09 | Hitachi Ltd | 基準電圧発生回路 |
JPS58159119A (ja) * | 1982-03-18 | 1983-09-21 | Seiko Epson Corp | Cmos集積回路用基準電圧回路 |
JPS60123918A (ja) * | 1983-12-09 | 1985-07-02 | Hitachi Ltd | 基準電圧発生装置 |
JPH0679262B2 (ja) * | 1984-02-28 | 1994-10-05 | シャープ株式会社 | 参照電圧回路 |
JPS60242658A (ja) * | 1984-10-24 | 1985-12-02 | Hitachi Ltd | 半導体集積回路 |
-
1986
- 1986-02-13 JP JP61029305A patent/JPS62188255A/ja active Pending
-
1987
- 1987-02-09 US US07/012,345 patent/US4814686A/en not_active Expired - Lifetime
- 1987-02-13 DE DE19873704609 patent/DE3704609A1/de active Granted
- 1987-02-13 KR KR1019870001200A patent/KR920005152B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3823332A (en) * | 1970-01-30 | 1974-07-09 | Rca Corp | Mos fet reference voltage supply |
GB2081940A (en) * | 1980-08-05 | 1982-02-24 | Standard Telephones Cables Ltd | MOS transistor circuit |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0337747A1 (de) * | 1988-04-12 | 1989-10-18 | Nec Corporation | Schaltung für die Erzeugung einer Konstantspannung |
DE3844387A1 (de) * | 1988-04-30 | 1989-11-09 | Samsung Electronics Co Ltd | Elektrische schaltung zur erzeugung einer bezugsspannung unter verwendung einer auflade- und entladeschaltung |
EP0382929A2 (de) * | 1989-02-16 | 1990-08-22 | Kabushiki Kaisha Toshiba | Spannungsreglerschaltung |
EP0382929A3 (en) * | 1989-02-16 | 1990-09-26 | Kabushiki Kaisha Toshiba | Voltage regulator circuit |
US5029282A (en) * | 1989-02-16 | 1991-07-02 | Kabushiki Kaisha Toshiba | Voltage regulator circuit |
EP0496424A3 (en) * | 1991-01-25 | 1993-03-31 | Nec Corporation | Constant-voltage generating circuit |
EP0496424A2 (de) * | 1991-01-25 | 1992-07-29 | Nec Corporation | Konstante Spannungsgeneratorschaltung |
EP0555539A2 (de) * | 1991-12-17 | 1993-08-18 | International Business Machines Corporation | Referenzspannungsschaltung mit hohen Schwellenspannunganlagen |
EP0555539A3 (en) * | 1991-12-17 | 1993-11-18 | Ibm | Stable voltage reference circuit with high vt devices |
DE4214403A1 (de) * | 1992-03-20 | 1993-09-23 | Samsung Electronics Co Ltd | Bezugsstromgeneratorschaltung |
EP0585755A1 (de) * | 1992-09-03 | 1994-03-09 | United Memories, Inc. | Vorrichtung und Verfahren zur Erzeugung einer temperaturkompensierten Referenzspannung für niedrige Spannungen und grosse Betriebsspannungsbereiche |
US5315230A (en) * | 1992-09-03 | 1994-05-24 | United Memories, Inc. | Temperature compensated voltage reference for low and wide voltage ranges |
DE19812299A1 (de) * | 1998-03-20 | 1999-09-30 | Micronas Intermetall Gmbh | Gleichspannungswandler |
US6166526A (en) * | 1998-03-20 | 2000-12-26 | Micronas Intermetall Gmbh | DC/DC converter |
Also Published As
Publication number | Publication date |
---|---|
KR870008243A (ko) | 1987-09-25 |
KR920005152B1 (ko) | 1992-06-27 |
US4814686A (en) | 1989-03-21 |
DE3704609C2 (de) | 1992-01-30 |
JPS62188255A (ja) | 1987-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3704609C2 (de) | ||
DE3606203C2 (de) | ||
DE3319335C2 (de) | Integrierte Schaltungsanordnung und Verfahren zur Regelung eines Hochspannungsgenerators | |
DE2951835C2 (de) | ||
DE3710865A1 (de) | Halbleitervorrichtung | |
DE69508735T2 (de) | Vor Überströmen geschützter Leistungsschalter | |
EP0024311A2 (de) | Verfahren zum Herstellen eines hochintegrierten Festwertspeichers | |
DE2620401A1 (de) | Schaltungsanordnung zum erzeugen einer referenzspannung | |
DE3510948A1 (de) | Schaltungsvorrichtung | |
DE2619663B2 (de) | Feldeffekttransistor, Verfahren zu seinem Betrieb und Verwendung als schneller Schalter sowie in einer integrierten Schaltung | |
DE2011794C3 (de) | Halbleiterspeicheranordnung | |
DE3228574A1 (de) | Referenzspannungsgenerator | |
DE4017617C2 (de) | Spannungserzeugungsschaltung mit geringer Leistungsaufnahme und stabiler Ausgangsspannung bei kleiner Schaltkreisfläche | |
DE3125470C2 (de) | ||
DE2639790A1 (de) | Schaltungsanordnung zur lieferung konstanten stroms | |
DE69325278T2 (de) | Nichtflüchtige, elektrisch programmierbare Halbleiterspeicheranordnung mit einem Spannungsregler | |
DE69031751T2 (de) | Integrierte Halbleiterschaltung mit einem intrinsischen MOS-Transistor zum Erzeugen einer Referenzspannung | |
DE19843482C2 (de) | Kapazitive Struktur in einer integrierten Schaltung | |
DE3319344A1 (de) | Integrierter schaltkreis und verfahren zur klemmung einer einen begrenzten ausgangsstrom aufweisenden hochspannungsquelle | |
DE2637808A1 (de) | Kompensationsschaltung | |
EP0010149B1 (de) | Referenzquelle auf einem integrierten FET-Baustein sowie Verfahren zum Betrieb der Referenzquelle | |
DE2201028B2 (de) | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens | |
DE2453597A1 (de) | Signalpegel-steuerkreis | |
DE4038319C2 (de) | Schaltung zur Erzeugung einer für das Einbrennen einer integrierten Schaltung testweise erhöhbaren Bezugsspannung | |
DE3430972C2 (de) | Integrierte Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) |