KR0140646B1 - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법Info
- Publication number
- KR0140646B1 KR0140646B1 KR1019940000425A KR19940000425A KR0140646B1 KR 0140646 B1 KR0140646 B1 KR 0140646B1 KR 1019940000425 A KR1019940000425 A KR 1019940000425A KR 19940000425 A KR19940000425 A KR 19940000425A KR 0140646 B1 KR0140646 B1 KR 0140646B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- film
- contact hole
- wiring layer
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000011229 interlayer Substances 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 7
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 239000000377 silicon dioxide Substances 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체장치 제조방법에 관한 것으로, 반도체장치의 다층배선 형성에 있어서 단차피복성과 배선저항을 감소시키기 위한 것이다.
본 발명은 반도체기판상에 절연막을 개재하여 제1배선층을 형성하는 단계와, 상기 제1배선층이 형성된 반도체기판 전면에 층간절연막을 형성하는 단계, 상기 층간절연막을 선택적으로 식각하여 상기 제1배선층을 노출시키는 콘택홀을 형성하는 단계, 상기 금속막을 선택적으로 식각하여 상기 콘택홀 상부에만 금속막을 남기는 단계, 상기 금속막 및 층간절연막상에 중간절연막을 형성하는 단계, 열처리 공정을 행하여 상기 금속막으로 콘택홀을 매립시켜 콘택홀 내에 금속플러그를 형성하는 단계, 상기 중간절연막을 제거하는 단계, 및 상기 층간절연막 및 금속플러그상에 제2배선층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체장치 제조방법을 제공한다.
Description
제1도는 종래의 반도체장치 다층배선 형성방법을 도시한 공정순서도.
제2도는 종래의 반도체장치 다층배선 형성방법을 도시한 공정순서도.
제3도는 본 발명의 일실시예에 의한 반도체장치 다층배선 형성방법을 도시한 공정순서도.
제4도는 본 발명의 다른 실시예에 의한 반도체장치 다층배선 형성방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
20:절연막 21:제1배선층
22:층간절연막 23, 36:감광막
24:콘택홀 25:층간패드금속층
25a:금속플러그 27:중간절연막
28:제2배선층 29:보호절연막
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 반도체장치의 다층배선 형성방법에 관한 것이다.
반도체장치에 있어서, 소자를 고집적화시킴과 동시에 소자의 동작을 고속화시키기 위해 패턴치수의 미세화가 진척되어 왔다.
특히 반도체소자의 다층배선구조를 형성하는 공정에 있어서는 배선층의폭과 배선층 사이의 간격의 미세화가 진행됨에 따라 콘택홀의 크기도 미세화되고 있다.
때문에 최근에는 측면식각(Side Etch)량이 적고 식각제어성이 우수한 반응성이온식각(Reactive Ion Etching;RIE)방법으로 콘택홀을 형성하고 있다.
상기 반응성이온식각방법을 이용하여 콘택홀을 형성하는 공정을 포함한 종래의 2층 배선층구조 형성방법을 제1도를 참조하여 설명하면 다음과 같다. 먼저 제1도(a)에 도시된 바와 같이 기판(1)표면에 열산화방법에 의해 실리콘산화막(12)을 형성한 후, 이위에 Al-Si을 증착한 다음 패터닝하여 일정간격을 가지며 배열된 제1배선층(13)을 형성한 다음 그 전면에 절연막으로서 질화막(14)을 플라즈마방법을 이용하여 형성한다.
다음에 제1도(b)에 도시된 바와 같이 상기 질화막(14)상에 실리카용액을 도포하여 표면을 평탄화시키고, 이를 열처리하여 실리카절연막(15)을 형성한다.
이어서 제1도(c)에 도시된 바와 같이 상기 실리카절연막(15)상에 포토레지스트를 도포한 후, 통상의 사진식각공정에 의해 선택적으로 노광 및 현상하여 포토레지스트패턴(16)을 형성하고, 이어서 상기 포토레지스트패턴(16)을 마스크로 한 반응성 이온식각법으로 상기 실리카절연막(15)과 질화막(14)을 선택적으로 식각함으로써 선택된 상기 제1배선층(13)의 표면을 노출시키는 콘택홀(17)을 형성한다.
다음에 제도(d)에 도시된 바와 같이 상기 포토레지스트패턴을 제거한 다음 상기 콘택홀(17)을 포함한 실리카 절연막(15) 전면에 통상의 스퍼터링방법을 이용하여 Al-Si을 증착한 다음 패터닝하여 제2배선층(18)을 형성한다. 이와 같이 함으로써 2층으로 된 배선층구조를 갖는 반도체장치가 형성된다.
그러나 상기와 같은 종래 방법에 있어서는 다음과 같은 문제가 잇다.
먼저, 상기 콘택홀(17)내에서 상기 제2배선층(18)이 단락되는 것을 방지하기 위해서는 상기 콘택홀(17)을 형성하고 있는 상기 질화막(14)과 실리카절연막(15)으로 된 층간절연막의 측벽을 45°-55°정도 경사지게 형성할 필요가 있는데, 상기 질화막(41)에 대한 포토레지스트패턴(16)의 면적비나 질화막의 식각속도 및 식각상태의 안정성을 고려하면 콘택홀 측벽이 제1도(c)에 도시된 바와 같이 급경사가 되어 버리기 때문에 콘택홀을 형성하는 질화막과 실리카절연막의 측벽에 형성되는 상기 제2배선층(18)의 두께가 얇아지게 되고, 이와 같이 상기 제2배선층의 얇아진 부분에서 전류의 밀도가 높아져 단선현상이 일어나기 쉽게 된다.
또한, 상기 질화막과 실리카절연막으로 이루어진 층간절연막의 두께가 두꺼울 경우에는 상기 포토레지스트패턴(16)의 리세션(recession)으로 인해 발생하는 식각영역(Etching dimension)의 변동(variation)이 커져 콘택홀을 미세화시키기 어렵게 된다.
상기와 같은 문제점들을 해결하기 위해 마세 야스가즈 등에 의해 고안된 다층구조의 배선형성방법(대한민국 특허공보 90-1834)을 제2도를 참조하여 설명하면 다음과 같다.
먼저, 제2도(a)에 도시된 바와 같이 반도체기판(1)상에 실리콘산화막(2)을 형성한 후, 이 위에 Al-Si합금을 증착한 다음 감광막(4)을 이용한 사진식각공정에 의해 Al-Si합금을 패터닝하여 제1배선층(3)을 형성한다.
이어서 제2도(b)에 도시된 바와 같이 상기 감광막을 제거한 다음 돌출부가 발생하지 않는 온도인 300℃이하에서 플라즈마CVD법을 이용하여 질화막(5, 6)을 여러 차례로 나누어 두껍게 형성하고, 이어서 상기 제1배선층(3)으로 인해 발생된 단차부를 평탄화하기 위해 상기 질화막(5, 6)상에 실리카 절연막(7)을 형성한다.
이어서 제2도(c)에 도시된 바와 같이 상기 실리카 절연막(7)상에 감광막(8)을 도포한 후, 사진식각공정에 의해 선택적으로 노광 및 현상하여 감광막패턴(8)을 형성하고, 이 감강막패턴(8)을 마스크로 하여 상기 실리카절연막(7)과 질화막(5, 6)을 차례로 식각하여 상기 제1배선층(3) 표면을 노출시키는 콘택홀(9)을 형성한다.
다음에 제2도(d)에 도시된 바와 같이 상기 감광막패턴을 제거한 다음, 500℃에서 15분간 열처리함으로써 상기 콘택홀내에 노출되어 있는 상기 제1배선층(3)상에 제1배선층을 이루는 Al의 힐록(hillock)현상에 의해 돌출부(10)를 형성시킨다.
이어서 제2도(e)에 도시된 바와 같이 상기 제2도(d)의 공정으로 부터 얻어진 결과물 전면에 Al-Si합금을 증착하여 상기 콘택홀을 통해 상기 돌출부(10)에 접속되는 제2배선층(11)을 형성한다.
상기 종래기술은 Al을 열처리했을때 나타나는 Al힐록현상을 이용하여 콘택홀을 매립하여 하층배선과 상층배선을 접속하는 방법을 제안하고 있다.
그러나 상기와 같이 제1배선층을 이용하여 돌출부(Al힐록)를 형성하므로 돌출부에 인접한 배선패턴에 있어서 물질이동에 따른 배선의 손상, 즉, 공극(Void)등이 발생하게 된다.
또한 돌출부의 크기를 조절할 수 없으므로 제조공정에 있어서의 재현성 및 균일성의 좋지 않은 문제가 있다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 단차피복성과 배선저항을 감소시키는데 적당하도록 한 반도체장치의 배선형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체장치 제조방법은 반도체 기판상에 절연막을 개재하여 제1배선층을 형성하는 단계와, 상기 제1배선층이 형성된 반도체기판 전면에 층간절연막을 형성하는 단계, 상기 층간절연막을 선택적으로 식각하여 상기 제1배선층을 노출시키는 콘택홀을 형성하는 단계, 상기 콘택홀을 포함한 상기 층간절연막상에 금속막을 형성하는 단계, 상기 금속막을 선택적으로 식각하여 상기 콘택홀 상부에만 금속막을 남기는 단계, 상기 금속막 및 층간절연막상에 중간절연막을 형성하는 단계, 열처리공정을 행하여 상기 금속막으로 콘택홀을 매립시켜 콘택홀내에 금속플러그를 형성하는 단계, 상기 중간절연막을 제거하는 단계, 및 상기 층간절연막 및 금속플ㄹ그상에 제2배선층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명은 층간패드금속층을 기계적 또는 열적유동에 의해 콘택홀에 매몰시켜 금속플러그(plug)를 형성하는 방법으로서, 배선손상을 감소시키면서 평탄화된 금속플러그를 형성할 수 있도록 한 것이다.
제3도를 참조하여 본 발명의 일실시예에 의한 반도체장치의 배선형성방법을 설명하면 다음과 같다.
먼저, 제3도(a)에 도시된 바와 같이 소자가 형성된 반도체기판(도시하지 않음)상에 절연막(20)으로서, 예컨대, 산화막을 형성한 후, 이위에 배선층형성을 위한 도전막으로서, 예컨대 통상의 Ar을 이용한 스퍼터링방법에 의해 두께 0.5㎛~1.0㎛의 al합금막을 형성한 다음 이를 사진식각공정에 의해 패터닝하여 제1배선층(21)을 형성한다. 상기 패턴화된 제1배선층(21) 형상은 도시하지 않았으며, 상기 Al합금의 식각가스로는 Cl2를 포함하는 가스를 이용하여 식각한다.
상기 제1배선층(21)은 상기와 같이 금속을 증착하고 패터닝하여 형성한 도전막뿐 아니라 반도체 기판에 형성된 불순물확산영역, 즉, 소오스영역 또는 드레인영역이 될 수도 있음은 물론이다. 이 경우에는 후속공정에서 형성될 제2배선층이 상기 불순물 확산영역과 연결되는 1차 배선층이 된다.
이어서 상기 결과물 전면에 배선층간의 절연을 위해 층간절연막(22)으로서, 예컨대 산화막 또는 질화막 또는 산화막과 질화막의 적층막을 화학기상증착(CVD;Chemical vapor Deposition)법 또는 플라즈마를 이용한 화학기상증착(PECVD;Plasma Enhanced Chemical Vapor Deposition)법 등을 사용하여 약 1㎛두께로 형성한다. 이어서 상기 층간절연막(22)상에 감광막(23)을 도포한 후, 이를 사진식각공정에 의해 선택적으로 노광 및 현상하여 소정의 콘택홀 패턴으로 패터닝한다.
다음에 제3도(b)에 도시된 바와 같이 상기 감광막패턴(23)을 마스크로 하여 상기 층간절연막(22)을 이방성식각 및 등방성식각하여 상기 제1배선층(21)을 선택적으로 노출시키는 콘택홀(24)을 형성한다.
이때, 상기 층간절연막(22)이 산화막계통일때는 이방성식각의 경우 CHF3나 CF4등을 포함하는 가스를 이용하고, 등방성식각의 경우에는 불산( HF)을 포함하는 용액 등의 습식식각용액을 이용하여 식각공정을 행한다.
한편, 상기 층간절연막(22)이 질화막계통일때는 이방성식각의 경우 CHF3나 CF4등을 포함하는 가스를 이용하고, 등방성식각의 경우에는 인산(H3PO4)을 포함하는 용액 등의 습식식각용액을 이용하여 식각공정을 행한다.
그리고 상기 층간절연막(22)이 산화막과 질화막의 적층구조일 경우에는 각각의 조건에 맞는 식각가스와 식각용액을 적용하여 식각공정을 행한다.
상기와 같이 이방성식각과 등방성식각을 통해 층간절연막을 식각함으로써 상부가 하부보다 넓은 구조로 된 콘택홀(24)이 형성되게 된다.
다음에 제3도(c)에 도시된 바와 같이 상기 감광맥패턴(23)을 제거한 후, 상기 콘택홀(24)을 포함한 층간절연막(22) 전면에 층간패드금속층(25)으로서, Al 또는 Al합금을 통상의 스퍼터링법을 이용하여 3000Å~10000Å두께로 증착한다.
이어서 제3도(d)에 도시된 바와 같이 상기 층간패드금속층(25)상에 감광막을 형성한후, 이를 사진 식각공정에 의해 선택적으로 노광 및 현상하여 소정의 감광막 패턴(26)을 형성한 다음 상기 감광막 패턴(26)을 마스크로 하여 콘택홀을 포함한 소정의 부분을 제외한 영역의 상기 층간패드금속층(25)을 선택적으로 제거한다.
이때, 콘택홀부위에 남게 되는 상기 층간패드금속층(25)의 부피는 콘택홀의 내부공간의 부피와 같거나 크게 되도록 설정한다.
다음에 제3도(e)에 도시된 바와 같이 상기 감광막패턴(26)을 제거한 후, 결과물 전면에 중간절연막(27)으로서, 예컨대 산화막 또는 질화막을 CVD방법 또는 PECVD방법으로 5000Å~10000Å두께로 형성한다.
이어서 제3도(f)에 도시된 바와 같이 N2또는 Ar 또는 H2등과 같은 불활성가스 또는 환원성가스 분위기에서 350℃~600℃의 온도로 1분 내지 30분간 열처리를 하여 상기 층간패드금속층(25)이 유동되도록 하여 콘택홀을 매몰시킨다.
즉, 열처리온도가 350℃~450℃일때는 상기 층간패드금속층(25)을 둘러싸고 있는 상기 절연막들(22, 27)에 의해 층간패드금속층내에 유발되는 압축응력에 의해 층간패드금속층의 유동에 가장 취약한 부분인 콘택홀 중심부의 공간으로 층간패드금속층의 기계적 유동이 일어나 콘택홀이 매몰되게 된다.
또한, 열처리온도가 500℃~600℃로 비교적 높을 경우에는 상기 층간패드금속층(25)을 이루는 Al합금의 용융에 따른 액상유동과 기계적유동이 함께 일어나 유동에 가장 취약한 부분인 콘택홀 중심부의 공간을 층간패드금속층이 채우게 된다.
다음에 제3도(g)에 도시된 바와 같이 상기 절연막(27)을 습식식각에 의해 제거함으로써 배선층간 접속을 위한 금속플러그(25A)를 형성한다.
이어서 제3도(h)에 도시된 바와 같이 상기 금속플러그(25A)및 층간절연막(22) 상부에 제2배선층 형성을 위한 도전막으로서, Al합금막을 통상의 스퍼터링방법을 이용하여 5000Å~10000Å두께로 형성하고, 이를 패터닝하여 상기 콘택홀내에 형성된 금속플러그(25A)를 통해 상기 제1배선층(21)과 전기적으로 접속되는 제2배선층(28)을 형성함으로써 2층 배선구조를 형성하고 이위에 보호절연막(29)을 형성한다.
한편, 본 발명의 다른 실시예로서, 상기 제3도(a)의 공정에서 제1배선층(21)을 형성한 후, 층간절연막을 형성하기 전에 제4도(a)에 도시된 바와 같이 제1배선층(21)형성으로 인한 단차를 평탄화시키기 위해 절연막(30)으로서 SOG(spin on glass)나 폴리이미드(polyimide)를 도포하여 형성하거나 제4도(b)에 도시된 바와 같이 상기 형성된 절연막(30)을 에치백하여 상기 제1배선층(21) 측면에만 남도록 하여 단차를 완화시킬 수도 있다.
이상 상술한 바와 같이 본 발명에 의하면, 층간패드금속층과 중간절연막을 이용하여 콘택홀에 금속플러그를 형성함으로써 공정의 재현성과 균일성을 향상시킴과 동시에 금속유동에 의한 배선층의 손상을 방지할 수 있게 되므로 반도체소자의 신뢰성이 향상된다.
Claims (12)
- 반도체기판상에 절연막을 개재하여 제1배선층을 형성하는 단계와, 상기 제1배선층이 형성된 반도체기판 전면에 층간절연막을 형성하는 단계, 상기 층간절연막을 선택적으로 식각하여 상기 제1배선층을 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 상기 층간절연막상에 금속막을 형성하는 단계, 상기 금속막을 선택적으로 식각하여 상기 콘택홀 상부에만 금속막을 남기는 단계, 상기 금속막 및 층간절연막상에 중간절연막을 형성하는 단계, 열처리 공정을 행하여 상기 금속막으로 콘택홀을 매립시켜 콘택홀내에 금속 플러그를 형성하는 단계, 상기 중간 절연막을 제거하는 단계, 및 상기 층간절연막 및 금속플러그상에 제2배선층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 콘택홀은 상부가 하부보다 넓은 형태로 형성하는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 콘택홀은 상기층간절연막상에 감광막을 형성한 후, 이를 선택적으로 노광 및 현상하여 감광막패턴을 형성하고 이를 마스크로 하여 상기 층간절연막을 이방성식각 및 등방성식각하여 형성하는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 금속막은 Al 또는 Al합금막으로 형성하는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 콘택홀 상부에만 남기는 금속막은 그 부피가 상기 콘택홀의 내부공간의 부피와 같거나 크게 되도록 두께를 설정하여 형성하는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 중간절연막은 질화막으로 형성하는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 열처리공정은 불활성가스분위기 또는 환원성가스 분위기에서 350℃~600℃의 온도로 1분 내지 30분간 행하는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 열처리공정에 의해 상기 금속막이 유동되어 상기 콘택홀을 매몰시키는 금속플러그가 형성되는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 제1배선층을 형성한후, 층간절연막을 형성하기 전에 상기 제1배선층의 단차를 평탄화시키기 위한 절연막을 형성하는 단계가 더 포함되는 것을 특징으로 하는 반도체장치 제조방법.
- 제9항에 있어서, 상기 절연막은 SOG또는 폴리이미드로 형성하는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 제1배선층을 형성한후, 층간절연막을 형성하기 전에 상기 제1배선층의 단차를 평탄화시키기 위한 절연막을 형성한 다음 이를 에치백하는 단계가 더 포함되는 것을 특징으로 하는 반도체장치 제조방법.
- 제11항에 있어서, 상기 절연막은 SOG또는 폴리이미드로 형성하는 것을 특징으로 하는 반도체장치 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940000425A KR0140646B1 (ko) | 1994-01-12 | 1994-01-12 | 반도체장치의 제조방법 |
| DE4408564A DE4408564C2 (de) | 1994-01-12 | 1994-03-14 | Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung |
| JP6104396A JP2537467B2 (ja) | 1994-01-12 | 1994-04-20 | 半導体装置の製造方法 |
| US08/284,862 US5427982A (en) | 1994-01-12 | 1994-08-02 | Method for fabricating a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940000425A KR0140646B1 (ko) | 1994-01-12 | 1994-01-12 | 반도체장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950024266A KR950024266A (ko) | 1995-08-21 |
| KR0140646B1 true KR0140646B1 (ko) | 1998-07-15 |
Family
ID=19375528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940000425A KR0140646B1 (ko) | 1994-01-12 | 1994-01-12 | 반도체장치의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5427982A (ko) |
| JP (1) | JP2537467B2 (ko) |
| KR (1) | KR0140646B1 (ko) |
| DE (1) | DE4408564C2 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2737764B2 (ja) * | 1995-03-03 | 1998-04-08 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5668055A (en) * | 1995-05-05 | 1997-09-16 | Applied Materials, Inc. | Method of filling of contact openings and vias by self-extrusion of overlying compressively stressed matal layer |
| JPH09205185A (ja) | 1996-01-26 | 1997-08-05 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| DE19655075C2 (de) * | 1996-01-26 | 2003-04-03 | Mitsubishi Electric Corp | Halbleitereinrichtung mit Kontaktlöchern und Herstellungsverfahren einer Halbleitereinrichtung |
| US5926736A (en) | 1996-10-30 | 1999-07-20 | Stmicroelectronics, Inc. | Low temperature aluminum reflow for multilevel metallization |
| US5930671A (en) * | 1997-10-20 | 1999-07-27 | Industrial Technology Research Institute | CVD titanium silicide for contract hole plugs |
| US6965165B2 (en) | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US6936531B2 (en) | 1998-12-21 | 2005-08-30 | Megic Corporation | Process of fabricating a chip structure |
| US7932603B2 (en) | 2001-12-13 | 2011-04-26 | Megica Corporation | Chip structure and process for forming the same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4587138A (en) * | 1984-11-09 | 1986-05-06 | Intel Corporation | MOS rear end processing |
| JPS61280638A (ja) * | 1985-06-06 | 1986-12-11 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62102559A (ja) * | 1985-10-29 | 1987-05-13 | Mitsubishi Electric Corp | 半導体装置及び製造方法 |
| US5250468A (en) * | 1990-02-05 | 1993-10-05 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device including interlaying insulating film |
| US5288664A (en) * | 1990-07-11 | 1994-02-22 | Fujitsu Ltd. | Method of forming wiring of semiconductor device |
| JPH04123458A (ja) * | 1990-09-14 | 1992-04-23 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2841976B2 (ja) * | 1990-11-28 | 1998-12-24 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5229325A (en) * | 1991-01-31 | 1993-07-20 | Samsung Electronics Co., Ltd. | Method for forming metal wirings of semiconductor device |
| JPH0574958A (ja) * | 1991-09-13 | 1993-03-26 | Nec Corp | 半導体装置およびその製造方法 |
| JPH05109715A (ja) * | 1991-10-16 | 1993-04-30 | Nec Corp | 半導体装置の製造方法 |
| KR950006343B1 (ko) * | 1992-05-16 | 1995-06-14 | 금성일렉트론주식회사 | 반도체 장치의 제조방법 |
-
1994
- 1994-01-12 KR KR1019940000425A patent/KR0140646B1/ko not_active IP Right Cessation
- 1994-03-14 DE DE4408564A patent/DE4408564C2/de not_active Expired - Fee Related
- 1994-04-20 JP JP6104396A patent/JP2537467B2/ja not_active Expired - Fee Related
- 1994-08-02 US US08/284,862 patent/US5427982A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE4408564C2 (de) | 2002-03-14 |
| DE4408564A1 (de) | 1995-07-13 |
| KR950024266A (ko) | 1995-08-21 |
| JPH07211725A (ja) | 1995-08-11 |
| JP2537467B2 (ja) | 1996-09-25 |
| US5427982A (en) | 1995-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0955429A (ja) | 半導体装置およびその製造方法 | |
| KR0179289B1 (ko) | 금속배선 형성방법 | |
| KR19990037532A (ko) | 듀얼 다마신 구조를 갖는 반도체 장치 제조 방법 | |
| JP3517426B2 (ja) | 集積回路においてコンタクトビアを製造する方法 | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| KR0140646B1 (ko) | 반도체장치의 제조방법 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JP3400162B2 (ja) | 半導体装置の製造方法 | |
| US6143644A (en) | Method to prevent passivation from keyhole damage and resist extrusion | |
| JPH09330928A (ja) | 配線層の形成方法 | |
| JP2590711B2 (ja) | 半導体装置の製造方法 | |
| US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements | |
| KR100226250B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR100290466B1 (ko) | 반도체소자의 제조방법 | |
| KR100439477B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| JP2969109B1 (ja) | 二重波型模様プロセスを使用した半導体装置の製造方法 | |
| KR100191709B1 (ko) | 미세 콘택홀의 형성방법 | |
| JP2574910B2 (ja) | 半導体装置の製造方法 | |
| KR100244713B1 (ko) | 반도체 소자의 제조방법 | |
| KR100265828B1 (ko) | 반도체소자 제조방법 | |
| KR100480591B1 (ko) | 다마신 공정에 의해 평탄화된 다층 배선 구조를 갖는 반도체장치의 제조방법 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| KR20010088091A (ko) | 반도체 장치의 평탄화 방법 | |
| JPH04266048A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120222 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |