DE10046915A1 - Halbleitervorrichtung und Verfahren zum Herstellen derselben - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen derselben

Info

Publication number
DE10046915A1
DE10046915A1 DE10046915A DE10046915A DE10046915A1 DE 10046915 A1 DE10046915 A1 DE 10046915A1 DE 10046915 A DE10046915 A DE 10046915A DE 10046915 A DE10046915 A DE 10046915A DE 10046915 A1 DE10046915 A1 DE 10046915A1
Authority
DE
Germany
Prior art keywords
interlayer insulating
insulating layer
hole
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10046915A
Other languages
English (en)
Inventor
Noriaki Fujiki
Shigeru Harada
Takashi Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10046915A1 publication Critical patent/DE10046915A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Zwischenschicht-Isolierschicht (21) ist auf einem Substrat (1) gebildet, und eine Polysiliziumschicht (10) ist auf der Zwischenschicht-Isolierschicht (21) gebildet. Eine Zwischenschicht-Isolierschicht (22) ist gebildet, um die Polysiliziumschicht (10) zu bedecken, und eine Polysiliziumschicht (11) ist auf der Zwischenschicht-Isolierschicht (22) gebildet. Eine Zwischenschicht-Isolierschicht (23) ist gebildet, um die Zwischenschicht-Isolierschicht (22) zu bedecken. Ein Loch (20M) für die Markierung, um eine Ausrichtungsmarkierung oder dergleichen zu bilden, ist von einer Oberfläche (23S) der Zwischenschicht-Isolierschicht (23) bis zur Polysiliziumschicht (11) gebildet. Das Loch (20M) für eine Markierung ist größer als ein Kontaktloch, das von der Oberfläche (23S) bis zu dem Substrat (1) gebildet ist, ist aber flacher als das Kontaktloch. Demzufolge ist ein konkaver Abschnitt entsprechend des Lochs (20M) für die Markierung mit Schwierigkeiten auf einer Siliziumoxidschicht, die einem CMP-Polieren unterzogen werden soll, gebildet und wird dann eine Zwischenschicht-Isolierschicht (4). Deshalb ist es möglich zu verhindern, daß ein Schlamm in dem konkaven Abschnitt verbleibt. Auf diese Weise ist es möglich, eine Halbleitervorrichtung mit einer hohen Zuverlässigkeit ohne einen Nachteil, wie beispielsweise eine Verdrahtungsunterbrechung oder dergleichen, zu erhalten, welche durch das Verbleiben oder das Verstreuen des für ein CMP-Verfahren zu benutzenden Schlammes verursacht ...

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung, und insbesondere auf eine Vielschichtverbindungstechnik.
In den vergangenen Jahren wurde die Verdrahtung feiner und vielschichtiger mit einer Erhöhung der Integration und der Arbeitsweise bzw. Funktion einer Halbleitervorrichtung. In einem Verfahren zum Herstellen der Halbleitervor­ richtung war eine Vielschichtverbindungstechnik eine von wichtigen Techniken.
Fig. 17 ist eine Längsschnittansicht, die eine bei der Anmelderin vorhandene Halbleitervorrichtung 101 P mit einer Zweischichtverbindungsstruktur darstellt. Die Halbleitervorrichtung 101P weist ein Siliziumsubstrat 1P auf. In Fig. 17 sind verschiedene Elemente, die auf einer Oberfläche des Siliziumsubstrates 1P gebildet sind, weggelassen.
Eine Zwischenschicht-Isolierschicht 2P, die aus Siliziumoxid (SiO2) zusam­ mengesetzt ist, ist auf dem Siliziumsubstrat 1P gebildet. Die Zwischenschicht- Isolierschicht 2P ist mit einem Kontaktloch 2HP in eine Richtung in einer Dicke davon und einem Lauf 2NP für eine Markierung, wie beispielsweise eine Ausrichtungsmarkierung versehen. In eine Halbleitervorrichtung mit einer minimalen Linienbreite von 0,25 µm, d. h. eine sogenannte Viertelmikrongene­ rations-Halbleitervorrichtung besitzen allgemein in dem Fall, in dem die Halb­ leitervorrichtung 101B von einer unteren Oberfläche gesehen wird, das Kon­ taktloch 2HP und ein Durchgangsloch HP, welche im folgenden beschrieben werden, Abmessungen (Größen) von ungefähr 0,3 bis 0,4 µm und das Loch 2MP für eine Markierung besitzt eine Abmessung von ungefähr 1 bis 10 µm.
Eine Metallschicht 7HP, die einen sogenannten Stopfen bildet, ist in dem Kon­ taktloch 2HP begraben bzw. eingebettet. Der "Stopfen" bedeutet eine leitende Schicht zum elektrischen Verbinden von leitenden Schichten, wie beispiels­ weise Verdrahtungen, die mit einer Zwischenschicht-Isolierschicht dazwischen angeordnet vorgesehen ist. Andererseits ist eine Metallschicht 7MP mit der Form eines sogenannten Seitenwandabstandshalters auf einer Seitenwand des Lochs 2MP für eine Markierung gebildet. Die Metallschicht 7MP ist aus dem­ selben Material wie das Material der Metallschicht 7HP gebildet.
Außerdem ist eine Metallschicht 3HP, die eine Verdrahtung oder eine Verdrah­ tungsschicht bildet, auf der Zwischenschicht-Isolierschicht 2P in Kontakt mit dem Stopfen 7HP gebildet. Andererseits ist eine Metallschicht 3MP zum Be­ decken des Lochs 2MP der Markierung gebildet.
Eine Zwischenschicht-Isolierschicht 4P, die aus einem Siliziumoxid gebildet ist, ist zum Bedecken der Verdrahtung 3HP, der Metallschicht 3MP und der Zwischenschicht-Isolierschicht 2P gebildet. Die Zwischenschicht-Isolierschicht 4P besitzt eine Dicke von ungefähr 700 bis 1000 nm (7000 bis 10 000 Å), bei­ spielsweise. Die Zwischenschicht-Isolierschicht 4P besitzt ein Kontaktloch oder ein Durchgangsloch 4HP, das die Verdrahtung 3HP erreicht, und das Durchgangsloch 4HP ist mit einem Stopfen 8HP gefüllt. Eine Verdrahtung 6HP ist auf der Zwischenschicht 4P in Kontakt mit dem Stopfen 8HP gebildet. Andererseits ist ein konkaver Abschnitt 4MP oberhalb des Lochs 2HP für eine Markierung auf der Oberflächen-Seite 4SP der Zwischenschicht-Isolierschicht 4P, welche dem Substrat 1 entgegengesetzt ist, gebildet.
Es wird auf Fig. 17 Bezug genommen; ein Bereich HP einschließlich des Stop­ fens 4HP und 8HP, die Verdrahtungen 3HP und 6HP und dergleichen ist äqui­ valent zu einem Elementbereich oder einem Elementbildungsbereich, in dem verschiedene Elemente (nicht gezeigt) der Halbleitervorrichtung 101P gebildet werden. Im Gegensatz dazu ist ein Bereich MP einschließlich des Lochs 2MP für eine Markierung einem Bereich äquivalent, in dem ein willkürliches Muster, wie beispielsweise eine Ausrichtungsmarkierung, die einem Herstellungsprozeß benutzt wird, gebildet wird.
Als nächstes wird ein Verfahren zum Herstellen der bei der Anmelderin vor­ handenen Halbleitervorrichtung 1P im folgenden beschrieben unter Bezug­ nahme auf jede der Längsschnittansichten der Fig. 18 bis 20 zusätzlich zu Fig. 17.
Zuerst wird ein Siliziumoxid (Plasmaoxid) abgeschieden, durch ein Plasma- CVD(Chemische Dampfabscheidung)-Verfahren, auf einem Siliziumsubstrat 1P, in dem die oben verschiedenen Elemente gebildet sind. Das Siliziumoxid wird durch ein Rückätzverfahren oder ein CPM(chemomechanisches Polieren)- Verfahren abgeflacht, wodurch eine Zwischenschicht-Isolierschicht 2P gebil­ det wird.
Als nächstes wird die Zwischenschicht-Isolierschicht 2P insgesamt mit einem Resist (nicht gezeigt) bedeckt. Das Resist wird bemustert, um ein derartiges Muster aufzuweisen, das einem Kontaktloch 2HP, einem Loch 2MP für eine Markierung und dergleichen entspricht, durch eine Photolithographietechnik. Durch ein RIE(Reaktives Ionenätzen)-Verfahren unter Verwenden des bemu­ sterten Resists als eine Maske, wird die Zwischenschicht-Isolierschicht 2P geöffnet, um das Kontaktloch 2HP und das Loch 2NP für eine Markierung zu bilden. Dann wird das Resist durch ein Sauerstoffplasma oder dergleichen ent­ fernt.
Nachfolgend wird ein bestimmtes Metallmaterial z. B. durch ein Sputterverfah­ ren zum Bedecken der gesamten Zwischenschicht-Isolierschicht 2P abgeschie­ den. Dann wird die Metallschicht zurückgeätzt, um einen Stopfen HP zu bilden. Zu diesem Zeitpunkt ist die Abmessung des Lochs 2MP für eine Markierung größer als diejenige des Kontaktlochs 2HP wie oben beschrieben. In dem Loch 2MP für eine Markierung verbleibt deshalb die Metallschicht in der Form eines Seitenwandabstandshalters, wodurch eine Metallschicht 2MP gebildet wird.
Dann wird ein vorbestimmtes Metallmaterial zum Bedecken der gesamten Zwischenschicht-Isolierschicht 2HP abgeschieden. Danach wird die gesamte Metallschicht mit einem Resist (nicht gezeigt) bedeckt. Das Resist wird be­ mustert, um ein derartiges Muster zu besitzen, das sie einer Verdrahtung 3HP und einer Metallschicht 3MP entspricht, durch eine Photolithographietechnik. Dann wird die Metallschicht bemustert, um die Verdrahtung 3HP und die Metallschicht 3MP zu bilden, durch ein RIE-Verfahren unter Verwenden des bemusterten Resists als eine Maske. Nachfolgend wird das Resist durch das Sauerstoffplasma oder dergleichen entfernt. Durch die oben erwähnten Schritte wird eine Halbleitervorrichtung in dem in Fig. 18 gezeigten Zustand erhalten.
Wie in Fig. 19 gezeigt ist, wird dann eine Siliziumoxidschicht 4HP mit z. B. einer Dicke von 1500 bis 2500 nm (15 000-25 000 Å) unter Verwenden eines Plasma-CVD-Verfahrens gebildet, um die Zwischenschicht-Isolierschicht 2P, die Verdrahtung 3HP und die Metallschicht 3MP zu bedecken.
Die Siliziumoxidschicht 4HP wird gebildet, um einen konkaven Abschnitt 4MAP entsprechend der konkaven Form des Lochs 2MP für eine Markierung unterhalb des Lochs 2MP für eine Markierung zu besitzen. Ein derartiger kon­ kaver Abschnitt 4MAP wird einfach oberhalb des vergleichsweise großen Lochs MP für eine Markierung wie in dem Fall gebildet, in dem das Loch 2MP für eine Markierung in einer Draufsicht des Siliziumsubstrats 1P eine Abmessung von ungefähr beispielsweise 1 µm oder mehr besitzt. Außerdem wird in dem Fall, in dem das Loch 2MP für eine Markierung eine derartige Tiefe besitzt, daß sie z. B. 1,5 µm überschreitet, der konkave Abschnitt auf einfache Weise tief gebildet.
Als nächstes wird die Siliziumoxidschicht 4AP poliert und abgeflacht unter Verwenden des CMP-Verfahrens, um eine Zwischenschicht-Isolierschicht 4P, die in Fig. 20 gezeigt ist, zu bilden. In diesem Fall wird die Siliziumoxid­ schicht, die auf der Verdrahtung 3HP vorgesehen ist, poliert, um eine Dicke von ungefähr 700 bis 1000 nm wie oben beschrieben besitzen. Der untere Teil bzw. der Bodenteil des konkaven Abschnittes 4MAP, der in Fig. 19 gezeigt ist, verbleibt als der konkave Abschnitt 4MP, der in Fig. 20 gezeigt ist.
In dem Fall, in dem das Siliziumoxid unter Verwenden des CMP-Verfahrens poliert wird, wird ein Silikat(SiO2)-Ceroxid(CeO2)-basierender Schlamm (Brei, Paste) oft benutzt. Im Hinblick auf die Produktivität wird der auf Ceroxid basierende Schlamm einer höheren Polierrate oft ausgewählt.
Dann werden ein Durchgangsloch 4HP, ein Stopfen 8HP und eine Verdrahtung 6HP durch dasselbe Bildungsverfahren wie das Verfahren zum Bilden des Kontaktlochs 2HP und dergleichen, die oben beschrieben wurden, gebildet. Durch die oben erwähnten Schritte wird die in Fig. 17 gezeigte Halbleitervor­ richtung 101P erhalten. In dem Fall einer Vielschichtverdrahtung mit drei Schichten oder mehr werden die oben erwähnten Schritte vorbestimmte Male wiederholt.
Danach wird eine Zwischenschicht-Isolierschicht zum Bedecken einer obersten Verdrahtung gebildet, und eine Siliziumnitridschicht, die eine Passivierschicht sein soll, wird oberhalb der gesamten Oberfläche der Zwischenschicht-Isolier­ schicht durch das Plasma-CVD-Verfahren oder dergleichen gebildet. Nach­ folgend werden die Zwischenschicht-Isolierschicht und dergleichen, die auf einer Verbindungsanschlußfläche (Bond-Anschlußfläche, nicht gezeigt) vorge­ sehen, durch Verwenden einer Photolithographietechnik und eines Trockenätz­ verfahrens entfernt, wodurch die Verbindungsanschlußfläche freigelegt wird.
In dem Fall, in dem das Siliziumoxid unter Verwenden des CMP-Verfahrens wie oben beschrieben poliert wird, wird oft ein auf Ceroxid basierender Schlamm mit einer hohen Polierrate benutzt. Zu diesem Zeitpunkt weist das CMP-Verfahren unter Verwenden des auf Ceroxid basierenden Schlammes einen Polierschritt A unter Verwenden des auf Ceroxid basierenden Schlammes, einen ersten Waschschritt B des Waschens des auf einer polierten Oberfläche nach dem Polieren verbleibenden, auf Ceroxid basierenden Schlammes mit Wasser und einer Bürste, und einen zweiten Waschschritt C unter Verwenden (i) einer gemischten Lösung von Ammoniak (NH4OH) und einer Hydrogenper­ oxidlösung (H2O2) oder (ii) einer verdünnten Fluorwasserstoffsäure (HF) auf. Jedoch besitzt das Polieren unter Verwenden des auf Ceroxid basierenden Schlammes das folgende Problem.
Insbesondere wird beim Polierschritt A der auf Ceroxid basierende Schlamm klumpig und verbleibt in dem konkaven Abschnitt IMP (siehe einen Schlamm­ rückstand 50P, der in Fig. 20 gezeigt ist). Ein derartiger Schlammrückstand 50P wird mittels einer Bürste bei dem ersten Waschschritt B ausgekratzt und verstreut und koaguliert auf der Zwischenschichtisolierschicht 4P (siehe den verstreuten Schlammrückstand 50P, der in Fig. 21 gezeigt ist). Der verstreute Schlammrückstand 50P wird kaum mit der verdünnten Fluorwasserstoffsäure entfernt und kann nicht mit der NH4OH/H2O2-gemischten Lösung vollständig entfernt werden. Aus diesem Grund gab es ein Problem, daß eine erwünschte Verdrahtungsform nicht wie eine Verdrahtung 6P, die in einer Längsschnitt­ ansicht der Fig. 21 gezeigt ist, erhalten wird, wenn die Verdrahtung auf der Zwischenschichtisolierschicht 4P mit dem verstreuten Schlammrückstand 50P gebildet wird. Ein derartiger Nachteil der Verdrahtungsform verursacht, daß die Verdrahtung kurzgeschlossen oder unterbrochen wird, was eine Verringe­ rung in der Ausbeute in der Halbleitervorrichtung und eine Verschlechterung in der Zuverlässigkeit zur Folge hat.
Um die oben genannten Probleme zu lösen, ist es Aufgabe der vorliegenden Er­ findung eine Halbleitervorrichtung anzugeben, die eine hohe Zuverlässigkeit besitzt ohne einen Nachteil wie beispielsweise eine Verdrahtungsunterbrechung oder dergleichen, welche durch das Verbleiben und das Verstreuen eines Schlamms, der für ein CMP-Verfahren benutzt werden soll, verursacht wird, und ein Verfahren zum Herstellen der Halbleitervorrichtung anzugeben.
Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung nach einem der Ansprüche 1, 2, 5, 6 und 7 bzw. ein Verfahren nach Anspruch 12.
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
(1) Ein erster Aspekt der vorliegenden Erfindung ist auf eine Halbleiter­ vorrichtung gerichtet mit: einem Substrat mit einer Hauptoberfläche, einer Zwischenschicht-Isolierschicht, die auf der Hauptoberfläche des Substrats vorgesehen ist, mindestens zwei unterhalb liegenden Schichten, die in der Zwischenschicht-Isolierschicht vorgesehen sind und in eine Richtung einer Dicke der Zwischenschicht-Isolierschicht gestapelt sind und nicht in Kontakt miteinander stehen, und einem Loch für eine Mar­ kierung in der Zwischenschicht-Isolierschicht von einer Oberfläche der Zwischenschicht-Isolierschicht, welche dem Substrat entgegengesetzt ist, zu der unterhalb liegenden Schicht, welche die der Oberfläche der Zwischenschicht-Isolierschicht nächste ist, gebildet ist.
(2) Ein zweiter Aspekt der vorliegenden Erfindung ist auf eine Halb­ leitervorrichtung gerichtet mit: einem Substrat mit einer Hauptober­ fläche, einer Zwischenschicht-Isolierschicht, die auf der Hauptober­ fläche des Substrats vorgesehen ist, und einem Loch für eine Markie­ rung, die eine Mehrzahl von Löchern aufweist, von denen jedes in der Zwischenschicht-Isolierschicht gebildet ist, um einen Öffnungseingang auf einer Oberfläche der Zwischenschicht-Isolierschicht zu besitzen, und von denen jedes eine Abmessung von weniger als ungefähr 1 µm in einer Draufsicht der Hauptoberfläche des Substrats besitzt.
(3) Ein dritter Aspekt der vorliegenden Erfindung ist auf die Halbleiter­ vorrichtung gemäß des zweiten Aspektes gerichtet, weiter mit einer Metallschicht, die in mindestens einen der Löcher vorgesehen ist.
(4) Ein vierter Aspekt der vorliegenden Erfindung ist auf die Halbleiter­ vorrichtung gemäß des zweiten oder dritten Aspektes gerichtet, bei der die Löcher mindestens eines eines grabenförmigen Loches und eines säulenförmigen Loches aufweisen.
(5) Ein fünfter Aspekt der vorliegenden Erfindung ist auf eine Halbleiter­ vorrichtung gerichtet, mit: einem Substrat mit einer Hauptoberfläche, einer Zwischenschicht-Isolierschicht, die auf der Hauptoberfläche des Substrats vorgesehen ist, einem Loch für eine Markierung, das in der Zwischenschicht-Isolierschicht gebildet ist, um einen Öffnungseingang zu besitzen, der auf einer Oberfläche der Zwischenschicht-Isolierschicht gebildet ist, die dem Substrat entgegengesetzt ist, und einer Metall­ schicht, die in dem Loch für eine Markierung bis zu einer Nachbarschaft des Öffnungseingangs des Lochs für eine Markierung gefüllt ist.
(6) Ein sechster Aspekt der vorliegenden Erfindung ist auf eine Halbleiter­ vorrichtung gerichtet mit: einem Substrat mit einer Hauptoberfläche, einer Zwischenschicht-Isolierschicht, die auf der Hauptoberfläche des Substrats vorgesehen ist, einem Loch für eine Markierung, das in der Zwischenschicht-Isolierschicht gebildet ist, um einen Öffnungseingang zu besitzen, der auf einer Oberfläche der Zwischenschicht-Isolierschicht gebildet ist, welche dem Substrat entgegengesetzt ist, und einer Metall­ schicht, die in dem Loch für eine Markierung vorgesehen ist und einen Abschnitt einer Spitzenform besitzt, welcher hervorragt, um den Öff­ nungseingang zu verengen.
(7) Ein siebter Aspekt der vorliegenden Erfindung ist auf eine Halbleiter- Vorrichtung gerichtet mit: einem Substrat mit einer Hauptoberfläche, einer ersten Zwischenschicht-Isolierschicht, die auf der Hauptoberfläche des Substrats vorgesehen ist, einem Loch für eine Markierung, die in der ersten Zwischenschicht-Isolierschicht gebildet ist, um einen Öffnungs­ eingang zu besitzen, der auf einer Oberfläche der ersten Zwischen­ schicht-Isolierschicht gebildet ist, welche dem Substrat entgegenge­ setzt ist, einer zweiten Zwischenschicht-Isolierschicht, die zum Be­ decken des Loches für eine Markierung vorgesehen ist und einen kon­ kaven Abschnitt besitzt, der auf einer dem Substrat entgegengesetzten Oberfläche oberhalb des Lochs für eine Markierung geöffnet ist, und einer dielektrischen Schicht, die in dem konkaven Abschnitt der zweiten Zwischenschicht-Isolierschicht vorgesehen ist.
(8) Ein achter Aspekt der vorliegenden Erfindung ist auf die Halbleiter­ vorrichtung gemäß des siebten Aspektes gerichtet, bei der der konkave Abschnitt der zweiten Zwischenschicht-Isolierschicht mit der dielek­ trischen Schicht bis zu der Nachbarschaft der Oberfläche der zweiten Zwischenschicht-Isolierschicht gefüllt ist.
(9) Ein neunter Aspekt der vorliegenden Erfindung ist auf die Halbleiter­ vorrichtung gemäß des siebten Aspektes gerichtet, bei der die dielek­ trische Schicht auf mindestens einer inneren Oberfläche des konkaven Abschnittes der zweiten Zwischenschicht-Isolierschicht vorgesehen ist.
(10) Ein zehnter Aspekt der vorliegenden Erfindung ist auf die Halbleiter­ vorrichtung nach einem der siebten bis neunten Aspekte der vorliegen­ den Erfindung gerichtet, bei der die dielektrische Schicht aus einem Material gebildet ist, an dem ein für ein CMP-Verfahren zu benutzender Schlamm mit größerer Schwierigkeit anhaftet als die zweite Zwischen­ schicht-Isolierschicht.
(11) Ein elfter Aspekt der vorliegenden Erfindung ist auf die Halbleiter­ vorrichtung nach einem der ersten bis zehnten Aspekte der vorliegenden Erfindung gerichtet, bei dem das Loch für eine Markierung eine Ab­ messung von ungefähr 1 µm oder mehr von oberhalb der Hauptober­ fläche des Substrats gesehen besitzt.
(12) Ein zwölfter Aspekt der vorliegenden Erfindung ist auf ein Verfahren zum Herstellen einer Halbleitervorrichtung gerichtet, mit den Schritten:
  • a) Bilden einer ersten Zwischenschicht-Isolierschicht auf einer Haupt­ oberfläche eines Substrats, um ein Loch für eine Markierung zu besitzen, das auf einer dem Substrat entgegengesetzten Oberfläche geöffnet ist,
  • b) Bilden einer zweiten Zwischenschicht-Isolierschicht, um das Loch für eine Markierung zu bedecken,
  • c) Bilden einer dielektrischen Schicht auf der zweiten Zwischenschicht-Isolierschicht und
  • d) Polieren der zweiten Zwischenschicht-Isolierschicht durch ein CMP-Verfahren nach dem Schritt (c).
(13) Ein dreizehnter Aspekt der vorliegenden Erfindung ist auf das Ver­ fahren zum Herstellen einer Halbleitervorrichtung nach dem zwölften Aspekt gerichtet, weiter mit dem Schritt (e) Entfernen der dielektrischen Schicht, die verbleibt, nachdem der Schritt (d) vervollständigt ist.
(14) Ein vierzehnter Aspekt der vorliegenden Erfindung ist auf das Ver­ fahren zum Herstellen einer Halbleitervorrichtung nach dem zwölften oder dreizehnten Aspekt gerichtet, bei dem die dielektrische Schicht aus einem Material gebildet ist, an dem ein für das CMP-Verfahren zu benutzender Schlamm mit größerer Schwierigkeit anhaftet als die zweite Zwischenschicht-Isolierschicht.
(15) Ein fünfzehnter Aspekt der vorliegenden Erfindung ist auf das Ver­ fahren zum Herstellen einer Halbleitervorrichtung nach einem des zwölften bis vierzehnten Aspektes der vorliegenden Erfindung ge­ richtet, bei dem das Loch für eine Markierung eine Abmessung von ungefähr 1 µm oder mehr von oberhalb der Hauptoberfläche des Substrats gesehen besitzt.
(1) Gemäß des ersten Aspektes der vorliegenden Erfindung kann das Loch für eine Markierung flacher gemacht werden, als im Vergleich zu dem Fall, in dem das Loch für eine Markierung von der Oberfläche der Zwischenschicht-Isolierschicht zu der Hauptoberfläche des Substrats vorgesehen ist. Deshalb ist es auch in dem Fall, in dem eine weitere Zwischenschicht-Isolierschicht zum Bedecken des Lochs für eine Markierung gebildet ist, möglich, zu verhindern, das der konkave Abschnitt auf der weiteren Zwischenschicht-Isolierschicht oberhalb des Lochs für eine Markierung gebildet ist. Dem gemäß ist es möglich, zu verhindern, daß ein Schlamm durch Polieren der weiteren Zwischen­ schicht-Isolierschicht unter Verwenden eines CMP-Verfahrens verbleibt oder verstreut wird. Als eine Folge ist es möglich eine Halbleiter­ vorrichtung mit einer hohen Zuverlässigkeit ohne einen Nachteil wie beispielsweise eine Verdrahtungsunterbrechung oder dergleichen vor­ zusehen, welcher durch den verbleibenden oder verstreuten Schlamm verursacht wird.
(2) Gemäß des zweiten Aspekts der vorliegenden Erfindung weist das Loch für eine Markierung eine Mehrzahl von Löcherü mit Abmessungen von weniger als ungefähr 1 µm entsprechend auf. Demzufolge ist es auch in dem Fall, in dem die weitere Zwischenschicht-Isolierschicht zum Bedecken des Lochs für eine Markierung gebildet wird, nötig, zu verhindern, daß ein konkaver Abschnitt auf der weiteren Zwischen­ schicht-Isolierschicht oberhalb jeden Lochs gebildet wird. Dem gemäß ist es möglich, zu verhindern, daß der Schlamm durch Polieren der weiteren Zwischenschicht-Isolierschicht unter Verwenden des CMP- Verfahrens verbleibt oder verstreut wird. Als eine Folge ist es möglich, eine Halbleitervorrichtung mit einer hohen Zuverlässigkeit ohne einen Nachteil, wie beispielsweise eine Verdrahtungsunterbrechung oder dergleichen, was durch den verbleibenden oder verstreuten Schlamm verursacht wird, vorzusehen.
(3) Gemäß des dritten Aspektes der vorliegenden Erfindung ist die Metallschicht in mindestens einen der Löcher vorgesehen. Deshalb kann die Bildung des konkaven Abschnittes zuverlässiger unterdrückt werden. Demgemäß kann der oben erwähnte Effekt (2) zuverlässiger erhalten werden. Insbesondere kann die gesamte Oberflächenseite der Zwischenschicht-Isolierschicht für das Füllen des Lochs mit der Metall­ schicht bis zu der Nachbarschaft des zugehörigen Öffnungseingangs und/oder Vorsehen der Metallschicht in all den Löchern abgeflacht werden. Auf diese Weise kann ein derartiger Effekt bemerkenswerter erhalten werden.
In diesem Fall besitzen die Löcher jeweils Abmessungen von weniger als ungefähr 1 µm. Deshalb wird der Schritt des Bildens der Metallschicht in den Löchern und der Schritt des Füllens anderer Löcher (z. B. eines Kontaktloches oder dergleichen), welche in der Zwischenschicht-Isolier­ schicht gebildet sind und kleiner sind als das Loch für eine Markierung, mit der Metallschicht (ein sogenannter Stopfen) zu derselben Zeit ausgeführt, und es ist möglich, die Löcher auf einfache Weise mit der Metallschicht bis zu den zugehörigen Öffnungseingängen davon zu füllen, ohne unnötiger Weise eine Zeit, die für die Bildung erforderlich ist, zu verschwenden.
Außerdem wird in anderen Worten das Loch für eine Markierung in die Löcher unterteilt. Deshalb ist es möglich, Materialien, die die Metall­ schicht bilden, im Vergleich zu einem großen Loch für eine Markierung, welches nicht unterteilt ist, zu verringern. Zusätzlich kann eine Zeit, die zum Bilden der Metallschicht erforderlich ist, verkürzt werden. Demzu­ folge ist es möglich, eine Halbleitervorrichtung mit niedrigen Kosten vorzusehen.
(4) Gemäß des vierten Aspektes kann in dem Fall, in dem die Löcher mindestens eines von einem grabenförmigen Loch und einem säulen­ förmigen Loch aufweisen, der oben erwähnte Effekt in (2) oder (3) er­ halten werden.
(5) Gemäß der fünften Ausführungsform der vorliegenden Erfindung ist das Loch für eine Markierung mit der Metallschicht bis zur Nachbar­ schaft des zugehörigen Öffnungseingangs gefüllt. Deshalb kann die gesamte Oberflächenseite der Zwischenschicht-Isolierschicht abgeflacht werden. Demzufolge ist es auch in dem Fall, in dem eine weitere Zwischenschicht-Isolierschicht gebildet ist, um das Loch für eine Markierung zu bedecken, möglich zu verhindern, daß ein konkaver Abschnitt auf der weiteren Zwischenschicht-Isolierschicht oberhalb des Lochs für eine Markierung gebildet wird. Demgemäß ist es möglich, zu verhindern, daß der Schlamm durch Polieren der weiteren Zwischen­ schicht-Isolierschicht unter Verwenden des CMP-Verfahrens verbleibt oder verstreut wird. Als eine Folge ist es möglich, eine Halbleitervor­ richtung mit einer hohen Zuverlässigkeit ohne einen Nachteil, wie beispielsweise eine Verdrahtungsunterbrechung oder dergleichen, der durch den verbleibenden oder verstreuten Schlamm verursacht wird, vorzusehen.
(6) Gemäß des sechsten Aspektes der vorliegenden Erfindung ist der Öffnungseingang des Lochs für eine Markierung durch die spitze Form der Metallschicht verengt. Dem gemäß ist es in dem Fall, in dem eine weitere Zwischenschicht-Isolierschicht zum Bedecken des Lochs für eine Markierung gebildet ist, möglich, zu verhindern, daß ein konkaver Abschnitt auf der weiteren Zwischenschicht-Isolierschicht oberhalb des Lochs für eine Markierung gebildet wird. Demgemäß ist es möglich, zu verhindern, daß der Schlamm durch Polieren der weiteren Zwischen­ schicht-Isolierschicht unter Verwenden des CMP-Verfahrens verbleibt oder verstreut wird. Als eine Folge ist es möglich, eine Halbleitervor­ richtung mit einer höheren Zuverlässigkeit ohne einen Nachteil, wie beispielsweise eine Verdrahtungsunterbrechung oder dergleichen, der durch den verbleibenden oder verstreuten Schlamm verursacht wird, vorzusehen.
(7) Gemäß des siebten Aspekts ist die dielektrische Schicht in dem kon­ kaven Abschnitt der zweiten Zwischenschicht-Isolierschicht vorgesehen. Deshalb wird der konkave Abschnitt entsprechend der dielektrischen Schicht im Vergleich zu dem Fall, in dem die dielektrische Schicht nicht vorgesehen ist, verengt. Demgemäß ist es möglich zu verhindern, daß ein Schlamm durch Polieren der zweiten Zwischenschicht-Isolier­ schicht durch das CMP-Verfahren verbleibt oder verstreut wird. Als eine Folge ist es möglich, eine Halbleitervorrichtung mit einer hohen Zu­ verlässigkeit ohne einen Nachteil, wie beispielsweise eine Verdrahtungs­ unterbrechung oder dergleichen, der durch den verbleibenden oder verstreuten Schlamm verursacht wird, vorzusehen.
(8) Gemäß des achten Aspekts wird der konkave Abschnitt der zweiten Zwischenschicht-Isolierschicht mit der dielektrischen Schicht bis zu der Nachbarschaft der Oberfläche der zweiten Zwischenschicht-Isolier­ schicht gefüllt. Demgemäß kann der oben erwähnte Effekt in (7) zuver­ lässig erhalten werden.
(9) Gemäß des neunten Aspektes ist die dielektrische Schicht auf min­ destens der inneren Oberfläche des konkaven Abschnitts vorgesehen. Demzufolge ist der konkave Abschnitt, insbesondere der Öffnungs­ eingang des konkaven Abschnitts entsprechend der dielektrischen Schicht verengt. Dem gemäß kann derselbe Effekt wie oben in (7) erwähnt erhalten werden.
(10) Gemäß des zehnten Aspektes der vorliegenden Erfindung ist die dielektrische Schicht aus dem Material gebildet, an dem der für das CMP-Verfahren zu verwendende Schlamm mit größerer Schwierig­ keit anhaftet als die zweite Zwischenschicht-Isolierschicht. Demzu­ folge ist es möglich, einen der Effekte von (7) bis (9) zuverlässiger zu erhalten.
(11) Gemäß des elften Aspektes der vorliegenden Erfindung ist es möglich, einen der Effekte von (1) bis (10) für das vergleichsweise große Loch für eine Markierung, das eine Abmessung von ungefähr 1 µm oder mehr besitzt, zu erhalten.
(12) Gemäß des zwölften Aspektes der vorliegenden Erfindung wird die zweite Zwischenschicht-Isolierschicht durch das CMP-Verfahren nach dem Schritt (c) poliert. Demzufolge ist es, sogar falls der konkave Ab­ schnitt der zweiten Zwischenschicht-Isolierschicht vorgesehen ist, möglich, den konkaven Abschnitt mit der dielektrischen Schicht zu füllen, und das oben erwähnte Polieren auszuführen. Demgemäß ist es möglich zu verhindern, daß ein Schlamm verbleibt oder verstreut wird durch Polieren der zweiten Zwischenschicht-Isolierschicht unter Ver­ wenden des CMP-Verfahrens. Als eine Folge ist es möglich, eine Halb­ leitervorrichtung mit eine hohen Zuverlässigkeit ohne einen Nachteil wie beispielsweise eine Verdrahtungsunterbrechung oder dergleichen, der durch den verbleibenden oder verstreuten Schlamm verursacht wird, herzustellen.
(13) Gemäß des dreizehnten Aspektes der vorliegenden Erfindung wird die dielektrische Schicht, die nach dem Schritt (d) verbleibt, beim Schritt (e) entfernt. Deshalb ist es, sogar falls der Schlamm auf der dielek­ trischen Schicht anhaftet oder verbleibt, auch möglich, den Schlamm zu entfernen, wenn die dielektrische Schicht entfernt wird. Demzufolge kann der Effekt von (12) zuverlässig erhalten werden.
(14) Gemäß des vierzehnten Aspektes der vorliegenden Erfindung ist die dielektrische Schicht aus dem Material gebildet, an dem der für das CMP-Verfahren zu benutzende Schlamm mit größerer Schwierigkeit anhaftet als die zweite Zwischenschicht-Isolierschicht. Dem gemäß ist es möglich, den Effekt von (12) oder (13) zuverlässiger zu erhalten.
(15) Gemäß des fünfzehnten Aspektes der vorliegenden Erfindung ist es möglich, einen der Effekte von (12) bis (14) für das vergleichsweise große Loch für eine Markierung, das eine Abmessung von ungefähr 1 µm oder mehr besitzt, zu erhalten.
Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der folgenden Be­ schreibung von Ausführungsformen der Erfindung anhand der beigefügten Figu­ ren. Von denen zeigen:
Fig. 1 eine Längsschnittansicht, die auf typische Weise eine Halbleitervor­ richtung gemäß einer ersten Ausführungsform darstellt;
Fig. 2 und 3 Längsschnittansichten, die auf typische Weise ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausfüh­ rungsform darstellen;
Fig. 4 eine Längsschnittansicht, die auf typische Weise eine Halbleitervor­ richtung gemäß einer zweiten Ausführungsform darstellt;
Fig. 5 und 6 Längsschnittansichten, die auf typische Weise ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der zweiten Ausfüh­ rungsform darstellen;
Fig. 7 eine Längsschnittansicht, die auf typische Weise eine Halbleitervor­ richtung gemäß der dritten Ausführungsform darstellt;
Fig. 8 eine Längsschnittansicht, die auf typische Weise ein Verfahren der Halbleitervorrichtung gemäß der dritten Ausführungsform darstellt;
Fig. 9 eine Längsschnittansicht, die auf typische Weise eine Halbleitervor­ richtung gemäß einer vierten Ausführungsform darstellt;
Fig. 10 eine Längsschnittansicht, die auf typische Weise eine Halbleiter­ vorrichtung gemäß einer fünften Ausführungsform darstellt;
Fig. 11 eine Längsschnittansicht, die auf typische Weise eine Halbleiter­ vorrichtung gemäß einer sechsten Ausführungsform darstellt;
Fig. 12 eine Querschnittansicht, die auf typische Weise die Halbleitervor­ richtung gemäß der sechsten Ausführungsform darstellt;
Fig. 13 eine Querschnittsansicht, die auf typische Weise eine zweite Halb­ leitervorrichtung gemäß der sechsten Ausführungsform darstellt;
Fig. 14 eine Querschnittsansicht, die auf typische Weise eine dritte Halb­ leitervorrichtung gemäß der sechsten Ausführungsform darstellt;
Fig. 15 eine Querschnittsansicht, die auf typische Weise eine vierte Halb­ leitervorrichtung gemäß der sechsten Ausführungsform darstellt;
Fig. 16 eine Längsschnittansicht, die auf typische Weise eine Halbleiter­ vorrichtung gemäß einer siebten Ausführungsform darstellt;
Fig. 17 eine Längsschnittansicht, die eine bei der Anmelderin vorhandene Halbleitervorrichtung darstellt; und
Fig. 18 bis 21 Längsschnittansichten, die ein Verfahren zum Herstellen der bei der Anmelderin vorhandenen Halbleitervorrichtung darstellen.
A. Erste Ausführungsform
Fig. 1 ist eine Längsschnittansicht, die auf typische Weise eine Halbleitervor­ richtung 101 gemäß einer ersten Ausführungsform darstellt. Die Halbleitervor­ richtung 101 und eine Halbleitervorrichtung gemäß jeder Ausführungsform, welche im folgenden beschrieben werden, zeichnen sich durch einen Bereich aus, der dem Bereich MP der bei der Anmelderin vorhandenen Halbleitervor­ richtung 101P entspricht. Deshalb wird ein derartiger Bezug im folgenden hauptsächlich beschrieben werden.
Wie in Fig. 1 gezeigt ist, weist die Halbleitervorrichtung 101 ein Substrat 1, wie beispielsweise einen Siliziumwafer auf. Verschiedene Elemente sind in einem Bereich des Substrats 1 (nicht gezeigt) entsprechend des Bereiches HP der bei der Anmelderin vorhandenen Halbleitervorrichtung 101P gebildet.
Eine Zwischenschicht-Isolierschicht (eine erste Zwischenschicht-Isolierschicht) 2, die z. B. aus einem Siliziumoxid besteht, ist auf einer Hauptoberfläche 15 des Substrats 1 gebildet. Ein Loch 2M für eine Markierung ist in einer Rich­ tung einer Dicke der Zwischenschicht-Isolierschicht 2 gebildet. Im Detail be­ sitzt das Loch 2M für eine Markierung z. B. einen quadratischen Öffnungsein­ gang auf einer Oberfläche 5 der Zwischenschicht-Isolierschicht 2 auf der gegenüberliegenden Seite des Substrats 1, und ist von der Oberfläche 2S zur Hauptoberfläche 1S des Substrats gebildet. Es wird angenommen, daß das Loch 2M für eine Markierung eine Abmessung (Größe) von ungefähr 1 µm oder mehr in einer Draufsicht der Hauptoberfläche 1S des Substrats 1 besitzt. In der fol­ genden Beschreibung werden eine Seitenwandoberfläche der Zwischenschicht- Isolierschicht 2, die eine Seitenwandoberfläche des Lochs 2M für eine Markie­ rung bildet, und eine Oberfläche, die den Öffnungseingang des Lochs 2M für eine Markierung auf der entgegengesetzten Seite der Oberfläche 2S der Zwischenschicht-Isolierschicht 2, z. B. die Hauptoberfläche 1S des Substrats 1 blockiert, wird allgemein als eine innere Oberfläche des Lochs 2M für eine Markierung bezeichnet werden.
Die "Markierung" weist verschiedene Hilfsmuster auf, die in einem Prozeß zum Herstellen z. B. einer Ausrichtungsmarkierung oder dergleichen benutzt werden sollen. Außerdem weist das "Loch für eine Markierung" ein Loch auf, das für die Herstellung als die Ausrichtungsmarkierung oder dergleichen benutzt wer­ den soll, und besitzt eine Größe, welche fast gleich oder größer ist als die Größen eines Kontaktloches und eines Durchgangsloches (siehe das Kontakt­ loch 2HP und das Durchgangsloch 4HP, die in Fig. 17 gezeigt sind). Das Kon­ taktloch und das Durchgangsloch besitzen Größen von z. B. ungefähr 0,3 bis 0,4 µm.
Eine Metallschicht 37M ist auf der inneren Oberfläche des Lochs 2M für eine Markierung und auf der Oberfläche 2S der Zwischenschicht-Isolierschicht 2 in der Nachbarschaft des Öffnungseingangs des Lochs 2M für eine Markierung gebildet. Die Metallschicht 37M weist folgendes auf: (i) eine Metallschicht 7M, die in der Form eines sogenannten Seitenwandabstandshalters auf der Seiten­ wandoberfläche der Zwischenschicht-Isolierschicht 2 vorgesehen ist, und (ii) eine Metallschicht 3M, die ein Abschnitt sein soll, der ein anderer ist als die Metallschicht 7M. Die Metallschicht 7M ist eine einzelne Schicht von z. B. Wolfram (W) oder drei Schichten von Titan (Ti)/Titannitrid (TiN)/Wolfram (W). Außerdem besitzt die Metallschicht 3M eine einzelne Schicht von Alumi­ nium (Al) oder eine Dreischichtstruktur mit einer Aluminium (Al)-Kupfer (Cu)- Legierung (im folgenden als eine Al-Cu-Legierung bezeichnet), die z. B. zwi­ schen Titannitriden nach Sandwichart angeordnet ist.
Eine Zwischenschicht-Isolierschicht (eine zweite Zwischenschicht-Isolier­ schicht) 4, die z. B. aus einem Siliziumoxid besteht, ist ferner gebildet, um das Loch 2M für eine Markierung zu bedecken, insbesondere die Metallschicht 37M und die Zwischenschicht-Isolierschicht 2. Die Zwischenschicht-Isolier­ schicht 4 besitzt eine Dicke von z. B. ungefähr 700 bis 1000 nm (7000 bis 10 000 Å). Die Zwischenschicht-Isolierschicht 4 besitzt einen konkaven Ab­ schnitt 4M, der auf der Oberflächen-Seite 4S der Zwischenschicht-Isolier­ schicht 4 geöffnet ist, welche sich entgegengesetzt zu dem Substrat 1 oberhalb des Loches 2M für eine Markierung befindet.
In der Halbleitervorrichtung 101 ist insbesondere eine dielektrische Schicht 12, die aus einem Dielektrikum, wie beispielsweise einem Siliziumoxid gebildet ist, in dem konkaven Abschnitt 4M gebildet. Die dielektrische Schicht 12 ist bis zu der Nachbarschaft der Oberfläche 4S der Zwischenschicht-Isolierschicht 4 vor­ gesehen. Die Oberflächen-Seite 4S der Zwischenschicht-Isolierschicht 4 ist vollständig durch die dielektrische Schicht 12 abgeflacht.
Ein Kontaktloch ist auf bzw. in der Zwischenschicht-Isolierschicht 2 gebildet und ein Durchgangsloch ist auf bzw. in der Zwischenschicht-Isolierschicht 4 in derselben Weise wie in der in Fig. 17 gezeigten, bei der Anmelderin vorhande­ nen Halbleitervorrichtung 101P gebildet, welche nicht in Fig. 1 gezeigt sind. Ein Stopfen ist in dem Kontaktloch bzw. in dem Durchgangsloch vorgesehen, und eine Verdrahtung (Leitung) ist auf den Oberflächen 2S und 4S der Zwischenschicht-Isolierschichten 2 bzw. 4 gebildet. Der Stopfen ist aus dem­ selben Material wie das Material der Metallschicht 7M gebildet, und die Ver­ drahtung ist aus demselben Material wie das Material der Metallschicht 3M gebildet.
Ein Verfahren zum Herstellen der Halbleitervorrichtung 101 wird im folgenden mit Bezugnahme auf Fig. 1 bis 3 beschrieben. Fig. 2 und 3 sind Längs­ schnittansichten, die auf typische Weise das Verfahren zum Herstellen der Halbleitervorrichtung 101 darstellen.
Zuerst wird ein Substrat 1 vorbereitet bzw. bereitgestellt, um ein Siliziumoxid (Plasmaoxid) durch ein Plasma-CVD-Verfahren abzuscheiden. Das Siliziumoxid wird unter Verwenden eines Rückätzverfahrens oder eines CMP-Verfahrens abgeflacht, wodurch eine Zwischenschicht-Isolierschicht 2 gebildet wird.
Als nächstes wird eine Oberfläche 2S der Zwischenschicht-Isolierschicht 2 vollständig mit einem Resist bedeckt. Das Resist wird bemustert, um ein derar­ tiges Muster zu besitzen, daß es einem Loch 2M für eine Markierung ent­ spricht, durch eine Photolithographietechnik. Die Zwischenschicht-Isolier­ schicht 2 wird durch eine RIE-Verfahren geöffnet, unter Verwenden des be­ musterten Resists als eine Maske, wodurch ein Loch 2M für eine Markierung gebildet wird. Dann wird das Resist entfernt mit einem Sauerstoffplasma oder dergleichen. Das Loch 2M für eine Markierung und das Kontaktloch können zur selben Zeit gebildet werden.
Nachfolgend wird Wolfram durch ein CVD-Verfahren abgeschieden, um die gesamte Zwischenschicht-Isolierschicht 2 zu bedecken, und wird dann zurück­ geätzt, um eine Metallschicht 7M zu bilden. Alternativ werden Titan und ein Titannitrid sequentiell durch ein Sputterverfahren abgeschieden und Wolfram wird dann durch das CVD-Verfahren abgeschieden. Danach werden die oben erwähnten drei Schichten zurückgeätzt, um die Metallschicht 7M zu bilden. Die Metallschicht 7M kann gleichzeitig mit der Bildung eines Stopfens in dem Kontaktloch gebildet werden.
Dann wird Aluminium abgeschieden, um die Zwischenschicht-Isolierschicht 2 und dergleichen vollständig zu bedecken. Alternativ werden ein Titannitrid, eine Al-Cu-Legierung und das Titannitrid sequentiell abgeschieden. Zu diesem Zeitpunkt können diese drei Schichten flach gebildet werden unter Verwenden eines Hochtemperatursputterverfahrens oder eines Rückflußsputterverfahrens.
Als nächstes wird die freigelegte Oberfläche der abgeschiedenen Metallschicht insgesamt bzw. vollständig mit einem Resist bedeckt. Das Resist wird bemu­ stert, um ein derartiges Muster zu besitzen, daß es einer Metallschicht 3M ent­ spricht, durch eine Photolithographietechnik. Dann wird die Metallschicht be­ mustert, um die Metallschicht 3M zu bilden, durch ein RIE-Verfahren unter Verwenden des bemusterten Resists als eine Maske. Danach wird das Resist mit einem Sauerstoffplasma oder dergleichen entfernt. Die Metallschicht 3M kann gleichzeitig mit der Bildung einer Verdrahtung auf der Zwischenschicht-Iso­ lierschicht 2 gebildet werden.
Wie in Fig. 2 gezeigt wird nachfolgend eine Siliziumoxidschicht oder eine Zwischenschicht-Isolierschicht 4A mit einer Dicke von z. B. 1500 bis 2500 nm (15 000 bis 25 000 Å) unter Verwenden eines Plasma-CVD-Verfahrens gebildet, um die Zwischenschicht-Isolierschicht 2, die Metallschicht 37M und der­ gleichen zu bedecken, d. h. um das Loch 2M für eine Markierung zu bedecken. Zu diesem Zeitpunkt wird die gesamte Zwischenschicht-Isolierschicht 4A oder ein Teil der Substrat 1-Seite unter Verwenden eines HDP(hochdichte Plasma)- CVD-Verfahrens gebildet. Demzufolge kann die Zwischenschicht-Isolier­ schicht 4A ohne einen Hohlraum in einem Bereich einer Verdrahtung (nicht ge­ zeigt), die mit einem feinen Muster versehen ist, gebildet werden. Die Zwischenschicht-Isolierschicht 4A wird oberhalb des Loches 2M für eine Mar­ kierung gebildet, um einen konkaven Abschnitt 4MA zu besitzen, der der kon­ kaven Form des Lochs 2M für eine Markierung entspricht.
In dem vorliegenden Herstellungsverfahren wird insbesondere eine dielek­ trische Schicht 12A, die aus z. B. Siliziumoxid besteht, nachfolgend wie in Fig. 3 gezeigt gebildet.
Im Detail wird die freigelegte Oberfläche 4AS der Zwischenschicht-Isolier­ schicht 4A oder eine Oberfläche 4AS auf der entgegengesetzten Seite des Substrats 1 mit Chemikalien bedeckt, die durch Auflösen eines auf Siliziumoxid basierenden Materials in einem Lösungsmittel erhalten werden, durch z. B. ein Drehbedeckungsverfahren (das sogenannte SOG (Spin On Glas)). Durch ein derartiges Bildungsverfahren können die Chemikalien auf einfache Weise in dem konkaven Abschnitt 4MA begraben werden. Als nächstes wird das Lösungsmittel in den aufgebrachten Chemikalien durch Erwärmen bzw. Heizen bei einer Temperatur von ungefähr 150°C bis 300°C entfernt. Nachfolgend werden die aufgebrachten Chemikalien in SiO2 durch Erwärmen auf eine Temperatur von ungefähr 400°C umgewandelt. Demzufolge wird eine dielek­ trische Schicht 12A gebildet. Durch eine derartige Umwandlung in das SiO2 kann die Erzeugung des Gases von der dielektrischen Schicht 12A verringert werden.
Dann wird die dielektrische Schicht 12A und die Zwischenschicht-Isolier­ schicht 4A poliert und abgeflacht durch ein CMP-Verfahren unter Verwenden eines Schlammes (Paste). In diesem Fall wird das Polieren derart ausgeführt, daß die Zwischenschicht-Isolierschicht 4A, die auf der Verdrahtung (nicht ge­ zeigt) vorgesehen ist, eine vorbestimmte Dicke besitzt, z. B. die Dicke von un­ gefähr 700 bis 1000 nm (7000 bis 10 000 Å), die oben beschrieben wurde. Durch das Abflachen und Polieren wird die dielektrische Schicht 12 und die Zwischenschicht-Isolierschicht 4, die in Fig. 1 gezeigt sind, erhalten. Ein kon­ kaver Abschnitt 4M, der in Fig. 1 gezeigt ist, ist einem Bodenteil bzw. unterem Teil des konkaven Abschnitts 4MA, der in Fig. 2 gezeigt ist, äquivalent.
In einigen Fällen wird eine Siliziumoxidschicht mit einer Dicke von z. B. unge­ fähr 100 bis 200 nm (1000 bis 2000 Å) weitergebildet durch Verwenden des Plasma-CVD-Verfahrens, nachdem das Polieren durch das CMP-Verfahren aus­ geführt ist.
Durch die oben erwähnten Schritte wird die Halbleitervorrichtung 101 vervoll­ ständigt.
Wie oben beschrieben wird der konkave Abschnitt 4 MA mit der dielektrischen Schicht 12A gefüllt und durch das CMP-Verfahren poliert. Nach dem Polieren wird der konkave Abschnitt 4M mit der dielektrischen Schicht 12 bis zur Nach­ barschaft einer Oberfläche 4S der Zwischenschicht-Isolierschicht 4 gefüllt, die gesamten Oberflächen-Seite 4S der Zwischenschicht-Isolierschicht 4 wird durch die dielektrische Schicht 12 abgeflacht. Demzufolge kann verhindert werden, daß der Schlamm in dem konkaven Abschnitt 4M nach dem Polieren verbleibt. Daher ist es auch möglich zu verhindern, daß der Schlamm verstreut wird. Als eine Folge ist es möglich, daß die Halbleitervorrichtung 101 mit einer hohen Zuverlässigkeit ohne einem Nachteil wie beispielsweise eine Verdrah­ tungsunterbrechung oder dergleichen, welche durch das Verbleiben oder den verstreuten Schlamm verursacht wird, vorgesehen wird.
Sogar falls die dielektrische Schicht eine kleinere Höhe als die Höhe der Ober­ fläche 4S der Zwischenschicht-Isolierschicht 4 besitzt, kann die Menge des in dem konkaven Abschnitt 4 verbleibenden Schlammes mehr reduziert werden als in der bei der Anmelderin vorhandenen Halbleitervorrichtung 101P. Deshalb können die oben erwähnten Effekte fast gleichmäßig erhalten werden. Umge­ kehrt ist der konkave Abschnitt 4M mit der dielektrischen Schicht 12 bis zur Nachbarschaft der Oberfläche 4S der Zwischenschicht-Isolierschicht 4 gefüllt. Demzufolge ist es möglich, mehr zuverlässige Effekte zu erhalten.
Die dielektrischen Schichten 12 und 12A können mit einem anorganischen Iso­ liermatieral gebildet werden, das ein anderes ist als das oben erwähnte Sili­ ziumoxid.
Zweite Ausführungsform
Fig. 4 ist eine Längsschnittansicht, die auf typische Weise eine Halbleiterein­ richtung 102 gemäß einer zweiten Ausführungsform darstellt. In der folgenden Beschreibung haben dieselben Bestandteile wie die oben beschriebenen die­ selben Bezugszeichen und ihre detaillierte Beschreibung wird lediglich er­ wähnt.
Wie von einem Vergleich der Fig. 4 mit der oben beschriebenen Fig. 1 offenbar ist, besitzt die Halbleitervorrichtung 102 im wesentlichen die Struktur der Halbleitervorrichtung 101, und besitzt nicht die dielektrische Schicht 12 (siehe Fig. 1) der Halbleitervorrichtung 101.
Als nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung 102 mit Bezugnahme auf Fig. 4 bis 6 und der oben beschriebenen Fig. 2 beschrie­ ben. Fig. 5 und 6 sind Längsschnittansichten, die auf typische Weise das Ver­ fahren zum Herstellen der Halbleitervorrichtung 102 darstellen.
Zunächst wird die Halbleitervorrichtung in dem Zustand der Fig. 2 durch das Herstellungsverfahren gemäß der ersten Ausführungsform vorbereitet bzw. be­ reitgestellt.
In dem Herstellungsverfahren gemäß der zweiten Ausführungsform wird nach­ folgend eine dielektrische Schicht 13A, die z. B. aus einem Siliziumoxid be­ steht, gebildet, wie in Fig. 5 gezeigt ist. Im Detail wird eine Oberfläche 4AS einer Zwischenschicht-Isolierschicht 4A mit Chemikalien bedeckt, die durch Auflösen eines auf Siliziumoxid basierenden Materials in einem Lösungsmittel erhalten werden, beispielsweise durch ein Drehbedeckungsverfahren (das soge­ nannte SOG). Dann wird das Lösungsmittel in den aufgebrachten Chemikalien durch Erwärmen auf eine Temperatur von ungefähr 150°C bis 300°C entfernt, wodurch eine dielektrische Schicht 13A gebildet wird.
Dann werden die dielektrische Schicht 13A und die Zwischenschicht-Isolier­ schicht 4A poliert und durch ein CMP-Verfahren unter Verwenden eines Schlammes (Paste) abgebracht. Durch ein derartiges Abflachen und Polieren werden eine dielektrische Schicht 13C und eine Zwischenschicht-Isolierschicht 4, die in Fig. 6 gezeigt sind, erhalten.
In dem Herstellungsverfahren gemäß der zweiten Ausführungsform wird insbe­ sondere dann die dielektrische Schicht 13B unter Verwenden z. B. von Fluor­ wasserstoffsäure entfernt. Da die dielektrische Schicht 13B (oder 13A) nicht dem Erwärmen auf eine Temperatur von ungefähr 400°C unterzogen wird, unterschiedlich zu dem Herstellungsverfahren gemäß der ersten Ausführungs­ form, wird sie nicht vollständig in SiO2 umgewandelt. Allgemein war die Tat­ sache bekannt, daß eine Siliziumoxidschicht, die durch das SOG-Verfahren gebildet wird, eine niedrigere Dichte als die Dichte einer Siliziumoxidschicht, die durch ein CVD-Verfahren oder dergleichen gebildet wird, besitzt, und die erstere besitzt eine Ätzrate für die Fluorwasserstoffsäure, die viel größer ist als die Ätzrate der letzteren. In anderen Worten ist die Ätzrate der dielek­ trischen Schicht 13B größer als diejenige der Zwischenschicht-Isolierschicht 4.
Durch einen Unterschied der Ätzraten kann die dielektrische Schicht 13B ent­ fernt werden, während die Ätzmenge der Zwischenschicht-Isolierschicht 4 ge­ steuert wird. Durch die oben erwähnten Schritte wird die Halbleitervorrichtung 102 vervollständigt.
Wie oben beschrieben wird ein konkaver Abschnitt 4MA mit der dielektrischen Schicht 13A gefüllt, und wird dann durch ein CMP-Verfahren poliert. Aus diesem Grund kann verhindert werden, daß der Schlamm in dem polierten kon­ kaven Abschnitt 4M verbleibt, in derselben Weise, wie in der ersten Ausfüh­ rungsform. Demzufolge ist es auch möglich, zu verhindern, daß der Schlamm verstreut wird.
In diesem Fall kann, sogar falls die dielektrische Schicht 13A übermäßig wäh­ rend des Polierens, das durch das CMP-Verfahren ausgeführt wird, poliert wird und der Schlamm in dem konkaven Abschnitt 4M verbleibt, der verbleibende Schlamm auch während der Entfernung der dielektrischen Schicht 13B entfernt werden. Demzufolge kann das oben erwähnte Verbleiben und Verstreuen des Schlammes zuverlässiger verhindert werden.
Als eine Folge ist es möglich, die Halbleitervorrichtung 102 vorzusehen, die eine hohe Zuverlässigkeit besitzt, ohne einen Nachteil, wie beispielsweise eine Verdrahtungsunterbrechung oder dergleichen, der durch den verbleibenden oder verstreuten Schlamm verursacht wird.
Die dielektrischen Schichten 13A und 13B können aus einem Resist gebildet werden. In einem derartigen Fall wird das Resist durch ein organisches Lösungsmittel, z. B. einem Sauerstoffplasma oder dergleichen nach dem Polie­ ren entfernt.
Außerdem können die dielektrischen Schichten 13A und 13B aus anderen anor­ ganischen oder organischen Isoliermaterialien gebildet werden.
Dritte Ausführungsform
Fig. 7 ist eine Längsschnittansicht, die auf typische Weise eine Halbleitervor­ richtung 103 gemäß einer dritten Ausführungsform darstellt.
Wie von einem Vergleich der Fig. 7 mit der oben beschriebenen Fig. 1 offenbar ist, besitzt die Halbleitervorrichtung 103 im wesentlichen dieselbe Struktur wie die Struktur der Halbleitervorrichtung 101, und weist ferner eine dielektrische Schicht 14 anstelle der dielektrischen Schicht 12 (siehe Fig. 1) der Halbleitervorrichtung 101 auf. Im Detail ist die dielektrische Schicht 14 vergleichsweise dünn gebildet, z. B. in einer Dicke von ungefähr 30 bis 100 nm (300 bis 1000 Å) auf einer inneren Oberfläche eines konkaven Abschnittes 4M. Außerdem ist der konkave Abschnitt 4M nicht vollständig mit der dielek­ trischen Schicht 14 gefüllt. Es wird eine Beschreibung des Falles gegeben, in dem die dielektrische Schicht 14 aus einem Niedrigdichte-Siliziumoxid gebildet ist.
Als nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung 103 mit Bezugnahme auf Fig. 7 und 8 und der oben beschriebenen Fig. 2 beschrie­ ben. Fig. 8 ist eine Längsschnittansicht, die auf typische Weise das Verfahren zum Herstellen der Halbleitervorrichtung 103 darstellt.
Zunächst wird die Halbleitervorrichtung im Zustand der Fig. 2 durch das Her­ stellungsverfahren gemäß der ersten Ausführungsform oder dergleichen vorbe­ reitet.
In dem Herstellungsverfahren gemäß der dritten Ausführungsform wird nach­ folgend eine dielektrische Schicht 14A, die aus einem Niedrigdichte-Sili­ ziumoxid besteht, über einer gesamten Oberfläche 4AS einer Zwischenschicht- Isolierschicht 4A wie in Fig. 8 gezeigt gebildet. Ein derartiges Niedrigdichte- Siliziumoxid kann z. B. durch Setzen der RF-Leistung in einem Plasma-CVD- Verfahren niedriger als diejenige während der Bildung der Zwischenschicht- Isolierschicht 4A oder dergleichen gebildet werden.
Dann werden die dielektrische Schicht 14A und die Zwischenschicht-Isolier­ schicht 4A poliert und abgeflacht durch ein CMP-Verfahren unter Verwenden eines Schlammes. Durch ein derartiges Abflachen und Polieren werden die dielektrische Schicht 14 und die Zwischenschicht-Isolierschicht 4, die in den Fig. 7 gezeigt sind, erhalten. Durch die oben erwähnten Schritte wird die Halbleiterschicht 103 vervollständigt.
In der Halbleitervorrichtung 103 wird auf diese Weise in dem Fall, in dem die dielektrische Schicht 14 nicht vorgesehen ist, d. h. im Vergleich mit der bei der Anmelderin vorhandenen Halbleitervorrichtung 101P der konkave Abschnitt 4M entsprechend der dielektrischen Schicht 14 enger gemacht. Insbesondere wird ein Öffnungseingang des konkaven Abschnitts 4M enger gemacht. Demzufolge kann die Restmenge bzw. rückständige Menge des Schlammes entsprechend nach dem Polieren verringert werden.
In dem CMP-Verfahren unter Verwenden eines auf Ceroxid basierenden Schlam­ mes, schreitet das Polieren in einem derartigen Mechanismus voran, daß der Schlamm eine qualitätsveränderte Schicht auf einer Oberfläche eines; zu polie­ renden Objektes bildet, und die qualitätsveränderte Schicht wird poliert und entfernt. In diesem Fall wird eine Polierrate durch die Einfachheit der Bildung der qualitätsveränderten Schicht bestimmt. Die Einfachheit der Bildung der qualitätsveränderten Schicht variiert abhängig von dem zu polierenden Objekt. Zum Beispiel bildet ein Niedrigdichtes-Siliziumoxid, das die dielektrische Schicht 14A bildet, eine qualitätsveränderte Schicht schwieriger als ein Sili­ ziumoxid die Zwischenschicht-Isolierschicht 4A bildet. In anderen Worten be­ sitzt die dielektrische Schicht 14A eine geringere Benetzbarkeit oder einen ge­ ringeren Grad der Anhaftung an dem auf Ceroxid basierendem Schlamm, als die Zwischenschicht-Isolierschicht 4A. In anderen Worten koaguliert oder haftet der auf Ceroxid basierende Schlamm an der dielektrische Schicht 14A mit Schwierigkeit an.
Demzufolge kann, sogar falls der Schlamm in dem konkaven Abschnitt 4M nach dem Polieren verbleibt, der verbleibende Schlamm einfach und zuverlässig bei dem oben erwähnten Waschschritten B und C, die nach dem Polieren ausge­ führt werden sollen, entfernt werden. Demgemäß ist es in dem Fall, in dem die dielektrische Schicht 14A nicht vorgesehen ist, d. h. im Vergleich mit der bei der Anmelderin vorhandenen Halbleitervorrichtung 101P, möglich, das Verblei­ ben und das Verstreuen des Schlammes nach dem Polieren zu verhindern.
Daher ist es möglich, die Halbleitervorrichtung 103 mit einer hohen Zuver­ lässigkeit ohne einen Nachteil, wie beispielsweise eine Verdrahtungsunter­ brechung oder dergleichen vorzusehen, der durch den verbleibenden oder ver­ streuten Schlamm verursacht wird.
Sogar falls die dielektrischen Schichten 14A und 14 aus anderen Materialien gebildet werden, an die ein auf Ceroxid basierender Schlamm schwieriger an­ haftet, als die bzw. an den Zwischenschicht-Isolierschichten 4A und 4, z. B. ein Siliziumnitrid oder dergleichen anstelle eines Niedrigdichte-Siliziumoxids, kön­ nen dieselben Effekte erhalten werden.
Außerdem können die oben erwähnten dielektrischen Schichten 12A und 12 und die dielektrischen Schichten 13A und 13B aus einem derartigen Material gebil­ det werden, daß sie die dielektrischen Schichten 14A und 14 bilden. In diesen Fällen kann der Effekt des Verhinderns, daß der Schlamm verbleibt oder ver­ streut wird, zuverlässiger erhalten werden.
Vierte Ausführungsform
Fig. 9 ist eine Längsschnittansicht, die auf typische Weise eine Halbleitervor­ richtung 104 gemäß einer vierten Ausführungsform darstellt. Wie in Fig. 9 ge­ zeigt ist, ist eine Zwischenschicht-Isolierschicht 20, die z. B. aus einem Sili­ ziumoxid besteht, auf einer Hauptoberfläche 1S eines Substrats 1 gebildet. In der Zwischenschicht-Isolierschicht 20 sind zwei Polysiliziumschichten (unterhalb liegende Schichten) 11 und 10 in einer Richtung einer Zwischen­ schicht-Isolierschicht 20 gestapelt. Beide Polysiliziumschichten 10 und 11 sind nicht in Kontakt miteinander vorgesehen.
Im Detail ist eine Zwischenschicht-Isolierschicht 21 als eine untere Schicht auf der Hauptoberfläche 15 des Substrats 1 gebildet, und eine Polysiliziumschicht 10 ist in einem vorbestimmten Bereich auf einer Oberfläche 21S der Zwischen­ schicht-Isolierschicht 21 gebildet, welche dem Substrat 1 entgegengesetzt ist. Um eine Zwischenschicht-Isolierschicht 22 ist eine Mittelschicht gebildet, um die Polysiliziumschicht 10 und die Zwischenschicht-Isolierschicht 21 zu be­ decken, und eine Polysiliziumschicht 11 ist in einem vorbestimmten Bereich auf einer Oberfläche 22S der Zwischenschicht-Isolierschicht 22 gebildet, welche dem Substrat entgegengesetzt ist. Eine Zwischenschicht-Isolierschicht 23 ist als eine obere Schicht gebildet, um die Zwischenschicht-Isolierschicht 22 zu bilden. Die drei Zwischenschicht-Isolierschichten 21 bis 23 bilden die Zwischenschicht-Isolierschicht 20.
Ein Loch 20M für eine Markierung, das dem oben erwähnten Loch für eine Markierung (siehe Fig. 1) äquivalent ist, ist auf der Zwischenschicht-Isolier­ schicht 23, die als die obere Schicht vorgesehen ist, gebildet. Im Detail besitzt das Loch 20M für eine Markierung einen Öffnungseingang auf einer Oberfläche 23S der Zwischenschicht-Isolierschicht 23, welche dem Substrat 1 oder einer Oberfläche 23S der Zwischenschicht-Isolierschicht 20 entgegengesetzt ist, und erreicht die Polysiliziumschicht 11, welche der Oberfläche 23S am nächsten ist.
Eine Metallschicht 37M ist auf einer inneren Oberfläche des Lochs 20M für eine Markierung einschließlich einer Seitenwandoberfläche der Zwischen­ schicht-Isolierschicht 23 und einer Oberfläche der Polysiliziumschicht 11 auf der entgegengesetzten Seite des Substrats 1 und auf der Oberfläche 23S der Zwischenschicht-Isolierschicht 23 in der Nachbarschaft eines Öffnungseingangs eines Lochs 23M für eine Markierung gebildet. Außerdem ist eine Zwischen­ schicht-Isolierschicht 4 gebildet, um die Metallschicht 34M und die Zwischen­ schicht-Isolierschicht 20 zu bedecken.
Als nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung 104 beschrieben. Zuerst wird ein Substrat 1 vorbereitet, um eine Zwischenschicht- Isolierschicht 21 als eine untere Schicht auf einer Hauptoberfläche 1S des Substrats 1 zu bilden. Dann wird Polysilizium insgesamt oberhalb einer Ober­ fläche 21S der Zwischenschicht-Isolierschicht 21 abgeschieden und bemustert, um eine Polysiliziumschicht 10 zu bilden. Die Polysiliziumschicht 10 kann durch ein Abhebeverfahren oder dergleichen gebildet werden. In derselben Weise wie die Zwischenschicht-Isolierschicht 22 und die oben beschriebene Polysiliziumschicht 10 werden eine Zwischenschicht-Isolierschicht 22, die eine Mittelschicht sein soll, und eine Polysiliziumschicht 11 gebildet.
Nachfolgend wird eine Zwischenschicht-Isolierschicht 23 als eine obere Schicht in derselben Weise wie eine Zwischenschicht-Isolierschichten 21 und 22 gebil­ det. Die Zwischenschicht-Isolierschicht 23 wird bemustert, um ein Loch 20M für eine Markierung zu bilden. Auch in dem Fall, in dem das Loch 20M für eine Markierung und ein Kontaktloch zu derselben Zeit gebildet werden, dient die Polysiliziumschicht 11 als ein Ätzstopper. Deshalb ist es möglich zu verhin­ dern, daß das Loch 20M für eine Markierung übermäßig tief gebildet wird. Zu dem Zeitpunkt der Bildung wird jede der Zwischenschicht-Isolierschichten 21 bis 23 durch ein CMP-Verfahren oder dergleichen abgeflacht, falls nötig.
Dann werden eine Metallschicht 37A und eine Zwischenschicht-Isolierschicht 4A (siehe Fig. 2) in derselben Weise wie in dem Herstellungsverfahren gemäß der zweiten Ausführungsform oder dergleichen gebildet. Dann wird die Zwischenschicht-Isolierschicht 4A abgeflacht und durch das CMP-Verfahren poliert. Auf diese Weise wird eine Zwischenschicht-Isolierschicht 4 gebildet. Durch die oben erwähnten Schritte wird die Halbleitervorrichtung 104, die in Fig. 9 gezeigt ist, vervollständigt.
Wie oben beschrieben wird das Loch 20M für eine Markierung der Halbleiter­ vorrichtung 104 in einem derartigen Bereich gebildet, daß es die Polysilizium­ schicht 11, welche die nächste für eine Oberfläche 23S der Zwischenschicht- Isolierschicht 20 ist, von der Oberfläche 23S erreicht. Demzufolge ist das Loch 20M für eine Markierung flacher als das Kontaktloch, das das Substrat 1 von der Oberfläche 23S erreicht, und ein Loch für eine Markierung mit der­ selben Tiefe wie das Kontaktloch. Dem gemäß ist es möglich zu verhindern, daß ein konkaver Abschnitt (siehe den konkaven Abschnitt 4MAP in Fig. 19) auf der Zwischenschicht-Isolierschicht 4A gebildet wird. Deshalb kann das Verbleiben und das Verstreuen eines Schlammes, das in der bei der Anmelderin vorhandenen Halbleitervorrichtung 101P verursacht wird, verhindert werden. Als eine Folge ist es möglich, die Halbleitervorrichtung 104 mit einer hohen Zuverlässigkeit ohne einen Nachteil, wie beispielsweise eine Verdrahtungs­ unterbrechung oder dergleichen vorzusehen, der durch den verbleibenden oder verstreuten Schlamm verursacht wird.
Während die Beschreibung des Falles gegeben wurde, in dem die zwei Polysili­ ziumschichten 10 und 11 in der Zwischenschicht-Isolierschicht 20 vorgesehen sind, können drei oder mehr Polysiliziumschichten vorgesehen sein. In diesem Fall ist die größere Anzahl von Polysiliziumschichten effektiver. Der Grund ist folgender. Zum Beispiel kann in dem Fall, in dem eine BPSG- (Borophosphorsilikatglas)-Schicht einem Rückfluß unterzogen wird, um eine Zwischenschicht-Isolierschicht zu bilden, die auf der Polysilizumschicht vorge­ sehene Zwischenschicht-Isolierschicht dünner sein mit einem Anstieg in der Anzahl der Polysiliziumschichten. In anderen Worten kann das Loch für eine Markierung flacher gemacht werden.
Anstelle der Polysiliziumschichten 10 und 11 kann außerdem eine unterhalb liegende Schicht aus anderen Materialien wie beispielsweise eine Aluminium­ legierung, ein Refraktärmetall (hochschmelzendes Metall) und dergleichen ge­ bildet sein. Auch in diesem Fall können die oben erwähnten Effekte erhalten werden.
Fünfte Ausführungsform
Fig. 10 ist eine Längsschnittansicht, die auf typische Weise eine Halbleitervor­ richtung 105 gemäß einer fünften Ausführungsform darstellt. Wie in Fig. 10 gezeigt ist, besitzt die Halbleitervorrichtung 105 eine Struktur, in der ein Loch 2M für eine Markierung mit einer Metallschicht 7M4 gefüllt ist, die aus dem­ selben Material wie das Material der Metallschicht 7M (siehe Fig. 1) besteht, bis zu der Nachbarschaft einer Oberfläche 2S einer Zwischenschicht-Isolier­ schicht 2. Außerdem ist eine Metallschicht 3M2, die aus demselben Material wie das Material der oben erwähnten Materialschicht 3M (siehe Fig. 1) gebildet ist, auf der Oberfläche 2S der Zwischenschicht-Isolierschicht 2 gebildet, um das Loch 2M für eine Markierung zu bedecken.
Die Metallschicht 7M4 wird gebildet durch Abscheiden von Wolfram mit einer derartig ausreichenden Dicke, daß das Loch 2M für eine Markierung gefüllt ist, unter Verwenden z. B. eines CVD-Verfahrens, und durch Rückätzen des abge­ schiedenen Wolframs. Die Wolframschicht, die durch das CVD-Verfahren abge­ schieden wird, kann durch ein CMP-Verfahren zum Bilden der Metallschicht 7M4 poliert werden. Außerdem kann die Metallschicht 7M4 unter Verwenden eines sogenannten Wolfram(W)-Selektivwachstumverfahrens gebildet werden.
Nachfolgend wird ein vorbestimmtes Metallmaterial abgeschieden und bemu­ stert, um eine Metallschicht 3M2 in derselben Weise wie das oben beschriebene Verfahren zum Bilden der Metallschicht 3M zu bilden. Die Metallschicht 3M2 kann gleichzeitig mit der Bildung einer Verdrahtung auf der Zwischenschicht- Isolierschicht 2 gebildet werden.
Dann wird eine Zwischenschicht-Isolierschicht 4A (siehe Fig. 2) in derselben Weise wie in dem oben erwähnten Bildungsverfahren gebildet, und abgeflacht und poliert durch das CMP-Verfahren. Demzufolge wird eine Zwischenschicht- Isolierschicht 4 erhalten. Auf diese Weise wird die Halbleitervorrichtung 105 vervollständigt.
Wie oben beschrieben wird das Loch 2M für eine Markierung mit der Metall­ schicht 7M4 bis zu der Nachbarschaft eines Öffnungseingangs des Lochs 2M für eine Markierung gefüllt. Deshalb wird die gesamte Oberflächen-S-Seite der Zwischenschicht-Isolierschicht 2 abgeflacht. Wie im Vergleich mit dem Fall, in dem das Loch 2M für eine Markierung nicht mit der Metallschicht 7M4 bis zu der Nachbarschaft des zugehörigen Öffnungseingangs gefüllt ist, ist es demzu­ folge möglich zu verhindern, daß ein konkaver Abschnitt (siehe den konkaven Abschnitt 4MAP in Fig. 19) auf der Zwischenschicht-Isolierschicht 4A gebildet wird. Deshalb kann das Verbleiben und Streuen eines Schlammes unterdrückt werden. Als eine Folge ist es möglich, eine Halbleitervorrichtung 105 mit einer hohen Zuverlässigkeit ohne einen Nachteil, wie beispielsweise eine Verdrah­ tungsunterbrechung oder dergleichen, der durch den verbleibenden oder ver­ streuten Schlamm verursacht wird, vorzusehen.
Sechste Ausführungsform
Fig. 11 und 12 sind eine Längsschnittansicht und eine Querschnittansicht, wel­ che auf typische Weise eine Halbleitervorrichtung 106 gemäß einer sechsten Ausführungsform entsprechend darstellt. Fig. 12 ist eine Längsschnittansicht entlang der Linie I-I in Fig. 11 und Fig. 11 ist eine Längsschnittansicht entlang der Linie II-II in Fig. 12.
Wie in Fig. 11 und 12 gezeigt ist, besitzt die Halbleitervorrichtung 106 eine derartige Struktur, das das Loch 2M für eine Markierung eine Mehrzahl von (vier) grabenförmigen Löchern 2M2 für eine Markierung aufweist, von denen jede einen Öffnungseingang auf einer Oberfläche 2S einer Zwischenschicht- Isolierschicht 2 besitzt und in der Zwischenschicht-Isolierschicht 2 gebildet ist. In anderen Worten ist das Loch 2M für eine Markierung in eine Mehrzahl von Löchern 2M2 für eine Markierung unterteilt.
Jedes Loch 2M2 für eine Markierung ist mit einer Metallschicht 7M2 gefüllt, die aus demselben Material wie das Material der Metallschicht 7M (siehe Fig. 1) gebildet ist, bis zu der Nachbarschaft der Oberfläche 2S der Zwischen­ schicht-Isolierschicht 2. Außerdem ist die Metallschicht 3M2 gebildet, um das Loch 2M für eine Markierung zu bedecken.
Als nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung 106 beschrieben werden. Zuerst wird eine Zwischenschicht-Isolierschicht 2 in der­ selben Weise wie in demselben Verfahren gebildet. Anstelle des oben erwähn­ ten Lochs 2M für eine Markierung wird eine Mehrzahl von Löchern 2M2 für eine Markierung auf der Zwischenschicht-Isolierschicht 2 bemustert.
Dann wird ein vorbestimmtes Titanmaterial abgeschieden und zurückgeätzt, um eine Metallschicht 7M2 in derselben Weise wie in dem Verfahren zum Bilden der Metallschicht 7M zu bilden. Zu diesem Zeitpunkt ist jedes Loch 2M2 für eine Markierung kleiner als das Loch 2M für eine Markierung. Deshalb wird jedes Loch 2M2 für eine Markierung mit der Metallschicht 7M2 unterschiedlich zu der Metallschicht 7M mit der Form eines Seitenwandabstandshalters in Fig. 1 gefüllt. Die Metallschicht 7M2 kann gleichzeitig mit der Bildung eines Stop­ fens in einem Kontaktloch gebildet werden.
Nachfolgend wird ein vorbestimmtes Metallmaterial abgeschieden und bemu­ stert, um eine Metallschicht 3M2 in derselben Weise wie in dem oben erwähn­ ten Verfahren zum Bilden der Metallschicht 3M zu bilden. Die Metallschicht 3M2 kann gleichzeitig mit der Bildung einer Verdrahtung auf der Zwischen­ schicht-Isolierschicht 2 gebildet werden.
Danach wird eine Zwischenschicht-Isolierschicht 4A (siehe Fig. 2) in derselben Weise wie in dem oben erwähnten Bildungsverfahren gebildet, und wird abge­ flacht und poliert durch ein CMP-Verfahren. Demzufolge wird eine Zwischen­ schicht-Isolierschicht 4 erhalten. Auf diese Weise wird die Halbleitervorrich­ tung 106 vervollständigt.
Wie oben beschrieben wird in der Halbleitervorrichtung 106 das Loch 2M für eine Markierung in eine Mehrzahl von Löchern 2M2 für eine Markierung unter­ teilt. Zusätzlich wird jedes Loch 2M2 für eine Markierung mit der Metall­ schicht 7M2 bis zu der Nachbarschaft der Oberfläche 2S der Zwischenschicht- Isolierschicht 2 gefüllt. Die gesamte Oberflächen-Seite 2S der Zwischenschicht- Isolierschicht 2 und außerdem die gesamte Oberflächen-Seite 4S der Zwischen­ schicht-Isolierschicht 4 werden abgeflacht. Demgemäß ist es möglich zu ver­ hindern, daß ein konkaver Abschnitt (siehe den konkaven Abschnitt 4MAP) in Fig. 9) auf der Zwischenschicht-Isolierschicht 4A gebildet wird. Demzufolge kann das Verbleiben und das Verstreuen eines Schlammes unterdrückt werden. Als eine Folge ist es möglich, die Halbleitervorrichtung 106 mit einer hohen Zuverlässigkeit ohne einen Nachteil wie beispielsweise eine Verdrahtungs­ unterbrechung oder dergleichen vorzusehen, welches durch den verbleibenden oder verstreuten Schlamm verursacht wird.
Insbesondere können die oben erwähnten Effekte auf bemerkenswerte Weise durch Setzen des Loches 2M2 für eine Markierung erhalten werden, um eine Abmessung von weniger als ungefähr 1 µm in einer Draufsicht eine Hauptober­ fläche 1S eines Substrats 1 zu besitzen. In dem Fall eines derartigen Abmes­ sungssetzens, kann sogar in dem Schritt des Bildens der Metallschicht 7M2 in dem Loch 2M2 für eine Markierung und dem Schritt des Füllens eines Kontakt­ lochs (welches fast gleich oder kleiner ist als das Loch 2M für eine Markie­ rung) mit einem Stopfen zur selben Zeit ausgeführt werden, das Loch 2M2 für eine Markierung kann auf einfache Weise mit der Metallschicht 7M2 bis zu der Nachbarschaft eines Öffnungseingangs davon ohne eine unnötige Verschwen­ dung der für die Bildung erforderlichen Zeit gefüllt werden.
Durch Setzen der Abmessung des Lochs 2M2 für eine Markierung gleich oder größer als diejenige des Kontaktloches, kann eine Technik zum Bilden des Kontaktloches angewendet werden, um das Loch 2M2 zu bilden. Insbesondere kann das Loch 2M2 für eine Markierung und das Kontaktloch zu derselben Zeit ohne Verwenden eines getrennten Prozesses zum Bilden des Lochs 2M2 für eine Markierung gebildet werden.
Außerdem ist das Loch 2M für eine Markierung für eine Mehrzahl von Löchern 2M2 für eine Markierung unterteilt. Deshalb ist es möglich die Materialien, die Metallschicht 7M2 bilden, im Vergleich zu der in Fig. 10 gezeigten Halbleiter­ vorrichtung 105 zu verringern, und eine Zeit, die zum Bilden der Metallschicht 7M2 erforderlich ist, kann verkürzt werden. Demgemäß können die Kosten der Halbleitervorrichtung verringert werden.
In dem Fall, in dem das Loch 2M2 für eine Markierung selbst verhältnismäßig klein ist, können die gesamten Oberflächen-Seiten 2S und 4S der Zwischen­ schicht-Isolierschichten 2 und 4 fast einheitlich abgeflacht werden, sogar falls jedes Loch 2M2 für eine Markierung nicht mit einer Metallschicht 7M2 gefüllt wird. Im Gegenteil, die Metallschicht 7M2 ist in mindestens einem der Löcher 2M2 für eine Markierung vorgesehen. Demzufolge kann das Abflachen, d. h. der Effekt des Unterdrückens des konkaven Abschnitts, zuverlässig erhalten wer­ den. Durch Füllen des Lochs 2M2 für eine Markierung mit der Metallschicht 7M2 bis zu der Nachbarschaft des zugehörigen Öffnungseingangs und/oder Vorsehen der Metallschicht 7M2 auf all den Löchern 2M2 für eine Markierung kann insbesondere der Effekt des Unterdrückens des konkaven Abschnitts be­ merkenswerter erhalten werden.
Dieselben Effekte können erhalten werden durch die folgende Halbleitervor­ richtung gemäß einer Abwandlung der Halbleitervorrichtung 106.
Zuerst kann ein grabenförmiges Loch 2M2 für eine Markierung in einer Rich­ tung senkrecht zu derjenigen in Fig. 12 wie in einer Halbleitervorrichtung 106B, die in einer Querschnittsansicht in Fig. 13 gezeigt ist, gebildet werden.
Wie in einer Halbleitervorrichtung 106C, die in einer Querschnittsansicht der Fig. 14 gezeigt ist, kann außerdem das Loch 2M für eine Markierung durch eine Mehrzahl von (4 × 4) säulenförmigen Löchern 2M3 für eine Markierung be­ stehen, welche jeweils einen Öffnungseingang auf einer Oberfläche 2S einer Zwischenschicht-Isolierschicht 2 besitzen und in einer Matrix vorgesehen sind.
Dieselbe Metallschicht 7M3 wie die Metallschicht 7M2 ist in jedem Loch 2M3 für eine Markierung vorgesehen.
Zu diesem Zeitpunkt wird das Loch 2M3 für eine Markierung gesetzt, um eine Abmessung von weniger als ungefähr 1 µm in einer Draufsicht einer Hauptober­ fläche 1S eines Substrats 1 zu besitzen. Demzufolge ist es möglich, die oben erwähnten Effekte des Lochs 2M2 für eine Markierung durch derartiges Setzen der Abmessung zu erhalten.
Außerdem kann jedes Loch 2M3 für eine Markierung ein Feld haben, das von einem Feld in der in Fig. 14 gezeigten Halbleitervorrichtung 106C verschieden ist, wie in einer Halbleitervorrichtung 106D, die in einer Querschnittsansicht der Fig. 15 gezeigt ist. Insbesondere können die Löcher 2M3 für eine Markie­ rung in einer derartigen Weise angeordnet sein, daß sie nicht angrenzend an einander in einer Richtung (einer Querrichtung auf dem Papier) zwischen be­ nachbarten Spalten (einer Längsrichtung auf dem Papier) vorgesehen sind.
Außerdem kann das grabenförmige Loch 2M2 für eine Markierung und das säulenförmige Loch 2M3 für eine Markierung kombiniert werden.
Siebte Ausführungsform
Fig. 16 ist eine Längsschnittansicht, die auf typische Weise eine Halbleitervor­ richtung 107 gemäß einer siebten Ausführungsform darstellt.
Wie in Fig. 16 gezeigt ist, weist die Halbleitervorrichtung 107 eine Metall­ schicht 37M3 anstelle der Metallschicht 37M (siehe Fig. 1) auf. Im Detail besitzt die Metallschicht 37M3 im wesentlichen dieselbe Form wie die Form der Metallschicht 37M und ein Abschnitt, der in der Nachbarschaft eines Öff­ nungseingangs eines Lochs 2M für eine Markierung vorgesehen ist, besitzt eine hervorragende Spitzenform, um den Öffnungseingang zu verengen. Die Metall­ schicht 37M3 weist die Metallschicht 7M und eine Metallschicht 3M3 auf, die in einem Abschnitt, der ein anderer ist als die Metallschicht 7M, vorgesehen ist, und die Metallschicht 3M3 besitzt die oben erwähnte Spitzenform.
Die Metallschicht 3M3 (oder 37M3) mit einer derartigen Form kann z. B. durch ein Hochtemperatursputterverfahren, ein Rückflußsputterverfahren oder der­ gleichen gebildet werden. In einigen Fällen wird ein Hohlraum 15 auf einer Zwischenschicht-Isolierschicht 4 aufgrund der Spitzenform der Metallschicht 37M3 gebildet.
Gemäß der Halbleitervorrichtung 107 ist der Öffnungseingang des Lochs 2M für eine Markierung durch die Spitzenform der Metallschicht 37M3 verengt. Demzufolge ist es möglich zu verhindern, daß ein konkaver Abschnitt (siehe der konkave Abschnitt 4MAP in Fig. 19) auf der Zwischenschicht-Isolier­ schicht 4A im Vergleich zu dem Fall, in dem die Metallschicht 37M nicht die Spitzenform besitzt, gebildet wird. Auf diese Weise kann das Verbleiben und das Verstreuen eines Schlammes unterdrückt werden. Als eine Folge ist es möglich, die Halbleitervorrichtung 107 mit einer hohen Zuverlässigkeit ohne einen Nachteil, wie beispielsweise eine Verdrahtungsunterbrechung oder der­ gleichen, welcher durch den verbleibenden oder verstreuten Schlamm verur­ sacht wird, vorzusehen.
Falls die Löcher 2M und 20M für eine Markierung in einer Draufsicht der Hauptoberfläche 1S des Substrats 1 Abmessungen von ungefähr 1 µm oder mehr besitzen, welche auf einfache Weise den konkaven Abschnitt in der bei der Anmelderin vorhandenen Halbleitervorrichtung 101P erzeugen, können be­ merkenswerte Effekte durch die Halbleitervorrichtung 101 oder dergleichen erzeugt werden.
Während die Zwischenschicht-Isolierschichten 2 und 20 auf der Hauptober­ fläche 1S des Substrats 1 in der obigen Beschreibung gebildet wurden, kann die Halbleitervorrichtung 104 in dem Zustand der Fig. 9 als ein "Substrat" in dem Fall angesehen werden, in dem Schichten äquivalent zu der Zwischenschicht- Isolierschicht 20, den Polysiliziumschichten 10 und 11, dem Loch 20M für eine Markierung, der Metallschicht 37M und dergleichen weiter auf der Zwischen­ schicht-Isolierschicht 4 der Halbleitervorrichtung 104, wie z. B. in Fig. 4 ge­ zeigt ist, gebildet sind.
Außerdem ist, während der Fall, in dem die Öffnungseingänge der Löcher 2M und 20M für eine Markierung quadratisch geformt sind, wie oben beschrieben wurde, dieselbe Beschreibung geeignet, sogar falls der Öffnungseingang des Lochs für eine Markierung z. B. eine "+"-Form oder dergleichen aufweist.

Claims (15)

1. Halbleitervorrichtung (104) mit:
einem Substrat (1) mit einer Hauptoberfläche (1S);
einer Zwischenschicht-Isolierschicht (20), die auf der Hauptoberfläche des Substrats vorgesehen ist;
mindestens zwei unterhalb liegenden Schichten (10, 11), die in der Zwischen­ schicht-Isolierschicht vorgesehen sind, in einer Richtung einer Dicke der Zwischenschicht-Isolierschicht gestapelt sind und nicht miteinander in Kontakt stehen; und
einem Loch (20M) für eine Markierung, das in der Zwischenschicht-Isolier­ schicht von einer Oberfläche (23S) der Zwischenschicht-Isolierschicht, welche dem Substrat entgegengesetzt ist, zu der unterhalb liegenden Schicht, welche die nächste zu der Oberfläche der Zwischenschicht-Isolierschicht ist, gebildet ist.
2. Halbleitervorrichtung (106; 106B-106D) mit:
einem Substrat (1) mit einer Hauptoberfläche (1S);
einer Zwischenschicht-Iso­ lierschicht (2), die auf der Hauptoberfläche des Substrats vorgesehen ist; und
einem Loch (2M) für eine Markierung, welches eine Mehrzahl von Löchern (2M2; 2M3) aufweist, von denen jedes in der Zwischenschicht-Isolierschicht gebildet ist, um einen Öffnungseingang auf einer Oberfläche (2S) der Zwi­ schenschicht-Isolierschicht zu besitzen, und von denen jedes eine Abmessung von weniger als ungefähr 1 µm in einer Draufsicht der Hauptoberfläche des Substrats besitzt.
3. Halbleitervorrichtung (106; 106B-106D) nach Anspruch 1 oder 2, mit einer Metallschicht (7M2; 7M3), die in mindestens einem der Löcher vorgesehen ist.
4. Halbleitervorrichtung (106; 106B-106D) nach einem der Ansprüche 1 bis 3, bei der die Löcher mindestens eines von einem grabenförmigen Loch (2M2) und einem säulenförmigen Loch (2M3) aufweisen.
5. Halbleitervorrichtung (105) mit:
einem Substrat (1) mit einer Hauptoberfläche (1S);
einer Zwischenschicht-Isolierschicht (2), die auf der Hauptoberfläche des Substrats vorgesehen ist;
einem Loch (2M) für eine Markierung, die in der Zwischenschicht-Isolier­ schicht gebildet ist, um einen Öffnungseingang zu besitzen, der auf einer Ober­ fläche (2S) der Zwischenschicht-Isolierschicht gebildet ist, welche entgegen­ gesetzt zu dem Substrat ist; und
einer Metallschicht (7M4), die in dem Loch für eine Markierung bis zu einer Nachbarschaft des Öffnungseingangs des Lochs für eine Markierung gefüllt ist.
6. Halbleitervorrichtung (107) mit:
einem Substrat (1) mit einer Hauptoberfläche (1S);
einer Zwischenschicht-Isolierschicht (2), die auf der Hauptoberfläche des Substrats vorgesehen ist;
einem Loch (2M) für eine Markierung, die in der Zwischenschicht-Isolier­ schicht gebildet ist, um einen Öffnungseingang zu besitzen, der auf einer Ober­ fläche (2S) der Zwischenschicht-Isolierschicht gebildet ist, welche entgegen­ gesetzt zu dem Substrat ist; und
einer Metallschicht (37M3, 3M3), die in dem Loch für eine Markierung vorge­ sehen ist und einen Abschnitt einer Spitzenform besitzt, welcher hervorsteht, um den Öffnungseingang zu verengen.
7. Halbleitervorrichtung (101; 103) mit:
einem Substrat (1) mit einer Hauptoberfläche (1S);
einer ersten Zwischenschicht-Isolierschicht (2), die auf der Hauptoberfläche des Substrats vorgesehen ist;
einem Loch (2M) für eine Markierung, die in der ersten Zwischenschicht-Iso­ lierschicht gebildet ist, um einen Öffnungseingang zu besitzen, der auf einer Oberfläche (2S) der ersten Zwischenschicht-Isolierschicht gebildet ist, welche dem Substrat entgegengesetzt ist;
einer zweiten Zwischenschicht-Isolierschicht (4), die vorgesehen ist, um das Loch für eine Markierung zu bedecken, und einen konkaven Abschnitt (4M) zu besitzen, der auf einer Oberfläche (4S) dem Substrat entgegengesetzt oberhalb des Loches für eine Markierung geöffnet ist; und
einer dielektrischen Schicht (12, 14), die in dem konkaven Abschnitt der zwei­ ten Zwischenschicht-Isolierschicht vorgesehen ist.
8. Halbleitervorrichtung (101) nach Anspruch 7, bei der der konkave Ab­ schnitt der zweiten Zwischenschicht-Isolierschicht mit der dielektrischen Schicht bis zu der Nachbarschaft der Oberfläche der zweiten Zwischenschicht- Isolierschicht gefüllt ist.
9. Halbleitervorrichtung (103) nach Anspruch 7 oder 8, bei der die dielek­ trische Schicht auf mindestens einer inneren Oberfläche des konkaven Ab­ schnitts der zweiten Zwischenschicht-Isolierschicht vorgesehen ist.
10. Halbleitervorrichtung (101, 103) nach einem der Ansprüche 7 bis 9, bei der die dielektrische Schicht (12, 14) aus einem Material gebildet ist, an dem ein Schlamm zur Benutzung für ein CMP-Verfahren schwieriger anhaftet als an der zweiten Zwischenschicht-Isolierschicht.
11. Halbleitervorrichtung (101 bis 107; 106B-106D) nach einem der Ansprü­ che 1 bis 10, bei der das Loch für eine Markierung eine Abmessung von unge­ fähr 1 µm oder mehr von oberhalb der Hauptoberfläche des Substrats gesehen besitzt.
12. Verfahren zum Herstellen einer Halbleitervorrichtung (101-103) mit den Schritten:
  • a) Bilden einer ersten Zwischenschicht-Isolierschicht (2) auf einer Haupt­ oberfläche (1S) eines Substrats (1), um ein Loch (2M) für eine Markie­ rung zu besitzen, das auf einer Oberfläche (2S) dem Substrat entgegen­ gesetzt geöffnet ist;
  • b) Bilden einer zweiten Zwischenschicht-Isolierschicht (4), um das Loch für eine Markierung zu bedecken;
  • c) Bilden einer dielektrischen Schicht (12A-14A) auf der zweiten Zwischenschicht-Isolierschicht; und
  • d) Polieren der zweiten Zwischenschicht-Isolierschicht durch ein CMP- Verfahren nach dem Schritt (c).
13. Verfahren zum Herstellen einer Halbleitervorrichtung (102) nach An­ spruch 12, mit dem Schritt:
  • a) Entfernen der dielektrischen Schicht, die verbleibt, nachdem der Schritt (d) vervollständigt ist.
14. Verfahren zum Herstellen einer Halbleitervorrichtung (101-103) nach Anspruch 12 oder 13, bei der die dielektrische Schicht (2A-14A) aus einem Material gebildet ist, an dem ein für das CMP-Verfahren zu benutzender Schlamm schwieriger anhaftet als an der zweiten Zwischenschicht-Isolier­ schicht.
15. Verfahren zum Herstellen einer Halbleitervorrichtung (101-103) nach einem der Ansprüche 1 bis 14, bei dem das Loch für eine Markierung eine Abmessung von ungefähr 1 µm oder mehr von oberhalb der Hauptoberfläche des Substrats gesehen besitzt.
DE10046915A 2000-01-28 2000-09-21 Halbleitervorrichtung und Verfahren zum Herstellen derselben Ceased DE10046915A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000020309A JP2001210645A (ja) 2000-01-28 2000-01-28 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE10046915A1 true DE10046915A1 (de) 2001-08-09

Family

ID=18546888

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10046915A Ceased DE10046915A1 (de) 2000-01-28 2000-09-21 Halbleitervorrichtung und Verfahren zum Herstellen derselben

Country Status (6)

Country Link
US (1) US6677682B1 (de)
JP (1) JP2001210645A (de)
KR (1) KR100388765B1 (de)
CN (1) CN1191630C (de)
DE (1) DE10046915A1 (de)
TW (1) TW499713B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10310716B4 (de) * 2002-12-23 2005-07-28 Infineon Technologies Ag Verfahren zur Herstellung von Justiermarken auf Halbleiterscheiben

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3519721B2 (ja) * 2002-07-01 2004-04-19 沖電気工業株式会社 半導体装置の合わせマーク
WO2004090978A2 (en) * 2003-04-08 2004-10-21 Aoti Operating Company, Inc. Overlay metrology mark
JP2006287036A (ja) * 2005-04-01 2006-10-19 Seiko Epson Corp 半導体装置の合わせマーク、ならびに半導体装置
US7928577B2 (en) * 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same
JP2013047699A (ja) * 2009-12-22 2013-03-07 Sharp Corp 表示パネルの製造方法
JP5542543B2 (ja) * 2010-06-28 2014-07-09 株式会社東芝 半導体装置の製造方法
CN104465492B (zh) * 2013-09-23 2018-03-16 中芯国际集成电路制造(上海)有限公司 穿透硅通孔结构的形成方法以及集成电路制造方法
KR20150091895A (ko) * 2014-02-04 2015-08-12 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
US10811360B2 (en) * 2015-09-01 2020-10-20 Toshiba Memory Corporation Semiconductor device, method for manufacturing semiconductor device and alignment mark
JP6937724B2 (ja) * 2018-06-21 2021-09-22 三菱電機株式会社 半導体装置およびその製造方法
US10847471B2 (en) * 2018-07-17 2020-11-24 Intel Corporation Dielectric filler material in conductive material that functions as fiducial for an electronic device
TWI730799B (zh) * 2020-06-04 2021-06-11 力晶積成電子製造股份有限公司 影像感測器的製造方法及對準標記結構
CN113471061A (zh) * 2021-06-30 2021-10-01 颀中科技（苏州）有限公司 晶圆表面介电层的制备方法、晶圆结构及凸块的成型方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001871A (en) * 1968-06-17 1977-01-04 Nippon Electric Company, Ltd. Semiconductor device
US3641402A (en) * 1969-12-30 1972-02-08 Ibm Semiconductor device with beta tantalum-gold composite conductor metallurgy
US4920403A (en) * 1989-04-17 1990-04-24 Hughes Aircraft Company Selective tungsten interconnection for yield enhancement
US5795495A (en) 1994-04-25 1998-08-18 Micron Technology, Inc. Method of chemical mechanical polishing for dielectric layers
JPH09199588A (ja) 1996-01-17 1997-07-31 Toshiba Corp 半導体装置の製造方法
JP3572555B2 (ja) 1996-02-23 2004-10-06 富士通株式会社 アライメント・マークの形成方法
KR19980016862A (ko) * 1996-08-29 1998-06-05 김광호 보이드를 방지하기 위한 층간 절연막 평탄화 방법
US5786260A (en) * 1996-12-16 1998-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a readable alignment mark structure using enhanced chemical mechanical polishing
JP2923912B2 (ja) * 1996-12-25 1999-07-26 日本電気株式会社 半導体装置
JP2947196B2 (ja) * 1997-01-23 1999-09-13 日本電気株式会社 半導体基板および半導体装置の製造方法
JP3519571B2 (ja) * 1997-04-11 2004-04-19 株式会社ルネサステクノロジ 半導体装置の製造方法
US5952241A (en) * 1997-09-03 1999-09-14 Vlsi Technology, Inc. Method and apparatus for improving alignment for metal masking in conjuction with oxide and tungsten CMP
US5946583A (en) * 1997-11-18 1999-08-31 Winbond Electronics Corporation Method for preventing alignment marks from disappearing after chemical mechanical polishing
US6215129B1 (en) * 1997-12-01 2001-04-10 Vsli Technology, Inc. Via alignment, etch completion, and critical dimension measurement method and structure
US5985764A (en) * 1997-12-22 1999-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Layer independent alignment system
KR100260512B1 (ko) * 1998-03-04 2000-08-01 김규현 층간 절연막 평탄화 방법
JP2000012431A (ja) * 1998-06-22 2000-01-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6290631B2 (en) * 1999-01-25 2001-09-18 United Microelectronics Corp. Method for restoring an alignment mark after planarization of a dielectric layer
US6136662A (en) * 1999-05-13 2000-10-24 Lsi Logic Corporation Semiconductor wafer having a layer-to-layer alignment mark and method for fabricating the same
JP2001022097A (ja) * 1999-07-06 2001-01-26 Mitsubishi Electric Corp 多層配線プロセス用転写マーク構造および多層配線プロセス用転写マーク作成方法
US6271602B1 (en) * 1999-08-31 2001-08-07 Advanced Micro Devices, Inc. Method for reducing the susceptibility to chemical-mechanical polishing damage of an alignment mark formed in a semiconductor substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10310716B4 (de) * 2002-12-23 2005-07-28 Infineon Technologies Ag Verfahren zur Herstellung von Justiermarken auf Halbleiterscheiben

Also Published As

Publication number Publication date
TW499713B (en) 2002-08-21
JP2001210645A (ja) 2001-08-03
KR100388765B1 (ko) 2003-06-25
KR20010077876A (ko) 2001-08-20
CN1307364A (zh) 2001-08-08
US6677682B1 (en) 2004-01-13
CN1191630C (zh) 2005-03-02

Similar Documents

Publication Publication Date Title
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102019106763A1 (de) Vergrabene stromschiene und ausbildungsverfahren
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE4125221C2 (de)
DE19860769C2 (de) Verfahren zur Ausbildung eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE102010064289B4 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102019200054B4 (de) Verfahren zum Strukturieren von Metallisierungsleitungen mit variabler Breite
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE102017123445A1 (de) Vergrabene Metallleiterbahn und Verfahren zu deren Herstellung
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE4434230A1 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE10236682A1 (de) Halbleitervorrichtung
DE102019203596B4 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
DE10046915A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
WO2012031845A1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung
DE10122976A1 (de) Verfahren zum Ausbilden eines selbstjustierenden Kontakts und Herstellungsverfahren für eine Halbleitervorrichtung mit einem selbstjustierenden Kontakt
DE102019203224A1 (de) Selbstausgerichtete Mehrfachstrukturierungsprozesse mit geschichteten Dornen
DE19653614A1 (de) Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen
DE102020119491A1 (de) Halbleitervorrichtungen
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE69930027T2 (de) Metallisierungsverfahren für Halbleiter
DE112012002648T5 (de) Lokale Zwischenverbindung mit einem niedrigen Profil und Verfahren zum Herstellen derselben
DE102005042732A1 (de) Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection