DE4237082C2

DE4237082C2 - Digital/Analog-Konverter mit integriertem Kalibriersystem und Kalibrierverfahren

Info

Publication number: DE4237082C2
Application number: DE4237082A
Authority: DE
Inventors: Navdeep Singh Sooch; Michael J Duffy
Original assignee: Crystal Semiconductor Corp
Current assignee: Crystal Semiconductor Corp
Priority date: 1991-11-08
Filing date: 1992-11-03
Publication date: 1999-08-19
Anticipated expiration: 2012-11-04
Also published as: US5818370A; DE4237082A1; JPH05259910A; GB2261336A; GB9217775D0; GB2261336B; US5248970A

Description

Die vorliegende Erfindung betrifft einen Digital/Analog-Konver ter mit integriertem Kalibriersystem, welcher gemäß dem Oberbe griff des Patentanspruchs 1 einen D/A-Konverter, eine Offset schaltung und eine Kalibrierschaltung umfaßt. Gegenstand der Er findung ist ferner ein Verfahren zur Kalibrierung eines D/A-Kon verters gemäß dem Oberbegriff des Patentanspruchs 13.

Auf dem Gebiet der Audio-Digitaltechnik und der Telekommunika tion sind bei den Digital/Analog-Konvertierungsschaltungen (DAC) hohe Genauigkeit und hohe Auflösung entscheidend für die System leistung. Im allgemeinen wird weder die gewichtete Netzwerk schaltungstechnik mit Feinabgleich noch die Multislope-Integra tionstechnik für hochauflösende D/A-Konverter verwendet. Bei den gewichteten Netzwerken wurde zum Feinabgleich der Einsatz eines Lasers, eine dynamische Anpassung der Elemente oder die digitale Methode mit Lesespeicher (Read-Only-Memory ROM) verlangt. Dies ist durch die Konvertierungsgenauigkeit bedingt, die zum größten Teil von der Anpassungstoleranz der Bauelemente des gewichteten Netzwerks abhängt. Nicht feinabgeglichene, gewichtete Netzwerke können gewöhnlich eine Genauigkeit von 14 Bits erreichen, wohin gegen ein feinabgeglichenes Netzwerk eine Konvertierungsgenauig keit von über 15 Bits erzielen kann. Andererseits sind in der Multislope-Integrationsschaltungstechnik Integrierer, Abtast- und Halteschaltkreise sowie Stromquellen erforderlich, die not wendigerweise Hochgeschwindigkeitsbauelemente mit relativ hoher Genauigkeit sind. Hochauflösende D/A-Konverter, die diese Tech nik verwenden, sind jedoch schwierig zu realisieren, bedingt durch die Abtastladung und die Abtastkapazität, die durch die Basisimpedanz des Transistors, der gewöhnlich bipolare Technik einsetzt, einen Verluststrom ableiten.

Eine weitere interessante Technik der D/A-Konvertertechnologie ist die Konvertierung mit Oversampling, wobei ein Delta-Sigma- Modulator in Verbindung mit herkömmlichen, Störgeräusche mit Oversampling entwickelnden Schaltungen und Digitalfiltern ver wendet wird. Gewöhnlich wird ein Interpolationsfilter einge setzt, um die Abtastrate zu erhöhen und dann alle Abbildungen und Quantisierungsstörgeräusche bei f_s/2 und darüber zu filtern, wobei f_s die Eingangsabtastfrequenz ist. Der Delta-Sigma-Modula tor empfängt das Ausgangssignal des Interpolationsfilters und konvertiert dieses Oversampling-Signal in einen 1-Bit-Daten strom. Dieser 1-Bit-Datenstrom steuert einen D/A-Konverter, der nur zwei analoge Signalpegel hat und dadurch inhärent linear ist. Dieses Signal wird dann in ein analoges Tiefpaßfilter ein gegeben.

Bei den Techniken zur Unterdrückung des Oversampling-Rauschens, die in hochauflösenden D/A-Konvertern eingesetzt werden, treffen zwei Probleme aufeinander: Gleichspannungs-Offset und Phasenli nearität. Der digitale Teil des D/A-Konverters umfaßt das Inter polationsfilter, den Abtast- und Halteschaltkreis sowie den Del ta-Sigma-Modulator und kann derart gestaltet sein, daß diese im wesentlichen phasenlinear sind und auch der Gleichspannungs-Off set geliefert werden kann. Wird der analoge Teil des gesamten D/A-Konverter-Systems implementiert, zum Beispiel das analoge Tiefpaßfilter, so kann zusätzlich zur Nichtlinearität des Pha sengangs ein Pegel des Gleichspannungs-Offset in das System ein geführt werden. Im analogen Teil des D/A-Konverter-Systems ist es schwierig, den Gleichspannungs-Offset zu beseitigen und einen linearen Phasengang zu erhalten.

In Anwendungen, wie zum Beispiel bei der Audio-Digital-Technik, ist der Gleichspannungs-Offset und die Linearität des Phasen gangs hörbar und beeinträchtigt die erwünschte hohe Audio-Quali tät. Eine mögliche Lösung dieses Problems besteht darin, den D/A-Konverter mit einem Offset-Register auszustatten, wobei wäh rend des Normalbetriebs das Ausgangssignal des Offset-Registers zu einem digitalen Eingangssignal aufaddiert wird, um die ver schiedenen, im Delta-Sigma-Modulator vorhandenen Nichtlinearitä ten auszugleichen. Eine Kalibriersteuerschaltung kann den D/A- Konverter in einen Kalibrierzustand versetzen, wobei eine sich sukzessiv annähernde Regelung einen Offsetwert erzeugt. Eine solche annähernde Regelung erfordert jedoch einen großen schal tungstechnischen Aufwand und einen völlig separaten Block, der zur Kalibrierung eingesetzt wird. Aus diesem Grunde besteht das Bedürfnis nach einer leistungsfähigen Kalibriersteuerung zur Ka librierung eines D/A-Konverters.

PRAZAK, Paul, MROZOWSKI, Andrij: Correcting errors digitally in data acquisition and control, In.; Electronics, 1979, 22. Novem ber, S. 123-128, beschreiben einen Digital/Analog-Konverter mit integriertem Kalibriersystem (vergleiche insbesondere Fig. 5), umfassend eine Offsetschaltung und eine Kalibrierschaltung zum Betrieb in einem Kalibrierzustand und zur Bestimmung des Ka libriersignals. Die Kalibrierschaltung umfaßt eine Schaltung, um das digitale Eingangssignal auf ein festgelegtes digitales Kali briersignal zu zwingen, eine Schaltung zur Bestimmung des analo gen Ausgangssignalpegels des analogen Ausgangssignals und Ausga be durch den D/A-Konverter, wenn das festgelegte digitale Kali briereingangssignal in den D/A-Konverter eingegeben wird, sowie einen A/D-Konverter zum Empfangen des festgelegten analogen Aus gangssignalpegels an dessen Eingang, wobei der A/D-Konverter den Offsetwert als digitales Wort enthält, wobei der Offsetwert dem inhärenten Fehler im D/A-Konverter entspricht, und wobei die Offsetschaltung den Offsetwert verwenden kann.

Aufgabe der vorliegenden Erfindung ist die Schaffung eines D/A- Konverters mit besonders leistungsfähiger Kalibriereinrichtung, sowie die Angabe eines entsprechenden optimierten Kalibrierver fahrens.

Ausgehend von einem D/A-Konverter, wie er aus dem vorstehend zi tierten Dokument bekannt ist, wird das gestellte technische Pro blem gemäß dem kennzeichnenden Teil des ersten Patentanspruchs im wesentlichen dadurch gelöst, daß der integrierte A/D-Konver ter mit zwei Betriebszuständen arbeitet. Der erfindungsgemäße A/D-Konverter läßt sich zum einen in einem Modus betreiben, in dem er ein externes Analogsignal an seinem Eingang empfängt, und zum anderen läßt er sich in einem Datenumwandlungs-Modus betrei ben, in welchem er ein Digitalsignal ausgibt, welches dem analo gen Eingangssignal entspricht. In entsprechender Weise lösen die im kennzeichnenden Teil des Patentanspruchs 13 angegebenen Ver fahrensschritte die auf die Angabe eines Verfahrens gerichtete Aufgabe.

Ein Ausführungsbeispiel für einen erfindungsgemäßen D/A-Konver ter mit integriertem Kalibriersystem wird nachstehend anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein vereinfachtes Blockschaltbild eines D/A- Konverters;

Fig. 2 ein detailiertes Blockschaltbild des D/A- Konverters und des kalibrierten A/D-Konver ters, welche zu Kalibrierzwecken eingesetzt werden;

Fig. 3 ein vereinfachtes Blockschaltbild einer Offset-Register/Latch-Schaltung, die beim Kalibriervorgang verwendet wird; und

Fig. 4 ein Flußdiagramm des Kalibriervorgangs.

In der Fig. 1 ist ein kalibrierter D/A-Konverter 10 vorgese hen, der, wie nachfolgend erläutert, einen digitalen Delta- Sigma-Konverter mit Oversampling und ein Interpolationsfilter einsetzt. Das digitale Eingangssignal wird über einen Ein gangsbus 14 empfangen und in eine Additionsstelle 16 eingege ben. Die Additionsstelle 16 kann die Inhalte des Offset-Regis ters 18 von den digitalen Werten des digitalen Eingangs 14 subtrahieren. Die Inhalte des Offset-Registers 18 werden während eines Kalibrierschritts bestimmt. Das Ausgangssignal der Additionsstelle 16 wird in den D/A-Konverter 10 eingege ben und in einen analogen Wert konvertiert, der an einem analogen Ausgang 20 ausgegeben wird.

Zu Kalibrierzwecken wird ein kalibrierter A/D-Konverter ver wendet. In der bevorzugten Ausführung ist der A/D-Konverter in der Schaltung enthalten, um sowohl die D/A-Konvertierung als auch die A/D-Konvertierung zu realisieren. Der A/D-Konver ter ist ein kalibrierter A/D-Konverter, der vorzugsweise konstruiert ist, wie in der US Patent No. 4 943 807 mit dem Titel "Digitally Calibrated Delta-Sigma Analog-to-Digital- Converter", beschrieben. Der kalibrierte A/D-Konverter umfaßt einen mit Oversampling arbeitenden A/D-Konverter 22 mit einem Kalibriermultiplexer 24, der an seinem Eingang angeordnet ist.

Der Kalibriermultiplexer 24 kann für den Normalbetrieb des A/D-Konverterteils der Schaltung einen analogen Eingang aus wählen und Kalibrierspannungen zum Einsatz beim Kalibrieren des A/D-Konverterbetriebs. Darüber hinaus kann der Kalibrier multiplexer 24 so gesteuert werden, daß er das analoge Aus gangssignal, das Ergebnis des D/A-Konvertierungsvorgangs ist, an der Leitung 20 empfängt. Der A/D-Konverter 22 liefert an einem Bus 26 ein digitales Ausgangssignal, welches in ein Kalibriermodul 28 eingegeben wird. Das Kalibriermodul 28 wird beim Kalibriervorgang eingesetzt, um die Kalibrierparameter zu erzeugen, die gespeichert und später für Offset-Zwecke der digitalen Ausgangssignalwerte des A/D-Konverters 22 verwendet werden. Die Ausgangssignale des Kalibriermoduls 28 werden in einen Ausgangsmultiplexer 30 eingegeben, der während der Kalibrierung des D/A-Konverters 10 eingesetzt wird.

Während des Normalbetriebs des A/D-Konvertierungsvorgangs wird ein digitales Ausgangssignal an einen digitalen Bus 32 geliefert. Während des Kalibrierschritts des D/A-Konverters 10 wird der Ausgang des Multiplexers 30 jedoch mit einem Bus 34 verbunden, zur Eingabe an eine Kalibriersteuerschaltung 36. Die Kalibriersteuerschaltung kann sowohl die Kalibrierung des A/D-Konverters 22 als auch die Kalibrierung des D/A-Kon verters 10 durchführen. Obwohl nicht dargestellt, erzeugt die Kalibriersteuerschaltung 36 die internen A/D-Konverter-Kali brierparameter und kann ebenso den im Offset-Register 18 zu speichernden Wert erzeugen, der während des Vorgangs der D/A- Konvertierung verwendet wird.

Ist der A/D-Konverter 22 einmal kalibriert, so kann gezeigt werden, daß das Ausgangssignal des A/D-Konverters 22 am Aus gang des Kalibriermoduls 28 den aktuellen, im D/A-Konverter 10 vorliegenden Fehler darstellt, falls in den D/A-Konverter 10 ein digitaler Wert "0" eingegeben wurde, wie in Fig. 1 gezeigt. Dies stellt einen Kalibrierschritt dar. In diesem Zustand wird das Offset-Register 18 und die Additionsstelle 16 umgeleitet und der digitale Wert "0" direkt in den D/A- Konverter 10 eingegeben. Der Kalibriermultiplexer 24 wird dann so gesteuert, daß das Ausgangssignal des D/A-Konverters 10 abgetastet und in den kalibrierten A/D-Kalibrierungsvor gang eingegeben und diese Information zur Kalibriersteuer schaltung 36 zurückgeführt wird, zum Abspeichern im Offset- Register 18. Danach werden die Inhalte des Offset-Registers 18 in Normalbetrieb dazu verwendet, um die im D/A-Konverter 10 vorliegenden, inhärenten Fehler zu kompensieren. Während dem Kalibrierzustand stellt das Ausgangssignal des A/D-Konver ters 22 einen direkten Meßwert des Offsets des D/A-Konverters 10 dar, falls der Bereich des Analogsignals und die Auflösung des A/D-Konverters 22 und des D/A-Konverters 10 im wesentli chen gleich sind.

Die Fig. 2 zeigt ein detailierteres Blockschaltbild der bevorzugten Ausführung des Kalibriersystems. Der D/A-Konver ter 10 besteht aus einer Interpolationsschaltung 40, die ein Interpolationsfilter umfaßt. Das Interpolationsfilter ist ein Filter mit finiter Impulsantwort (Finite Impulse Response, FIR) mit einem festgelegten Satz von FIR-Filterkoeffizienten. Diese Koeffizienten sind in einem Speicher 42 abgespeichert. Normalerweise wird das Ausgangssignal der Interpolationsschal tung 40 in einen digitalen Delta-Sigma-Modulator 44 eingege ben, wobei Interpolationsschaltung 40 und Delta-Sigma-Modula tor 44 einen digitalen Teil bilden, der das digitale Multi- Bit-Eingangswort in einen digitalen Einzel-Bit-Datenstrom konvertieren kann. Dieses Ausgangssignal wird dann in einen 1-Bit-D/A-Konverter 48 eingegeben, der diesen digitalen 1- Bit-Datenstrom in einen Analogwert konvertiert. Dieser Analog wert wird daraufhin in ein analoges Tiefpassfilter 52 eingege ben, um ein analoges Ausgangssignal 20 zu erhalten.

Obwohl ein digitaler Delta-Sigma-Modulator dargestellt ist, sollte klar sein, daß jede andere Sorte von 1-Bit oder Mehr- Bit-Quantisierer oder etwas Gleichwertiges eingesetzt werden kann, um die Konvertierung in einen digitalen 1-Bit-Daten strom durchzuführen. Der Delta-Sigma-Modulator 44 wird einge setzt, da er gutes Kleinsignalverhalten und gute differen tielle Nichtlinearität aufweist. Die allgemeine Betriebsweise der Interpolationsschaltung 40 und des Delta-Sigma-Modulators 44 ist beispielsweise bekannt aus: Yasuykui Matsuya, Kuniharu Uchimura, Atsushi Awaiti und Takayo Kaneko, "A 17-Bit Over sampling D-to-A Conversion Technology Using Multi-Stage Noise Shaping", IEEE J. of Solid-State Circuits, Vol. 24, No. 4, August 1989, S. 969-975 und P. J. Naus, E. C. Dijkmans, E. F. Stikvoort, A. J. NcKnight, D. J. Holland und W. Bradinal, "A CMOS Stereo 16-Bit D/A Converter For Digital Audio", IEEE J. of Solid- State Circuits, Vol. SC-22, No. 3, June 1987, S. 390-395.

Das Ausgangssignal der Interpolationsschaltung 40 wird in einen Kalibrier-Offset-Multiplexer 52 eingegeben, wobei ein Ausgang mit dem Eingang einer Additionsstelle 54 verbunden ist. Der andere Eingang der Additionsstelle ist mit dem Aus gang eines Offset-Register/Latch 56 verbunden, wobei das Register/Latch den Offsetwert speichern kann. Das Ausgangssig nal der Additionsstelle 54 wird in einen Kalibrier-Referenz- Multiplexer 58 eingegeben, wobei dessen Ausgang mit dem Ein gang des Delta-Sigma-Modulators 44 verbunden ist.

Der andere Eingang des Kalibrier-Referenz-Multiplexers 58 ist zur Verwendung im Kalibrierbetrieb mit einem digitalen Wert "0" verbunden. Der Zweck des Kalibrier-Referenz-Multiplexers 58 ist es sicherzustellen, daß tatsächlich ein "0"-Wert in den Delta-Sigma-Konverter 44 eingegeben wird. Dies ist jedoch nur eine Ausführung, die hier beispielhaft dargestellt ist, um die Arbeitsweise der vorliegenden Erfindung zu erläutern. In der bevorzugten Ausführung wird das digitale Wort mit Wert "0" direkt in die Interpolationsschaltung 40 eingegeben und die Inhalte des Offset-Register/Latch 56 werden auf Null gesetzt. Jede Methode liefert die gleichen Ergebnisse, bei spielsweise ein analoges Ausgangssignal, das den Offset-Feh ler des D/A-Konverters 10 darstellt.

Der Eingang der Interpolationsschaltung 40 ist mit dem Aus gang des Kalibrier-Eingangs-Multiplexers 60 verbunden, der ein Eingangssignal von dem vorläufigen Offset-Register 62 zur Verwendung beim Kalibriervorgang empfängt, und der andere Eingang der Interpolationsschaltung 40 ist für den Normalbe trieb mit dem digitalen Eingang verbunden. Dies wird nachste hend genauer beschrieben.

Der A/D-Konverter 22 umfaßt einen analogen Delta-Sigma-Modula tor 64 und ein Digitalfilter 66. Das Ausgangssignal des Kali briermultiplexers 24 wird in den analogen Modulator 64 einge geben, wobei dessen Ausgangssignal durch das Digitalfilter bearbeitet wird, um ein analoges Ausgangssignal für das Kali briermodul 28 zu erhalten. Während der Kalibrierung des A/D- Konverters 22 steuert eine A/D-Steuerschaltung 68 den Kali briermultiplexer 24, um eine Analogspannung mit dem Wert Null einzugeben und mit dem Kalibriermodul 28 die A/D-Kalibrierpa rameter zur Abspeicherung in einer Speichervorrichtung 70 zu erzeugen. Während des Normalbetriebs setzt die A/D-Steuer schaltung 68 zur Steuerung des Kalibriermoduls 28 die Kali brierparameter ein, damit am Ausgang des A/D-Konverters 22 ein Offset geliefert wird.

Vor der Kalibrierung des D/A-Konvertierungsteils müssen zu erst die A/D-Kalibrierparameter festgelegt werden. Eine Kali briersteuerschaltung 76 des Systems steuert die A/D-Steuer schaltung 68 so, daß sie zuerst die A/D-Kalibrierparameter festlegt, falls diese noch nicht festgelegt sind. Nachdem das System festgestellt hat, daß die A/D-Konvertierung ein Kalli briervorgang ist, wird dann im nächsten Schritt die D/A-Kon vertierungs-Kalibrierung durchgeführt, wie nachstehend ge nauer erläutert wird.

Die Interpolationsschaltung 40 umfaßt gewöhnlich ein Interpo lationsfilter. Das Interpolationsfilter ist vorzugsweise ein Filter mit endlicher (finiter) Impulsantwort (FIR), dessen zugeordnete Koeffizienten im Speicher 42 abgespeichert sind. In der bevorzugten Ausführung umfaßt die Interpolationsschal tung 40 eine einzige Interpolationsfilter-Stufe mit vielfa chen Abzweigungen (Taps). Obwohl in der bevorzugten Ausfüh rung ein FIR-Filter verwendet wurde, könnte auch ein Filter mit unendlicher (infiniter) Impulsantwort (IIR) verwendet werden. Das Eingangssignal der Interpolationsschaltung 40 ist ein 16-Bit-Eingangssignal, das intern innerhalb der Interpola tionsschaltung auf 24 Bit erweitert wird. Die Interpolations schaltung 40 kann zuerst zwischen den Abtastungen in der digitalen Eingangssequenz Nullstellen einfügen, gefolgt von einem Filterschritt, wobei die Durchgangscharakteristik fest gelegt wird und die Abbildungen ausgefiltert werden.

Das Einfügen von Nullstellen skaliert einfach die Frequenz achse neu, wobei die Abbildungen des originalen niederfrequen ten Signals, die im neuskalierten Frequenzbereich enthalten sind, von dem digitalen Tiefpaßfilterschritt des FIR-Filters ausgefiltert werden. Endergebnis ist eine Interpolations- Ausgangssignalsequenz, deren Abtastungen bei einer Rate erfol gen, die um einen festgelegten Faktor schneller ist als die Eingangsabtastrate. Der Interpolationsvorgang an sich ist beschrieben in R. E. Crochiere und L. R. Rabiner, "Interpola tion and Decimation of Digital Signals: A Tutorial Review", Proc. of the IEEE, Vol. 69, PP. 300-331, March 19, 1981, und A. B. Oppenheim und R. W. Schafer, "Discrete-Time Signal Pro cessing", Englewood Cliffs, NJ: Prentice Hall, 1989.

Das FIR-Filter in der Interpolationsschaltung 40 ist reali siert durch eine digitale signalverarbeitende Einheit (Digi tal Signal Processing Unit, DSP), die im wesentlichen eine arithmetisch-logische Einheit (Arithmetic Logic Unit, ALU) ist, deren Eingangssignale von einem Multiplexer verarbeitet werden, um die zur Realisierung der Filterfunktion notwendi gen Berechnungen durchzuführen. Digitale Filter führen gewöhn lich eine Reihe von Multiplikations-, Additions- und/oder Subtraktionsschritten durch, die in einer festgelegten Reihen folge ausgeführt werden müssen. Deshalb werden die digitalen Eingangswerte von dem FIR-Filterteil der Interpolationsschal tung 40, gemäß den im Speicher 42 abgespeicherten Koeffizien ten verarbeitet. Dies liefert die Filter- und Interpolations funktion für die Ausgabe an den Kalibrier-Offset-Multiplexer 52.

Der Delta-Sigma-Modulator umfaßt gewöhnlich eine Vielzahl von Integrationsstufen, wobei die erste das Ausgangssignal einer Additionsstelle, die ein digitales Eingangswort mit einem Rückkopplungswort aufaddieren kann, empfängt. Das Ausgangssig nal jeder Integrationsstufe wird jeweils in eine Mitkopplungs schleife eingegeben, die einen zugeordneten Skalierungsfaktor hat. Die Ausgangssignale der Mitkopplungschleifen werden zusammenaddiert und dann in eine Quantisierungsschaltung eingegeben, um dieses Ausgangssignal in einen digitalen 1- Bit-Datenstrom zu quantisieren, der in den D/A-Konverter 48 eingegeben wird. Dieser digitale 1-Bit-Datenstrom wird ebenso dazu eingesetzt, um eines von zwei Rückkopplungsworten zur Eingabe in die Additionsstelle auszuwählen.

Der analoge Tiefpassfilterteil 50 umfaßt ein Butterworth- Tiefpaßfilter dritter Ordnung mit Schaltkondensatoren. Der Ausgang des Filters 50 bildet den Analogausgang 20. Auf die ses Filter folgt ein zeitkontinuierliches Butterworth-Filter zweiter Ordnung, das nicht kompensiert ist, obwohl diese Stufe in dem Kompensationsverfahren der vorliegenden Erfin dung eingesetzt werden könnte.

Da außerhalb der Bandbreite einige Störgeräusche am Analogaus gang 20 auftreten, bewirkt der A/D-Konverter 22 zusätzliches Filtern während des Kalibrierzustands. Dieses Filtern wird von dem A/D-Konverter 22 im digitalen Filter 66 durchgeführt, der ein inhärenter Teil eines A/D-Konverters ist, der einen analogen Delta-Sigma-Modulator verwendet. Falls ein anderer Typ eines A/D-Konverters verwendet wird, wie beispielsweise sich sukzessiv annähernde A/D-Konverter, ist zusätzliches Filtern im digitalen oder analogen Bereich erforderlich, um eine genaue Messung des Offset für den D/A-Konverter 10 zu erreichen.

Während der Kalibrierung des D/A-Konverterteils und nachdem der A/D-Konverter kalibriert wurde, wird von der Kalibrier steuerschaltung 76 des Systems ein "CAL"-Signal empfangen. Dieses Kalibriersteuersignal kann intern als Ergebnis eines Rücksetzvorgangs oder einer Art von Overflow-Vorgang erzeugt werden; es kann auch ein externes Signal sein. Wird dieses Signal empfangen, so führt die Kalibriersteuerschaltung 76 des Systems zuerst eine Kalibrierung des A/D-Konverterteils durch, und dann geht das System in einen Zustand über, in dem der A/D-Konverter kalibriert wird. In diesem Zustand wird die Verbindung zwischen dem Eingang des digitalen Delta-Sigma- Konverters 44 und der Additionsstelle 54 unterbrochen und ein digitales "0"-Wort dort eingegeben. Dies stellt die Überprü fung für einen Null-Wert sicher.

Der Analogausgang des analogen Tiefpaßfilterteils 50 wird dann durch den Kalibriermultiplexer 24 für die Eingabe in den A/D-Konverter 22 ausgewählt. Der Ausgang des Kalibriermoduls 28 stellt als digitaler Wert den Fehler im Delta-Sigma-Modula tor und den nachfolgenden Schaltkreisen dar, wie beispiels weise den des D/A-Konverters 48 und des analogen Tiefpaßfil terteils 50, da der Nullstellenwert des Wortes in den Delta- Sigma-Modulator 44 eingegeben wurde. Dieser digitale Wert wird dann in einem temporären Offset-Register 62 gespeichert.

Wie vorstehend unter Bezugnahme auf Fig. 1 erläutert, stellt der im Register 62 gespeicherte Wert den Offset dar und könnte mit dem Eingangssignal aufsummiert werden, um die insgesamt gewünschte Arbeitsweise zu gewährleisten. Andere Faktoren müssen jedoch auch berücksichtigt werden. Falls beispielsweise die Addition des Offsetwerts zum Eingabesignal wert durchgeführt wird, noch bevor die Daten in die Interpola tionsschaltung 40 eingegeben werden, so erfordert dies das Anhängen eines zusätzlichen Daten-Bits an den Eingangsdaten bus als Ergebnis des Additionsvorgangs. Das Interpolationsfil ter an dessen Eingang erfordert die höchste Geschwindigkeit und die Anordnung des komplexesten Abschnitts der Schaltung am Eingang. Wird ein einziges Bit an das Eingangssignal ange hängt, so sind noch komplexere Schaltungen vorzusehen. Aus diesem Grunde ist es wichtiger, den Additionsvorgang nach dem Interpolationsfilterschritt vorzusehen. Dies hat jedoch den Nachteil, daß der Verstärkungsfaktor des Interpolationsfilter teils nicht gleich Eins sein darf. In der bevorzugten Ausfüh rung ist der Verstärkungsfaktor des Interpolarisationsfilter abschnitts nicht gleich Eins. Deshalb bewirkt dies, daß einige Verstärkungsfaktoren mit den Inhalten der temporären Register 62 multipliziert werden müssen. Dies kann getan werden, indem eine Multiplikationsschaltung den Verstärkungs faktor bestimmt und dann den Offsetwert mit diesem Faktor multipliziert. In der bevorzugten Ausführung ist die Bauweise jedoch so zusammengestellt, daß der Offsetwert mittels der Interpolationsschaltung 40 festgelegt wird.

In der Fig. 3 ist ein Detail der Interpolationsschaltung 40 und der umliegenden Datenbusse dargestellt, wobei der Kali brier-Referenz-Multiplexer 58 und der FIR-Filterkoeffizienten speicher 42 nicht dargestellt sind. In der bevorzugten Ausfüh rung sind im temporären Offset-Register 62 Daten als 16-Bit- Wort abgespeichert, das durch einen Shiftvorgang über eine serielle Leitung 82 in den Kalibrier-Eingangs-Multiplexer 60 eingegeben wird. Das digitale Eingangswort ist ebenfalls ein 16-Bit-Wort, das über eine serielle Leitung 84 in den Kali brier-Eingangs-Multiplexer 60 eingegeben wird. Das Ausgangs signal des Kalibrier-Eingangs-Multiplexers 60. wird über eine serielle Leitung 86 in die Interpolationsschaltung 40 einge geben.

Wie oben beschrieben, wäre die Interpolationsschaltung noch komplexer, falls eine größere Anzahl von Bits von dem Bus 86 aufgenommen würde. Normalerweise erzeugt die Interpolations schaltung 40 während des Filtervorgangs 23-Bit-Daten. Nach der Interpolationsfunktion wird die Anzahl der Bits auf 18 Bits abgerundet. Dieser Abrundungsvorgang wird in erster Linie eingesetzt, um die Auflösung des digitalen Ausgangs worts auf einen praktischen Wert zu reduzieren und um die Gesamtzahl der danach weiterzuverarbeitenden Bits zu reduzie ren. Dieses Ausgangssignal wird über einen 18-Bit-Datenbus 88 zum Kalibrier-Offset-Multiplexer 52 ausgegeben.

Der Ausgang des Kalibrier-Offset-Multiplexers 52 weist einen Ausgang auf, der über einen 18-Bit-Datenbus 90 mit dem Ein gang des Register/Latch 56 und über einen 18-Bit-Datenbus 92 mit dem anderen Eingang der Additionsstelle 54 verbunden ist. Das Register/Latch 56 enthält 20 Bits, so daß dessen Ausgangs signal ein 20-Bit-Ausgangssignal ist. Aus diesem Grunde ist das Ausgangssignal der Additionsstelle 54 ein 21-Bit-Datenbus 94, wobei ein zusätzliches Bit für den Addiervorgang benötigt wird. Dieses Ausgangssignal wird dann in den digitalen Delta- Sigma-Konverter 44 eingegeben. Es kann daher erkannt werden, daß das durch den Addiervorgang bedingte zusätzliche Bit von dem digitalen Delta-Sigma-Konverter 44 aufgenommen wird, als ob es der Interpolationsschaltung 40 entgegenwirkt.

Anhand von Fig. 2 wird nun die Funktionsweise der digitalen Kalibrierung erläutert. Im ersten Vorgang wird wie oben erläu tert, der Offset für den gesamten D/A-Konverter 10 festge legt, wobei die Mehrheit der Fehler, die durch den Vorgang entstehen, von dem 1-Bit-D/A-Konverter 48 und dem analogen Tiefpaßfilter 50 herrühren. Da die Addierstelle 54 jedoch nach der Interpolationsschaltung 40 angeordnet ist, müssen für den Verstärkungsfaktor der Interpolationsschaltung 40 einige Kompensationen durchgeführt werden. Dies wird verein facht, indem die Inhalte des temporären Offset-Registers 62 nach deren Festlegung durch den Kalibrier-Eingangs-Multiple xer 60 in den Eingang der Interpolationsschaltung 40 eingege ben werden. Der Kalibrier-Offset-Multiplexer 52 übernimmt dann das interpolierte Ausgangssignal von der Interpolations schaltung 40 und gibt dieses in das Offset-Register/Latch 56 ein, wobei diese Information dann dort festgehalten wird. Somit ist nun der im Register/Latch 56 gespeicherte digitale Wert für jede Änderung des Verstärkungsfaktors der Interpola tionsschaltung 40 verantwortlich.

Nachdem der Inhalt des Register/Latch 56 bestimmt wurde, keh ren der Kalibrier-Eingangs-Multiplexer 60 und der Kalibrier- Offset-Multiplexer 52 zu ihrem Normalbetrieb zurück. Der analoge Ausgang 20 ist ein differentieller Ausgang und der Eingang des Modulators 64 ist ein differentieller Eingang. Der positive Ausgang des analogen Ausgangs 20 wird während der Kalibrierung mit dem negativen Eingang des analogen Modu lators 64 verbunden, um eine Inversion im Datenpfad zu bewir ken. Der Zweck dieser Inversion liegt darin, daß der Inhalt des Register/Latch 56 aufaddiert und nicht subtrahiert werden kann, da ein Subtraktionsvorgang die Komplementbildung beider erfordert.

In der Fig. 4 ist ein Flußdiagramm dargestellt, das die gesamte Funktionsweise des Kalibriervorgangs für den D/A- Konvertierungsabschnitt darstellt. Die Sequenz beginnt bei einem Startblock 96 und wird dann in einen Funktionsblock 100 eingegeben, zur Durchführung des A/D-Konvertierungskalibrier vorgangs. Daraufhin setzt sich der Programmablauf fort über Block 100 zum Eingang eines Blocks 102, der die digitale Kalibrierreferenz in den Delta-Sigma-Konverter 44 eingibt.

Nachdem der digitale Wert in den Kalibrier-Referenz-Multiple xer 58 eingegeben wurde, wobei dies ein Null-Wert war, wird zum Abspeichern im Offset-Register 62 der vorübergehende Offset erzeugt, wie durch den Funktionsblock 104 angedeutet. Der Inhalt des temporären Offset-Registers wird dann in die Interpolationsschaltung 40 eingegeben, wie durch Funktions block 106 dargestellt, und dann wird dessen Ausgangssignal als Offset im Offset-Register/Latch 56 gespeichert, wie durch Funktionsblock 108 angedeutet. Daraufhin kehrt das System in den Normalbetrieb zurück, wie durch Funktionsblock 110 ange deutet.

Zusammenfassend wurde ein Verfahren und eine Vorrichtung zur Kalibrierung eines D/A-Konverters, der einen digitalen Delta- Sigma-Konverterteil mit Oversampling verwendet, vorgestellt. Ein kalibrierter A/D-Konverter wird beim Kalibriervorgang eingesetzt, um den Fehler zu bestimmen, indem zuerst ein Null-Wert in den D/A-Konverter eingegeben wird und dann die vom A/D-Konverter ausgegebenen Inhalte in einem Offset-Regis ter gespeichert werden. Da der A/D-Konvertiervorgang kali briert ist, wird der aktuelle Fehler im D/A-Konverter als digitaler Wert dargestellt. Der Offset wird im D/A-Konverter nach dem Interpolationsfilterabschnitt aufaddiert, und wäh rend der Kalibrierung werden die Änderungen des Verstärkungs faktors des Interpolationsabschnitts kompensiert, indem der Interpolationsfilterabschnitt in den Kalibriervorgang einbe zogen wird.

Claims

1. Digital/Analog-Konverter mit integriertem Kalibriersystem, umfassend

a) einen D/A-Konverter (10), der einen zugeordneten inhärenten Fehler aufweist, zum Empfangen eines digitalen Eingangs signals an einem digitalen Eingang (14) und zum Ausgeben ei nes analogen Ausgangssignals, das einen mit dem digitalen Wert des digitalen Eingangssignals korrespondierenden analo gen Ausgangssignalpegel aufweist;
b) eine Offsetschaltung, um den analogen Ausgangssignalpegel durch einen Offsetwert für einen gegebenen digitalen Ein gangswert des digitalen Eingangssignals abzugleichen;
c) eine Kalibrierschaltung zum Betrieb in einem Kalibrierzustand und zur Bestimmung des Offsetwerts gemäß der Erzeugung des Kalibriersignals, wobei diese Kalibrierschaltung aufweist:
- 1. eine Schaltung, um das digitale Eingangssignal auf ein festgelegtes digitales Kalibriereingangssignal zu zwingen,
- 2. eine Schaltung zur Bestimmung des analogen Ausgangssignal pegels des analogen Ausgangssignals und Ausgabe durch den D/A-Konverter (10), wenn das festgelegte digitale Kali briereingangssignal in den D/A-Konverter (10) eingegeben wird,
- 3. einen A/D-Konverter (22) zum Empfangen des festgelegten analogen Ausgangssignalpegels an dessen Eingang, wobei der A/D-Konverter (22) den Offsetwert als digitales Wort ent hält, wobei der Offsetwert dem festgelegten digitalen Ka libriereingangssignal plus dem inhärenten Fehler im D/A- Konverter (10) entspricht, und wobei die Offsetschaltung den Offsetwert verwendet,

dadurch gekennzeichnet, daß der A/D-Konverter (22) zwei Betriebszustände hat, nämlich einen Kalibrier-Be triebszustand zum Einsatz beim Erzeugen des Offsetsignals wäh rend des Kalibrierzustands des D/A-Konverters (10) sowie einen Normal-Betriebszustand, um ein externes analoges Eingangssignal zu empfangen und ein externes digitales Signal zu erzeugen, das dem Wert des externen analogen Eingangssignal entspricht, wobei die Kalibrierschaltung die Arbeitsweise des A/D-Konverters (22) im ersten und zweiten Betriebszustand steuert.

2. D/A-Konverter nach Anspruch 1, dadurch gekenn zeichnet, daß die Offsetschaltung umfaßt:

1. eine digitale Additionsstelle (16), die innerhalb des digita len Pfads des D/A-Konverters (10) angeordnet ist und an einem Eingang innerhalb des digitalen Pfads des D/A-Konverters ein digitales Eingangssignal davon empfangen kann; und
2. ein Offset-Register (18) zum Speichern der Offsetwerte als digitale Werte, wobei das Ausgangssignal des Offset-Registers in einen zweiten Eingang der digitalen Additionsstelle (16) eingegeben wird zur Aufaddierung mit dem digitalen Eingangs signal, um den Offsetwert davon zu subtrahieren.

3. D/A-Konverter nach Anspruch 1, dadurch gekenn zeichnet, daß das festgelegte digitale Kalibrierein gangssignal im wesentlichen einen Wert von Null hat, so daß das Ausgangsignal des A/D-Konverters (22) im wesentlichen den inhä renten Fehler des D/A-Konverters (10) enthält.

4. D/A-Konverter nach Anspruch 1, dadurch gekenn zeichnet, daß er umfaßt

1. eine Interpolationsschaltung (40) zur Erhöhung der Abtastfre quenz des digitalen Eingangssignals;
2. einen n-Bit-Quantisierer, um das Ausgangssignal der Interpo lationsschaltung (40) in einen digitalen n-Bit-Datenstrom zu konvertieren;
3. einen n-Bit-D/A-Konverter zur Konvertierung des Ausgangs signals des n-Bit-Quantisierers in ein analoges konvertiertes Signal; und
4. ein analoges Tiefpaßfilter zum Filtern des Ausgangssignals des n-Bit-D/A-Konverters, um im wesentlichen Hochfrequenzin formationen, die außerhalb der Bandbreite des analogen Tief paßfilters liegen, zu entfernen.

5. D/A-Konverter nach Anspruch 4, dadurch gekenn zeichnet, daß die Offsetschaltung umfaßt:

1. eine digitale Additionsstelle (16), die zwischen der Interpo lationsschaltung (40) und dem Quantisierer angeordnet ist; und
2. ein Offset-Register (18) zur Speicherung des Offsetwerts als digitaler Wert, wobei das Ausgangssignal des Offset-Registers in einen zweiten Eingang der Additionsstelle (16) eingegeben wird, zum Aufaddieren des Offsetwerts mit dem digitalen Aus gangssignal der Interpolationsschaltung (40).

6. D/A-Konverter nach Anspruch 5, dadurch gekenn zeichnet, daß die Interpolationsschaltung (40) einen Verstärkungsfaktor aufweist, der sich von Eins unterscheidet, und wobei die Kalibrierschaltung während des Kalibriervorgangs des weiteren eine Kompensationsschaltung zur Kompensation des Offsetwerts durch den Verstärkungsfaktor der Interpolations schaltung (40) umfaßt.

7. D/A-Konverter nach Anspruch 6, dadurch gekenn zeichnet, daß die Kompensationsschaltung umfaßt:

1. einen ersten Multiplexer, um die Verbindung zwischen dem Ein gang des n-Bit-Quantisierers und dem digitalen Pfad des D/A- Konverters (10) zu unterbrechen und den Eingang des n-Bit- Quantisierers mit dem festgelegten digitalen Kalibrierein gangssignal zu verbinden;
2. ein temporäres Register (62);
3. einen zweiten Multiplexer, welcher den Ausgang des A/D-Kon verters (22) im Kalibrier-Modus mit dem Eingang des temporä ren Registers (62) verbindet, wenn die Abtastschaltung den analogen Ausgangssignalpegel abtastet;
4. einen dritten Multiplexer, der den Ausgang des temporären Re gisters (62) mit dem Eingang der Interpolationsschaltung (40) verbindet;
5. einen vierten Multiplexer, der die Verbindung zwischen dem Ausgang der Interpolationsschaltung (40) und dem Eingang der Addierstelle (16) unterbricht, wenn das temporäre Register (62) mit dem Eingang der Interpolationsschaltung (40) verbun den ist, und den Ausgang der Interpolationsschaltung (40) mit dem Eingang des Offset-Registers (18) verbindet;
6. wobei die Interpolationsschaltung (40) während des Kalibrier- Modus innerhalb des digitalen Pfads des A/D-Konverters (22) angeordnet ist, so daß dessen Verstärkungsfaktor während der Erzeugung des Offsetsignals zur Speicherung in dem Offset-Re gister (18) kompensiert wird.

8. D/A-Konverter nach Anspruch 6, dadurch gekenn zeichnet, daß die Kompensationsschaltung eine Schaltung zur Bearbeitung der Ausgangssignale des A/D-Konverters (22) durch die Interpolationsschaltung (40) noch vor dem Speichern im Offset-Register (18) umfaßt.

9. D/A-Konverter nach Anspruch 4, dadurch gekenn zeichnet, daß der n-Bit-Quantisierer einen Delta-Sigma- Modulator (44) umfaßt.

10. D/A-Konverter nach Anspruch 1, dadurch gekenn zeichnet, daß der D/A-Konverter (10) ein Delta-Sigma- D/A-Konverter ist.

11. D/A-Konverter nach Anspruch 1, dadurch gekenn zeichnet, daß der A/D-Konverter (22) einen Delta-Sigma- A/D-Konverter umfaßt.

12. D/A-Konverter nach Anspruch 1, dadurch gekenn zeichnet, daß der A/D-Konverter (10) wenigstens während des Kalibrierzustands eine zugeordnete zusätzliche Filterung aufweist, um übermäßige Störgeräusche des D/A-Konverters (10) während des Kalibrierzustandes zu filtern.

13. Verfahren zur Kalibrierung eines D/A-Konverters, umfassend die Schritte:

a) Vorsehen einer digitalen Eingangsklemme;
b) Vorsehen einer analogen Ausgangsklemme;
c) Konvertieren des von der digitalen Eingangsklemme empfangenen digitalen Eingangssignals in ein analoges Ausgangssignal an der analogen Ausgangsklemme durch einen D/A-Konvertiervor gang mit einem zugeordneten inhärenten Fehler, wobei der ana loge Ausgangssignalpegel des analogen Ausgangssignals dem di gitalen Wert des digitalen Eingangssignals entspricht;
d) Abgleichen des analogen Ausgangssignalpegels durch einen Off setwert für ein gegebenes digitales Eingangssignal an der di gitalen Eingangsklemme, um den inhärenten Fehler zu kompen sieren;
e) Arbeiten im Kalibrierzustand als Reaktion auf ein extern emp fangenes Kalibriersignal und Bestimmung des Offsetwerts, wo bei der Schritt der Offsetwertbestimmung folgende Schritte umfaßt
- 1. Zwingen des digitalen Eingangssignales auf dem digitalen Konvertierungspfad auf ein festgelegtes Kalibriersignal, Bestimmen des analogen Ausgangssignalpegels des analogen Ausgangssignals, falls das digitale Signal entlang dem di gitalen Konvertierungspfad auf ein festgelegtes Kalibrier signal gezwungen wird,
- 2. Vorsehen eines A/D-Konverters (22), der ein kalibriertes Ausgangssignal bei einem gegebenen analogen Eingangssignal hat, und
- 3. Eingabe des festgelegten analogen Ausgangssignalpegels an den Eingang des A/D-Konverters (22), wobei der Ausgang des A/D-Konverters (22) den Offsetwert enthält;

dadurch gekennzeichnet, daß der A/D-Konverter (22) zwei Betriebszustände annehmen kann, nämlich einen Kali brier-Betriebszustand zum Einsatz beim Erzeugen des Offset signals während des Kalibrierzustands des D/A-Konverters (10) sowie einen Normal-Betriebszustand, um ein externes analoges Eingangssignal zu empfangen und ein externes digitales Signal zu erzeugen, das dem Wert des externen, analogen Eingangssignal ent spricht, wobei die Kalibrierschaltung die Arbeitsweise des A/D- Konverters (22) im ersten und zweiten Betriebszustand steuern kann.

14. Verfahren nach Anspruch 13, dadurch gekenn zeichnet, daß der Offsetwert ein digitaler Wert ist und der Schritt des Abgleichens des analogen Ausgangssignalpegels durch den Offsetwert folgendes umfaßt:

1. Vorsehen eines Offset-Registers (18);
2. Speichern des Offsetwerts im Offset-Register (18); und
3. Addition der Ausgangssignale des Offset-Registers (18) mit dem digitalen Signal im digitalen Konvertierungspfad.

15. Verfahren nach Anspruch 14, dadurch gekennzeich net, daß das festgelegte digitale Kalibriersignal im wesent lichen einen Wert von Null aufweist und das festgelegte analoge Kalibrierausgangssignal einen Wert hat, der um den inhärenten Fehler des D/A-Konvertiervorgangs vom Kalibriereingangssignal abweicht.

16. Verfahren nach Anspruch 13, dadurch gekennzeich net, daß der Schritt des Konvertierens des digitalen Ein gangssignals in ein analoges Ausgangssignal umfaßt:

1. Verarbeiten des digitalen Eingangssignals durch eine Interpo lationsschaltung (40), um dessen Abtastfrequenz zu erhöhen;
2. Konvertieren des Ausgangssignals der Interpolationsschaltung in einen digitalen n-Bit-Datenstrom;
3. Konvertieren des digitalen n-Bit-Datenstroms in ein konver tiertes analoges Signal; und
4. Filtern des konvertierten analogen Signals mit einem analogen Tiefpaßfilter, um die Hochfrequenzinformationen, die außer halb der Bandbreite des analogen Tiefpaßfilterschritts lie gen, im wesentlichen zu entfernen.

17. Verfahren nach Anspruch 16, dadurch gekennzeich net, daß der Schritt des Abgleichens umfaßt:

1. Vorsehen eines Offset-Registers;
2. Abspeichern des Offsetwerts als digitalen Wert im Offset-Re gister; und
3. Addition des Ausgangssignals des Offset-Registers mit dem di gitalen Ausgangssignal durch die Interpolationsschaltung (40) noch vor der Konvertierung des Ausgangssignals der Interpola tionsschaltung in den digitalen n-Bit-Datenstrom.

18. Verfahren nach Anspruch 17, dadurch gekennzeich net, daß die Interpolationsschaltung einen Verstärkungsfaktor hat, der von Eins abweicht, und der Schritt der Offsetwertbe stimmung des weiteren die Kompensierung des Offsetwerts durch den Verstärkungsfaktor der Interpolationsschaltung zur inversen Kompensierung für den Verstärkungsfaktor der Interpolations schaltung umfaßt.

19. Verfahren nach Anspruch 18, dadurch gekennzeich net, daß der Schritt der Offsetwertbestimmung des weiteren umfaßt

1. Unterbrechen der Verbindung zwischen dem Eingang des n-Bit- Quantisierers und dem digitalen Konvertierungspfad und Ver binden mit dem festgelegten digitalen Kalibriersignal, wobei das festgelegte digitale Kalibriersignal im wesentlichen gleich Null ist;
2. Verbinden des analogen Ausgangs des D/A-Konvertierungspfads mit dem Eingang des A/D-Konverters;
3. vorübergehendes Abspeichern des Ausgangssignals des A/D-Kon verters als unkompensierter Offsetwert; und
4. Unterbrechen der Verbindung zwischen dem Ausgang der Interpo lationsschaltung und dem digitalen Konvertierungspfad und Eingabe des unkompensierten Offsetwerts in den Eingang der Interpolationsschaltung, wobei der Ausgang der Interpola tionsschaltung den Offsetwert enthält, der im Offset-Register gespeichert wird.

20. Verfahren nach Anspruch 19, dadurch gekennzeich net, daß der Schritt der Kompensation die Bearbeitung des Offsetwerts umfaßt, der von dem A/D-Konverter (22) durch die In terpolationsschaltung (40) noch vor dem Abspeichern im Offset- Register (18) ausgegeben wird.

21. Verfahren nach Anspruch 16, dadurch. gekennzeich net, daß der Schritt der Konvertierung des Ausgangssignals der Interpolationsschaltung in einen digitalen n-Bit-Datenstrom die Bearbeitung des Ausgangssignals der Interpolationsschaltung (40) durch einen Delta-Sigma-Modulator (44) umfaßt.

22. Verfahren nach Anspruch 13, dadurch gekennzeich net, daß der Schritt des Vorsehens eines A/D-Konverters (22) das Vorsehen eines Delta-Sigma-A/D-Konverters umfaßt.

23. Verfahren nach Anspruch 13, dadurch gekennzeich net, daß der Schritt der Eingabe des festgelegten analogen Ausgangssignalpegels in den Eingang des A/D-Konverters (22) des weiteren das Filtern übermäßiger Störgeräusche, die von dem D/A- Konvertierungsvorgang herrühren, während des A/D-Konvertierungs vorgangs umfaßt.