SE517675C2 - Ett förfarande för A/D-omvandling samt ett A/D- omvandlingssystem - Google Patents

Ett förfarande för A/D-omvandling samt ett A/D- omvandlingssystem

Info

Publication number
SE517675C2
SE517675C2 SE0000843A SE0000843A SE517675C2 SE 517675 C2 SE517675 C2 SE 517675C2 SE 0000843 A SE0000843 A SE 0000843A SE 0000843 A SE0000843 A SE 0000843A SE 517675 C2 SE517675 C2 SE 517675C2
Authority
SE
Sweden
Prior art keywords
converter
auxiliary
conversion
calibration
performance
Prior art date
Application number
SE0000843A
Other languages
English (en)
Other versions
SE0000843L (sv
SE0000843D0 (sv
Inventor
Bengt Erik Jonsson
Richard Hellberg
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE0000843A priority Critical patent/SE517675C2/sv
Publication of SE0000843D0 publication Critical patent/SE0000843D0/sv
Priority to SE0003043A priority patent/SE517536C2/sv
Priority to PCT/SE2001/000472 priority patent/WO2001069792A1/en
Priority to CNB018065457A priority patent/CN1246967C/zh
Priority to DE60116604T priority patent/DE60116604T2/de
Priority to EP01910307A priority patent/EP1269634B1/en
Priority to PCT/SE2001/000471 priority patent/WO2001069791A1/en
Priority to AU2001241323A priority patent/AU2001241323A1/en
Priority to AU2001237878A priority patent/AU2001237878A1/en
Priority to JP2001567136A priority patent/JP4621403B2/ja
Priority to EP01912635A priority patent/EP1269635B1/en
Priority to CA002400905A priority patent/CA2400905C/en
Priority to DE60120382T priority patent/DE60120382T2/de
Priority to US09/808,218 priority patent/US6496125B2/en
Priority to US09/808,256 priority patent/US6473012B2/en
Publication of SE0000843L publication Critical patent/SE0000843L/sv
Publication of SE517675C2 publication Critical patent/SE517675C2/sv
Priority to US10/372,716 priority patent/US6784815B2/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1004Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

25 30 u o a u o: v. u. ~ u c ø - . . n .s helst över hela Nyquist bandbredden, är vilket värde som helst lika bra som det interpolerade värdet. I implementationen beskriven i [2] ses prestandan försämras signiñkant för infrekvenser över 2 / 3 av Nyquist frekvensen (fs/ 2).
Så, även med så mycket som interpolation av 44 ñltertappar (22 sampel in- nan och 22 sampel efter gapet) är det ej möjligt att noggrant täcka mer än 2/3 av Nyquist bandbredden. Detta är i enlighet med teorin beskriven i [1].
Sådan höggradsinterpolation kräver en betydande mängd digital hårdvara och en lång fördröjning i utsignalen (latenstid).
En annan metod för att skapa en kalibreringstidslucka återfinns i [3], där en insampelkö bildas av en kaskad av hållkretsar. Genom tömning av kön nå- got snabbare än vad den fylls, blir ibland en kalibreringstidslucka tillgänglig.
Nackdelen med “inkömetoden” är att varje extra hållsteg bidrar till distorsion och brus. Detta tillvägagångssätt är därför ej optimalt för höghastighets-, högupplösnings-A/ D-omvandlare.
Ett tillvägagångssätt för bakgrundskalibrering, användbart på A/D- omvandlare av pipelinetyp, föreslås i [4]. Principen är temporär avlägsning av pipelinesteget, som ska kalibreras, från signalvägen och ersättning av det med ett extra ersättningspipelinesteg. Kalibreringen av det fristående pipeli- nesteget utförs därefter utanför pipelinen. Denna “hårdvaroutbytemetod” är begränsad på flera olika sätt: 1. Dess applikationer är begränsade till A/D-omvandlare av pipelinetyp eller åtminstone till A/D-omvandlarkonstruktioner som har en kaskad av identiska steg. 2. Kalibreringen utförs utanför omvandlingssignalvågen, vilket innebär att steget under kalibrering ej befinner sig i samma miljö som under normal drift. Detta kan leda till ofullständig kalibrering. 3. Omvandlingssignalvägen är alltid fylld med omvandlingssampel. Så- lunda är det ej möjligt att införa ett kalibreringsvärde i pipelinen eller lO 15 20 25 30 S17 675. 3 u c u a . . | n n .. att växla pipelinen till kalibreringsmod. Detta omöjliggör fullständigt användning av en lång rad av högpresterande digitala omvandlarsy- stem, sådana som de som beskrivs i [5]-[6].
En annan A/D-omvandlarklass beskrivs i [7]. Dessa A/D-omvandlare an- vänder parallellt flera identiska A/ D-omvandlarenheter, med låg samplings- frekvens, för att skapa en A/D-omvandlare med hög samplingsfrekvens. En- heterna samplar den analoga signalen på ett cykliskt sätt. Kalibrering av en enhet kan utföras när en annan enhet samplar. Sålunda är interpolation ej nödvändig. Den här typen av parallella omvandlare är emellertid också väl- digt komplexa och dyra.
SAMMANFATTNING Ett syfte med den föreliggande uppfinningen är att möjliggöra användning av en lång rad av kalibreringsmetoder, utan de inneboende signalbandbredds- begränsningarna, uppkomna av interpolationen som används i ”skip-and- fill” metoder enligt känd teknik, och till en lägre kostnad än den parallella A / D-omvandlarlösningen.
Detta syfte uppnås i enlighet med bifogade patentkrav.
Kortfattat tillhandahåller den föreliggande uppfinningen en lågpresterande hjä1p-A/ D-omvandlare, som emellanåt ersätter den ordinarie A/D-omvand- laren för kalibreringssyften. Här betyder termen “lågprestanda” lägre pre- standa än den ordinarie A/D-omvandlaren. Faktumet att hjälp-A/ D- omvandlaren endast måste användas emellanåt (låg samplingsfrekvens) be- tyder att kraven på hjälp-A/D-omvandlaren är lägre. Sålunda är parametrar så som bitupplösning och insvängnings-/ omvandlingstid mindre kritiska. 10 15 20 25 30 517 675 4 KORT BESKRIVNING AV RITNINGARNA Uppfinningen, tillsammans med ytterligare syften och fördelar med denna, kan bäst förstås genom hänvisningar till följande beskrivning tillsammans med de medföljande ritningarna, i vilka: Fig. 1 är ett blockdiagram över en konventionell A/D-omvandlare med en interpolator; Fig. 2 är ett tidsdiagram som illustrerar sampling med A/ D- omvandlaren i fig. l; Fig. 3 är ett blockdiagram över en utföringsform av A/D-omvandlaren i enlighet med den föreliggande uppfinningen; Fig. 4 är ett tidsdiagram som illustrerar sampling med A/ D- omvandlaren i fig 3; Fig. 5 är ett flödesdiagram som illustrerar den föreliggande uppfinning- ens A/ D-omvandlingsförfarande; Fig. 6 är ett diagram som illustrerar prestanda som en funktion av upplösning för hjälp-A/ D-omvandlaren hos en A /D-omvandlare i enlighet med den föreliggande uppfinningen; Fig. 7 är ett diagram som illustrerar prestanda som en funktion av överhoppningsfrekvens för en A/D-omvandlare i enlighet med den föreliggande uppfinningen; och Fig. 8 är ett annat diagram som illustrerar prestanda som en funktion av överhoppningsfrekvens för en A/D-omvandlare i enlighet med den förelig- gande uppfinningen.
DETALJERAD BESKRIVNING Fig. 1 är ett blockdiagram över en konventionell A/D-omvandlare med en in- terpolator. En analog signal skickas till en A/D-omvandlare 10. De digitala samplen skickas till en interpolator 12 och ett fördröjningselement 14. En omkopplare 16 är vanligtvis i det markerade övre läget, i vilket de digitala 10 15 20 25 30 51 v ms 5 samplen från fördröjningselementet 14 matas ut i ett samplingsintervall T. Var kzte sampel tvingas omkopplare 16 till dess nedre läge, i vilket ett sampel hoppas över och istället matas ett interpolerat digitalt sampel från interpolator 12 ut. Därefter återgår omkopplare 16 till dess övre läge. Kalibrering eller en del av en fullständig kalibrering av A / D-omvandlare 10 utförs under interpo- lationen.
Fig. 2 är ett tidsdiagram som illustrerar sampling med A/ D-omvandlaren i fig. 1. Den streckade linjen anger det överhoppade samplets verkliga värde. På grund av interpolationens begränsade bandbredd kan det interpolerade värdet vara skiljt från det här verkliga värdet. Det interpolerade värdet ligger på den visade interpolationskurvan som bildas av omkringliggande sampel. De här omkringliggande samplen är anledningen till fördröjningselementet 14 i fig. 1 (för att kunna interpolera behövs sampel både innan och efter det överhoppa- de sarnplet).
Fig. 3 är ett blockdiagram över en utföringsform av en A / D-omvandlare i en- lighet med den föreliggande uppfinningen. En normalt använd ordinarie A/D-omvandlare 10 är kompletterad med en lågpresterande hjälp-A/ D- omvandlare 20, vilken bara används emellanåt när den ordinarie A/ D- omvandlaren 10 kalibreras. A/D-omvandlaren 20 är företrädelsevis imple- menterad på samma chips som den ordinarie A/D-omvandlaren 10, men den kan även implementeras separat. Omkoppling mellan de två A/ D- omvandlarna utförs av synkroniserade omkopplare 22 och 24. Om så är nödvändigt, kan två fördröjningselement 26 och 28, med olika fördröjningar, tillhandahållas efter A/D-omvandlare 10 respektive 20, för kompensering för en längre insvängnings-/omvandlingstid hos hjälp-A/ D-omvandlaren 20 och tidsmässigt inriktning av de två dataströmmarna.
Fig. 4 är ett tidsdiagram som illustrerar sampling med A / D-omvandlaren i fig. 3. Att noteras är att i detta fall erhålls det överhoppade (av den ordinarie A / D- omvandlaren 10) samplets verkliga värde från hjälp-A/ D-omvandlaren 20 (möjligen till lägre upplösning). 10 15 20 o u o Q nu o; 517 675 6 un: ~ . u c n a u n ao Fig. 5 är ett flödesdiagrarn som illustrerar A/D-omvandlingsförfarandet hos den föreliggande uppfinningen. Steg S1 bestämmer nästa sampelposition n.
Steg S2 undersöker om n/ k är ett heltal (m i fig. 3). Här anger k antalet sam- pel mellan kalibreringar. Om n/ k ej är ett heltal, erhåller steg S3 nästa sampel med den ordinarie A/D-omvandlaren. Om n/ k är ett heltal, erhålls nästa sampel av hjälp-A/D-omvandlaren i steg S4 och den ordinarie A/ D- omvandlaren kalibreras i steg S5. I båda fallen återgår förfarandet därefter till steg S1.
Det bör noteras att de två A/D-omvandlarna 10, 20 kan vara av olika sort.
Exempel på olika möjliga kombinationer ges i tabell 1 nedan.
Tabell 1 A/ D-omvandlare 10 A / D-omvandlare 20 Pipeline Cyklisk Pipeline Flash Pipeline Successiv approximering Pipeline Dual-slope Pipeline Pipeline Flash Cyklisk Flash Flash Dessa exempel är på inget sätt uttömmande. Andra kombinationer är också möjliga. De visar emellertid flexibiliteten som den föreliggande uppfinningen erbjuder.
Hjälp-A/D-omvandlarens erforderliga upplösning N2, samt hur ofta det är möjligt att hoppa över och fylla i (eng. ”skip and fi1l”) beror på systemspecifi- kationerna. Några simuleringsresultat visas i fig. 6-8 som en indikation på möjlig prestanda. 10 15 20 25 30 511 avs 7 Fig. 6 är ett diagram som illustrerar prestanda som en funktion av upplösning för hjälp-A/D-omvandlaren hos en A/D-omvandlare i enlighet med den före- liggande uppflnningen. En annars ideal 14-bitars omvandlare fick 10 sampel utav 16384 (16K) ersatta med ett Nz-bitars sampel. SFDR (eng. “Spurious Free Dynamic Range”) och SINAD (eng. “Slgnal-to-Noise-And-Distortion ra- tio”) plottas mot N2 i fig. 6. Det ses att för N2 ned mot 10 bitar, uppvisar spektralprestandan ingen eller liten försämring. Vid en enkel konstruktion är det rimligt att anta att Nz när 8 till 10 bitar.
Fig. 7 är ett diagram som illustrerar prestanda som en funktion av överhopp- ningsfrekvens för en A/D-omvandlare i enlighet med den föreliggande uppfin- ningen. Fig. 7 visar hur spektralprestandan SFDR beror på Överhoppningsfre- kvensen för N2 = {6, 8, 10} bitar. Överhoppningsfrekvensen sveps från 1 till 10000 överhoppningar per 16384 sampel, där det senare extremvärdet nästan är ekvivalent med en fristående N2~bitars omvandlare. Simuleringarna indike- rar att det, med en 10-bitars hjälp-A/D-omvandlare, är möjligt att hoppa över och fylla i 10 till 30 sampel per 16K med endast en liten försämring i spektral- prestanda. Med en 8-bitars hjälp-A/D-omvandlare kan 1 till 3 sampel hoppas över, medan en 6-bitars hjälp-A/D-omvandlare har otillräcklig upplösning.
Fig. 8 är ett annat diagram som illustrerar prestanda som en funktion av överhoppningsfrekvens för en A / D-omvandlare i enlighet med den föreliggande uppfmningen. Den är liknande fig. 7, men visar hur spektralprestandan SINAD beror på Överhoppningsfrekvensen för N2 = {6, 8, 10} bitar.
Från fig. 6-8 kan slutsatsen dras att hjälp-A/D-omvandlarens prestandakrav är mycket lägre än för den ordinarie A/D-omvandlaren vid låga överhopp- ningsfrekvenser (Överhoppningsfrekvensen måste vara lägre än halva samp- lingsfrekvensen, typiskt mycket lägre.). Detta är en mycket viktig egenskap hos den föreliggande uppfinningen.
Några ytterligare utföringsformer beskrivs kortfattat nedan. 10 15 20 25 30 51 1 avs nu - . c o n | a o .. 8 Hjälp-A/D-omvandlarens vilotid kan användas till effektstrypning (eng. ”power-doWn”) för att uppnå lågeffektsdrift.
Hjälp-A/D-omvandlarens krav på insvängnings-/omvandlingstid kan i hög grad lättas på genom ökning av fördröjningen efter den ordinarie A/ D- omvandlaren.
Hjälp-A/D-omvandlaren kan använda dynamisk elementanpassning för sä- kerställning av att den ej är alltför olinjär, även om den möjligen har lägre upplösning.
Genom att tillåta hjälp-A/D-omvandlaren att fylla i två eller flera på var- andra följande sampel, möjliggörs användningen av bakgrundskalibrerings- system som behöver två eller flera på varandra följande sampel för korrekt funktion. Det är även möjligt att använda två eller flera hjälp-A/ D- omvandlare parallellt för att fylla i två eller mer på varandra följande sampel.
Det är möjligt att använda en dedicerad hållkrets till hjälp-A/ D- omvandlaren, så att den kan matas med ett insampel under en förlängd tid.
Detta kan vara användbart, exempelvis, då hjälp-A/D-omvandlaren är av successiv approximeringstyp.
I en annan utföringsform av uppfinningen kan den ordinarie A/ D- omvandlaren avbrytas slumpmässigt istället för vid periodiskt valda samp- lingstillfällen.
En viktig fördel hos den föreliggande uppfinningen är att hjälp-A/ D- omvandlaren omvandlar det verkliga värdet i motsats till att räkna ut ett in- terpolerat värde från omkringliggande sampel. Ingen förkunskap om signa- len behövs därför, och “fyllvärdet”, infogat i enlighet med den föreliggande uppfinningen, uppskattas noggrant även om hela Nyquist bandbredden an- vänds som insignal. 10 15 n a ø . oo o.
Den föreliggande uppfinningen framställer vidare ett generiskt förfarande, tillämpbart på bakgrundskalibrering av de flesta kända A/ D- omvandlarkonstruktioner med brett frekvensband, och täcker därför ett stort antal tillämpningar, till exempel tillämpningar relaterade till digitala radiosy- stem.
En ytterliggare fördel är att den föreliggande uppfinningen ej är begränsad till ett speciellt kalibreringssystem. Istället, genom användning av den före- liggande uppfinningen, blir det möjligt att välja mellan en lång rad av existe- rande bakgrundskalibreringssystem - system som tidigare uteslutits på grund av inneboende bandbreddsbegränsningar hos ”skip-and-fill” metoder med interpolering.
Fackmannen inser att olika modifieringar och förändringar kan göras vid den föreliggande uppfinningen utan avvikelse från dess ram, som definieras av de bifogade patentkraven. 10 15 20 25 [1] [2] [31 [4] [5] [6] [7] u u n u -o n oo 517 675 10 u u . - a . u n o . n n' REFERENSER U.-K. Moon, och B.-S. Song, “Background Digital Calibration Techni- ques for Pipelined ADC's”, IEEE Trans. Circ. Syst.- II, sidorna. 102- 109, vol. 44, nr. 2, feb. 1997, IEEE.
S.-U. Kwak, B.-S. Song, och K. Bacrania, “A 15-b, 5-Msamp1e/ s Low- Spurious CMOS ADC", IEEE J. Solid-State Circ., sidorna. 1866-1875, vol. 32, nr. 12, dec. 1997, IEEE.
O. E. Erdogan, P. J. Hurst, och S. H. Lewis, “A 12b Digital- Background-Calibrated Algorithmic ADC with -90dB THD”, 1999 Intl.
Solid-State Circ. Conf., sidorna. 316-317, feb. 1999, IEEE.
J. Ingino Jr., och B. Wooley, “A Continuously-Calibrated 10 Msamp- le/ s 12b 3.3V ADC”, 1998 Intl. Solid-State Circ. Conf., sidorna. 144- 145, feb. 1998, IEEE.
A. N. Karanicolas, och H.-S. Lee, “Digitally self-calibrating pipeline analog-to-digital converter”, US Pat. 5.499.027, mar. 12, 1996, Massa- chusetts Institute of Technology.
H.-S. Lee, och E. Joe, “Analog-to-digital converter with digital compen- sation”, US Pat. 5.870.041, mar. 12, 1996, Massachusetts Institute of Technology.
U.S. Patent 5 262 779 (Donald J. Sauer)

Claims (12)

10 15 20 25 30 517 675 11 PATENTKRAV
1. Ett förfarande för A/ D-omvandling som innefattar steget: temporär avbrytning av A/ D-omvandling hos en första A/ D-omvandlare för kalibreringssyften, kännetecknat av de ytterliggare stegen: utförande av A/D-omvandling i en lågpresterande, jämfört med den för- sta A/ D-ornvandlaren, hjålp-A/ D-omvandlare under avbrotten; upprepning av avbrotten vid en lägre frekvens än halva den första A/ D- omvandlarens samplingsfrekvens.
2. Förfarande enligt patentkrav 1, kännetecknat av avbrytning av första A/D-omvandlaren för kalibrering under flera på varandra följande samp- lingsperioder.
3. Förfarande enligt patentkrav 2, kännetecknat av A / D-omvandling i flera parallella lågpresterande hjälp-A/D-omvandlare under avbrott, som sträck- ander sig över flera samplingstillfällen.
4. Förfarande enligt patentkrav l, kännetecknat av dynamisk elementan- passning i hjälp-A/ D-omvandlaren för förbättring av linearitet.
5. Förfarande enligt patentkrav 1, kännetecknat av effektstrypning av hjälp- A / D-omvandlaren under vilotiden.
6. Förfarande enligt något av de föregående patentkraven 1~5, kännetecknat av periodisk avbrytning av den första A / D-omvandlaren för kalibrering.
7. Förförande enligt något av de föregående patentkraven 1-5, kännetecknat av avbrytning av den första A /D-omvandlaren för kalibrering vid slumpmäs- sigt valda samplingstillfällen.
8. Ett A / D-omvandlíngssystem, som innefattar en första A/D-omvandlare och kalibreringsorgan, kännetecknat av: 10 15 20 I I | ~ nu 12 en lågpresterande, jämfört med första A/D-omvandlaren, hjälp-A/ D- omvandlare (20); och organ (22, 24) för temporär omkoppling, vid en omkopplingsfrekvens som är lägre än halva den första A/ D-omvandlarens (10) samplingsfrekvens, av A/D-omvandling från den första A/D-omvandlaren ( 10) till hjälp-A/ D- omvandlaren (20) under korta tidsintervall, som används för kalibrering av den första A / D-omvandlaren (10).
9. System enligt patentkrav 8, kännetecknat av flera parallella lågpreste- rande hjälp-A/D-omvandlare för A/D-omvandling under avbrott, som sträcker sig över flera på varandra följande samplingstillfällen.
10. System enligt patentkrav 8, kännetecknat av ett fördröjningselement (26) efter den första A/ D-omvandlaren för reducering av kraven på insväng- nings- / omvandlingstid hos hj älp-A/ D-omvandlaren.
11. System enligt patentkrav 8, kännetecknat av en dedicerad hällkrets till hj älp-A / D-omvandlaren.
12. System enligt något av de föregående patentkraven 8-11, kännetecknat av att hjälp-A/D-omvandlaren har lägre upplösning än den ordinarie A/ D- omvandlaren.
SE0000843A 2000-03-14 2000-03-14 Ett förfarande för A/D-omvandling samt ett A/D- omvandlingssystem SE517675C2 (sv)

Priority Applications (16)

Application Number Priority Date Filing Date Title
SE0000843A SE517675C2 (sv) 2000-03-14 2000-03-14 Ett förfarande för A/D-omvandling samt ett A/D- omvandlingssystem
SE0003043A SE517536C2 (sv) 2000-03-14 2000-08-29 Anordning samt metod för bakgrundskalibrering av A/D- omvandlare
DE60120382T DE60120382T2 (de) 2000-03-14 2001-03-07 Hintergrundkalibrierung für einen a/d-umsetzer
AU2001237878A AU2001237878A1 (en) 2000-03-14 2001-03-07 A/d converter background calibration
JP2001567136A JP4621403B2 (ja) 2000-03-14 2001-03-07 A/d変換器バックグラウンド・キャリブレーション
DE60116604T DE60116604T2 (de) 2000-03-14 2001-03-07 Hintergrundkalibrierung eines a/d-umsetzers
EP01910307A EP1269634B1 (en) 2000-03-14 2001-03-07 A/d converter background calibration
PCT/SE2001/000471 WO2001069791A1 (en) 2000-03-14 2001-03-07 A/d converter background calibration
AU2001241323A AU2001241323A1 (en) 2000-03-14 2001-03-07 A/d converter background calibration
PCT/SE2001/000472 WO2001069792A1 (en) 2000-03-14 2001-03-07 A/d converter background calibration
CNB018065457A CN1246967C (zh) 2000-03-14 2001-03-07 A/d变换器背景校准
EP01912635A EP1269635B1 (en) 2000-03-14 2001-03-07 A/d converter background calibration
CA002400905A CA2400905C (en) 2000-03-14 2001-03-07 A/d converter background calibration
US09/808,256 US6473012B2 (en) 2000-03-14 2001-03-14 A/D converter background calibration
US09/808,218 US6496125B2 (en) 2000-03-14 2001-03-14 A/D conversion
US10/372,716 US6784815B2 (en) 2000-03-14 2003-02-25 A/D converter with adaptive background calibration skip rate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE0000843A SE517675C2 (sv) 2000-03-14 2000-03-14 Ett förfarande för A/D-omvandling samt ett A/D- omvandlingssystem

Publications (3)

Publication Number Publication Date
SE0000843D0 SE0000843D0 (sv) 2000-03-14
SE0000843L SE0000843L (sv) 2001-09-15
SE517675C2 true SE517675C2 (sv) 2002-07-02

Family

ID=20278802

Family Applications (1)

Application Number Title Priority Date Filing Date
SE0000843A SE517675C2 (sv) 2000-03-14 2000-03-14 Ett förfarande för A/D-omvandling samt ett A/D- omvandlingssystem

Country Status (7)

Country Link
US (1) US6496125B2 (sv)
EP (1) EP1269635B1 (sv)
JP (1) JP4621403B2 (sv)
AU (1) AU2001241323A1 (sv)
DE (1) DE60116604T2 (sv)
SE (1) SE517675C2 (sv)
WO (1) WO2001069791A1 (sv)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784815B2 (en) * 2000-03-14 2004-08-31 Telefonaktiebolaget Lm Ericsson (Publ) A/D converter with adaptive background calibration skip rate
SE517457C2 (sv) 2000-08-29 2002-06-11 Ericsson Telefon Ab L M Metod och anordning för bakgrundskalibrering av A/D- omvandlare
JP2003273735A (ja) * 2002-03-12 2003-09-26 Denso Corp A/d変換方法及び装置
US7388931B1 (en) * 2002-06-12 2008-06-17 Marvell International Ltd. ADC architecture for wireless applications
US6839009B1 (en) 2003-07-18 2005-01-04 Analog Devices, Inc. Analog-to-digital converter methods and structures for interleavably processing data signals and calibration signals
US7292170B2 (en) * 2005-06-13 2007-11-06 Texas Instruments Incorporated System and method for improved time-interleaved analog-to-digital converter arrays
US7227479B1 (en) * 2005-12-22 2007-06-05 Lucent Technologies Inc. Digital background calibration for time-interlaced analog-to-digital converters
US7460045B1 (en) 2006-08-15 2008-12-02 Pmc-Sierra, Inc. Background calibration technique for pipelined A/D converters using simplified histogram-based testing
US7724169B2 (en) * 2008-02-12 2010-05-25 National Semiconductor Corporation Semiconductor chip with a number of A/D converters that include a group of redundant A/D converters
JP2016039393A (ja) * 2014-08-05 2016-03-22 ソニー株式会社 撮像装置及び画素信号読み出し方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3726582C2 (de) 1987-08-10 1995-06-01 Siemens Ag Verfahren und Vorrichtung zur Wandlung von Eingangsgrößen, insbesondere zur simultanen Analog/Digitalumsetzung
US4894656A (en) * 1988-11-25 1990-01-16 General Electric Company Self-calibrating pipelined subranging analog-to-digital converter
US5065351A (en) * 1989-03-30 1991-11-12 Eastman Kodak Company Stabilization and calibration of precision electronic circuit component
GB9014679D0 (en) 1990-07-02 1990-08-22 Sarnoff David Res Center Sequential successive approximation a/d converter
US5248970A (en) * 1991-11-08 1993-09-28 Crystal Semiconductor Corp. Offset calibration of a dac using a calibrated adc
FR2697955B1 (fr) * 1992-11-06 1994-12-09 Thomson Csf Procédé et dispositif de conversion analogique numérique à auto-calibration.
US5499027A (en) 1994-02-24 1996-03-12 Massachusetts Institute Of Technology Digitally self-calibrating pipeline analog-to-digital converter
KR0157122B1 (ko) 1995-12-23 1999-02-18 김광호 디지탈 보상형 아날로그 디지탈 변환기
JPH10285037A (ja) * 1997-04-10 1998-10-23 Mitsubishi Electric Corp アナログ−デジタル変換回路
JP3304826B2 (ja) * 1997-06-24 2002-07-22 ヤマハ株式会社 フローティング型a/d変換器
US5955980A (en) * 1997-10-03 1999-09-21 Motorola, Inc. Circuit and method for calibrating a digital-to-analog converter
US6268820B1 (en) * 2000-05-05 2001-07-31 Analog Devices, Inc. Analog-to-digital conversion system

Also Published As

Publication number Publication date
WO2001069791A1 (en) 2001-09-20
SE0000843L (sv) 2001-09-15
DE60116604T2 (de) 2006-07-27
JP2003527027A (ja) 2003-09-09
SE0000843D0 (sv) 2000-03-14
EP1269635A1 (en) 2003-01-02
US20010030619A1 (en) 2001-10-18
EP1269635B1 (en) 2006-01-11
DE60116604D1 (de) 2006-04-06
JP4621403B2 (ja) 2011-01-26
AU2001241323A1 (en) 2001-09-24
US6496125B2 (en) 2002-12-17

Similar Documents

Publication Publication Date Title
US4345241A (en) Analog-to-digital conversion method and apparatus
US6958722B1 (en) SAR ADC providing digital codes with high accuracy and high throughput performance
US7551114B2 (en) Reducing power consumption in the early stages of a pipeline sub-ADC used in a time-interleaved ADC
EP1189352A2 (en) Analog-to-digital converters
US10962933B1 (en) Multibit per stage pipelined time-to-digital converter (TDC)
US7400280B2 (en) Analog to digital converter calibration via synchronous demodulation
SE516799C2 (sv) Ett förfarande och en anordning för kalibrering av A/D- omvandlare
US7986257B2 (en) Comparator circuit and analog digital converter having the same
SE517675C2 (sv) Ett förfarande för A/D-omvandling samt ett A/D- omvandlingssystem
US10270460B1 (en) Coarse-fine quantization architecture for multiphase VCO-based ADCs
US9912344B1 (en) Sort-and delay methods for time-to-digital conversion
US10644713B1 (en) Process, voltage and temperature optimized asynchronous SAR ADC
SE520277C2 (sv) Införande av kalibreringssekvens hos en A/D-omvandlare
EP1962428A1 (en) Method and apparatus for analog-to-digital conversion using switched capacitors
US11258454B2 (en) Analog-digital converter
KR20200082099A (ko) 시분할 아날로그-디지털 변환기의 타임 스큐 보상 장치 및 방법
US11722143B2 (en) ADC apparatus and control method
EP0164747A2 (en) Successive approximation adc with variable frequency clock
TW201933785A (zh) 類比數位轉換器校準系統
JP7384778B2 (ja) アナログデジタル変換器及び電子装置
JP6800545B2 (ja) Ad変換装置及びad変換方法
Du et al. A digital background calibration technique for SAR ADC based on capacitor swapping
KR100480565B1 (ko) 다중모드기저대역아날로그신호처리시스템의아날로그/디지탈변환장치및그의변환방법
Kuyel et al. Optimal analog trim techniques for improving the linearity of pipeline ADCs
JP2002214305A (ja) Adコンバータ

Legal Events

Date Code Title Description
NUG Patent has lapsed