DE4216940A1 - Verfahren zum metallisieren von bohrlochwandungen in leiterplatten aus kunststoff - Google Patents

Verfahren zum metallisieren von bohrlochwandungen in leiterplatten aus kunststoff

Info

Publication number
DE4216940A1
DE4216940A1 DE19924216940 DE4216940A DE4216940A1 DE 4216940 A1 DE4216940 A1 DE 4216940A1 DE 19924216940 DE19924216940 DE 19924216940 DE 4216940 A DE4216940 A DE 4216940A DE 4216940 A1 DE4216940 A1 DE 4216940A1
Authority
DE
Germany
Prior art keywords
stage
circuit boards
sputtering
deposition
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19924216940
Other languages
English (en)
Inventor
Markus Dipl Ing Bauer
Joachim Dipl Phys Dr Ganz
Hans Golemka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Doduco Solutions GmbH
Original Assignee
Doduco GmbH and Co KG Dr Eugen Duerrwaechter
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Doduco GmbH and Co KG Dr Eugen Duerrwaechter filed Critical Doduco GmbH and Co KG Dr Eugen Duerrwaechter
Priority to DE19924216940 priority Critical patent/DE4216940A1/de
Publication of DE4216940A1 publication Critical patent/DE4216940A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Physical Vapour Deposition (AREA)

Description

Die Erfindung geht aus von einem Verfahren zum Metallisieren von Bohrlochwandungen in Leiterplatten aus Kunststoff gemäß dem Oberbegriff des Anspruchs 1.
Es ist bekannt, Bohrlöcher in Leiterplatten aus Kunststoff zunächst chemisch zu verkupfern und die chemisch abgeschie­ dene Kupferschicht anschließend durch elektrolytische Kupfer­ abscheidung zu verstärken. Die chemische Metallabscheidung erfordert mehrere Verfahrensschritte, nämlich Reinigen, Ätzen, Konditionieren, Aktivieren und schließlich die eigentliche chemische Metallabscheidung. Ein typischer Verfahrensablauf sieht so aus:
Zunächst wird die zu beschichtende Oberfläche mechanisch gereinigt, dann geätzt, üblicherweise durch ein aggressives und in der Handhabung unangenehmes chemisches Ätzmittel. Dann wird die Leiterplatte gespült und ein- oder mehrmals konditioniert, d. h. mit einem tensidhaltigen Mittel behan­ delt, dann einem Mikroätzen durch Säure unterzogen, nochmals gespült, mit einem Tensid behandelt, durch chemisches Ab­ scheiden von Palladiumkeimen aktiviert und die aktivierte Oberfläche schließlich chemisch verkupfert, bevor dann in an sich bekannter Weise eine elektrolytische Nachverkupfe­ rung anschließen kann.
Der Ablauf bis zum chemischen Verkupfern ist aufwendig und dauert größenordnungsmäßig 45 Minuten. Als Nachteil kommt hinzu, daß auf manchen Kunststoffen trotz aller Vorbe­ handlungsschritte die Verkupferung lückenhaft erfolgt und/oder nicht gut haftet. Das gilt insbesondere für Leiterplatten aus Polytetrafluoräthylen, die wegen ihrer günstigen elek­ trischen Eigenschaften für Hochfrequenz- und Mikrowellen­ schaltungen verwendet werden. Hier macht sich nachteilig be­ merkbar, daß PTFE schwer zu benetzen und schwer chemisch angreifbar ist, was eine ungleichmäßige Bedeckung der Bohr­ lochwand zur Folge haben kann.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Metallisieren von Bohrlochwandungen in Leiter­ platten aus Kunststoff, insbesondere aus PTFE, anzugeben, welches einfacher und mit weniger Aufwand durchzuführen ist und auch bei sonst schwer zu beschichtenden Kunststoffen zu einer gleichmäßigeren Bedeckung der Bohrlochwand führt.
Diese Aufgabe wird dadurch gelöst, daß an die Stelle der chemischen Metallabscheidung eine Metallabscheidung durch Sputtern tritt.
Überraschenderweise hat sich gezeigt, daß trotz der gegebenen geometrischen Abschirmung der Bohrlochwandungen mit Abscheide­ dauern, die hinreichend kurz sind, um das Verfahren wettbewerbs­ fähig zu machen, durch das Sputtern in den Bohrlöchern eine Metallschicht abgeschieden werden kann, die dick und dicht ge­ nug ist, um sie durch eine anschließende elektrolytische Metall­ abscheidung auf die im Einzelfall gewünschte größere Schicht­ dicke verstärken zu können. Dabei können die sonst üblichen zahlreichen chemischen Behandlungsschritte (siehe oben) durch einen einzigen Sputtervorgang ersetzt werden, der - so haben Versuche gezeigt - noch in wesentlich kürzerer Zeit ablaufen kann, als sie für die chemische Metallisierung nötig ist.
Vorzugsweise führt man das Metallabscheiden durch Sputtern durch, bis im Bohrloch an der unzugänglichsten Stelle eine wenigstens 0,5 µm dicke Metallschicht aufgewachsen ist.
Es hat sich gezeigt, daß das Verfahren gut funktioniert bei Bohrlöchern mit einem Durchmesser von wenigstens 0,5 mm und bei einer Bohrlochlänge bis zum Vierfachen des Durchmessers.
Bei engeren Bohrungen gibt es Probleme mit der Selbstab­ schirmung, denen man bei Durchgangsbohrungen aber dadurch entgehen kann, daß man sie von beiden Enden her besputtert.
Das Verfahren eignet sich für unterschiedliche Kunststoffe, insbesondere auch für PTFE, welches beim chemischen Metalli­ sieren ziemliche Probleme bereitet; vorteilhaft anwendbar ist das Verfahren darüberhinaus auch bei Leiterplatten aus einem Polyimid; hier wie bei PTFE erzielt man eine deut­ lich verbesserte Haftung. Die üblichen Temperaturwechseltests zur Qualitätsprüfung der Durchkontaktierung werden gut be­ standen, es werden keine Ablösungen oder Risse in der abge­ schiedenen Metallschicht beobachtet.
Die Deckungsfehler im Bohrloch, die bei der chemischen Ver­ kupferung mit einer Fehlerquote von 5 bis 10% auftreten, liegen bei Anwendung des erfindungsgemäßens Verfahren nach ersten Untersuchungen weit unterhalb 1%. Die Erfindung ist deshalb auch interessant für die Anwendung in der Multilayer- Technik.
Das Kupfer-Laminat von Leiterplatten muß vor der Weiterver­ arbeitung üblicherweise von der auf der Kupferoberfläche haftenden Oxidschicht befreit werden. Im Stand der Technik geschieht das üblicherweise durch das Reinigen und Ätzen, welches man zur Vorbereitung der chemischen Metallisierung im Bohrloch benötigt. In vorteilhafter Weiterbildung der Er­ findung wird die Oxidschicht vom Kupfer-Laminat entfernt, indem die Leiterplatten durch Sputterätzen vorbehandelt werden, bevor die Bohrlochwandungen durch Sputtern beschichtet wer­ den. Der Vorteil liegt darin, daß beide Sputtervorgänge in ein und derselben Behandlungskammer durchgeführt werden können und daß eine naßchemische Vorbehandlung nicht be­ nötigt wird. Durch die Vermeidung von chemischen Vorbehand­ lungen und chemischen Metallisierungsbädern wird deshalb die Umweltbelastung beim Bearbeiten der Leiterplatten durch das erfindungsgemäße Verfahren erheblich reduziert.
Nachstehend wird noch ein Ausführungsbeispiel angegeben:
Eine 340 mm × 320 mm große und 2 mm dicke, mit Kupfer be­ schichtete Leiterplatte aus Polytetrafluoräthylen hat durch­ gehende Bohrungen von 1 mm Durchmesser.
Die Leiterplatte wird in einer evakuierbaren Behandlungskammer angeordnet und darin unter Argon als Schutzgas unter einem Druck von 0,5 × 10-2 bis 1 × 10-2 mbar unter dem Einfluß eines Hochfrequenzplasmas zunächst einem Sputterätzen unterzogen. Das Hochfrequenzplasma wird mit Hilfe eines HF-Senders gebildet, welches mit einer Leistung zwischen 500 W und 1500 W betrieben wird.
Anschließend wird in derselben Kammer unter Argon als Schutz­ gas mit einem erniedrigten Druck zwischen 10-3 und 5 × 10-3 mbar bei einer Magnetronleistung zwischen 1 und 10 kW Kupfer auf­ gesputtert, bis auf der Außenfläche der Leiterplatte eine 2 µm dicke Kupferschicht aufgewachsen ist. Im Innern der Bohrlöcher beträgt die Kupferschicht an keiner Stelle weniger als 1 µm.
Der gesamte Sputtervorgang, das Sputterätzen und das Sputter­ abscheiden, hat nicht mehr als 20 Minuten gedauert.
Die durch Sputtern abgeschiedene Kupferschicht kann anschließend in an sich bekannter Weise nach Vorbehandlung durch Dekapieren mit Schwefelsäure durch Metallabscheidung in einem elektrolyti­ schen Kupferbad verstärkt werden.

Claims (6)

1. Verfahren zum Metallisieren von Bohrlochwandungen in Leiterplatten aus Kunststoff durch zweistufige Metallabscheidung, wobei die Metallab­ scheidung in der zweiten Stufe elektrolytisch erfolgt, da­ durch gekennzeichnet, daß das Metallabscheiden in der ersten Stufe durch Sputtern erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Metallabscheiden durch Sputtern durchgeführt wird, bis auch an der unzugänglichsten Stelle des Bohrloches eine wenigstens 0,5 µm dicke Metallschicht aufgewachsen ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß durchgehende Bohrlöcher, deren Länge mehr als das Vierfache ihres Durchmessers beträgt, von beiden Enden her besputtert werden.
4. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß es auf Leiterplatten mit Bohrlöchern angewendet wird, deren Durchmesser wenigstens 0,5 mm beträgt.
5. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß die Leiterplatten durch Sputterätzen vorbehandelt werden.
6. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß es auf Leiterplatten aus PTFE oder aus einem Polyimid angewendet wird.
DE19924216940 1992-02-27 1992-05-22 Verfahren zum metallisieren von bohrlochwandungen in leiterplatten aus kunststoff Ceased DE4216940A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19924216940 DE4216940A1 (de) 1992-02-27 1992-05-22 Verfahren zum metallisieren von bohrlochwandungen in leiterplatten aus kunststoff

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4205956 1992-02-27
DE19924216940 DE4216940A1 (de) 1992-02-27 1992-05-22 Verfahren zum metallisieren von bohrlochwandungen in leiterplatten aus kunststoff

Publications (1)

Publication Number Publication Date
DE4216940A1 true DE4216940A1 (de) 1993-09-16

Family

ID=25912222

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924216940 Ceased DE4216940A1 (de) 1992-02-27 1992-05-22 Verfahren zum metallisieren von bohrlochwandungen in leiterplatten aus kunststoff

Country Status (1)

Country Link
DE (1) DE4216940A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010000983A1 (de) 2010-01-18 2011-07-21 Joanneum Research Forschungsges. M.B.H. Plasma- bzw. ionengestützes System zur Herstellung haftfester Beschichtungen auf Fluorpolymeren
US11851754B2 (en) * 2017-09-28 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Sealing article comprising metal coating, method of making and method of using the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812213A (en) * 1988-05-06 1989-03-14 Rogers Corporation Process for the manufacture of multi-layer circuits with dynamic flexing regions and the flexible circuits made therefrom

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812213A (en) * 1988-05-06 1989-03-14 Rogers Corporation Process for the manufacture of multi-layer circuits with dynamic flexing regions and the flexible circuits made therefrom

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010000983A1 (de) 2010-01-18 2011-07-21 Joanneum Research Forschungsges. M.B.H. Plasma- bzw. ionengestützes System zur Herstellung haftfester Beschichtungen auf Fluorpolymeren
WO2011086186A1 (de) 2010-01-18 2011-07-21 Joanneum Research Forschungsgesellschaft Mbh Plasma- bzw. ionengestütztes system zur herstellung haftfester beschichtungen auf fluorpolymeren
US11851754B2 (en) * 2017-09-28 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Sealing article comprising metal coating, method of making and method of using the same
US11920238B2 (en) 2017-09-28 2024-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Sealing article comprising metal coating, method of making and method of using the same

Similar Documents

Publication Publication Date Title
DE3874867T2 (de) Verfahren zur behandlung einer kupferoberflaeche.
EP0361192B1 (de) Verfahren zur Herstellung von Leiterplatten
US5747098A (en) Process for the manufacture of printed circuit boards
DE3110415C2 (de) Verfahren zum Herstellen von Leiterplatten
US6044550A (en) Process for the manufacture of printed circuit boards
DE60206820T2 (de) Quelllösung zur Texturierung harzartiger Materialien und Abbeizen und Entfernen harzartiger Materialien
US3457638A (en) Manufacture of printed circuits
DE69824133T2 (de) Verfahren zur Herstellung von mehrschichtigen Leiterplatten
WO1999013696A1 (de) Verfahren zum metallisieren eines elektrisch nichtleitende oberflächenbereiche aufweisenden substrats
US3340607A (en) Multilayer printed circuits
DE2147573C2 (de) Verfahren zur Herstellung von mikroelektronischen Schaltungen
US5693364A (en) Method for the manufacture of printed circuit boards
DE4216940A1 (de) Verfahren zum metallisieren von bohrlochwandungen in leiterplatten aus kunststoff
US4913789A (en) Sputter etching and coating process
DE69730288T2 (de) Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen
US5620612A (en) Method for the manufacture of printed circuit boards
EP0645074B1 (de) Verfahren zur herstellung einer leiterplatte.
DE19527056C1 (de) Verfahren zur Herstellung von durchkontaktierten Leiterplatten oder Mehrlagenleiterplatten (Multilayer)
DE2920633C2 (de) Oberflächenbehandlungs- und Beschichtungsverfahren
GB2038101A (en) Printed circuits
DE3546611C2 (de)
EP0156987A2 (de) Verfahren zur Herstellung von gedruckten Schaltungen
DE3305564C1 (de) Verfahren zum Aufbau von metallisierten Leiterbahnen und Durchkontaktierungen an gelochten Leiterplatten
EP0581823B1 (de) Mittel zur selektiven ausbildung einer dünnen oxidierenden schicht
US5758412A (en) Method of making a printed circuit board

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection