DE4124427A1 - Schaltung zum erzeugen einer inneren versorgungsspannung - Google Patents

Schaltung zum erzeugen einer inneren versorgungsspannung

Info

Publication number
DE4124427A1
DE4124427A1 DE4124427A DE4124427A DE4124427A1 DE 4124427 A1 DE4124427 A1 DE 4124427A1 DE 4124427 A DE4124427 A DE 4124427A DE 4124427 A DE4124427 A DE 4124427A DE 4124427 A1 DE4124427 A1 DE 4124427A1
Authority
DE
Germany
Prior art keywords
output
supply voltage
transistor
circuit
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4124427A
Other languages
English (en)
Other versions
DE4124427C2 (de
Inventor
Tae-Je Jin
Joon-Young Jeon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4124427A1 publication Critical patent/DE4124427A1/de
Application granted granted Critical
Publication of DE4124427C2 publication Critical patent/DE4124427C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/907—Temperature compensation of semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Power Sources (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Schaltung zum Erzeugen einer inneren Versorgungsspannung zur Verwendung in einer hochintegrierten Halbleiterspeichervorrichtung. Insbesondere bezieht sich die vorliegende Erfindung auf eine Schaltung zum Erzeugen einer inneren Versorgungsspannung, bei der die Ausgangsspannung, die davon erzeugt wird, in Abhängigkeit von einer Temperatursteigerung zunimmt.
Eine Halbleiterspeichervorrichtung mit hoher Speicherkapazität muß einen MOS-Transistor unter einem Mikroeinheitspegel mit einer niedrigen Versorgungsspannung versorgen, die kleiner ist als die äußere Versorgungsspannung von 5 V, die gewöhnlich in Computersystemen zugeführt wird. Zu diesem Zweck muß ein innerer Versorgungsspannungsgenerator in Halbleiterchips zusätzlich zu einer Speicherschaltung vorgesehen werden, um die niedrige innere Versorgungsspannung abzugeben. Beispielsweise enthält eine Halbleiter-DRAM-Vorrichtung über den 16 Mbit-Pegel notwendigerweise den inneren Versorgungsspannungsgenerator, um eine hohe Zuverlässigkeit der Speichervorrichtung zu erzielen.
Ein bekannter innerer Versorgungsspannungsgenerator und seine Eigenschaften werden unter Bezugnahme auf die Fig. 1 bis 3 erläutert. Gemäß Fig. 1 besteht der bekannte innere Versorgungsspannungsgenerator 100 aus einem Bezugsspannungsgenerator 50, einem Komparator 60 und einer Ausgangsschaltung 70. Fig. 2 zeigt die Eigenschaften dieses Generators nach Fig. 1 im Vergleich zur äußeren Versorgungsspannung. Weiterhin wird eine andere Ausführungsform des Bezugsspannungsgenerators 50 von Fig. 1 in Fig. 3 erläutert.
Zurückkommend auf Fig. 1 enthält der innere Versorgungsspannungsgenerator 100 den Bezugsspannungsgenerator 50 und die Ausgangsschaltung 70, die aus einem PMOS-Transistor 10 besteht, der als variabler Widerstand dient. Die Spannungsausgänge vom Bezugsspannungsgenerator 50 und von der Ausgangsschaltung 70 werden dann am Komparator 60 miteinander verglichen, der ein Differenzverstärker ist, um die Spannung zu steuern, die dem Gate des PMOS-Transistors 10 zugeführt wird. Der Bezugsspannungsgenerator 50 hat erste und zweite Widerstände R1, R2, die in Serie zwischen die äußere Versorgungsspannung und Massepegel geschaltet sind, um an einem Verbindungspunkt 3 eine Bezugsspannung Vref zu erzeugen. Der Komparator 60 hat erste und zweite NMOS-Transistoren 6, 7, die einen Differenzverstärker bilden, einen dritten NMOS-Transistor 8, der als Konstantstromquelle dient, und erste und zweite PMOS-Transistoren 4, 5, die eine Stromspiegellaststufe bilden. Darüber hinaus ist der PMOS-Transistor 10 an seiner Source mit der äußeren Versorgungsspannung Vccext verbunden, während sein Drain mit der inneren Versorgungsspannung Vccint an einem Ausgangsknoten 11 verbunden ist. In der Zeichnung wird die Bezugsspannung Vref dem Gate des ersten NMOS-Transistors 6 des Komparators 60 zugeführt. Im Falle, daß der Laststrom vom Ausgangsknoten 11 zur Speicherschaltung (nicht dargestellt) fließt, tritt ein Spannungsabfall am PMOS-Transistor 10 der Ausgangsschaltung 70 auf. Als Folge davon wird die innere Versorgungsspannung auf einen Spannungspegel gesetzt, der niedriger als die äußere Versorgungsspannung ist. Gleichzeitig steuert der Komparator 60 die Gatespannung des PMOS-Transistors 10 derart, daß der Pegel der inneren Versorgungsspannung identisch auf dem Bezugsspannungspegel Vref gehalten wird.
Der innere Versorgungsspannungsgenerator muß eine innere Versorgungsspannung konstant halten ohne Rücksicht auf Änderungen der äußeren Versorgungsspannung, damit die Halbleiterspeichervorrichtung in hohem Maße zuverlässig bleibt. Unerwünschterweise weist der bekannte innere Versorgungsspannungsgenerator 100 von Fig. 1 die Spannungsdifferenz ΔV gemäß Fig. 2 in Abhängigkeit von einer Steigerung der äußeren Versorgungsspannung auf. Dieses Problem wird durch die Tatsache verursacht, daß die Bezugsspannung Vref vom Bezugsspannungsgenerator 50 der Gleichung Vref = Vccext·R2/(R1+R2) gehorcht. Die Bezugsspannung Vref nimmt daher zu, wenn die äußere Versorgungsspannung zunimmt, wodurch die innere Versorgungsspannung steigt. Dementsprechend kann die Zuverlässigkeit der Halbleitervorrichtung leiden.
Bezugnehmend auf Fig. 3 besteht der Bezugsspannungsgenerator 50 aus ersten bis dritten PMOS-Transistoren 12, 13, 14, die in Serie miteinander geschaltet sind, und vierten und fünften PMOS-Transistoren 15, 16, die in Serie miteinander geschaltet sind, wobei die ersten bis dritten PMOS-Transistoren parallel zu den vierten und fünften PMOS-Transistoren geschaltet sind. Die Gates und Drains der ersten bis fünften PMOS-Transistoren 12 bis 16 sind jeweils in Diodenschaltung verschaltet, und weiterhin ist das Gate des vierten PMOS-Transistors 15 mit der Source des dritten PMOS-Transistors 14 verbunden. Die Source des dritten PMOS-Transistors 14 ist außerdem so angeschlossen, daß der Gatespannungspegel des vierten PMOS-Transistors 15 auf Vccext/3 eingestellt wird, die Source des vierten PMOS-Transistors 15 wird ein Ausgangsknoten 17, wodurch der Bezugsspannungsgenerator 50 die Bezugsspannung Vref über den Ausgangsknoten 17 erzeugt. Wenn die Temperatur zunimmt, nimmt jedoch die Schwellenspannung Vth des betreffenden PMOS-Transistors im Bezugsspannungsgenerator 50 gemäß Fig. 3 ab. Die Bezugsspannung Vref wird damit vermindert. Wenn der Bezugsspannungspegel sinkt, nimmt auch die innere Versorgungsspannung ab, was dazu führt, daß die Halbleiterspeichervorrichtung mit geringerer Geschwindigkeit arbeitet.
Es ist dementsprechend ein Ziel der vorliegenden Erfindung, eine Schaltung zum Erzeugen einer inneren Versorgungsspannung anzugeben, die es einer Halbleiterspeichervorrichtung erlaubt, mit stabiler, konstanter Geschwindigkeit ohne Rücksicht auf Temperaturänderungen zu arbeiten, wobei die Ausgangsspannung zunimmt, wenn die Temperatur ansteigt.
Um dieses Ziel und weitere Ziele und Merkmale der Erfindung zu erreichen, enthält der erfindungsgemäße innere Versorgungsspannungsgenerator eine Spannungsteilerschaltung, die erste und zweite variable Lastwiderstände aufweist, die in Serie zwischen den inneren Versorgungsspannungsausgang und Massepegel geschaltet sind, wobei ein gemeinsamer Verbindungspunkt der variablen Lastwiderstände ein Ausgangsanschluß wird, damit die abgegebene innere Versorgungsspannung in Abhängigkeit von einer Temperatursteigerung zunehmen kann.
Zum besseren Verständnis der Erfindung und um zu zeigen, wie diese in der Praxis ausgeführt wird, soll auf die begleitenden Zeichnungen Bezug genommen werden, die nachfolgend erläutert werden. Es zeigt:
Fig. 1 einen konventionellen inneren Versorgungsspannungs­ generator,
Fig. 2 die Ausgangscharakteristik des Generators nach Fig. 1,
Fig. 3 eine Ausführungsform des Bezugsspannungsgenerators von Fig. 1,
Fig. 4 einen inneren Versorgungsspannungsgenerator gemäß der vorliegenden Erfindung,
Fig. 5 die Ausgangscharakteristik des inneren Versorgungs­ spannungsgenerators nach Fig. 4,
Fig. 6 eine Ausführungsform des inneren Versorgungsspan­ nungsgenerators von Fig. 4, und
Fig. 7 eine Tabelle zur Darstellung des Zunahme­ verhältnisses der Stromtreiberleistung eines MOS-Transistors in Abhängigkeit von Temperatur­ änderungen.
Bezug nehmend auf Fig. 4 wird erläutert, wie eine Spannungsteilerschaltung 80 mit einem Komparator 60 und einer Ausgangsschaltung 70 verbunden ist. Ein Bezugsspannungsgenerator 50, an dem eine äußere Versorgungsspannung liegt, erzeugt eine Bezugsspannung Vref Der Komparator 60, der mit dem Ausgang des Bezugsspannungsgenerators 50 verbunden ist, vergleicht eine erste Eingangsspannung, die mit der Bezugsspannung Vref verbunden ist, mit einer zweiten Eingangsspannung. Der Ausgang des Komparators 60 wird einem Eingangsanschluß der Ausgangsschaltung 70 zur Erzeugung der inneren Versorgungsspannung zugeführt. Die Spannungsteilerschaltung 80, die mit der Ausgangsschaltung 70 verbunden ist, erzeugt die zweite Eingangsspannung an einem Ausgangsknoten derselben, was es erlaubt, daß der Ausgangsspannungspegel der Ausgangsschaltung 70 in Abhängigkeit von einer Temperatursteigerung zunimmt. Es sei weiterhin angemerkt, daß die Spannungsteilerschaltung 80 erste und zweite variable Lastwiderstände R′₁, R′₂ hat, von denen die Widerstände in Abhängigkeit von Temperatursteigerungen zunehmen, wobei der Widerstand des ersten variablen Lastwiderstandes R′₁ größer als der des zweiten variablen Lastwiderstandes R′₂ ist. Weiterhin ist das Verhältnis der Widerstandssteigerung zur Temperatursteigerung beim ersten variablen Lastwiderstand R′₁ größer als das beim zweiten variablen Lastwiderstand R′₂.
Die Ausgangsspannung Vccint des inneren Versorgungsspannungsgenerators 100 von Fig. 4 kann geschrieben werden als
wobei das Verhältnis der Widerstandsvariation zur Temperaturänderung R′₁ < R′₂ ist. Aus Vorangehendem ergibt sich, daß mit Zunahme der Temperatur das Widerstandszunahmeverhältnis des ersten variablen Lastwiderstandes R′₁ größer als das des zweiten variablen Lastwiderstandes R′₂ wird, wodurch die innere Versorgungsspannung Vccint zunimmt.
Wie in Fig. 5 dargestellt ist, versteht sich, daß die innere Versorgungsspannung Vccint stabil zunimmt, um sie konstant zu halten, wenn die Temperatur ansteigt. Dementsprechend bestand das Problem der konventionellen Schaltung darin, daß, wenn die Temperatur zunimmt, die Bezugsspannung Vref des Bezugsspannungsgenerators abnimmt, was zu der unerwünschten niedrigen inneren Versorgungsspannung führt sowie zu dem Problem, daß, wenn die äußere Versorgungsspannung zunimmt, die Bezugsspannung ebenfalls zunimmt, was zu der instabilen inneren Versorgungsspannung führt. Beide Probleme werden von der Erfindung überwunden.
Eine Ausführungsform des Bezugsspannungsgenerators 50 von Fig. 4 wird nun im Detail unter Bezugnahme auf Fig. 6 erläutert. Der Bezugsspannungsgenerator 50 hat eine Konstantstromquelle 31, von der ein Eingang mit der äußeren Versorgungsspannung Vccext verbunden ist. Ein Ausgangsknoten 38 ist mit dem Ausgang der Konstantstromquelle 31 verbunden, und eine Schaltung ist zwischen den Ausgangsanschluß und Massepegel geschaltet, um den Spannungspegel am Ausgangsanschluß 38 auf einen vorbestimmten Pegel abzusenken.
Die Pegelabsenkschaltung hat einen ersten Widerstand 35, der mit dem Ausgangsanschluß 38 verbunden ist, wobei das andere Ende des ersten Widerstandes 35 mit dem Kollektor und der Basis eines ersten bipolaren Transistors 32 verbunden ist, dessen Emitter mit Massepegel verbunden ist. Ein zweiter Widerstand 36 ist am einen Ende mit dem Ausgangsanschluß 38 verbunden und ist mit dem Kollektor eines zweiten bipolaren Transistors 33 verbunden, dessen Basis mit dem Kollektor des ersten bipolaren Transistors 32 verbunden ist und dessen Emitter mit Massepegel über einen dritten Widerstand 37 verbunden ist. Darüber hinaus ist der Ausgangsanschluß 38 mit dem Kollektor eines dritten bipolaren Transistors 34 verbunden, dessen Basis mit dem Kollektor des zweiten bipolaren Transistors 33 und dessen Emitter mit Massepegel verbunden sind.
Der Komparator 60 hat einen ersten PMOS-Transistor 39, von dem die Source mit der äußeren Versorgungsspannung verbunden ist, und einen zweiten PMOS-Transistor 40, von dem die Source mit der äußeren Versorgungsspannung verbunden ist. Das Gate des ersten PMOS-Transistors 39 ist mit dem Gate und dem Drain des zweiten PMOS-Transistors 40 verbunden. Das Gate eines ersten NMOS-Transistors 41 ist mit einer ersten Eingangsspannung, d. h. der Bezugsspannung Vref verbunden. Darüber hinaus ist der erste NMOS-Transistor 41 mit seinem Drain mit dem Drain des ersten PMOS-Transistors 39 verbunden, und seine Source ist mit der Source eines zweiten NMOS-Transistors 43 verbunden, von dem das Drain mit dem Drain des zweiten PMOS-Transistors 40 und das Gate mit der zweiten Eingangsspannung verbunden ist. Die Sources der ersten und zweiten NMOS-Transistoren 41 und 43 sind mit dem Drain eines dritten NMOS-Transistors 42 verbunden, von dem die Source mit Massepegel und das Gate mit der ersten Eingangsspannung verbunden sind. Der Verbindungspunkt 44 der Drains des ersten PMOS-Transistors 39 und des ersten NMOS-Transistors 41 dient als Ausgangsanschluß des Komparators 60.
Die Ausgangsschaltung 70 besteht aus einem PMOS-Transistor, dessen Source mit der äußeren Versorgungsspannung Vccext und dessen Gate mit dem Ausgangsanschluß 44 des Komparators 60 verbunden sind. Das Drain des PMOS-Transistors 45 ist mit einem Ausgangsanschluß 49 verbunden, über den die innere Versorgungsspannung Vccint erzeugt wird.
Die Spannungsteilerschaltung 80 besteht aus einem ersten PMOS-Transistor 46, dessen Source mit dem Ausgangsanschluß 49 der Ausgangsschaltung 70 verbunden ist und dessen Gate und Drain in Diodenschaltung verschaltet sind. Ein zweiter PMOS-Transistor 47 ist an seiner Source mit dem Drain des ersten PMOS-Transistors 46 verbunden, und sein Gate und sein Drain sind in Diodenschaltung mit Massepegel verbunden. Darüber hinaus ist ein Ausgangsanschluß 48, an den Drain und Source der ersten und zweiten PMOS-Transistoren angeschlossen sind, mit der zweiten Eingangsspannung verbunden.
Um eine konstante Bezugsspannung Vref ohne Rücksicht auf Temperaturänderungen zu erzeugen, besteht der Bezugsspannungsgenerator 50 aus bipolaren Transistoren. Beispielsweise ist die Ausgangsspannung des erfindungsgemäßen Bezugsspannungsgenerators 50 gleich
wobei VBE die Basis-Emitter-Spannung des dritten bipolaren Transistors 34, Vt die thermoelektrische Spannung, Rb und Rc die zweiten und dritten Widerstände 36 bzw. 37 und IS1 und IS2 die Kollektorsättigungsströme der ersten und zweiten bipolaren Transistoren 32 und 33 sind. Der Bezugsspannungsgenerator 50 ist derart aufgebaut, daß die Basis-Emitterspannung VBE mit einem negativen Temperaturkoeffizienten von -2,2 mV/°C und die thermoelektrische Spannung Vt mit einem positiven Temperaturkoeffizienten von 0,085 mV/°C in Kombination miteinander einen Temperaturkoeffizienten von Null ergeben. Anders als beim konventionellen Bezugsspannungsgenerator, der PMOS-Transistoren mit negativen Temperaturkoeffizienten von -3 mV/°C verwendet, kann der erfindungsgemäße Bezugsspannungsgenerator 50 eine stabile, konstante Bezugsspannung Vref ohne Rücksicht auf Temperaturänderungen erzeugen.
Außerdem ist die Spannungsteilerschaltung 80 so angeschlossen, daß sie die Bezugsspannung Vref und dadurch die innere Versorgungsspannung Vccint anhebt, wenn die Temperatur zunimmt. Zu diesem Zweck ist die Kanalleitfähigkeit g1(= ∂IDS/∂VDS) des ersten PMOS-Transistors 46 kleiner als die Kanalleitfähigkeit g2 des zweiten PMOS-Transistors 47. Der Kanalwiderstand des ersten PMOS-Transistors ist daher größer als der des zweiten PMOS-Transistors. Es ist bekannt, daß die Leitfähigkeit reziprok zum Widerstand ist. Aus Vorangehendem ergibt sich, daß die Stromtreiberleistung für einen MOS-Transistor mit hohem Kanalwiderstand vermindert wird. Im allgemeinen ist ein MOS-Transistor mit einem langen Kanal temperaturabhängiger als ein MOS-Transistor mit kurzen Kanal. Eine Variation des Kanalwiderstandes gemäß der Erfindung des MOS-Widerstands mit großer Kanallänge ist daher vergleichsweise beachtlich.
Der innere Versorgungsspannungsgenerator von Fig. 6 im Betrieb bei normaler Temperatur von 25°C wird nachfolgend erläutert. Die Bezugsspannung Vref vom Bezugsspannungsgenerator 50 wird in Gates der ersten und dritten NMOS-Transistoren 41, 42 zugeführt. Wenn in diesem Augenblick diese Spannung größer als die am Gate des zweiten NMOS-Transistors 43 des Komparators 60 liegende Spannung ist, wird eine gegebene Spannung an den Ausgangsanschluß 49 der Ausgangsschaltung 70 geladen. Im Falle, daß die Bezugsspannung Vref auf dem gleichen Pegel wie die Ausgangsspannung der Spannungsteilerschaltung 80 ist, wird die innere Versorgungsspannung Vccint durch die Spannungsteilerschaltung 80 konstant gehalten. Wenn kurze Zeit später die Temperatur auf über 83°C ansteigt, wird der Stromfluß im ersten PMOS-Transistor 46 der Spannungsteilerschaltung 80 vermindert. Daher wird eine Spannung, die geringer als die während der normalen Temperatur ist, dem Gate des zweiten NMOS-Transistors 43 des Komparators 60 zugeführt. Daher wird an den Ausgangsanschluß 44 des Komparators 60 eine Spannung geladen, die niedriger als die während der normalen Temperatur ist, und daher wird die Spannung am Ausgangsanschluß 49, d. h. die innere Versorgungsspannung Vccint der Ausgangsschaltung 70 erhöht. Wenn die Temperatur mehr und mehr ansteigt, wird der Stromfluß, der sich im Kanal des ersten PMOS-Transistors 46 der Spannungsteilerschaltung 80 ausbildet, mehr und mehr vermindert, so daß die innere Versorgungsspannung am Ausgangsanschluß 49 der Ausgangsschaltung 70 mit steigender Temperatur zunimmt. Als Folge wird die Zerstörung des MOS-Transistors aufgrund der Temperaturänderung vermieden, und es kann erreicht werden, daß die Halbleiterspeichervorrichtung stabil arbeitet.
Zum besseren Verständnis der Spannungsteilerschaltung 80 gemäß der vorliegenden Erfindung wird nachfolgend eine Tabelle gemäß Fig. 7 erläutert, bei der das Abfallverhältnis der Stromtreiberleistung im Detail für MOS-Transistoren dargestellt ist, deren Gateoxidschicht 160 Å dick ist. Nachfolgend wird der Einfachheit halber der PMOS-Transistor zusammen mit dem NMOS-Transistor beschrieben. Die sich auf den PMOS-Transistor beziehenden Tatsachen sind in Klammern hinzugesetzt. Der Tabelle wird die Stromtreiberleistung für den NMOS(PMOS)-Transistor unter der Bedingung gemessen, daß die zugeführten Gate- und Drainspannungen bei +4,0 V (-4,0 V) sind und die Substrat-Source-Spannung -2,0 V (0 V) ist. Das Abnahmeverhältnis der Stromtreiberleistung bei 85°C ist im Vergleich zu dem Verhältnis bei 25°C dargestellt. Der Fachmann erkennt, daß das hohe Abnahmeverhältnis der Stromtreiberleistung ein hohes Steigerungsverhältnis des Kanalwiderstandes in Abhängigkeit von der Temperaturzunahme beim MOS-Transistor bedeutet. Da die Kanalleitfähigkeit des MOS-Transistors niedrig gemacht ist, ist sein Kanalwiderstand hoch und daher das Widerstandssteigerungsverhältnis ebenfalls hoch.

Claims (8)

1. Schaltung, die eine äußere Versorgungsspannung aufnimmt, zur Erzeugung einer inneren Versorgungsspannung, die niedriger als die äußere Versorgungsspannung ist und die über eine Ausgangseinrichtung einer Speichereinrichtung zuzuführen ist, enthaltend:
eine Spannungsteilereinrichtung zum Steigern der Ausgangsspannung in Abhängigkeit von einer Temperatursteigerung, enthaltend erste und zweite variable Widerstandseinrichtungen, die in Serie miteinander zwischen die Ausgangseinrichtung und einen Massepegel geschaltet sind, und
einen Ausgangsanschluß, der an einer Verbindung der ersten und zweiten variablen Widerstandseinrichtungen ausgebildet ist.
2. Schaltung nach Anspruch 1, bei der ein Widerstandszunahmeverhältnis in Abhängigkeit von der Temperatursteigerung bei der ersten variablen Widerstandseinrichtung größer als bei der zweiten variablen Widerstandseinrichtung ist.
3. Schaltung nach Anspruch 1, bei der die ersten und zweiten variablen Widerstandseinrichtungen enthalten:
einen ersten MOS-Transistor, von dem ein Kanalende mit der Ausgangseinrichtung verbunden ist und ein anderes Kanalende und das Gate in Diodenschaltung verbunden sind, und
einen zweiten MOS-Transistor, von dem ein Kanalende mit dem Ausgangsanschluß verbunden ist und das andere Kanalende und das Gate in Diodenschaltung mit Massepegel verbunden sind, und
wobei der erste MOS-Transistor einen Kanal aufweist, der länger ist als der des zweiten MOS-Transistors.
4. Schaltung, die eine äußere Versorgungsspannung aufnimmt, zur Erzeugung einer inneren Versorgungsspannung die niedriger ist, als die äußere Versorgungsspannung zur Verwendung in einer Halbleiterspeichervorrichtung, enthaltend:
eine Bezugsspannungsgeneratoreinrichtung, die die äußere Versorgungsspannung aufnimmt, zur Erzeugung einer Bezugsspannung,
eine Komparatoreinrichtung, die den Ausgang der Bezugsspannungsgeneratoreinrichtung aufnimmt, um ein Signal, das von einer ersten Eingangsleitung zugeführt wird, mit einem Signal von einer zweiten Eingangsleitung zu vergleichen, wobei die erste Eingangsleitung mit dem Ausgang des Bezugsspannungsgenerators verbunden ist,
eine Ausgangseinrichtung, die den Ausgang des Komparators aufnimmt, um an einem Ausgangsanschluß die innere Versorgungsspannung zu erzeugen, und
eine Spannungsteilereinrichtung, die den Ausgang der Ausgangseinrichtung entgegennimmt und deren Ausgang mit der zweiten Eingangsleitung der Komparatoreinrichtung verbunden ist,
wodurch der Ausgang der Ausgangseinrichtung in Abhängigkeit von einer Steigerung der Temperatur zunimmt.
5. Schaltung nach Anspruch 4, bei der die Bezugsspannungsgeneratoreinrichtung enthält:
einen ersten Widerstand, von dem ein Ende mit dem Ausgangsanschluß des Bezugsspannungsgenerators verbunden ist,
einen ersten bipolaren Transistor, von dem Kollektor und Basis gemeinsam mit dem anderen Ende des ersten Widerstandes verbunden sind, und dessen Emitter mit einem Massepegel verbunden ist,
einen zweiten Widerstand, von dem ein Ende mit dem Ausgangsanschluß des Bezugsspannungsgenerators verbunden ist,
einen zweiten bipolaren Transistor, von dem der Kollektor mit dem anderen Ende des zweiten Widerstandes verbunden ist und von dem die Basis mit dem Kollektors des ersten bipolaren Transistors verbunden ist,
einen dritten Widerstand, von dem ein Ende mit dem Emitter des zweiten bipolaren Transistors verbunden ist und das andere Ende mit Massepegel verbunden ist, und
einen dritten bipolaren Transistor, von dem der Kollektor mit dem Ausgangsanschluß des Bezugsspannungsgenerators verbunden ist und die Basis mit dem Kollektor des zweiten bipolaren Transistors verbunden ist, und dessen Emitter mit Massepegel verbunden ist.
6. Schaltung nach Anspruch 4, bei der die Komparatoreinrichtung enthält:
einen ersten PMOS-Transistor, von dem die Source mit der äußeren Versorgungsspannung verbunden ist,
einen zweiten PMOS-Transistor, von dem die Source mit der äußeren Versorgungsspannung verbunden ist, das Gate und das Drain zusammen mit dem Gate des ersten PMOS-Transistors verbunden sind,
einen ersten NMOS-Transistor, von dem das Gate mit der ersten Eingangsleitung verbunden ist, das Drain mit dem Drain des ersten PMOS-Transistors verbunden ist,
einen zweiten NMOS-Transistor, von dem das Gate mit der zweiten Eingangsleitung verbunden ist, das Drain mit dem Drain des zweiten PMOS-Transistors verbunden ist,
einen dritten NMOS-Transistor, von dem das Gate mit der ersten Eingangsleitung verbunden ist, die Source mit Massepegel verbunden ist und das Drain mit den Sources der ersten und zweiten NMOS-Transistoren verbunden ist, und
einen Ausgangsanschluß, der an der Verbindung der Drains von erstem PMOS-Transistor und erstem NMOS-Transistor ausgebildet ist.
7. Schaltung nach Anspruch 4, bei der die Ausgangseinrichtung enthält:
ein PMOS-Transistor, von dem die Source mit der äußeren Versorgungsspannung verbunden ist, das Gate mit dem Ausgangsanschluß der Komparatoreinrichtung verbunden ist, und
einen Ausgangsanschluß, der mit dem Drain des PMOS-Transistors verbunden ist.
8. Schaltung nach Anspruch 4, bei der die Spannungsteilereinrichtung enthält:
einen ersten PMOS-Transistor, von dem die Source mit dem Ausgangsanschluß der Ausgangseinrichtung verbunden ist und Gate und Drain in Diodenschaltung verbunden sind,
einen zweiten PMOS-Transistor, von dem die Source mit dem Drain des ersten PMOS-Transistors verbunden ist und Gate und Drain in Diodenschaltung mit Massepegel verbunden sind, und
einen Ausgangsanschluß, der an der Verbindung der ersten und zweiten PMOS-Transistoren ausgebildet ist.
DE4124427A 1991-06-12 1991-07-23 Schaltung zum Erzeugen einer inneren temperaturstabilisierten Versorgungsspannung Expired - Lifetime DE4124427C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910009659A KR940003406B1 (ko) 1991-06-12 1991-06-12 내부 전원전압 발생회로

Publications (2)

Publication Number Publication Date
DE4124427A1 true DE4124427A1 (de) 1992-12-17
DE4124427C2 DE4124427C2 (de) 1994-06-30

Family

ID=19315675

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4124427A Expired - Lifetime DE4124427C2 (de) 1991-06-12 1991-07-23 Schaltung zum Erzeugen einer inneren temperaturstabilisierten Versorgungsspannung

Country Status (12)

Country Link
US (1) US5146152A (de)
JP (1) JPH0793006B2 (de)
KR (1) KR940003406B1 (de)
CN (1) CN1090775C (de)
DE (1) DE4124427C2 (de)
FR (1) FR2677793B1 (de)
GB (1) GB2256731B (de)
HK (1) HK28597A (de)
IT (1) IT1251297B (de)
NL (1) NL193703C (de)
RU (1) RU2146388C1 (de)
TW (1) TW238439B (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4219776A1 (de) * 1992-01-02 1993-12-23 Etron Technology Inc Schaltung zur Ausbildung einer genauen Bezugsspannung
DE4334918A1 (de) * 1992-10-15 1994-04-21 Mitsubishi Electric Corp Spannungsversorgungsschaltung und Halbleitervorrichtung mit einer solchen Schaltung
US6011428A (en) * 1992-10-15 2000-01-04 Mitsubishi Denki Kabushiki Kaisha Voltage supply circuit and semiconductor device including such circuit
US6661215B2 (en) 2001-11-02 2003-12-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with small current consumption having stably operating internal circuitry
DE19654934B4 (de) * 1995-02-06 2004-05-06 Mitsubishi Denki K.K. Halbleitereinrichtung
DE10223763B4 (de) * 2001-11-01 2009-07-23 Mitsubishi Denki K.K. Halbleitervorrichtung

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2727809B2 (ja) * 1991-08-26 1998-03-18 日本電気株式会社 半導体集積回路
US5302888A (en) * 1992-04-01 1994-04-12 Texas Instruments Incorporated CMOS integrated mid-supply voltage generator
JPH05289760A (ja) * 1992-04-06 1993-11-05 Mitsubishi Electric Corp 基準電圧発生回路
JP3122239B2 (ja) * 1992-07-23 2001-01-09 株式会社東芝 半導体集積回路
FR2718273B1 (fr) * 1994-03-31 1996-05-24 Sgs Thomson Microelectronics Mémoire intégrée avec circuit de maintien de la tension de colonne.
US5448159A (en) * 1994-05-12 1995-09-05 Matsushita Electronics Corporation Reference voltage generator
US5757174A (en) * 1995-07-19 1998-05-26 Micro Linear Corporation Current sensing technique using MOS transistor scaling with matched current sources
EP0765037A3 (de) * 1995-09-20 1998-01-14 Texas Instruments Incorporated Puffer für integrierte Speicherschaltungen
US5694073A (en) * 1995-11-21 1997-12-02 Texas Instruments Incorporated Temperature and supply-voltage sensing circuit
JP3234153B2 (ja) * 1996-04-19 2001-12-04 株式会社東芝 半導体装置
FR2750240B1 (fr) * 1996-06-20 1998-07-31 Sgs Thomson Microelectronics Generateur de reference de tension
US5777514A (en) * 1996-09-27 1998-07-07 Micro Linear Corporation Differential to single ended conversion technique for an operational amplifier having low input offset voltage, high speed and high gain
US5770965A (en) * 1996-09-30 1998-06-23 Motorola, Inc. Circuit and method of compensating for non-linearities in a sensor signal
KR100481824B1 (ko) * 1997-05-07 2005-07-08 삼성전자주식회사 리플레쉬용발진회로를갖는반도체메모리장치
DE19735381C1 (de) * 1997-08-14 1999-01-14 Siemens Ag Bandgap-Referenzspannungsquelle und Verfahren zum Betreiben derselben
US6018265A (en) * 1997-12-10 2000-01-25 Lexar Media, Inc. Internal CMOS reference generator and voltage regulator
US6107887A (en) * 1998-10-02 2000-08-22 Micro Linear Corporation Differential to single-ended video cable driver having BICMOS current-mode operational amplifier
JP2000124744A (ja) * 1998-10-12 2000-04-28 Texas Instr Japan Ltd 定電圧発生回路
KR20000056765A (ko) * 1999-02-25 2000-09-15 김영환 온도변화에 무관한 전압조정회로
KR100577552B1 (ko) * 1999-04-20 2006-05-08 삼성전자주식회사 반도체 메모리 장치의 내부 전압 변환회로
US6404246B1 (en) 2000-12-20 2002-06-11 Lexa Media, Inc. Precision clock synthesizer using RC oscillator and calibration circuit
JP2002270768A (ja) * 2001-03-08 2002-09-20 Nec Corp Ｃｍｏｓ基準電圧回路
KR100439024B1 (ko) * 2001-03-08 2004-07-03 삼성전자주식회사 기준전압 발생회로
KR100744109B1 (ko) * 2001-10-23 2007-08-01 삼성전자주식회사 공정, 전압 및 온도의 변화에 따라 단자들의 상태를최적으로 변화시킬 수 있는 메모리 장치
JP3976665B2 (ja) * 2002-11-20 2007-09-19 富士通株式会社 バッファ回路装置
EP1501000B1 (de) * 2003-07-22 2007-03-21 STMicroelectronics Limited Referenzspannungsschaltung
JP2006041175A (ja) * 2004-07-27 2006-02-09 Toshiba Corp 半導体集積回路装置
KR100825029B1 (ko) * 2006-05-31 2008-04-24 주식회사 하이닉스반도체 밴드갭 기준전압 발생장치 및 이를 구비하는 반도체 소자
KR100784918B1 (ko) * 2006-10-13 2007-12-11 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생기
US7969808B2 (en) * 2007-07-20 2011-06-28 Samsung Electronics Co., Ltd. Memory cell structures, memory arrays, memory devices, memory controllers, and memory systems, and methods of manufacturing and operating the same
KR20090116088A (ko) * 2008-05-06 2009-11-11 삼성전자주식회사 정보 유지 능력과 동작 특성이 향상된 커패시터리스 1ｔ반도체 메모리 소자
KR101358930B1 (ko) * 2007-07-23 2014-02-05 삼성전자주식회사 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로
KR101308048B1 (ko) 2007-10-10 2013-09-12 삼성전자주식회사 반도체 메모리 장치
CN101470458B (zh) * 2007-12-26 2010-10-27 中国科学院微电子研究所 带隙基准电压参考电路
KR20090075063A (ko) * 2008-01-03 2009-07-08 삼성전자주식회사 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을 가지는메모리 셀 어레이를 구비하는 반도체 메모리 장치 및 이장치의 동작 방법
KR20100070158A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 커패시터가 없는 동작 메모리 셀을 구비한 반도체 메모리 장치 및 이 장치의 동작 방법
KR101442177B1 (ko) * 2008-12-18 2014-09-18 삼성전자주식회사 커패시터 없는 1-트랜지스터 메모리 셀을 갖는 반도체소자의 제조방법들
JP5176971B2 (ja) * 2009-01-15 2013-04-03 富士通株式会社 直流電位生成回路、多段回路、及び通信装置
JP2010219486A (ja) * 2009-03-19 2010-09-30 Renesas Electronics Corp 中間電位発生回路
US20120194150A1 (en) * 2011-02-01 2012-08-02 Samsung Electro-Mechanics Company Systems and methods for low-battery operation control in portable communication devices
DE102011051111A1 (de) 2011-06-16 2012-12-20 Packsys Global (Switzerland) Ltd. Verfahren zum Herstellen von Rohrkörpern für Verpackungstuben
RU2461864C1 (ru) * 2011-06-27 2012-09-20 Федеральное государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Источник опорного напряжения
JP2013092958A (ja) * 2011-10-27 2013-05-16 Semiconductor Components Industries Llc 電流検出回路及び電源回路
KR20130098041A (ko) * 2012-02-27 2013-09-04 삼성전자주식회사 낮은 외부 전원 전압에 적합한 전압 발생부들
RU2518974C2 (ru) * 2012-10-04 2014-06-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Источник опорного напряжения
FR3002049B1 (fr) * 2013-02-13 2016-11-04 Cddic Regulateur de tension compense en temperature a faible courant de consommation
KR102031685B1 (ko) * 2013-12-31 2019-10-15 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
CN104460811B (zh) * 2014-12-26 2016-01-20 昆腾微电子股份有限公司 基准电压温度系数校准电路及其工作方法
CN106571824A (zh) * 2015-10-08 2017-04-19 联发科技（新加坡）私人有限公司 信号处理电路
CN109874314B (zh) * 2017-12-21 2021-08-17 北京比特大陆科技有限公司 串联供电电路、***和方法
WO2019126946A1 (en) * 2017-12-25 2019-07-04 Texas Instruments Incorporated Low-dropout regulator with load-adaptive frequency compensation
CN110047523B (zh) * 2018-01-15 2021-07-27 珠海兴芯存储科技有限公司 电阻性内存单元的准定压降自我中止写入方法及其电路
JP6522201B1 (ja) * 2018-05-14 2019-05-29 ウィンボンド エレクトロニクス コーポレーション 半導体装置
CN109582076B (zh) * 2019-01-09 2023-10-24 上海晟矽微电子股份有限公司 基准电流源
CN114167929B (zh) * 2020-09-11 2023-03-24 兆易创新科技集团股份有限公司 电压产生电路及电子装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0414434A2 (de) * 1989-08-23 1991-02-27 Kabushiki Kaisha Toshiba Integrierte Halbleiterschaltung mit einem inneren MOS-Transistor zum Erzeugen einer Referenzspannung

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4095164A (en) * 1976-10-05 1978-06-13 Rca Corporation Voltage supply regulated in proportion to sum of positive- and negative-temperature-coefficient offset voltages
JPS53103770A (en) * 1977-02-22 1978-09-09 Seiko Instr & Electronics Ltd Electronic timepiece
SU744513A1 (ru) * 1978-03-06 1980-06-30 Предприятие П/Я В-8450 Стабилизатор напр жени посто нного тока
JPS6029123B2 (ja) * 1978-08-02 1985-07-09 富士通株式会社 電子回路
GB2046483A (en) * 1979-04-06 1980-11-12 Gen Electric Voltage regulator
US4298835A (en) * 1979-08-27 1981-11-03 Gte Products Corporation Voltage regulator with temperature dependent output
JPS56108258A (en) * 1980-02-01 1981-08-27 Seiko Instr & Electronics Ltd Semiconductor device
US4445083A (en) * 1981-08-26 1984-04-24 Honeywell Information Systems Inc. Integrated circuit compensatory regulator apparatus
JP2592234B2 (ja) * 1985-08-16 1997-03-19 富士通株式会社 半導体装置
JPS6269308A (ja) * 1985-09-17 1987-03-30 シ−メンス、アクチエンゲゼルシヤフト 基準電圧発生回路装置
JPH083766B2 (ja) * 1986-05-31 1996-01-17 株式会社東芝 半導体集積回路の電源電圧降下回路
US4746823A (en) * 1986-07-02 1988-05-24 Dallas Semiconductor Corporation Voltage-insensitive and temperature-compensated delay circuit for a monolithic integrated circuit
GB8630980D0 (en) * 1986-12-29 1987-02-04 Motorola Inc Bandgap reference circuit
JPH01124011A (ja) * 1987-11-10 1989-05-16 Furukawa Electric Co Ltd:The Ｌｅｄ駆動回路
KR910005599B1 (ko) * 1989-05-01 1991-07-31 삼성전자 주식회사 고밀도 반도체 메모리장치의 전원 공급전압 변환회로
KR900019026A (ko) * 1989-05-11 1990-12-22 김광호 반도체 장치의 기준전압 발생회로
KR920010633A (ko) * 1990-11-30 1992-06-26 김광호 반도체 메모리 장치의 기준전압 발생회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0414434A2 (de) * 1989-08-23 1991-02-27 Kabushiki Kaisha Toshiba Integrierte Halbleiterschaltung mit einem inneren MOS-Transistor zum Erzeugen einer Referenzspannung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bull., Vol. 31, No. 11, April 1989, S. 361-364 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4219776A1 (de) * 1992-01-02 1993-12-23 Etron Technology Inc Schaltung zur Ausbildung einer genauen Bezugsspannung
DE4334918A1 (de) * 1992-10-15 1994-04-21 Mitsubishi Electric Corp Spannungsversorgungsschaltung und Halbleitervorrichtung mit einer solchen Schaltung
US6011428A (en) * 1992-10-15 2000-01-04 Mitsubishi Denki Kabushiki Kaisha Voltage supply circuit and semiconductor device including such circuit
DE4334918C2 (de) * 1992-10-15 2000-02-03 Mitsubishi Electric Corp Absenkkonverter zum Absenken einer externen Versorgungsspannung mit Kompensation herstellungsbedingter Abweichungen, seine Verwendung sowie zugehöriges Betriebsverfahren
US6097180A (en) * 1992-10-15 2000-08-01 Mitsubishi Denki Kabushiki Kaisha Voltage supply circuit and semiconductor device including such circuit
DE19654934B4 (de) * 1995-02-06 2004-05-06 Mitsubishi Denki K.K. Halbleitereinrichtung
DE10223763B4 (de) * 2001-11-01 2009-07-23 Mitsubishi Denki K.K. Halbleitervorrichtung
US6661215B2 (en) 2001-11-02 2003-12-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with small current consumption having stably operating internal circuitry

Also Published As

Publication number Publication date
ITMI912287A1 (it) 1992-12-13
FR2677793A1 (fr) 1992-12-18
FR2677793B1 (fr) 1997-01-31
CN1067751A (zh) 1993-01-06
DE4124427C2 (de) 1994-06-30
GB9118530D0 (en) 1991-10-16
ITMI912287A0 (it) 1991-08-26
JPH0793006B2 (ja) 1995-10-09
HK28597A (en) 1997-03-21
RU2146388C1 (ru) 2000-03-10
NL193703C (nl) 2000-07-04
KR930001574A (ko) 1993-01-16
TW238439B (de) 1995-01-11
IT1251297B (it) 1995-05-08
NL193703B (nl) 2000-03-01
KR940003406B1 (ko) 1994-04-21
JPH04366492A (ja) 1992-12-18
US5146152A (en) 1992-09-08
GB2256731B (en) 1996-01-10
NL9101377A (nl) 1993-01-04
CN1090775C (zh) 2002-09-11
GB2256731A (en) 1992-12-16

Similar Documents

Publication Publication Date Title
DE4124427C2 (de) Schaltung zum Erzeugen einer inneren temperaturstabilisierten Versorgungsspannung
DE3872762T2 (de) Referenzspannungsgeneratorschaltung.
DE4037206C2 (de) Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens (&#34;burn-in&#34;) einer internen Schaltung
DE69722523T2 (de) Interne Spannungserzeugungsschaltung
DE4226047C2 (de) Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests (&#34;Burn-in-Test&#34;)
DE69530905T2 (de) Schaltung und Verfahren zur Spannungsregelung
EP0587938B1 (de) Integrierte Pufferschaltung
DE4420041C2 (de) Konstantspannungs-Erzeugungsvorrichtung
DE69210063T2 (de) Integrierte Halbleiter-Schaltungseinheit mit Detektionsschaltung für Substrat-Potential
DE4305850A1 (de) Bezugsspannungsgeneratorschaltung und Halbleitervorrichtung mit derselben
DE3805811C2 (de)
DE2254618A1 (de) Schaltungsanordnung zur referenzspannungserzeugung
DE4201516C2 (de) Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung
DE69111869T2 (de) Referenzspannungserzeugungsschaltung.
DE10044453A1 (de) Aktiver, gegen Unterschwingen gehärteter FET-Schalter
DE69725829T2 (de) Halbleiterausgangpufferschaltung
DE10106767B4 (de) Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement und Verwendung
EP1523703B1 (de) Bandabstands-referenzschaltung
DE69214303T2 (de) Konstante Spannungsgeneratorschaltung
DE3433817C2 (de)
DE69125465T2 (de) Schnelle Treiberschaltung für kapazitive Last, insbesondere für ICs sowie für Speicher
DE69120156T2 (de) Schaltung zur Programmierung eines Kodes
DE3110355C2 (de) Gleichspannungsgenerator zur Lieferung einer temperaturabhängigen Ausgangs-Gleichspannung
DE3844387C2 (de) Schaltung zur Erzeugung einer über weite Bereiche der Versorgungsspannung konstanten Bezugsspannung, insb. für einen dynamischen Direktzugriffsspeicher
DE4135148C2 (de) Substratvorspannungsgenerator mit Spannungsstabilisierung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right