DE4010618C2 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents
Verfahren zur Herstellung einer HalbleitervorrichtungInfo
- Publication number
- DE4010618C2 DE4010618C2 DE4010618A DE4010618A DE4010618C2 DE 4010618 C2 DE4010618 C2 DE 4010618C2 DE 4010618 A DE4010618 A DE 4010618A DE 4010618 A DE4010618 A DE 4010618A DE 4010618 C2 DE4010618 C2 DE 4010618C2
- Authority
- DE
- Germany
- Prior art keywords
- film
- metal silicide
- source
- metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 62
- 239000002184 metal Substances 0.000 claims description 62
- 229910021332 silicide Inorganic materials 0.000 claims description 44
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 43
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 20
- 238000000137 annealing Methods 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 13
- 229910052796 boron Inorganic materials 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- 238000005054 agglomeration Methods 0.000 claims description 4
- 230000002776 aggregation Effects 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000005121 nitriding Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 112
- 229910008484 TiSi Inorganic materials 0.000 description 35
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 13
- 239000010936 titanium Substances 0.000 description 12
- 239000005380 borophosphosilicate glass Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 239000012299 nitrogen atmosphere Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000000889 atomisation Methods 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3211—Nitridation of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die Erfindung betrifft ein
Verfahren zur Herstellung einer Halbleitervorrichtung, insbesondere ein Verfahren
zur Herstellung eines MOS-Transistors
mit einem auf einer Source- und einer Drain-
Zone ausgebildeten Metallsilizidfilm.
Eine Miniaturisierung und eine hohe Integrationsdichte sind
bei MOS-Transistoren mit einem Siliziumsubstrat bereits
recht hoch entwickelt. Da bei der Miniaturisierung ein
kleines Kontaktloch entsteht, durch das eine Metallver
drahtungsschicht und die Source/Drain-Zone verbunden werden,
kann es zwischen ihnen zu einer Erhöhung des Kontaktwider
stands kommen. Darüber hinaus wird bei der Miniaturisierung
die Source/Drain-Zone unter Erhöhung des Schichtwiderstands
jeder Zone flach. Die Zunahme dieser Widerstände bedingt
eine Abnahme der Stromansteuerbarkeit und Schaltgeschwindig
keit des MOS-Transistors.
Um nun diesen Schwierigkeiten zu begegnen, wurde auf der
Source/Drain-Zone bereits ein Metallsilizidfilm abgelagert.
Die Fig. 1A bis 1C zeigen ein Verfahren zur Herstellung
eines MOS-Transistors unter Verwendung eines Metallsilizids.
Bei einem n-Kanal-MOS-Transistor werden beispielsweise auf
einem Siliziumsubstrat 31 vom p-Typ ein Gate-Oxidfilm 32
und eine Polysilizium-Gate-Elektrode 33 ausgebildet. Auf
der Seitenwand der Gate-Elektrode 33 wird nach dem CVD-
Verfahren (chemische Aufdampfung eines SiO2-Films) ein
SiO2-Film 34 abgelagert. Anschließend erfolgt eine Ionen
ätzung.
Zur Bildung von Fremdatomdiffusionsschichten, d. h. der
Source- und Drain-Zonen 35 und 36, wird beispielsweise
in das Siliziumsubstrat 31 vom p-Typ Arsen (As) ionen
implantiert, worauf eine 1-stündige Wärmebehandlung bei
900°C durchgeführt wird. Auf der gesamten Oberfläche des
MOS-Transistors wird ein Ti-Film 37 abgelagert (Fig. 1A).
Anschließend wird 30 s lang eine Lampenglühbehandlung bei
700°C durchgeführt, um den Ti-Film 37 auf der Source-Zone,
der Drain-Zone und der Gate-Elektrode in einen TiSi2-Film 38
umzuwandeln. Der TiSi2-Film 38 ist relativ dünn, nämlich
etwa 30-70 nm (300-700 Å). Wenn der TiSi2-Film 38 zu
dick würde, könnte sich auch auf einem SiO2-Film 34 ein
unnötiger TiSi2-Film bilden, was zu einem Kurzschluß zwi
schen der Source/Drain-Zone und der Gate-Elektrode führen
würde. Der andere Grund ist, daß der TiSi2-Film 38 weit
dünner sein muß als die Source- und die Drain-Zone. Nicht
umgesetzter Ti-Film 37 wird anschließend mit einer wasser
stoffperoxidhaltigen Ätzflüssigkeit beseitigt. Um den Wider
stand des TiSi2-Films 38 genügend stark zu senken, wird er
neut eine Lampenglühbehandlung bei etwa 900°C durchgeführt
(Fig. 1B).
Auf der gesamten Oberfläche des MOS-Transistors wird nun
ein eine große Menge Bor und Phosphor enthaltender BPSG-
Film 39 ausgebildet. Der Film 39 wird bei hoher Temperatur
(etwa 900°C) zur Glättung seiner Oberfläche in einen fließ
fähigen Zustand überführt (Fig. 1C).
Bei dem beschriebenen Verfahren zur Herstellung des n-Kanal-
MOS-Transistors kommt es zu einer Agglomeration des TiSi2-
Films 38 und zu einem Unebenwerden seiner Oberfläche während
der bei einer Temperatur von etwa 900°C durchgeführten Wärme
behandlung. Aus diesem Grunde sind einige Bereiche der
Source/Drain-Zone zwischen einem PN-Übergang und dem TiSi2-
Film dünn. Während des Transistorbetriebs kann es in dem
Übergang zu einem Nebenschluß kommen, wodurch die Transistor
charakteristik beeinträchtigt wird. Infolge des Zusammen
ziehens des TiSi2-Films erhöht sich der Abstand (in Fig. 1C
mit "L" bezeichnet) zwischen dem TiSi2-Film und einer Kanal
zone, wodurch unvermeidlich der parasitäre Widerstand des
MOS-Transistors steigt.
Bei einem p-Kanal-MOS-Transistor, bei dem eine Source- und
eine Drain-Zone durch Eindiffundieren von Bor (B) gebildet
werden, stellt sich neben den geschilderten Schwierigkeiten
auch noch folgendes Problem ein. In der geschilderten Wärme
behandlungsstufe diffundiert das in einer als Source- oder
Drain-Zone dienenden p+-Diffusionsschicht enthaltene Bor
in den TiSi2-Film. Auf diese Weise sinkt die Borkonzentra
tion an der Grenzfläche zwischen dem TiSi2-Film und der p+-
Diffusionsschicht unter Erhöhung des Kontaktwiderstands.
Weiterhin kommt es beim Zusammenziehen des TiSi2-Films zu
einer Rückstellung des in den TiSi2-Film aufgenommenen Bors
unter Verminderung der Borkonzentration innerhalb des Ab
stands L und Erhöhung des parasitären Widerstands.
Wie bereits erwähnt, ist ein MOS-Transistor mit einem bzw.
einer auf der Source- und Drain-Zone gebildeten Metall
silizidfilm bzw. Metallsilizidschicht mit dem Nachteil be
haftet, daß der Metallsilizidfilm eine schlechte Wärmebe
ständigkeit aufweist und sich beim Wiederverflüssigen des
BPSG-Films zusammenzieht, was zu einer Verschlechterung der
Zuverlässigkeit der Halbleitervorrichtung führt. Nachteilig
an dem p-Kanal-MOS-Transistor ist ferner, daß der Kontaktwiderstand
an der Grenzfläche zwischen der TiSi2-Schicht
und der p+-Diffusionsschicht und der parasitäre Wider
stand steigen können und daß die Stromansteuerbarkeit
schlechter wird. Dies führt zu einer Verlangsamung der
Betriebsgeschwindigkeit der Vorrichtung.
In dem Artikel von G. W. Rubloff, in Materials Research
Society Symposia Proceedings, Volume 54, Thin Films -
Interfaces and Phenomena, Symposium held December 2-6,
1985, Boston, Massachusetts, USA, S. 3-12, wird auf die
Problematik der Titan-Silizium-Grenzfläche eingegangen.
Diesem Artikel ist beispielsweise die Bildung einer
Metallsilizid-Schicht an der Grenzfläche zu entnehmen.
Die Druckschrift J. Vac. Sci. Technol. A7(3), May/Jun
1989, S. 1596-1600, zeigt die Bildung einer
W/TiNy/TiSiz/Si-Schichtfolge. Die TiN-Schicht dient hier
bei als Sperre bzw. Grenzschicht zwischen der Titansili
zidschicht und einer darauf vorgesehenen Leiterschicht.
In der Veröffentlichung Japanese Journal of Applied
Physics Vol. 27, No. 12, December 1988, S. L2401-L2403,
ist eine Diffusionsbarriere aus TiN zur Bildung eines
thermisch stabilen Kontaktes beschrieben, die im
Zusammenhang mit Metallsilizidschichten zur Anwendung
gelangt.
Ausgehend von der oben beschriebenen Problematik liegt
der vorliegenden Erfindung die Aufgabe zugrunde, ein
Verfahren zur Herstellung einer Halbleitervorrichtung zu
schaffen, bei dem eine Beeinträchtigung einer zur
Kontaktgabe dienenden Metallsilizidschicht infolge
Bordiffusion bei einer anschließenden Wärmebehandlung
zuverlässig vermieden wird.
Die Aufgabe wird mit den Merkmalen des Verfahrens nach
Anspruch 1 gelöst.
Bei dem erfindungsgemäßen Verfahren wird Stickstoff in
einen Metallsilizidfilm durch Ionenimplantation
eingebracht. Dadurch bildet sich sofort eine
Metallnitridschicht an vorgewünschten Stellen im
wesentlichen ohne jegliche Stickstoffdiffusion. Mit
anderen Worten, Source- und Drain-Zonen und die dem
oberen Teil des Metallsilizidfilmes entsprechende
Metallsilizidschicht können durch den unteren Teil des
gleichen Filmes zuverlässig selbst während einer
Glühbehandlung zum Vervollständigen der Nitridschicht
geschützt werden.
Ein solches Vorgehen ist insbesondere dann vorteilhaft,
wenn die Glühbehandlung zum Vervollständigen der
Nitridschicht zusammen mit einer noch stärkeren
Wärmebehandlung erfolgt, wie diese beispielsweise für die
Bildung eines Schutzfilmes einzuleiten ist.
Ein auf diese Weise hergestellter MOS-Transistor mit ei
ner auf einer Source/Drain-Zone gebildeten Metallsilizid
schicht zeichnet sich durch eine verbesserte Zuverlässig
keit aus, weil während seiner Wärmebehandlung die Sili
zidschicht an einer Agglomeration gehindert wird, und be
hält sein Leistungsvermögen dadurch, daß man in einer als
Source/Drain-Zone dienenden p+-Diffusionsschicht enthal
tenes Bor während der Wärmebehandlung an einer Diffusion
in die Metallsilizidschicht hindert.
Bei einer ersten Ausführungsform der erfindungsgemäßen
Herstellung einer Halbleitervorrichtung werden auf einem
Halbleitersubstrat eine Gate-Elektrode, eine Source-Zone
und eine Drain-Zone gebildet, auf der Source-Zone und der
Drain-Zone ein Metallfilm abgelagert, der Metallfilm in
einen Metallsilizidfilm umgewandelt und ein Teil des Me
tallsilizidfilms nahe der Source- und der Drain-Zone in
eine Metallnitridschicht umgewandelt.
Bei einer zweiten Ausführungsform der erfindungsgemäßen
Herstellung einer Halbleitervorrichtung werden auf einem
Halbleitersubstrat eine Gate-Elektrode, eine Source-Zone
und eine Drain-Zone ausgebildet, auf der Source- und der
Drain-Zone ein Metallsilizidfilm gebildet, der Metall
silizidfilm zur Umwandlung in einen siliziumkristallit
haltigen Nitridfilm nitridiert, auf dem Nitridfilm ein
Metallfilm abgelagert und der Metallfilm zur mindestens
teilweisen Umwandlung in einen Metallsilizidfilm unter
Verwendung des Siliziumkristallits geglüht.
Da erfindungsgemäß zwischen sowohl der Source-Zone als
auch der Drain-Zone und dem Metallsilizidfilm eine einen
hohen Schmelzpunkt aufweisende Metallnitridschicht ge
bildet wird, zieht sich der Metallsilizidfilm auch bei
einer Wärmebehandlung bei hoher Temperatur nicht zu
sammen. Der Nitridfilm unterdrückt darüber hinaus die
Diffusion von Bor in den Silizidfilm. Aus diesem Grunde
lassen sich der parasitäre Widerstand des MOS-Transistors
und der Kontaktwiderstand zwischen der Source/Drain-Zone
und dem Metallsilizidfilm unter Gewährleistung einer
großen Stromansteuerbarkeit und einer hohen Betriebsge
schwindigkeit senken.
Die Erfindung wird im folgenden anhand der Zeichnungen
näher erläutert. Im einzelnen zeigen:
Fig. 1A bis 1C im Querschnitt verschiedene Herstellungs
stufen eines üblichen, unter Verwendung eines
Metallsilizids hergestellten MOS-Transistors;
Fig. 2 einen Querschnitt des Aufbaus einer Ausführungs
form eines erfindungsgemäß hergestellten MOS-Transistors;
Fig. 3A bis 3E im Querschnitt verschiedene Herstellungs
stufen der in Fig. 2 dargestellten Ausführungs
form des erfindungsgemäß hergestellten MOS-Transistors und
Fig. 4A bis 4E im Querschnitt verschiedene andere Her
stellungsstufen für einen erfindungsgemäß hergestellten MOS-
Transistor.
In Fig. 2 ist im Querschnitt eine Ausführungsform einer er
findungsgemäß hergestellten Halbleitervorrichtung dargestellt. Auf einem
Siliziumsubstrat vom n-Typ (oder einer Wanne vom n-Typ) 1
wird durch selektive Oxidation u. dgl. eine Elementtrenn
zone 2 gebildet, um zwischen beiden eine Elementbildungs
zone entstehen zu lassen. An einer gegebenen Stelle der
Elementbildungszone auf dem Substrat 1 ist ein Gate-Oxid
film 3 vorgesehen. Auf dem Gate-Oxidfilm 3 befindet sich
ein leitender Film, beispielsweise eine Gate-Elektrode 4
aus in hoher Konzentration mit Phosphor dotiertem Poly
silizium. An den Seiten(wänden) der Gate-Elektrode 4 ist
ein Seitenwandisolierfilm 5 aus beispielsweise einem LP-CVD-
SiO2-Film ausgebildet. Von einem Ende der Gate-Elektrode 4
erstreckt sich eine bordotierte Source- und Drain-Zone 61 und
61 vom p-Typ zur Elementtrennzone 2. Auf der Source/Drain-Zone 61 und der
Gate-Elektrode 4 sind in der angegebenen Reihenfolge eine
TiN-Schicht 62 und ein TiSi2-Film 7, dessen Widerstand
geringer ist als derjenige der TiN-Schicht, aufgetragen.
Schließlich ist zur Glättung der Oberfläche der Vorrichtung
ein eine große Menge Bor und Phosphor enthaltender SiO2-
Film, d. h. ein BPSG-Film 8 vorgesehen. An einer gegebenen
Stelle auf dem TiSi2-Film 7 auf der Source/Drain-Zone 61
befinden sich ein Kontaktloch und eine Elektrode 9 aus Al.
Die Fig. 3A bis 3E zeigen im Querschnitt verschiedene Her
stellungsstufen eines in Fig. 2 dargestellten MOS-Transistors.
Auf einem Siliziumsubstrat vom n-Typ (oder einer Wanne vom
n-Typ) 1 wird durch selektive Oxidation u. dgl. eine Element
trennzone 2 gebildet. Nach Ausbildung eines Gate-Oxidfilms
3 einer Dicke von etwa 20 nm (200 Å) in der Elementbildungszone
des Substrats 1 wird auf der gesamten Oberfläche des
Plättchens ein Polysiliziumfilm für die Gate-Elektrode
ausgebildet. Nach dem Absenken des Schichtwiderstands des
Polysiliziums auf einige zehn Ω/‰ durch Eindiffundieren
von Phosphor wird der Polysiliziumfilm unter Verwendung
eines Photoresists als Maske bis zu einer Breite von
1,0 µm bearbeitet, wobei eine Gate-Elektrode 4 entsteht.
Nach Ablagerung eines SiO2-Films von 150 nm (1500 Å) Dicke auf
der gesamten Plättchenoberfläche nach dem CVD-Verfahren
wird der Film durch reaktive Ionenätzung geätzt, um ledig
lich auf den Seiten(wänden) der Gate-Elektrode 4 einen
Seitenwandisolierfilm 5 übrigzulassen. Hierauf werden bei
einer Beschleunigungsspannung von 40 KeV und einer Dosis
von 5 × 1015 cm-2 BF2-Partikel implantiert und das Plätt
chen 30 min lang einer Glühbehandlung bei 900°C unter
worfen, um eine Source/Drain-Zone 61 auszubilden. Während
der Glühbehandlung wird auf der Source/Drain-Zone 61 und
auf der Gate-Elektrode 4 ein SiO2-Film 11 einer Dicke von
etwa 40 nm (400 Å) gebildet (vgl. Fig. 3A).
Der auf der Source/Drain-Zone 61 und der Gate-Elektrode 4
gebildete SiO2-Film 11 wird mittels einer verdünnten HF-
Lösung weggeätzt. Danach wird auf der gesamten Oberfläche
des Plättchens durch Zerstäubung ein Ti-Film 12 abgelagert
(Fig. 3B).
Um den Ti-Film 12 mit dem Si in dem Substrat reagieren zu
lassen, wird das Plättchen dann 30 s unter Stickstoff
atmosphäre einer Lampenglühbehandlung bei 750°C unter
worfen. Der unter Legierungsbildung entstandene TiSi2-Film
7 einer Dicke von etwa 70 nm (700 Å) entsteht auf der
Source/Drain-Zone 61 und der Gate-Elektrode 4. Während der
Glühbehandlung wird ein Ti und N enthaltender Mischfilm 13
durch die Nitridierungsreaktion der Oberfläche des Ti-
Films 12 gebildet (Fig. 3C).
Der auf dem Ti-Film 12 entstandene Mischfilm 13 wird durch
eine wäßriges Ammoniak und Wasserstoffperoxid enthaltende
Lösung weggeätzt und danach unter Stickstoffatmosphäre bei
900°C 20 s lang geglüht, wobei der spezifische Widerstand des TiSi2-
Films 7 auf etwa 20 µΩ.cm gesenkt wird. Anschließend er
folgt eine Ionenimplantation von Stickstoff in die gesamte
Oberfläche des Plättchens bei einer Beschleunigungs
spannung von 40 KeV und einer Dosis von 5 × 1016 cm-1.
Anschließend wird das Plättchen 20 s lang unter Argon
atmosphäre bei 900°C geglüht, um den Implantationsschaden
zu beseitigen. Hierbei wird eine Hälfte des TiSi2-Films 7
nahe der Grenzfläche mit der Source/Drain-Zone 61 und der
Gate-Elektrode 4 zu einer Schicht mit implantiertem
Stickstoff. Nun wird auf der gesamten Oberfläche des
Plättchens nach der CVD-Methode ein eine große Menge Bor
und Phosphor enthaltender SiO2-Film, d. h. ein BPSG-Film 8,
einer Stärke von etwa 1 µm abgelagert. Zur Glättung der
Oberfläche des BPSG-Films 8 wird das Ganze dann 1 h in
einer POCl3-Atmosphäre bei 900°C geglüht. Die geschilderte
Glühbehandlung zur Senkung des Widerstands des TiSi2-Films 7
läßt sich zeitlich mit der Glühbehandlung des BPSG-Films 8
verbinden. Gleichzeitig mit der Glättung des BPSG-Films 8
entsteht eine TiN-Schicht 62 (infolge Verbindungsbildung)
(Fig. 3D).
Durch Steuerung der Beschleunigungsspannung während der
Ionenimplantation von Stickstoff läßt sich die Tiefe der
Ionenimplantation derart steuern, daß sie nicht bis zum
Source- und Drain-Übergang oder zum Gate-Oxidfilm vor
dringt. Diese Maßnahme eignet sich zur Vermeidung von
Störungen der Source- und Drain-Zonen 61 und der Gate-
Elektrode 4.
Nachdem in dem BPSG-Film 8 ein Kontaktloch gebildet wurde,
wird letztlich beispielsweise ein Al-Film einer Dicke von
800 nm (8000 Å) duch Zerstäubung auf der gesamten Plättchen
oberfläche abgelagert und zur Ausbildung einer Elektrode 9
gemustert (Fig. 3E). Auf diese Weise erhält man einen in
Fig. 2 dargestellten erfindungsgemäß hergestellten MOS-Transistor.
Die Fig. 4A bis 4E zeigen im Querschnitt andere Stufen der
Herstellung eines MOS-Transistors.
Die Fig. 4A zeigt dieselbe Bauweise wie die Fig. 3C. Die
zur Bauweise gemäß Fig. 4A führenden Herstellungsstufen
sind mit denjenigen, die im Zusammenhang mit den Fig. 3A
bis 3C erläutert wurden, identisch.
Zunächst wird ein auf der Plättchenoberfläche befindlicher,
Ti und N enthaltender Mischfilm 13 mittels einer wäßriges
Ammoniak und Wasserstoffperoxid enthaltenden Lösung wegge
ätzt. Auf der Source/Drain-Zone und der Gate-Elektrode ver
bleibt ein TiSi2-Film 7 einer Stärke von etwa 30 nm (300 Å).
Nach der Ionenimplantation von Stickstoff auf der gesamten
Plättchenoberfläche bei einer Beschleunigungsspannung von
20 KeV und einer Dosis von 3 × 1016 cm-2 wird eine 10-minütige
Glühbehandlung bei 900°C unter N2-Atmosphäre durchgeführt,
um den TiSi2-Film 7 in einen TiN-Film 21 umzuwandeln
(Fig. 4B). Der TiN-Film 21 enthält einen Siliziumkristalliten.
Auch durch 20 s dauerndes Glühen des Plättchens bei 1000°C
in einer Ammoniakatmosphäre läßt sich ebenso wie durch
Stickstoffionenimplantation der TiSi2-Film 7 in einen TiN-
Film 21 überführen.
Nun wird durch Zerstäubung auf der gesamten Plättchenober
fläche ein Ti-Film 22 einer Dicke von etwa 40 nm (400 Å)
abgelagert (Fig. 4C).
Durch anschließende 30 s dauernde Glühbehandlung des Plätt
chens bei 750°C unter Stickstoffatmosphäre entsteht ein
TiSi2-Film 23 einer Dicke von etwa 30 nm (300 Å) von der
untersten Stelle des Ti-Films 22. Der restliche obere Teil
des Ti-Films 22 geht in einen Mischfilm 24 aus TiN und Ti
über (Fig. 4D).
Der Mischfilm 24 wird mit Hilfe einer wäßriges Ammoniak
und Wasserstoffperoxid enthaltenden Lösung zur Freilegung
des TiSi2-Films 23 weggeätzt. Danach wird das Plättchen
20 s unter Stickstoffatmosphäre bei 900°C geglüht, um den spezifischen
Widerstand des TiSi2-Films 23 auf etwa 20 µΩ.cm zu
senken (Fig. 4E).
Nachdem der in Fig. 4E dargestellte Aufbau erreicht ist,
wird das Plättchen entsprechend den Fig. 3D bis 3E weiter
bearbeitet. Insbesondere wird, wie Fig. 3D zeigt, auf der
gesamten Plättchenoberfläche ein BPSG-Film einer Stärke
von etwa 1 µm abgelagert, worauf das Plättchen 1 h lang
unter POCl3-Atmosphäre bei 900°C geglüht wird, um die
Oberfläche des BPSG-Films zu glätten. Die Glühbehandlung
zur Senkung des Widerstands des TiSi2-Films 23 (die im Zu
sammenhang mit der anhand von Fig. 4E erläuterten Her
stellungsstufe erwähnt wurde) kann gleichzeitig mit
der (Glüh-)Behandlung des BPSG-Films erfolgen, so daß
sie in der im Zusammenhang mit Fig. 4E erwähnten Behand
lungsstufe weggelassen werden kann. Letztlich wird, wie
in Fig. 3E dargestellt, eine Elektrode 9 gebildet und damit
erfindungsgemäß ein MOS-Transistor hergestellt.
Bei dieser zweiten Ausführungsform der erfindungsgemäßen
Herstellung des MOS-Transistors wird bei der Bildung des
TiSi2-Films 23 auf dem TiN-Film 21 der in letzterem einge
schlossene Siliziumkristallit verbraucht, während das
Silizium in der Source/Drain-Zone 61 nicht verbraucht
wird. Auf diese Weise läßt sich die Bildung der Source/Drain-
Zone 61 insbesondere dann, wenn diese Zone dünn ist,
steuern.
Bei den beiden geschilderten Ausführungsformen der erfin
dungsgemäßen Herstellung eines MOS-Transistor wird zwischen
dem TiSi2-Film 7 oder 23 und der Source/Drain-Zone 61 eine
gegen die Wärmebehandlung bei etwa 900°C stabile TiN-
Schicht 62 bzw. 21 gebildet. Folglich kann sich der TiSi2-
Film 7 bzw. 23 nicht zusammenziehen und sich auch nicht
von einem Kanal wegbewegen. Auf diese Weise läßt sich ein
Ansteigen des parasitären Widerstands des MOS-Transistors
vermeiden. Da die TiN-Schicht 62 bzw. 21 die Diffusion
des Bors in den TiSi2-Film 7 bzw. 23 unterdrückt, läßt
sich mittels der TiN-Schicht 62 bzw. 21 ein niedriger
Kontaktwiderstand zwischen dem TiSi2-Film 7 oder 23 und
der Source/Drain-Zone 61 sicherstellen. Folglich sinkt
weder die Stromansteuerbarkeit des Elements noch dessen
Betriebsgeschwindigkeit.
Bei den geschilderten Ausführungsformen wird als Metall
silizidfilm beispielsweise ein TiSi2-Film benutzt. Zur
Herstellung des Silizidfilms eignen sich jedoch in glei
cher Weise Kobaltsilizid, Nickelsilizid, Molybdänsilizid,
Wolframsilizid und dergleichen. Die Nitridierungsbe
dingungen, z. B. die Ionenimplantation von Stickstoff,
hängen vom jeweiligen Metallsilizid ab. Anstelle von
Aluminium eignen sich zur Elektrodenherstellung auch
Wolfram oder Molybdän.
Die Metallsilizidschicht erhält man auch nach dem
selektiven CVD-Verfahren.
Zur Erläuterung der verschiedenen Ausführungsformen
diente ein p-Kanal-MOS-Transistor. Die Erfindung läßt
sich jedoch auch auf n-Kanal-MOS-Transistoren und
CMOS-Transistoren anwenden. Bei einem n-Kanal-MOS-
Transistor kann man sich eines Siliziumsubstrats vom
p-Typ bedienen und Arsen oder Phosphor als Source- und
Drain-Fremdatome benutzen.
Bei den geschilderten Ausführungsformen sind auf der Gate-
Elektrode und der Source- und Drain-Zone eine Metallnitrid
schicht und ein Metallsilizidfilm gebildet. Sie können je
doch unter Verwendung einer Mustermaske auf der Gate-
Elektrode auch lediglich auf der Source- und der Drain-Zone
ausgebildet werden.
Claims (10)
1. Verfahren zur Herstellung einer Halbleitervorrich
tung, umfassend die folgenden Schritte:
- - Ausbilden einer Gate-Elektrode (4), einer Source- Zone (61) und einer Drain-Zone (61) auf einem Halbleitersubstrat (1) und
- - Ausbilden eines Metallsilizidfilms (7) auf der Source-Zone (61) und der Drain-Zone (61);
- - Ionenimplantieren von Stickstoff in einem ersten Schichtteil des Metallsilizidfilmes (7), der zwi schen einem zweiten Schichtteil des Metallsili zidfilmes (7) und jeder von Source- und Drain- Zone (61) gelegen ist, und
- - Umwandeln des ersten und des zweiten Schichtteils
des Metallsilizidfilmes (7) in eine Metallnitrid
schicht (62) bzw. eine Metallsilizidschicht (7)
durch eine Hauptglühbehandlung,
wobei die Metallnitridschicht (62) eine Agglome ration der Metallsilizidschicht (7) während einer anschließend ausgeführten Wärmebehandlung verhin dert.
2. Verfahren zur Herstellung einer Halbleitervorrich
tung, umfassend die folgenden Schritte:
- Ausbilden einer Gate-Elektrode (4), einer Source-
Zone (61) und einer Drain-Zone (61) auf einem
Halbleitersubstrat (1) und
- - Ausbilden eines Metallsilizidfims (7) auf den Source- und Drain-Zonen (61),
- - Nitridieren des gesamten Metallsilizidfilms (79 zur Umwandlung in einen siliziumkristallithalti gen Metallnitridfilm (21);
- - Ablagern eines Metallfilmes(22) auf dem Metallni tridfilm (21) und
- - Umwandeln von wenigstens teilen des Metallnitrid
filmes (21) und des angrenzenden Metallfilmes
(22) in eine Metallnitridschicht (21) bzw. eine
Metallsilizidschicht (23) durch eine Hauptglühbe
handlung derart, daß das Siliziumkristallit in
dem Teil des Metallnitridfilmes (21) dazu dient,
den Teil des Metallfilmes (22) in die Metallsili
zidschicht (23) umzuwandeln,
wobei die Metallnitridschicht (21) eine Agglomera tion der Metallsilizidschicht (23) während einer anschließend ausgeführten Wärmebehandlung verhin dert.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn
zeichnet, daß der Schritt des Ausbildens des Me
tallsilizidfilmes die folgenden Unterschritte um
faßt:
- - Auftragen eines Metallfilmes (12) auf die Source- Zone (61) und die Drain-Zone (61), die auf einem Siliziumsubstrat als das Halbleitersubstrat (1) ausgebildet sind, und
- - Umwandeln des Metallfilmes (12) in den Metallsi lizidfilm (7) durch eine Glühbehandlung.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß die Source- und Drain-Zonen
(61) mit Bor dotiert werden, und daß die Metallni
tridschicht (62) dazu dient, eine Diffusion von Bor
aus den Source- und Drain-Zonen (61) in die Metall
silizidschicht (7) während der Wärmebehandlung zu
verhindern.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß die Metallnitridschicht (62)
und die Metallsilizidschicht (7) auf der Gate-
Elektrode (4) sowie auf den Source- und Drain-Zonen
(61) gebildet werden.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß nach der Bildung der Metallni
tridschicht die folgenden Schritte durchgeführt
werden:
- - Auftragen eines Schutzfilmes (8),
- - Ausbilden eines Kontaktloches im Schutzfilm (8) entsprechend den Source- und Drain-Zonen (61), und
- - Ausbilden einer Elektrode (9) im Kontaktloch, wo bei die Wärmebehandlung zum Abflachen der Ober fläche des Schutzfilmes (8) ausgeführt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet,
daß die Wärmebehandlung und die Glühbehandlung kon
tinuierlich ausgeführt werden.
8. Verfahren nach einem der Ansprüche 2 bis 7, dadurch
gekennzeichnet, daß die Nitridierung durch eine
Ionenimplantation von Stickstoff und eine Glühbe
handlung durchgeführt wird.
9. Verfahren nach einem der Ansprüche 2 bis 7, dadurch
gekennzeichnet, daß die Nitridierung durch eine
Glühbehandlung in einer Ammoniak-Atmosphäre durch
geführt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1081430A JPH02262371A (ja) | 1989-04-03 | 1989-04-03 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4010618A1 DE4010618A1 (de) | 1990-10-04 |
DE4010618C2 true DE4010618C2 (de) | 2002-07-04 |
Family
ID=13746162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4010618A Expired - Fee Related DE4010618C2 (de) | 1989-04-03 | 1990-04-02 | Verfahren zur Herstellung einer Halbleitervorrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US5103272A (de) |
JP (1) | JPH02262371A (de) |
DE (1) | DE4010618C2 (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5389575A (en) * | 1991-07-12 | 1995-02-14 | Hughes Aircraft Company | Self-aligned contact diffusion barrier method |
KR950003233B1 (ko) * | 1992-05-30 | 1995-04-06 | 삼성전자 주식회사 | 이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조방법 |
US5322809A (en) * | 1993-05-11 | 1994-06-21 | Texas Instruments Incorporated | Self-aligned silicide process |
JP3830541B2 (ja) | 1993-09-02 | 2006-10-04 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
US5648673A (en) * | 1994-12-28 | 1997-07-15 | Nippon Steel Corporation | Semiconductor device having metal silicide film on impurity diffused layer or conductive layer |
US5654570A (en) * | 1995-04-19 | 1997-08-05 | International Business Machines Corporation | CMOS gate stack |
US5550079A (en) * | 1995-06-15 | 1996-08-27 | Top Team/Microelectronics Corp. | Method for fabricating silicide shunt of dual-gate CMOS device |
US5965924A (en) * | 1995-11-22 | 1999-10-12 | Cypress Semiconductor Corp. | Metal plug local interconnect |
US7078342B1 (en) | 1996-07-16 | 2006-07-18 | Micron Technology, Inc. | Method of forming a gate stack |
US6087254A (en) * | 1996-07-16 | 2000-07-11 | Micron Technology, Inc. | Technique for elimination of pitting on silicon substrate during gate stack etch |
US7041548B1 (en) | 1996-07-16 | 2006-05-09 | Micron Technology, Inc. | Methods of forming a gate stack that is void of silicon clusters within a metallic silicide film thereof |
US6613673B2 (en) | 1996-07-16 | 2003-09-02 | Micron Technology, Inc. | Technique for elimination of pitting on silicon substrate during gate stack etch |
US5739064A (en) * | 1996-11-27 | 1998-04-14 | Micron Technology, Inc. | Second implanted matrix for agglomeration control and thermal stability |
US5851921A (en) * | 1997-04-04 | 1998-12-22 | Advanced Micro Devices, Inc. | Semiconductor device and method for forming the device using a dual layer, self-aligned silicide to enhance contact performance |
US5925918A (en) * | 1997-07-30 | 1999-07-20 | Micron, Technology, Inc. | Gate stack with improved sidewall integrity |
US7009264B1 (en) | 1997-07-30 | 2006-03-07 | Micron Technology, Inc. | Selective spacer to prevent metal oxide formation during polycide reoxidation |
JPH1167691A (ja) * | 1997-08-22 | 1999-03-09 | Sony Corp | 半導体装置の製造方法 |
US5956611A (en) * | 1997-09-03 | 1999-09-21 | Micron Technologies, Inc. | Field emission displays with reduced light leakage |
JPH1187504A (ja) | 1997-09-12 | 1999-03-30 | Toshiba Corp | 半導体装置の製造方法及び配線の形成方法 |
US5856237A (en) * | 1997-10-20 | 1999-01-05 | Industrial Technology Research Institute | Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer |
US6277719B1 (en) * | 1999-11-15 | 2001-08-21 | Vanguard International Semiconductor Corporation | Method for fabricating a low resistance Poly-Si/metal gate |
JP3548488B2 (ja) * | 2000-03-13 | 2004-07-28 | 沖電気工業株式会社 | 強誘電体を用いた半導体装置の製造方法 |
US6689673B1 (en) * | 2000-05-17 | 2004-02-10 | United Microelectronics Corp. | Method for forming a gate with metal silicide |
KR100400785B1 (ko) * | 2001-12-28 | 2003-10-08 | 주식회사 하이닉스반도체 | 반도체 소자의 살리사이드 형성 방법 |
US7235472B2 (en) * | 2004-11-12 | 2007-06-26 | Infineon Technologies Ag | Method of making fully silicided gate electrode |
KR100824532B1 (ko) * | 2006-12-11 | 2008-04-22 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그의 제조방법 |
KR20210086342A (ko) | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 산화물 반도체 패턴을 포함하는 디스플레이 장치 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58219770A (ja) * | 1982-06-15 | 1983-12-21 | Nippon Gakki Seizo Kk | 半導体装置の製法 |
JPH0697667B2 (ja) * | 1983-10-21 | 1994-11-30 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JPS62111466A (ja) * | 1985-11-09 | 1987-05-22 | Toshiba Corp | 半導体装置 |
JPS6312168A (ja) * | 1986-07-03 | 1988-01-19 | Oki Electric Ind Co Ltd | Lddmis型電界効果トランジスタ |
JPH0691094B2 (ja) * | 1987-02-20 | 1994-11-14 | 富士通株式会社 | 半導体装置の製造方法 |
US4784973A (en) * | 1987-08-24 | 1988-11-15 | Inmos Corporation | Semiconductor contact silicide/nitride process with control for silicide thickness |
US4922311A (en) * | 1987-12-04 | 1990-05-01 | American Telephone And Telegraph Company | Folded extended window field effect transistor |
US4949136A (en) * | 1988-06-09 | 1990-08-14 | University Of Connecticut | Submicron lightly doped field effect transistors |
US4923822A (en) * | 1989-05-22 | 1990-05-08 | Hewlett-Packard Company | Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer |
-
1989
- 1989-04-03 JP JP1081430A patent/JPH02262371A/ja active Pending
-
1990
- 1990-03-20 US US07/496,226 patent/US5103272A/en not_active Expired - Lifetime
- 1990-04-02 DE DE4010618A patent/DE4010618C2/de not_active Expired - Fee Related
Non-Patent Citations (11)
Title |
---|
Appl. Phys. Lett 50(15), 13. April 1987, pp. 953-955 * |
Appl. Phys. Lett 50(8), 23 Feb. 1987, pp. 445-447 * |
Appl. Phys. Lett 52(19), 9 May 1988, pp. 1573-1575 * |
Appl. Phys. Lett. 54(17), 24. April 1989, pp. 1672-1674 * |
IEEE Electron Device Letters, Vol. 9, No. 2, Februyry 1988, pp. 71-73 * |
IEEE Transactions on Electron Devices, Vol. 34, No. 12, December 1988 pp. 2151-2159 * |
IEEE Transactions on Electron Devices, Vol. ED-33,No. 3, March 1986, pp. 402-408 * |
J. Vac. Sci. Technol A7 (3), May/Jun 1989, pp. 1596-1600 * |
Japanese Journal of Applied Physics Vol. 27, No. 12, December 1988, pp.L2401-L2403 * |
Materials Research Society Symposia Proceedings Vol. 54 * |
Thin Films - Interfaces and Phenomena Symposium held December 2-6,1985, Boston Massachusetts, USA * |
Also Published As
Publication number | Publication date |
---|---|
US5103272A (en) | 1992-04-07 |
JPH02262371A (ja) | 1990-10-25 |
DE4010618A1 (de) | 1990-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4010618C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE3231987C2 (de) | Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement | |
DE3311635C2 (de) | ||
DE2640525C2 (de) | Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung | |
DE4342047B4 (de) | Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung | |
DE1903961C3 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
EP0123309B1 (de) | Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen | |
DE3841588A1 (de) | Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung | |
EP0001550A1 (de) | Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren | |
DE19620022A1 (de) | Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung | |
DE3122437A1 (de) | Verfahren zum herstellen eines mos-bauelements | |
EP0005185B1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
DE2922015A1 (de) | Verfahren zur herstellung einer vlsi-schaltung | |
DE2019655C2 (de) | Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers | |
DE3743591C2 (de) | ||
EP0012220A1 (de) | Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone | |
DE19615692A1 (de) | Halbleitervorrichtung, die einen Elementtrennfilm mit einer flachen oberen Oberfläche enthält, und Herstellungsverfahren derselben | |
DE3636547C2 (de) | ||
DE4244115C2 (de) | Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung | |
DE19943175B4 (de) | Ätzverfahren und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung des Ätzverfahrens | |
DE2230171A1 (de) | Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile | |
DE4128211A1 (de) | Halbleitervorrichtung und verfahren zur herstellung derselben | |
DE4130890A1 (de) | Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur | |
DE69728205T2 (de) | Herstellungsverfahren von Verbindungen in einer integrierten Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H01L 29/78 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |