DE3930655A1 - Halbleitervorrichtung mit vielschichtig gestapelter verbindungsschicht und verfahren zu deren herstellung - Google Patents

Halbleitervorrichtung mit vielschichtig gestapelter verbindungsschicht und verfahren zu deren herstellung

Info

Publication number
DE3930655A1
DE3930655A1 DE19893930655 DE3930655A DE3930655A1 DE 3930655 A1 DE3930655 A1 DE 3930655A1 DE 19893930655 DE19893930655 DE 19893930655 DE 3930655 A DE3930655 A DE 3930655A DE 3930655 A1 DE3930655 A1 DE 3930655A1
Authority
DE
Germany
Prior art keywords
layer
metal layer
connection
semiconductor device
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19893930655
Other languages
English (en)
Inventor
Yoshinori Okumura
Masao Nagatomo
Ikuo Ogoh
Takayuki Matsukawa
Hideki Genjo
Atsushi Hachisuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP16757789A external-priority patent/JPH02168626A/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3930655A1 publication Critical patent/DE3930655A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53271Conductive materials containing semiconductor material, e.g. polysilicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298Semiconductor material, e.g. amorphous silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrich­ tung mit vielschichtig gestapelter Verbindungsschicht nach den Ansprüchen 1 und 4, sowie ein Verfahren zu deren Her­ stellung nach dem Oberbegriff des Anspruchs 6.
Insbesondere bezieht sich die Erfindung auf eine Verbin­ dungsstruktur, bei der die Verbindungszuverlässigkeit in einer Halbleitervorrichtung mit vielschichtiger Verbindungs­ struktur erhöht wird.
In einer Halbleitervorrichtung oder Halbleiterschaltung wird eine Verbindungsschicht benötigt, die aktive Elemente, wie beispielsweise Transistoren und Dioden, mit passiven Elemen­ ten, wie beispielsweise Widerständen und Kondensatoren, auf einem Chip verbindet, welche die nachfolgenden Charakteri­ stika hat:
  • (1) Die Schicht soll einen niedrigen Verbindungswiderstand haben.
  • (2) Die Schicht soll einen niedrigen Kontaktwiderstand ge­ genüber Materialien, die anzuschließen sind, haben, und eine Ausbildung eines ohm′schen Kontaktes darauf ermöglichen.
  • (3) Die Schicht soll einfach herstellbar sein und die Aus­ bildung eines sehr feinen oder kleinen Verbindungsmusters darauf ermöglichen.
  • (4) Die Schicht soll gegenüber Elektro-Migration beziehungs­ weise gegenüber einer elektrischen Teilchenwanderung, gegen­ über Korrosion und dergleichen beständig sein und eine hohe Zuverlässigkeit aufweisen.
Im Stand der Technik sind keine Materialien angegeben, die alle oben angegebenen Forderungen erfüllen. Anstatt dessen werden im Stand der Technik beispielsweise Aluminium (Al), Polysilizium, hochschmelzende Metalle, Silicid, Polycid und ähnliche Materialien als Verbindungsmaterialien in Abhängig­ keit vom Anwendungsfall eingesetzt. Unter den restlichen Ma­ terialien wird am häufigsten eine Aluminiumverbindung auf­ grund ihres niedrigen Verbindungswiderstandes und der guten Herstellungseigenschaften verwendet. Als Ergebnis der in der jüngeren Zeit erzielten Hochintegration von Halbleiterschal­ tungen wurden jedoch deren Verbindungsstrukturen ebenfalls miniaturisiert, so daß verschiedene Probleme im Stand der Technik aufgetreten sind.
Ein Problem ist das Phänomen der Elektro-Migration oder elektrischen Teilchenwanderung, das teilweise mit der an­ steigenden Stromdichte einhergeht, welche durch die miniatu­ risierte Leitungsbreite in der Verbindungsschicht verursacht wird und zu einem erhöhten Verbindungswiderstand oder zu einer Unterbrechung oder ähnlichen Störungen führen kann.
Ein anderes Problem liegt darin, daß die Tiefe des in einem Siliciumsubstrat ausgebildeten pn-Überganges niedrig gewor­ den ist, wodurch die Aluminiumkomponente in der Verbindungs­ schicht in den Übergang eindringen kann und ein Verbindungs- Spitzen-Phänomen verursachen kann, bei dem der pn-Übergang kurz geschlossen und zerstört wird. Da ferner der Kontaktbe­ reich mit dem Notierungsbereich gleichfalls reduziert wird, wenn der pn-Übergang flacher ausgebildet wird, hat die Abla­ gerung von Siliziumknötchen, welche zwischen der Verbindungs­ schicht, die mit der Dotierungsschicht kontaktiert ist, und dem Siliziumsubstrat auftreten können, als Ergebnis des epi­ taktischen Wachstumes aus der festen Phase einen größeren Einfluß, wodurch der Kontaktwiderstand zunimmt.
Wiederum ein weiteres Problem wird durch die Tatsache verur­ sacht, daß die Verbindungsschicht auf einer Deckschicht mit hervorstehenden Oberflächenunregelmäßigkeiten ausgebildet ist, da aufgrund der hohen Integration eine Struktur erfor­ derlich ist, die in dreidimensional gestapelter Form aufge­ baut ist. Aus diesem Grunde verursacht die Schicht bei dem Mustererzeugungsprozeß für die Verbindungsschicht mittels eines Lithographieverfahrens eine Streuung der Belichtungs­ strahlen, die die Auflösung des Verbindungsmusters ver­ schlechtert, was in einer ungleichmäßigen Linienbreite in der Verbindungsschicht oder in Unterbrechungen oder ähnli­ chen Fehlern resultiert.
Um die obigen Probleme zu bewältigen, die alle zu einem er­ heblichen Ausmaß die Verbindungszuverlässigkeit der Verbin­ dungsschicht herabsetzen, wurden folgende Verbesserungen vor­ geschlagen:
Zunächst wurde die Verbindungsstruktur gemäß Fig. 7 vorge­ schlagen, um den Kontakt zwischen einer Aluminiumverbindungs­ schicht und einem Siliziumsubstrat zu verbessern. Die sche­ matische Darstellung gemäß Fig. 7 zeigt eine Verbindungs­ struktur mit einer zweischichtigen Struktur aus einer Bar­ rierenmetallschicht 6 und einer Aluminiumlegierungsschicht 7. Ferner zeigt Fig. 7 typischerweise eine Struktur, bei der ein Zwischenschichtisolationsfilm 3 auf der Oberfläche eines Siliziumsubstrates 2 mit einem Dotierungsbereich ausgebildet ist, woraufhin eine Verbindungsschicht 5 auf einer Oberfläche des Zwischenschichtisolationsfeldes 3 sowie innerhalb eines Kontaktloches 4 ausgebildet ist.
Die Barrierenmetallschicht 6 ist unterhalb der Aluminiumver­ bindungsschicht 7 als darunterliegende Schicht ausgebildet und bedeckt die Oberfläche des Siliziumsubstrates 2 in dem Kontaktloch 4.
Die Aluminiumlegierungsschicht 7 ist über die Barrierenme­ tallschicht 6 ausgebildet, wodurch ein direkter Kontakt mit dem Siliziumsubstrat 2 verhindert werden kann. Eine derarti­ ge zweilagige Struktur ermöglicht, daß die Barrierenmetall­ schicht 6 das Eindringen von Aluminium in das Silizumsub­ strat verhindert, und verhindert ferner ein epitaktisches Siliziumwachstum aus der festen Phase an der Grenze zwi­ schen dem Substrat und der Verbindungsschicht, so daß Pro­ bleme, wie das Verbindungs-Spitzen-Phänomen und die Ablage­ rung von Siliziumknötchen gelöst werden. Unterdessen erhöht eine sehr geringe Kupfermenge (Cu) in dem Aluminium der Alu­ miniumschicht 7 die Widerstandsfähigkeit gegen Elektro-Migra­ tion beziehungsweise elektrischer Teilchenwanderung, so daß die hiermit verbundenen Probleme gleichfalls gelöst werden.
Zweitens wurde eine Verbindungsstruktur gemäß Fig. 8 vorge­ schlagen, um die Ausbildung der Verbindungsschicht auf einer Ebene mit herausstehenden Oberflächenunregelmäßigkeiten, wie dies bei mehrschichtigen Verbindungen der Fall ist, zu ver­ bessern. Die gezeigte Struktur gemäß Fig. 8 zeigt eine typische Kontaktverbindung, wie sie gleichfalls in Fig. 7 zu sehen ist.
Diese 2. beispielhafte Verbindungsstruktur beinhaltet eine zweischichtige Struktur aus einer Aluminiumverbindungs­ schicht 7 und einer Antireflektionsbeschichtung 8 (die nachfolgend als "ARC"= Antireflection Coating) bezeichnet wird. Die Aluminiumverbindungsschicht 7 beinhaltet eine ge­ ringe Kupfermenge in dem Aluminium, um dadurch die Wider­ standsfähigkeit gegenüber Migration beziehungsweise Teilchen­ wanderung zu erhöhen. Der ARC-Film hat ein weitgehend nied­ riges Brechungsverhalten für die bei einem photolitographi­ schen Prozeß verwendeten Belichtungsstrahlen. Durch Verhin­ derung der Reflexion von Belichtungsstrahlen bei dem photo­ litographischen Prozeß verhindert der ARC-Film eine Ver­ schlechterung der Auflösung durch Brechung der Belichtungs­ strahlen und verhindert damit eine Herabsetzung der Breite der Verbindungslinien in der Verbindungsschicht, das Auftre­ ten von Unterbrechungen und dergleichen.
Aus diesem Grunde wurden die obigen beiden Verbesserungsbei­ spiele vorgeschlagen, die jeweils verschiedene Probleme lö­ sen, die bei Verbindungsschichten auftreten, wobei diese verbesserten Ausführungsbeispiele die Charakteristika der Verbindung verbessern, wenn diese Ausführungsbeispiele auf solche Verbindungsschichten angewendet werden, die diesen Problemen ausgesetzt sind. Insbesondere wurde das erste Aus­ führungsbeispiel für einen Verbindungsbereich vorgeschlagen, der mit einer Siliziumoberfläche kontaktiert ist. Das zweite Ausführungsbeispiel wurde für einen Verbindungsbereich vor­ geschlagen, der auf einem weniger ebenen Oberflächenteil in einer mehrschichtigen Verbindungsstruktur ausgebildet ist. Jedoch hat, wie oben beschrieben wurde, die hohe Integration von Halbleitervorrichtungen zu mehrschichtigen Strukturen der Verbindungsschichten geführt, woraus sich die Tendenz ergeben hat, daß eine Verbindung zwischen den leitenden Schichten dieser auf einer Substratoberfläche ausgebildeten Elemente dreidimensional geführt ist. Daher besteht ein Be­ dürfnis an einer Verbindungsstruktur mit hoher Zuverlässig­ keit, die die obigen Probleme für die gesamte Verbindungs­ schicht lösen kann.
Die japanische Patentoffenlegungsschrift Nr. 21 871/1988 offenbart eine weitere Ausführungsform einer Verbindungs­ struktur. Bei dieser Ausführungsform ist eine gestapelte Verbindungsstruktur gezeigt, die eine Silizidschicht, eine Metallschicht und eine Antireflexions-Aluminiumsilizid­ schicht beinhaltet.
Gegenüber diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Halbleitervorrichtung sowie ein Verfahren zu deren Herstellung der eingangs ge­ nannten Art so weiter zu bilden, daß die Verbindungszuver­ lässigkeit weiter erhöht wird.
Diese Aufgabe wird bei einer Halbleitervorrichtung nach dem Oberbegriff der Patentansprüche 1 und 4 durch die im kenn­ zeichnenden Teil der Patentansprüche 1 und 4 angegebenen Merkmale und bei einem Verfahren nach dem Oberbegriff des Patentanspruchs 6 durch die im kennzeichnenden Teil des Patentanspruchs 6 angegebenen Merkmale gelöst.
Ein erheblicher Vorteil der vorliegenden Erfindung liegt in der Erzeugung einer feinen oder hochfeinen Leiterstruktur der Verbindungsschicht in einer Halbleitervorrichtung. Ein weiterer Vorteil der Erfindung liegt in der Verbesserung der Kontaktcharakteristika der Zwischenschicht in einer Halbleitervorrichtung.
Wiederum ein weiterer Vorteil der Erfindung liegt in der Schaffung eines Herstellungsprozesses, mit dem ein sehr fei­ nes Leitermuster der Verbindungsschicht in einer Halbleiter­ vorrichtung erzielbar ist.
Gemäß einem ersten Aspekt der Erfindung hat die Verbindungs­ schicht in einer Halbleitervorrichtung eine vielschichtig ge­ stapelte Struktur. Bei einem Verbindungsabschnitt, der sich über eine Isolationschicht auf der Halbleitervorrichtung hinaus erstreckt, umfaßt die vielschichtig gestapelte Struk­ tur eine Barrierenmetallschicht, eine Aluminiummetallschicht und eine Antireflexionsbeschichtung, die in dieser Reihen­ folge von unten nach oben angeordnet sind.
Gemäß dem zweiten Aspekt der Erfindung umfaßt die Verbin­ dungsschicht mit der vielschichtig gestapelten Struktur eine Barrierenmetallschicht, eine Aluminiummetallschicht und eine amorphe Siliziumschicht in dieser Reihenfolge von unten nach oben.
Die genannten Schichten haben jeweils eigene Funktionen. Zu­ nächst gewährleistet die Aluminiumlegierungsschicht in der Mitte der dreischichtigen Struktur eine hohe Leitfähigkeit, welche wichtig für eine Verbindungsschicht aufgrund niedri­ ger Widerstandscharakteristika ist. Zweitens liegt die da­ runter liegende Barrierenmetallschicht zwischen einer Sili­ ziumschicht und der Aluminiumlegierungsschicht in einem Kon­ taktbereich mit einer unter der Barrierenmetallschicht aus­ gebildeten Verbindungsschicht oder mit einem leitfähigen Bereich eines Dotierungsbereiches und verhindert einen direkten Kontakt zwischen dem Aluminium und dem Silizium, wodurch jegliche Reaktion zwischen diesen Materialien aus­ geschlossen wird. Daher kann das Legierungs-Spitzen-Phänomen oder das epitaxiale Wachstum aus der festen Phase von Sili­ ziumknötchen verhindert werden. Drittens verbessert die Anti­ reflexionsbeschichtung die Genauigkeit des Verbindungs- Musters in der Photolitographie. Wenn eine amorphe Silizium­ schicht als Antireflexionsbeschichtung verwendet wird, kann die Ablagerung von Silizium in der Aluminiumschicht verhin­ dert werden.
Gemäß dem dritten Aspekt der Erfindung ist die Verbindungs­ schicht der Halbleitervorrichtung mit der vielschichtig ge­ stapelten Struktur derart strukturiert, daß eine vorbestimm­ te Konfiguration nach sequentieller Erzeugung einer Barrier­ enmetallschicht, einer Aluminiumlegierungschicht und einer Antireflexionsbeschichtung erzielt wird. Nach der Erzeugung des Musters beziehungsweise der Strukturierung der leitfähi­ gen Bereiche wird die obere Schicht der Antireflexionsbe­ schichtung durch Ätzen entfernt.
Nachfolgend werden unter Bezugnahme auf die beiliegenden Zeichnungen bevorzugte Ausführungsformen der vorliegenden Erfindung näher erläutert. Es zeigen:
Fig. 1 eine Querschnittsdarstellung einer Speicher­ zelle eines DRAM gemäß einem Ausführungsbei­ spiel der vorliegenden Erfindung;
Fig. 2 eine Draufsicht auf die Speicherzellen gemäß Fig. 1;
Fig. 3 eine typische Querschnittdarstellung einer Hilfswortleitung in den Speicherzellen gemäß Fig. 1;
Fig. 4A-4E Querschnittsdarstellungen einer Verbindungs­ struktur gemäß einem weiteren Ausführungs­ beispiel der vorliegenden Erfindung, wobei der Reihe nach die Herstellungsschritte hierfür ge­ zeigt sind;
Fig. 5 eine Querschnittsdarstellung einer Verbindungs­ struktur in einem Herstellungsprozeß, der den­ jenigen gemäß 4E folgt;
Fig. 6 ein Diagramm der Beziehung zwischen dem Reflex­ ionsvermögen und der Dicke des Filmes aus amorphem Silizium, der als Antireflexionsbe­ schichtung verwendet wird;
Fig. 7 eine Querschnittsdarstellung einer Verbindungs­ schicht in einer Halbleitervorrichtung gemäß einem früherem Vorschlag;
Fig. 8 eine Querschnittsdarstellung eines weiteren Aus­ führungsbeispieles einer Verbindungsschicht ge­ mäß eines früheren Vorschlages.
Als Ausführungsbeispiel der Erfindung wird nachfolgend ein DRAM (dynamischer Schreib-Lese-Speicher) mit gestapelten Kondensatorzellen erIäutert. Wie in den Fig. 1 und 2 ge­ zeigt ist, hat ein DRAM eine Struktur eines Speicherzellen­ feldes. Das Speicherzellenfeld umfaßt eine Mehrzahl von Wortleitungen 10 a, 10 b, 10 c, 10 d, die sich in der Rich­ tung der Reihen erstrecken, und eine Mehrzahl von Bitlei­ tungen 11 a, 11 b, die sich in der Richtung der Spalten er­ strecken und sich senkrecht mit diesen schneiden. Ferner sind zweite Wortleitungen (die nachfolgend als Hilfswort­ leitungen bezeichnet werden) 12 a, 12 b, 12 c, 12 d in oberen Abschnitten der Wortleitungen 10 a-10 d ausgebil­ det, welche sich mit diesen überlappen. In der Nähe der je­ weiligen Schnittpunkte der Wortleitungen 10 a-10 d und der Bitleitungen 11 a und 11 b ist eine Speicherzelle 13 ausge­ bildet. Jede Speicherzelle 13 umfaßt einen einzigen Trans­ fergatetransistor 14 und einen einzigen Kondensator 15. Der Transfergatetransistor 14 umfaßt eine Gateelektrode, die auf der Oberfläche eines p-Halbleitersubstrates 2 angeordnet ist, wobei ein Gateoxidfilm 16 zwischen diesen Schichten angeordnet ist. Die Gateelektroden bilden einen Teil der Wortleitungen 10 a-10 d. Ferner sind die Gateelektroden mit einem Isolierfilm 17 umhüllt. n-Dotierungsbereiche 18 a und 18 b sind in einem Oberflächenbereich des p-Halbleiter­ substrates 2 in einer selbstausrichtenden Lagebeziehung mit dem Gateelektroden ausgebildet. Die n-Dotierungsbereiche 18 a und 18 b umfassen eine sogenannte LDD-Struktur (Lightly Dopgd Drain=geringfügig dotiertes Drain), inner­ halb der Dotierungsbereiche von geringer Konzentration an den Kanalseiten der Dotierungsbereiche ausgebildet sind, und welche ein paar von Source/Drain-Bereichen des Transistors 14 bilden. Der Kondensator 15 besteht aus einer gestapelten Struktur einer unteren Elektrode 19, eines dielektrischen Filmes 20 und einer oberen Elektrode 21. Die untere Elektro­ de 19 besteht aus polykristallinem Silizium (nachfolgend als Polysilizium bezeichnet), in das Verunreinigungen be­ ziehungsweise Dotierungsstoffe eingebracht sind, und er­ streckt sich über die Gateelektrode 10 b (10 c) des Trans­ fergatetransistors 14 bis über die Wortleitung 10 a (10 d), die über einen Feldoxidfilm 22 läuft, wobei ein isolieren­ der Film 17 zwischen diesen Schichten liegt. Ferner ist ein Abschnitt der unteren Elektroden 19 mit dem Dotierungsbe­ reich 18 b verbunden. Der dielektrische Film 20 ist auf der unteren Elektrode 19 ausgebildet und umfaßt eine zweischich­ tige Struktur aus einem Siliziumnitritfilm und einem darauf ausgebildeten Oxidfilm. Ferner besteht die obere Elektrode 21 aus Polysilizium, in welches Verunreinigungen beziehungs­ weise Dotierungsstoffe eingebracht sind. Ein sogenannter ge­ stapelter Kondensator 15 gemäß der obigen Beschreibung er­ streckt sich über die Gateelektrode des Transfergatetransis­ tors 14 und den Feldoxidfilm 22, was zur Verminderung der erforderlichen planaren Fläche der Substratoberfläche und somit zu einer höheren Integration beiträgt. Ein erster Zwischenschichtisolationsfilm 23 ist auf einer Oberfläche als Kondensator 15 oder dergleichen angeordnet. Ferner sind auf einer Oberfläche des ersten Zwischenschichtisolations­ filmes 23 die Bitleitungen 11 a und 11 b ausgebildet. Die Bitleitungen 11 a und 11 b sind mit einem n-Dotierungsbe­ reich 18 a des Transfergatetransistors 14 durch ein Kon­ taktloch 24 in dem ersten Zwischenschichtisolationsfilm 23 angeschlossen. Ein zweiter Zwischenschichtisolationsfilm 25 liegt ferner über den Bitleitungen 11 a und 11 b, wobei auf dessen Oberfläche Hilfswortleitungen 12 a, 12 b, 12 c und 12 d ausgebildet sind. Diese Hilfswortleitungen 12 a bis 12 d sind in einer derartigen gegenseitigen Lagebeziehung ausgebildet, daß sie sich mit den darunterliegenden Wort­ leitungen 10 a bis 10 d in der gleichen Richtung überlappen und mit diesen an mehreren Bereichen ihrer Längserstreckung kontaktiert sind. Die Hilfswortleitungen 12 a bis 12 d füh­ ren verzögerungsfrei Spannungen zu den Wortleitungen 10 a bis 10 d durch diese Kontaktabschnitte zu und verbessern da­ mit den Spannungsanstieg auf den Wortleitungen.
Daher ist es erforderlich, daß die Hilfswortleitungen 12 a bis 12 d aus Materialien von guter Leitfähigkeit und niedri­ gem Widerstandswert bestehen. Aus diesem Grunde wird eine Verbindungsstruktur mit dreischichtigem Aufbau gemäß der vor­ liegenden Erfindung auf diese Hilfswortleitungen angewendet.
Unter Bezugnahme auf Fig. 3 wird eine Struktur der Hilfs­ wortleitung 12 a beschrieben. Die Hilfswortleitung 12 a ist mit der darunterliegenden Wortleitung 10 a auf einem vorbe­ stimmten Feldoxidfilm 22 kontaktiert. Die Hilfswortleitung 12 a umfaßt eine dreischichtig gestapelte Struktur aus einer Barrierenmetallschicht 6, einer Aluminiumverbindungsschicht 7 und einer Antireflexionsbeschichtung 8 in dieser Reihen­ folge von unten nach oben. Währenddessen hat die Hilfswort­ leitung 12 a in einem Kontaktabschnitt mit der Wortleitung 10 a eine vierschichtig gestapelte Struktur aus einer Sili­ zidschicht 20, einer Barrierenmetallschicht 6, einer Alumi­ niumlegierungsschicht 7 und einer Antireflexionsbeschich­ tung 8 in dieser Reihenfolge von unten nach oben.
Die Silizidschicht 20 ist aus einem hochschmelzenden Metall­ silizid, wie beispielsweise Titansilizid (TiSi Index 2) her­ gestellt. Als Barrierenmetallschicht 6 wird Titannitrit (TiN) oder Wolframsilizid verwendet.
Als Aluminiumlegierungsschicht 7 kann jegliche Al-Si-Legie­ rung mit ungefähr 0,5% Silizium (Si) dem Aluminium zugefügt werden, wobei die Al-Si-Cu-Legierung ferner eine geringe Kupfermenge (Cu) aufweist, die dieser Legierung zugefügt ist. Auch ähnliche Stoffe können zugefügt werden.
Ferner kann als Antireflexionsbeschichtung 8 jegliches amor­ phe Silizium, eine Al-Si-Legierung mit ungefähr 40 bis 45% Silizium zugefügt zu Aluminium, einem hochschmelzenden Me­ tall, einem hochschmelzenden Metallsilizid oder dergleichen verwendet werden.
Die Aluminiumlegierungsschicht 7 ist mit einer Dicke von 5000A bis 10 000A ausgebildet und dient als Hauptverbindung mit hoher Leitfähigkeit aufgrund der niedrigen Widerstands­ charakteristika des Aluminium. Ferner hat das dem Aluminium zugefügte Kupfer die Wirkung der Verbesserung der Wider­ standsfähigkeit der Legierung gegen Elektro-Migration be­ ziehungsweise elektrische Teilchenwanderung. An dem Kontakt­ abschnitt mit der Verbindungsschicht bewirkt die Silizium­ schicht 20 einen guten ohm′schen Kontakt mit einer leitfä­ higen Schicht in dem Siliziumsubstrat.
Die Barrierenmetallschicht 6 ist mit einer Dicke von unge­ fähr 700A ausgebildet und verhindert einen direkten Kontakt zwischen der Aluminiumlegierungsschicht 7 und der Silizium­ schicht an dem Kontaktabschnitt, um das Auftreten eines Le­ gierungs-Spitzen-Phänomenes oder die Ablagerung von Silizium­ knötchen zu verhindern, wodurch der Kontaktwiderstandswert vermindert werden würde.
Ferner wird die Antireflexionsbeschichtung 8 mit einer Dicke von ungefähr 300A ausgebildet und verhindert Brechungen der Belichtungsstrahlen bei der Musterstruktu­ rierung während der Photolithographie zur Verbesserung der Resist-Mustergenauigkeit. Fig. 6 zeigt die Reflexionskraft des amorphen Siliziums. Die Daten zeigen das relative Reflex­ ionsvermögen von amorphem Silizium, wenn das Reflexions­ vermögen von Al-Si (1%, 10 000A dick) als 100 angenommen wird. Man sieht von diesen Daten, daß die Reflexionskraft oder das Reflexionsvermögen von amorphen Silizium niedrig ist. Das Streuen der Belichtungsstrahlen bei der Musterher­ stellung kann durch Verwenden von amorphem Silizium mit niedriger Reflexionskraft verhindert werden. Dies verbes­ sert die Genauigkeit bei der Musterstrukturierung der Ver­ bindungsschicht 12 b, die auf einer Oberfläche mit heraus­ stehenden Unregelmäßigkeiten ausgebildet ist, um einer Aus­ dünnung oder Unterbrechung der Leiter der Verbindungsschicht zu verhindern. Als Ergebnis wird ein stabiles und miniatu­ risiertes Verbindungsmuster erhalten. Die kombinierten Funktionen einer jeden Schicht, die in der dreischichtigen Struktur enthalten sind, ermöglichen die Schaffung einer äußerst zuverlässigen Verbindungsschicht, die in ihrer Gesamtheit eine hohe Leitfähigkeit, einen niedrigen Kon­ taktwiderstand und ein stabiles Verbindungsmuster hat. Eine derartige Verbindung zeigt bedeutsame Wirkungen insbesondere bei Anwendung auf eine derartige Verbindungsschicht mit den oben genanten Hilfswortleitungen 12 a, 12 b, die über der vielschichtig gestapelten Verbindungsschicht liegen, um ein schnelles Schaltverhalten zu erzielen. Daher schafft die Anwendung einer derartigen Verbindungsschicht auf ein DRAM eine Verbesserung der Speicherzellen, des Ansprechverhaltens oder Schaltverhaltens und eine verminderte Ausschußquote bei der Fertigung aufgrund des stabilisierten Herstellungsprozesses der Verbindungsschicht.
Obwohl bei dem obigen Ausführungsbeispiel die Verbindungs­ schicht gemäß der vorliegenden Erfindung auf eine HiIfswort­ leitung angewendet wird, die in einem Speicherfeld eines DRAM eingesetzt wird, ist die Erfindung nicht hierauf einge­ schränkt, sondern kann beispielsweise auf eine darunter­ liegende Bitleitung angewendet werden. Gleichfalls ist es möglich, die Verbindungsschichten in einem breiten Anwen­ dungsfeld der Halbleitervorrichtungen einzusetzen.
Die nachfolgende Beschreibung bezieht sich auf ein Herstel­ lungsverfahren einer Verbindungsschicht in eine Halbleiter­ vorrichtung gemäß der Erfindung unter Bezugnahme auf die Fig. 4A-4E.
Wie in Fig. 4 A gezeigt ist, wird ein Kontaktloch 40 in einem Isolierfilm 3 an der Oberfläche eines Siliziumsub­ strates 2 ausgebildet, um einen Dotierungsbereich 1 zu er­ reichen, der in einem Oberflächenbereich des Siliziumsub­ strates 2 ausgebildet ist. Eine Titanschicht 30 a wird dann innerhalb des Kontaktloches 40 abgelagert und auf einer Oberfläche des Isolierfilmes 3 durch sputtern abgeschieden.
Zweitens wird, wie in Fig. 4B gezeigt ist, eine Titan­ nitridschicht 30 b durch nitrieren der Titanschicht 30 a in einer Stickstoffatmosphäre mittels eines RTP-Verfahrens er­ zeugt (RTP=Rapid Thermal Process=schnelles thermisches Verfahren), bei dem eine Nitridreaktion durch schnelles Auf­ heizen mit einer leistungsstarken Heizlampe erzielt wird. Während dieses Nitrierens wird eine Titansilizidschicht 20 in einem Kontaktabschnitt zwischen der Titanschicht 30 a und dem Siliziumsubstrat 2 (Dotierungsbereich 1) durch Reaktion zwischen dem Titan und dem Silizium erzeugt.
Ferner wird, wie in Fig. 4C dargestellt ist, eine Titan­ schicht 30 a erneut auf einer Oberfläche der Titannitrid­ schicht 30 abgelagert.
Wie als nächstes in Fig. 4D gezeigt ist, wird die Titan­ schicht 30 a in Stickstoff mittels des RTP nitriert. Die Titanschicht 30 a wird in eine Titannitridschicht durch nitrieren umgewandelt und bildet eine Titannitridschicht 30 von vorbestimmter Dicke, die mit der darunter liegenden Ti­ tannitridschicht kombiniert ist. Diese Titannitridschicht 30 bildet eine Barrierenmetallschicht.
Wie ferner in Fig. 4E gezeigt ist, wird eine Al-Si-Cu-Schicht 31 mit einer Dicke von 5000A-10 000A auf einer Fläche der Titannitridschicht 30 ausgebildet. Eine amorphe Siliziumschicht 32 wird ihrerseits auf der Ober­ fläche der Al-Si-Cu-Schicht 31 durch sputtern abgeschieden. Daraufhin wird die amorphe Siliziumschicht 32, die Al-Si-Cu-Schicht 31 und die Titannitridschicht 30 durch Photolithographie als Muster strukturiert und geätzt, um eine vorbestimmte Verbindungskonfiguration zu erzeugen. Die amorphe Siliziumschicht 32 wird unter Verwendung eines auf Fluorid basierenden Ätzgases (z.d. CF Index 4+0 Index 2) geätzt. Die Al-Si-Cu-Schicht 31 wird unter Verwendung eines auf Chlor basierenden Ätzgases (z.d. BCl Index 3+Cl Index 2) geätzt.
Durch den obigen Prozeß wird eine Verbindungsschicht aus­ gebildet, die eine dreischichtige Struktur aus einer Titan­ nitridschicht, einer Al-Si-Cu-Schicht und einer amorphen Siliziumschicht im Verbindungsabschnitt ausweist, und eine vierschichtige Struktur aus einer Titansilizidschicht, einer Titannitridschicht, einer Al-Si-Cu-Schicht und einer amorphen Siliziumschicht im Kontaktbereich hat.
Wie in Fig. 5 gezeigt ist, kann die oberste Antireflexions­ beschichtung (amorphe Siliziumschicht) 32 nach der Muster­ strukturierung der Verbindungsschicht entfernt werden. Obwohl in diesem Fall die amorphe Siliziumschicht 32 unter Verwenden eines auf Fluor basierenden Ätzgases entfernt wird, wird ein Ätzen der darunter liegenden Al-Si-Cu-Schicht 31 verhindert, da die Ätzselektivität dieser Schicht für das Ätzgas größer ist als diejenige der amorphen Silizium­ schicht. Daher kann die darunterliegende Al-Si-Cu-Schicht 31 nicht beschädigt werden, wenn die amorphe Siliziumschicht 32 durch Ätzen entfernt wird.
Wenn ferner Al-Si (45%) als Antireflexionsbeschichtung verwendet wird, kann diese nicht durch Ätzen entfernt wer­ den, ohne die darunter liegende Al-Si-Cu-Schicht 31 zu be­ schädigen, da die Al-Si (45%) -Schicht und die Al-Si-Cu- Schicht 31 beide beispielsweise durch ein auf Chlor basie­ rendes Ätzgas geätzt werden. Wenn sich die Zwischenschicht während des Betriebes der Halbleitervorrichtung aufheizt, dringt eine erhebliche Menge der in der darüberliegenden Al-Si (45%)-Schicht in die Al-Si-Cu-Schicht 31 ein und wird darin abgelagert. Als Ergebnis wird die Beständigkeit der Al-Si-Cu-Schicht 31 gegen Elektro-Migration oder elektrische Teilchenwanderung vermindert. Wenn andererseits amorphes Silizium als Antireflexionsbeschichtung verwendet wird, ist es möglich, das amorphe Silizium lediglich durch Ätzen zu beseitigen, ohne die Al-Si-Cu-Schicht 31 in irgend einer Form zu beschädigen, so daß keine Verminderung der Bestän­ digkeit gegen Elektro-Migration aufgrund der Charakteristika der Antireflexionsbeschichtung verursacht wird.
Daher beinhaltet die Verbindungsstruktur einer Halbleiter­ vorrichtung gemäß der vorliegenden Erfindung eine drei­ schichtig gestapelte Struktur in dem Verbindungsabschnitt, wobei die oberste Schicht eine Antireflexionsbeschichtung ist. Die Antireflexionsbeschichtung verhindert eine Brechung von Belichtungsstrahlen bei der Musterstrukturer­ zeugung in der Verbindungsschicht durch Photolithographie. Als Ergebnis kann ein miniaturisiertes Verbindungsmuster erhalten werden. Die Verbindungsstruktur umfaßt ferner eine vierschichtige Struktur im Kontaktbereich, wobei zwei da­ runter liegende Schichten eine Silizidschicht und eine Barrierenmetallschicht von unten nach oben sind. Die Sili­ zidschicht ermöglicht einen guten ohm′schen Kontakt zwischen einer leitfähigen Siliziumschicht und der Verbindungs­ schicht. Die Barrierenmetallschicht verhindert die Abla­ gerung von Siliziumknötchen zwischen diesen Schichten sowie die Erzeugung eines Legierungs-Spitzen-Phänomens, so daß die Kontaktchararkteristik der Verbindungsstruktur verbessert wird. Daher zeigt die Verbindungsschicht einer Halbleiter­ vorrichtung mit der Verbindungsstruktur gemäß der vorliegen­ den Erfindung eine verbesserte Zuverlässigkeit.

Claims (8)

1. Halbleitervorrichtung mit vielschichtig gestapelter Ver­ bindungsschicht, dadurch gekennzeichnet, daß die Ver­ bindungsschicht folgende Merkmale aufweist:
Einen Verbindungsabschnitt, der sich über eine isolie­ rende Schicht (3) erstreckt, die auf einer Hauptoberflä­ che eines Halbleitersubstrates (22) ausgebildet ist; und
einen Kontaktabschnitt, der mit einer vorbestimmten leit­ fähigen Siliziumschicht (102) verbunden ist, die in der Halbleitervorrichtung enthalten ist;
wobei der Verbindungsabschnitt der Verbindungsschicht eine Barrierenmetallschicht (6), eine Metallschicht (7) mit Aluminium und eine Antireflexionsbeschichtung (8) in dieser Reihenfolge beginnend ab der Oberflächenseite der isolierenden Schicht aufweist, und
wobei der Kontaktabschnitt der Verbindungsschichten eine Silizidschicht (20), eine Barrierenmetallschicht (6),
eine Metallschicht (7) mit Aluminium und eine Anti­ reflexionsbeschichtung (8) in dieser Reihenfolge von der Oberflächenseite der leitfähigen Siliziumschicht aufweist.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Antireflexionsbeschichtung (8) aus amorphem Silizium besteht.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Barrierenmetallschicht (6) aus Titannitrid besteht.
4. Halbleitervorrichtung mit einer vielschichtig gestapel­ ten Verbindungsschicht, dadurch gekennzeichnet, daß die Verbindungsschicht folgende Merkmale aufweist:
eine Barrierenmetallschicht (30), die auf einer Oberflä­ che eines isolierenden Filmes (3) ausgebildet ist, der auf einer Hauptoberfläche eines Halbleitersubstrates (2) ausgebildet ist;
eine Metallschicht (31), die Aluminium enthält, und auf einer Oberfläche der Barrierenmetallschicht (30) ausge­ bildet ist;
eine amorphe Siliziumschicht (32), die auf der Ober­ fläche der Metallschicht ausgebildet ist.
5. Halbleitervorrichtung nach Anspruch 4, dadurch gekenn­ zeichnet, daß die Barrierenmetallschicht (30) aus Ti­ tannitrid besteht.
6. Verfahren zur Herstellung einer Halbleitervorrichtung mit einer vielschichtig gestapelten Verbindungsschicht, die sich über eine isolierende Schicht erstreckt, welche auf einer Oberfläche einer leitfähigen Siliziumschicht ausgebildet ist, und die mit einer Oberfläche der leit­ fähigen Siliziumschicht durch ein Kontaktloch verbunden ist, das in der isolierenden Schicht ausgebildet ist, um die Oberfläche der leitfähigen Siliziumschicht zu er­ reichen, gekennzeichnet durch folgende Verfahrens­ schritte:
Erzeugen einer Barrierenmetallschicht (30) auf der Ober­ fläche der leitfähigen Siliziumschicht (1), die in dem Kontaktloch (40) offen liegt, sowie auf einer Oberfläche der isolierenden Schicht (3);
Erzeugen einer Metallschicht (31), die Aluminium ent­ hält, auf einer Oberfläche der Barrierenmetallschicht;
Erzeugen einer Antireflexionsbeschichtung (32) auf der Oberfläche der Metallschicht;
Erzeugen einer Maske mit einem vorbestimmten Verbindungs­ muster auf der Antireflexionsbeschichtung durch die Photolithographie;
Strukturieren der Antireflexionsbeschichtung, der Me­ tallschicht und der Barrierenmetallschicht zum Erzeugen einer vorbestimmten Konfiguration unter Verwenden der Maske;
Entfernen der strukturierten Antireflexionsbeschich­ tung.
7. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Verfah­ rensschritt zur Herstellung der Antireflexionsbeschich­ tung (32) einen Verfahrensschritt des Ablagerns von amorphem Silizium (32) auf einer Oberfläche der Metall­ schicht mittels sputtern aufweist.
8. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Verfahrensschritt des Erzeugens der Barrierenmetall­ schicht (30), die aus hochschmelzendem Metallnitrid be­ steht, folgende Schritte umfaßt:
Erzeugen einer ersten hochschmelzenden Metallschicht (30 a) auf der Oberfläche der leitfähigen Silizium­ schicht (1), die in dem Kontaktloch (40) offen liegt, sowie auf der Oberfläche der isolierenden Schicht (3);
Erzeugen einer ersten hochschmelzenden Metallnitrid­ schicht (30) durch nitrieren der ersten hochschmelzenden Metallschicht unter Anwenden von hoher Temperatur, und gleichzeitiges Ausbilden einer hochschmelzenden Metall­ silizidschicht (20) durch Silizid-Behandlung der ersten hochschmelzenden Metallschicht in Kontakt mit der Ober­ fläche der leitfähigen Siliziumschicht;
Erzeugen einer zweiten hochschmelzenden Metallschicht (30 a) auf der Oberfläche der hochschmelzenden Metallni­ tridschicht;
Erzeugen einer zweiten hochschmelzenden Metallnitrid­ schicht (30) durch nitrieren der zweiten hochschmelzen­ den Metallschicht.
DE19893930655 1988-09-13 1989-09-13 Halbleitervorrichtung mit vielschichtig gestapelter verbindungsschicht und verfahren zu deren herstellung Ceased DE3930655A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22920888 1988-09-13
JP16757789A JPH02168626A (ja) 1988-09-13 1989-06-29 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE3930655A1 true DE3930655A1 (de) 1990-03-22

Family

ID=26491578

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893930655 Ceased DE3930655A1 (de) 1988-09-13 1989-09-13 Halbleitervorrichtung mit vielschichtig gestapelter verbindungsschicht und verfahren zu deren herstellung

Country Status (1)

Country Link
DE (1) DE3930655A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4032099A1 (de) * 1990-10-08 1992-04-16 Gold Star Electronics Dram-bauteil und verfahren zu seiner herstellung
EP0488576A1 (de) * 1990-11-29 1992-06-03 AT&T Corp. Verfahren zur Herstellung eines Kontakts für integrierte Schaltungen
DE4236821A1 (de) * 1991-10-31 1993-05-06 Micron Technology, Inc., Boise, Id., Us
DE19522660A1 (de) * 1994-10-06 1996-04-11 Mitsubishi Electric Corp Halbleitereinrichtung und Herstellungsverfahren derselben
DE4434896B4 (de) * 1994-01-11 2006-10-19 Lg Semicon Co. Ltd., Cheongju Kondensator für ein Halbleiterbauelement und Verfahren zu dessen Herstellung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3022748A1 (de) * 1979-06-18 1981-01-22 Hitachi Ltd Photoaetzverfahren
EP0092871A2 (de) * 1982-04-23 1983-11-02 Koninklijke Philips Electronics N.V. Integrierte Halbleiterschaltungen und Verfahren zur Herstellung
DE3414781A1 (de) * 1983-04-25 1984-10-25 Mitsubishi Denki K.K., Tokio/Tokyo Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE3428565A1 (de) * 1983-08-18 1985-03-07 General Electric Co., Schenectady, N.Y. Antireflexionsueberzug fuer optische lithographie
DE3435750A1 (de) * 1984-09-28 1986-04-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum erzielen einer konstanten masshaltigkeit von leiterbahnen in integrierten schaltkreisen
DE3743591A1 (de) * 1986-12-24 1988-07-07 Mitsubishi Electric Corp Verfahren zum herstellen einer halbleiteranordnung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3022748A1 (de) * 1979-06-18 1981-01-22 Hitachi Ltd Photoaetzverfahren
EP0092871A2 (de) * 1982-04-23 1983-11-02 Koninklijke Philips Electronics N.V. Integrierte Halbleiterschaltungen und Verfahren zur Herstellung
DE3414781A1 (de) * 1983-04-25 1984-10-25 Mitsubishi Denki K.K., Tokio/Tokyo Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE3428565A1 (de) * 1983-08-18 1985-03-07 General Electric Co., Schenectady, N.Y. Antireflexionsueberzug fuer optische lithographie
DE3435750A1 (de) * 1984-09-28 1986-04-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum erzielen einer konstanten masshaltigkeit von leiterbahnen in integrierten schaltkreisen
DE3743591A1 (de) * 1986-12-24 1988-07-07 Mitsubishi Electric Corp Verfahren zum herstellen einer halbleiteranordnung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Pauleau, Y.: Interconnect Materials for VLSI Circuits. In: Solid State Technology, April 1987, S. 155-162 *
Tang, T.E. et.al.: titanium Nitride Local Interconnection Technology for VLSI. In: IEEE Transactions on Electron Devices, Vol. ED-34, Nr. 3, März 1987, S. 682-688 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4032099A1 (de) * 1990-10-08 1992-04-16 Gold Star Electronics Dram-bauteil und verfahren zu seiner herstellung
EP0488576A1 (de) * 1990-11-29 1992-06-03 AT&T Corp. Verfahren zur Herstellung eines Kontakts für integrierte Schaltungen
DE4236821A1 (de) * 1991-10-31 1993-05-06 Micron Technology, Inc., Boise, Id., Us
DE4434896B4 (de) * 1994-01-11 2006-10-19 Lg Semicon Co. Ltd., Cheongju Kondensator für ein Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19522660A1 (de) * 1994-10-06 1996-04-11 Mitsubishi Electric Corp Halbleitereinrichtung und Herstellungsverfahren derselben

Similar Documents

Publication Publication Date Title
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE10164049B4 (de) Passive Bauelementstruktur und diese enthaltendes integriertes Schaltkreisbauelement und Halbleiterbauelement
DE3587985T2 (de) Herstellungsverfahren für integrierte Schaltungen und Anordnung.
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE69220995T2 (de) Metallisierung eines integrierten Schaltkreises mit Nullkontaktanforderung des Gehäuses und Verfahren zu seiner Herstellung
DE3141195C2 (de)
DE69123074T2 (de) Elektrisch programmierbares Antischmelzsicherungselement und Verfahren zu seiner Herstellung
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE19829300A1 (de) Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE60132152T2 (de) Herstellungsverfahren von einem randlosen Kontakt auf Bitleitungskontaktstutzen mit einer Ätzstopschicht
DE3922456A1 (de) Halbleiterspeichereinrichtung und verfahren zur herstellung derselben
DE4323961A1 (de) Halbleiterspeichervorrichtung
DE3783404T2 (de) Leitende aktivierungsverbindungen fuer halbleiteranordnungen.
DE102005032979A1 (de) Strukturieren eines magnetischen Tunnelübergang-Elements unter Verwendung von Nassätzen einer freien Schicht und unter Verwendung von Lift-Off-Techniken
DE19828969A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE3810494C2 (de) Integrierte Halbleiterschaltungseinrichtung mit supraleitender Schicht
DE4210821C2 (de) Verbindungsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung desselben
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
DE102006053435A1 (de) Speicherzellenanordnungen und Verfahren zum Herstellen von Speicherzellenanordnungen
DE3930639C2 (de)
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
DE102005042732A1 (de) Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/283

8131 Rejection