DE4214391C2 - Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung - Google Patents

Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung

Info

Publication number
DE4214391C2
DE4214391C2 DE4214391A DE4214391A DE4214391C2 DE 4214391 C2 DE4214391 C2 DE 4214391C2 DE 4214391 A DE4214391 A DE 4214391A DE 4214391 A DE4214391 A DE 4214391A DE 4214391 C2 DE4214391 C2 DE 4214391C2
Authority
DE
Germany
Prior art keywords
electrically conductive
conductive connection
layer
connection layer
electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4214391A
Other languages
English (en)
Other versions
DE4214391A1 (de
Inventor
Shigeru Harada
Eisuke Tanaka
Hiroshi Mochizuki
Kenji Kishibe
Akira Ohisa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4214391A1 publication Critical patent/DE4214391A1/de
Application granted granted Critical
Publication of DE4214391C2 publication Critical patent/DE4214391C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/901—MOSFET substrate bias
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung bezieht sich auf integrierte Halbleiterschaltkreisstrukturen gemäß dem Oberbegriff der Patentansprüche 1 und 15 und auf Verfahren zu ihrer Herstellung gemäß dem Oberbegriff der Patentansprüche 21 und 28.
Üblicherweise enthalten integrierte Halbleiterschalt­ kreise Elemente wie Transistoren, die auf einem Substrat angeordnet sind. Um jedes der Elemente elektrisch mitein­ ander und/oder mit anderen Schaltkreisen elektrisch zu verbinden, sind auf dem Substrat elektrisch leitende Ver­ bindungsleitungen angeordnet. Diese Verbindungsleitungen bestehen aus polykristallinen Siliziumfilmen, widerstands­ fähigen Metallfilmen, widerstandsfähigen Metall-Silizid­ filmen, widerstandsfähigen Metall-Polizidfilmen, Alumi­ niumfilmen oder Filmen aus Aluminiumlegierungen. Seitdem in jüngster Zeit die entwickelten integrierten Halb­ leiterschaltkreise erhöhte Betriebsgeschwindigkeiten ver­ wenden, ist es notwendig den elektrischen Widerstand der Verbindungsleitungen zu vermindern. Aus diesem Grund wer­ den Vielschichtverbindungen aus Aluminium oder Filmen aus Aluminiumlegierungen häufig verwendet. Eine Vielschicht­ verbindung, die Aluminiumfilme verwendet, ist in "High Performance Multilevel Interconnection System With Stacked Interlayer Dielectrics By Plasma CVD And Bias Sputtering" by Abe et al, Seiten 404 bis 410, VMIC Kon­ ferenz, 1989 beschrieben. Fig. 35A zeigt eine Draufsicht und Fig. 35B eine Seitenschnittansicht entlang der Linie 35(B) bis 35(B) der Fig. 35A, einer Vielschicht-Ver­ bindungsstruktur in einem integrierten Schaltkreis. In diesen Figuren ist eine dynamische Schreib/Lesespeicher­ zelle 2 (DRAM) als auf einem Siliziumsubstrat angeordnete übereinandergeschichtete Struktur gezeigt. Eine erste elektrisch isolierende bzw. dielektrische Schicht 3 ist auf der DRAM-Zelle 2 angeordnet. Eine erste elektrisch leitende Verbin­ dungsschicht 4 ist auf einem Teil der dielektrischen Schicht 3 angeordnet. Eine zweite elektrisch isolierende bzw. dielektrische Schicht 5 bedeckt die erste elektrisch leitende Verbindungsschicht 4. Ein Durchgangsloch 6 durchdringt die zweite dielektrische Schicht 5. Eine zweite elektrisch leitende Verbindungs­ schicht 7 ist auf der zweiten dielektrischen Schicht 5 angeordnet und mit der ersten elektrisch leitenden Verbindungsschicht 4 am Durchgangsloch 6 verbunden. Eine dritte elektrisch isolierende bzw. dielektrische Schicht 8 bedeckt die DRAM-Zelle 2 und die erste elektrisch leitende Verbin­ dungsschicht 4 und die zweite elektrisch leitende Verbindungsschicht 7, um zu verhindern daß Feuchtigkeit die DRAM-Zelle 2 erreicht. Die zweite elektrisch leitende Verbindungsschicht 7 enthält einen Titan-Ni­ tridfilm 9, der direkt die zweite dielektrische Schicht 5 berührt und einen Aluminiumlegierungsfilm 10. Die Stabi­ lität der Verbindung zwischen der ersten und der zweiten elektrisch leitenden Verbindungsschicht 4, 7 ist wichtig um die Haltbarkeit des integrierten Halbleiterschaltkreises sicherzustellen.
Ein Verfahren zum Herstellen der üblichen Vielschicht-Ver­ bindungsstrukturen, wie sie in den Fig. 35A und 35B gezeigt sind, wird unter Bezugnahme auf die Fig. 36 bis 44 unter besonderer Berücksichtigung der Bildung des Durchgangsloches 6 beschrieben. In vielen Vielschicht-Ver­ bindungsstrukturen werden polykristallines Silizium, widerstandsfähige Metalle, widerstandsfähige Metall-Sili­ zide, widerstandsfähige Metall-Polizide und Aluminium in verschiedenen Kombinationen verwendet. In dem nachfolgend beschriebenen Verfahren enthält jedoch jede der elektrisch leitenden Verbin­ dungsschichten legierte Aluminiumfilme.
Die in Fig. 36 dargestellte DRAM-Zelle 2 ist bereits her­ gestellt und auf einem Halbleiter- bzw. Siliziumsubstrat bzw. Substrat 1 angeordnet. Ein Siliziumoxidfilm 301 ist auf der Oberfläche des Sub­ strates 1 angeordnet und isoliert elektrisch die DRAM-Zelle 2. Die DRAM-Zelle 2 enthält einen Abschnitt der Si­ liziumoxidschicht 301, eine Übertragungs-Gate-Elektrode 302, einen dotierten Bereich 303 innerhalb des Substrates 1, eine Wortleitung 304, einen Speicherknoten 305, eine dielektrische Kapazitätsschicht 306, eine elektrisch leitende Zellenplatte 307 und eine dielektrische Schicht 309. Die Wortleitung 304 ist zwischen der Silizi­ umoxidschicht 301 und der dielektrischen Schicht 309 an­ geordnet. Die Übertragungs-Gate-Elektrode 302 ist inner­ halb der dielektrischen Schicht 309 angeordnet. Der dotierte Bereich 303 ist unterhalb eines Teils des Speicherknotens 305 sowie in dem Substrat 1 der Übertragungs-Gate-Elek­ trode 302 gegenüberliegend angeordnet.
Wie in Fig. 37 gezeigt ist, ist die erste dielektrische Schicht 3 auf der dielektrischen Schicht 309 aufgetragen, wobei sie die DRAM-Zelle 2 bedeckt. Ein Kontaktloch 308 durch­ dringt die erste dielektrische Schicht 3 und die der Übertragungs-Gate-Elektrode 302 nebenliegende dielektrische Schicht 309 ist unter Verwendung üblicher photolitographi­ scher Technologie geöffnet. Wie in Fig. 38 gezeigt, ist die erste elektrisch leitende Verbindungsschicht 4 auf der ersten dielektri­ schen Schicht 3 und in dem Kontaktloch 308 aufgetragen. Die erste elektrisch leitende Verbindungsschicht 4 enthält einen Film 310 aus Titannitrid (TiN) oder aus einer Titanwolframlegierung, der die erste dielektrische Schicht 3 berührt, und einen Film 311 der auf dem Film 310 angeordnet ist und aus ei­ ner Aluminiumlegierung besteht, die beispielsweise Al-Se oder Al-Se-Cu sein kann.
In vielen integrierten Halbleiter-Schaltkreisen weisen die strukturellen Elemente Abmessungen im sub-Mikrometer­ bereich auf. In diesen integrierten Schaltkreisen enthal­ ten die elektrisch leitenden Verbindungsschichten aus verschiedenen Gründen zwei Filme wie die Filme 310 und 311. Erstens, wenn Aluminium den dotierten Bereich des Siliziumsubstrates berührt, kann es zu einer annormalen Reaktion kommen, die von einer Legierungsspitze herrührt. Die Legierungsspitze kann den dotierten Bereich bis zum Substrat durch­ dringen, was zu einem Stromübergang führen kann. Um diese Reaktion zu verhindern, wird eine elektrisch leitende Verbindungs­ schicht, die zwei Filme enthält, so hergestellt, daß eine Titanverbindung oder Legierung direkt das Silizium­ substrat berührt. Zweitens kann im Aluminiumle­ gierungsfilm 311 vorhandenes Silizium kann durch Festphasenepitaxie kaum gleichmäßig aufgetragen sein, was zu einem schlechten Kontakt führt. Um dieses unerwünschte Aufwachsen zu vermeiden, enthält die erste elektrisch leitende Verbin­ dungsschicht 4 den Titanlegierungsfilm 310. Drittens sind dielektrische Schichten auf oder in der Nähe der Aluminiumverbindungsschicht aufgetragen. Diese Filme führen zu Verspannungen, die dazu führen kann, daß eine Aluminiumverbindung elektrisch offen wird, ein Effekt der Verspannungsbewegung bzw. Streßmigration genannt wird. Der Titanlegierungsfilm 310 der neben dem Alumini­ umlegierungsfilm 311 liegt, weist gegenüber der Verspan­ nungsbewegung eine hohe Widerstandsfähigkeit auf.
Wie in Fig. 39 gezeigt, ist die erste elektrisch leitende Verbindungsschicht 4 mittels eines üblichen photolitographischen Technologie­ schrittes gestaltet. Nach dieser Gestaltung wird, wie in Fig. 40 dargestellt die zweite dielektrische Schicht 5 auf die erste elektrisch leitende Verbindungsschicht 4 aufgetragen. Die zweite dielektrische Schicht 5 enthält einen Silizium­ oxidfilm 321, einen aus einem anorganischen "Spin-on"- Glass (SOG) bestehenden Film 322, und einen zweiten dielektrischen Film 323. Die Filme 321 und 323 sind mittels eines Gasphasenabscheide-Verfahren bzw. SVD-Verfahren aufgetragen. Bei diesem CVD-Verfahren wird eine Mischung aus Silan (SiH4) und Sauerstoff (O2) oder Stickoxid (N2 O) bei einer Temperatur von 300°C bis 450°C verwendet, um die dielektrischen Filme aufzutragen. Kürzlich wurden Siliziumoxidfilme mit denen gute Peekschritte durchführ­ bar sind erprobt, wobei Tetraethylorthosilikate (TEOS) verwendet wurden. Der anorganische SOG-Film 322 wird zum Glätten der Oberfläche des Siliziumoxidfilmes 321 verwen­ det und enthält üblicherweise Si(OH)4 als wesentlichen Bestandteil. Nach dem Zuführen des SOG wird der Film bei einer Temperatur von 400°C bis 450°C ausgehärtet, um das SOG-Material in einen Siliziumoxidfilm umzuwandeln. Der SOG-Film 322 ist hochhygroskopisch, so daß der SOG-Film 322, falls er an der Seitenwand des Durchgangsloches frei liegt, er ein Gas freisetzen kann. Aus diesem Grund wird üblicherweise ein Trockenätzverfahren angewendet, um die Durchgangslöcher auszubilden, damit die Oberfläche des SOG-Filmes 322 freiliegt.
Wie in Fig. 41 gezeigt, ist das Durchgangsloch 6 bei Ver­ wendung eines üblichen photolithographischen Technologie­ verfahrens ausgebildet, um einen Teil der Oberfläche des Aluminiumlegierungsfilmes 311 auf der ersten elektrisch leitenden Verbindungs­ schicht 4 freizulegen. Eine Schicht aus einem fotoemp­ findlichen Schutzmaterial 324 ist auf dem Siliziumoxid­ film 323 aufgetragen und mit einem Muster versehen, um die Fläche, an der das Durchgangsloch 6 ausgebildet werden soll, freizulegen. Danach wird ein Abschnitt der zweiten dielektrischen Schicht 5, die die Siliziumoxidschichten 321 und 323 enthält, unter Verwendung des Dünn- bzw. Ke­ gelätzverfahrens entfernt. Bei diesem Verfahren folgt auf ein Naßätzen mit einer Lösung aus HF/NH4 F ein reaktives Ionenätzen (RIE) in einer Mischung aus CHF3 und Sauerstoff. Nachfol­ gend werden die fotoempfindliche Schutzschicht 324 und die Reste der Ätzverfahren entfernt.
Während des Ätzverfahrens, das das Durchgangsloch 6 aus­ bildet, wird die Oberfläche der ersten elektrisch leitenden Verbindungsschicht 4 dem Plasma aus CHF3 und Sauerstoff, das Fluor enthält, ausgesetzt. Auf diese Weise wird ein Abschnitt des Alumi­ niumlegierungsfilmes 311 bis in eine Tiefe von etwa 10 nm mit Fluor und Sauerstoff verunreinigt. Um die dünne ver­ unreinigte Schicht zu entfernen (Schicht 251 in Fig. 41), wird ein Argon-Sputterätzen bzw. ein Argon-Zer­ stäubungsätzen ausgeführt, wie in Fig. 42 angedeutet ist. Durch das Entfernen der verunreinigten Schichten 251 ist die Stabilität der Verbindungsfestigkeit der nachfolgend ausgeführten Strukturen erhöht. Nachfolgend wird in Fig. 43 die zweite elektrisch leitende Verbindungsschicht 7 aufgetra­ gen, die den Titannitridfilm 9 und den Aluminiumlegie­ rungsfilm 10 enthalten. Der Titannitridfilm 9 widersteht der Verspannungsbewegung, die eine Unterbrechung in der Verbindung in der zweiten elektrisch leitenden Verbindungsschicht 7 aufgrund übereinanderliegender dielektrischer Schichten verursacht. Die erste und die zweite elektrisch leitende Verbindungsschicht 4 und 7 verbleiben in gutem Kontakt, wodurch eine gute Widerstandsfähigkeit ge­ gen Elektro-Migration und Streß-Migration erzeugt ist. Der Aluminiumlegierungsfilm 10 und der Titannitridfilm 9 sind unter Verwendung derselben photolithographischen Technologie, wie für die Erzeugung der Musterbildung der ersten elektrisch leitenden Verbindungsschicht 4, ausgeführt. Nachdem die zweite elektrisch leitende Verbindungsschicht 7 aufgetragen ist, wird sie bei 400°C bis 450°C ausgeheizt, um einen elektrischen Kontakt zwischen der ersten und der zweiten Verbindungs­ schicht 4 und 7 im Durchgangsloch 6 auszubilden.
Schließlich wird die dritte dielektrische Schicht 8, die aus Siliziumoxid oder Siliziumnitrid besteht, auf der zweiten elektrisch leitenden Verbindungsschicht 7 mittels CVD-Verfahren aufge­ tragen, um einen Feuchtigkeitsschutz zu erzeugen (siehe Fig. 44).
Die üblichen beschriebenen Vielschichtverbindungsstruktu­ ren weisen eine Vielzahl von Problemen auf. Wenn die Ver­ bindungsschicht in ihrer Größe vermindert ist, wird der Durchmesser des Durchgangsloches 6 verringert. Wenn der Durchmesser geringer als etwa 1 µm ist, wird der so er­ zeugte elektrische Kontakt im Durchgangsloch 6 instabil oder unzuverlässig. Fig. 45A zeigt eine Draufsicht auf einen Kontakt in einer Doppelschichtverbindung. Fig. 45B zeigt eine Schnittansicht entlang der Linie 45(B)-45(B) in Fig. 45A. In dieser Struktur ist eine erste dünne Ver­ bindung 12 mit einer zweiten dünnen Verbindung 14 über das Durchgangsloch 16 verbunden (auf der rechten Seite der Fig. 45A und 45B gezeigt). Auf der linken Seite der Fig. 45A und 45B ist, entsprechend einem Pufferschaltkreis oder einem Batterieschaltkreis, der mit einer Speicherzelle oder einem logischen Schaltkreis verbunden ist, eine breite Verbindung 13 mit einer zweiten dünnen Verbindung 15 über ein Durchgangsloch 17 verbunden. Die Verbindungsstruktur, einschließlich des Durchgangsloches 17, schafft eine weniger zuverlässige elektrische Verbindung als die Verbindungsstruktur, die das Durchgangsloch 16 aufweist. Der Strom I1 (siehe Fig. 46A und 46B) fließt von der breiten Verbindung 13 durch das Durchgangsloch 17 zur zweiten dünnen Verbindung 15. Eine Lücke 201 kann in der breiten Verbindung 13 an dem Durchgangsloch 17 durch Elek­ tromigration erzeugt werden.
Unter Bezugnahme auf die Fig. 46A bis 49B wird der Be­ griff Elektromigration erläutert, wobei Draufsichten und Schnittansichten den Fig. 45A und 45B entsprechen. Es ist bekannt, daß der Aluminiumlegierungsfilm 311 eine polykristalline Struktur aufweist, die verschwindend kleine Defekte enthält. Die Anzahl der Defekte hängt von den Herstellungsbedingungen des Aluminiumlegierungsfilmes 311 ab. Wenn die Breite der Verbindung zunimmt, nimmt die An­ zahl der Defekte pro Längeneinheit zu. Wenn der Strom 11 von der breiten Verbindung 13 durch das Durchgangsloch 17 zur zweiten dünneren Verbindung 15 fließt, fließen Elektronen 203 vom Aluminiumlegierungsfilm 10 zum Aluminiumlegierungsfilm 311. Die fließenden Elektronen 203 werden von den Korngrenzen 204 in dem Aluminiumfilmen ge­ streut, wodurch Aluminiumatome entfernt werden und somit eine Atomwanderung verursacht wird. Dadurch daß neue De­ fekte an den Stellen entstehen, an denen Aluminiumatome wegwandern, wachsen die winzigen Defekte 202 im Alu­ miniumlegierungsfilm 311 nach und nach an. Da sich dieser Vorgang wiederholt werden die Defekte 202 zu größeren De­ fekten 205. Die Defekte 205 neigen zur Bildung von Blöcken und bilden Lücken, an denen sich die Trägerbeweg­ lichkeit des Materials im Vergleich zu dem verbleibenden Material wesentlich verändert. In der, in den Fig. 47A und 48A gezeigten Verbindungsstruktur, sammeln sich die großen Defekte 205 in der Nähe des Durchgangsloches 17 im Aluminiumlegierungsfilm 311 an.
Die Beweglichkeit der Atome im Aluminiumlegierungs­ film 311 ist viel größer als die Beweglichkeit der Atome im Titannitridfilm 9. Eine Lücke, die durch die Ansammlung von Defekten 202 entstanden ist, verursacht in der Nähe des Durchgangsloches 17 eine Verschlechterung des Aluminiumlegierungsfilms 311. Die Wahrscheinlichkeit, daß dieses De­ fektphänomen eintritt, ist dadurch vergrößert, daß ein großer Unterschied zwischen der Beweglichkeit der Atome in den beiden Materialien der entsprechenden Filme be­ steht. Weiterhin ist dadurch, daß die Anzahl der Defekte 202 in der breiten Verbindung 13 größer ist, als die Anzahl der Defekte 202 der schmalen Verbindung 12, die Lücke, die am Durchgangsloch 17 entstanden ist, größer als die Lücke, die am Durchgangsloch 16 entstanden ist.
Das Auftreten von Defekten am Durchgangsloch nimmt mit der Verminderung der Größe des Durchgangsloches zu. Daher ist der umgekehrte Effekt der Elektromigration vermindert, wenn die Verbindung schmaler ist oder wenn das Durchgangsloch verhältnismäßig große Abmessungen auf­ weist. Mit anderen Worten, es ist schwieriger eine elek­ trische Verbindung am Durchgangsloch 16 zu unterbre­ chen, als an dem Durchgangsloch 17. Eine elektrische Ver­ bindung kann schließlich von einer Lücke vollständig un­ terbrochen werden, wodurch sie elektrisch offen wird. Bis die elektrische Verbindung unterbrochen ist, wächst je­ doch ihr Widerstand an. Obwohl insbesondere Verbindungen beschrieben wurden, die zwei unterschiedliche Verbindun­ gen enthalten, wobei jede zwei unterschiedliche Metall­ filme aufweist, tritt dasselbe Phänomen in Verbindungen auf, solange sich unterschiedliche Materialien berühren.
Die Fig. 50A und 50B zeigen eine Draufsicht und ent­ sprechend eine Schnittansicht entlang der Linie 50(B)-50(B) in Fig. 50A, wobei die DRAM-Zelle 2 auf dem Siliziumsubstrat 1 angeordnet ist. Die erste dielektri­ sche Schicht 3 ist auf der DRAM-Zelle 2 aufgetragen und eine Wolfram-Polyzidverbindungsschicht 21 ist mit einem Abstandintervall auf der ersten dielektrischen Schicht 3 aufgetragen. Die Wolfram-Polyzidverbindungsschicht 21 enthält einen Film 21A aus polykristallinem Silizium, auf den ein Wolfram-Silizidfilm 21B aufgetragen ist. Die zweite dielektrische Schicht 5 bedeckt die Wolfram-Poly­ zidverbindungsschicht 21. Das Durchgangsloch 6 durch­ dringt die zweite dielektrische Schicht 5. Eine Alumini­ umverbindungsschicht 22 ist auf der zweiten dielektri­ schen Schicht 5 aufgetragen und mit der Wolfram-Polyzid­ verbindungsschicht 21 durch das Durchgangsloch 6 verbun­ den. Die dritte dielektrische Schicht 8 bedeckt die DRAM- Zelle 2, die Wolfram-Polyzidverbindungsschicht 21 und die Aluminiumverbindungsschicht 22, um das Eindringen von Feuchtigkeit in die Struktur zu verhindern.
Wie in Fig. 51 gezeigt, fließt in dieser Struktur ein Strom 13 von der breiten Wolfram-Polyzidverbindungs­ schicht 21 an der linken Seite der Fig. 50a zu der ver­ hältnismäßig breiten Aluminiumverbindungsschicht 22 durch das schmale Durchgangsloch 6. In diesem Fall bewegen sich Defekte in der Aluminiumverbindungsschicht 22 durch Elektromigration und sammeln sich am Durchgangsloch 6 an, um eine Lücke 201 zu bilden. Dadurch wird die Verbindung elek­ trisch offen. Das Phänomen der Elektromigration trifft immer dann auf, wenn die sich berührenden Materialien, die eine Bereichsverbindung bilden, unterschiedlich sind. Immer, wenn eine Kontaktschnittstelle zwischen unter­ schiedlichen Materialien auftritt, gibt es als Ergebnis der Kontaktschnittstelle einen sehr großen Unterschied in der Beweglichkeit der Atome zwischen den Materialien. Dieser Unterschied der Beweglichkeit ist unbedeutend, wenn das Durchgangsloch verhältnismäßig groß ist. Jedoch bei den Abmessungen der Durchgangslöcher im Sub-Mikrometer­ bereich, ist der Unterschied der Beweglichkeit ein bedeutendes Problem, da die Möglichkeit der Erzeugung offener von Un­ terbrechungen im Stromkreis besteht.
Somit liegt der Erfindung die Aufgabe zugrunde, eine inte­ grierte Halbleiterschaltkreisstruktur, bei der das An­ wachsen des Widerstandes und Unterbrechungen von Verbindungen in Multischichtverbindungen vermieden wird, und ein Verfahren zur Herstellung dieser Halbleiterschaltkreis­ struktur zu schaffen. Insbesondere liegt der Erfindung die Aufgabe zugrunde, eine Verbindung zwischen elektrisch lei­ tenden Leitungen unterschiedlicher Materialien zu schaffen, ohne dabei Verbindungen zu erzeugen, bei denen der Widerstand ansteigt oder es zu Unterbrechungen in der Ver­ bindung kommt, und dadurch eine Zunahme der Zuverlässig­ keit eines integrierten Schaltkreises mit Verbindungen vorzusehen.
Erfindungsgemäß wird diese Aufgabe bei einer integrierten Halbleiterschaltkreisstruktur der eingangs genannten Art dadurch gelöst, daß die erste elektrisch leitende Verbindungsschicht eine Strom­ barriere enthält, die in der Nähe des Durchgangslochs in der ersten elektrisch leitenden Verbindungsschicht zumindest eine Öffnung enthält, die sich zur ersten elektrisch isolierenden Schicht erstreckt und die mit Teilen der zweiten elektrisch isolierenden Schicht gefüllt ist, wodurch der Stromfluß zwischen den ersten und zweiten elek­ trisch leitenden Verbindungsschichten um die Strombarriere herumgeleitet wird.
Weiterhin wird diese Aufgabe bei einer integrierten Halbleiterschaltkreisstruktur der eingangs genannten Art erfindungsgemäß gelöst durch eine dritte elektrisch leitenden Verbindungsschicht, die auf der dritten elektrisch isolierenden Schicht aufgetragen ist, ein zweites Durchgangsloch, das die dritte elek­ trisch isolierende Schicht bis zur zweiten elektrisch leitenden Verbindungsschicht durchdringt, wobei ein Teil der dritten elektrisch leitenden Verbindungsschicht in dem zweiten Durchgangsloch aufgetragen ist, wodurch die zweite elektrisch leitende Verbindungsschicht kontaktiert wird, und eine vierte elektrisch isolierende Schicht, die auf der dritten elektrisch leitenden Verbindungsschicht aufge­ tragen ist, wobei die dritte elektrisch leitenden Verbin­ dungsschicht eine Strombarriere enthält, die zumindest eine Öffnung in der dritten elektrisch leitenden Verbin­ dungsschicht in der Nähe des zweiten Durchgangslochs auf­ weist, wobei die Öffnung sich zur dritten elektrisch iso­ lierenden Schicht erstreckt und mit einem Teil der vierten elektrisch isolierenden Schicht gefüllt ist, wodurch der Stromfluß zwischen den zweiten und dritten elektrisch leitenden Verbindungsschichten um die Strombarriere herumge­ leitet wird.
Zudem wird diese Aufgabe bei einem Verfahren der eingangs genannten Art gelöst durch die weiteren Verfahrensschritte: Bilden zumindest einer Öffnung, die sich zur ersten elektrisch isolierenden Schicht erstreckt, in der ersten elektrisch leitenden Verbindungsschicht nach dem Bilden der ersten elektrisch leitenden Verbindungs­ schicht, Füllen der Öffnung mit der zweiten elektrisch isolierenden Schicht beim Bilden der zweiten elektrischen Verbindungsschicht, wodurch eine Barriere für das Fließen des Stromes in den Bereichen der ersten elektrisch leitenden Verbindungsschichtt ausgebildet wird.
Außerdem wird diese Aufgabe bei einem Verfahren der eingangs genannten Art gelöst durch die weiteren Verfahrensschritte: Bilden eines zweiten Durchgangslochs, das sich durch die dritte elektrisch isolierenden Schicht bis zur zweiten elektrisch leitenden Verbindungsschicht erstreckt, Bilden einer dritten elektrisch leitenden Ver­ bindungsschicht auf der dritten elektrisch isolierenden Schicht und in dem zweiten Durchgangsloch, wodurch die zweite elektrisch leitende Verbindungsschicht elektrisch kontaktiert wird, einschließlich zumindest einer Öffnung, die sich in der Nähe des zweiten Durchgangslochs bis zur dritten elektrisch isolierenden Schicht erstreckt, und Auftragen einer vierten elektrisch isolierenden Schicht auf der dritten elektrisch leitenden Verbindungsschicht und Füllen der Öffnung, wodurch eine Barriere für den Stromfluß im Bereich der dritten elektrisch leitenden Ver­ bindungsschicht ausgebildet wird.
Nachfolgend wird die Erfindung anhand von Ausführungsbei­ spielen unter Bezugnahme auf die Zeichnung näher erläutert.
Es zeigen:
Fig. 1A und 1B eine Draufsicht und eine Schnittansicht eines Ausführungsbeispiels der Verbindungsstruktur in einem integrierten Halbleiterschaltkreis,
Fig. 2 bis 10 Schnittansichten zur Erläuterung eines Ver­ fahrens zur Herstellung eines Ausführungsbeispiels der Verbindungsstruktur in einem integrierten Halbleiter­ schaltkreis,
Fig. 11A und 11B Schnittansichten, die ein angewendetes Sputter-Ätzverfahren erläutern,
Fig. 12A und 12B Schnittansichten, die die Zwischen­ schichtstruktur in einem Ausführungsbeispiel der Verbin­ dungsstruktur erläutern,
Fig. 13A bis 17B Draufsichten und entsprechende Schnittansichten der Verbindungsstruktur, um den Strom­ fluß und die Defekt-Migration zu erläutern,
Fig. 18A eine Draufsicht, mit der ein Modell der De­ fekt-Migration in der Nähe eines Durchgangsloches in ei­ ner Multischichtverbindungsstruktur erläutert wird,
Fig. 18B eine Schnittansicht entlang der Linie 18(B)-18(B) in Fig. 18A,
Fig. 18C eine graphische Darstellung, in der die Anzahl der in einer Verbindungsschicht um ein Durchgangsloch an­ gesammelten Defekte als Funktion des Abstandes der De­ fekte vom Durchgangsloch, gemäß den in Fig. 18A darge­ stellten Modell, erläutert wird,
Fig. 19A eine Draufsicht, mit der ein Migrationsmodell der Defekte in der Nähe eines Durchgangsloches in einer Viel­ schichtverbindungsstruktur erläutert wird,
Fig. 19B eine Schnittansicht entlang der Linie 19(B)-19(B) in Fig. 19A,
Fig. 19C eine graphische Darstellung, in der die Anzahl der in einer Verbindungsschicht um ein Durchgangsloch ge­ sammelten Defekte, als Funktion des Abstandes der Defekte vom Durchgangsloch, beim Modell gemäß Fig. 19A, dargestellt ist;
Fig. 20A bis 34B Draufsichten und entsprechende Schnittansichten von wahlweisen Ausführungsbeispielen von Vielschichtverbindungsstrukturen in integrierten Halblei­ terschaltkreisen,
Fig. 35A und 35B eine Draufsicht und eine Schnittansicht einer üblichen Vielschichtverbindungsstruktur eines inte­ grierten Halbleiterschaltkreises,
Fig. 36 bis 44 Schnittansichten zur Darstellung des Her­ stellungsverfahrens der Verbindungsschicht gemäß Fig. 35A, und
Fig. 45A bis 51B Draufsichten und entsprechende Schnittansichten von üblichen Vielschichtverbindungs­ strukturen in integrierten Halbleiterschaltkreisen, mit denen die Verbindungsstruktur, der Stromfluß in der Ver­ bindungsstruktur und die Elektro-Migration der Defekte in der Verbindungsstruktur erläutert wird.
Fig. 1A zeigt eine Draufsicht und Fig. 1B eine Schnittan­ sicht entlang der Linie 1(B)-1(B) in Fig. 1A einer Ver­ bindungsstruktur in einer integrierten Halbleiterschaltkreisstruktur bzw. einem integrierten Halbleiterschalt­ kreis. In dieser und allen anderen Figuren werden ent­ sprechende Elemente mit denselben Bezugszeichen verse­ hen. Die in den Fig. 1A und 1B gezeigte Struktur enthält eine DRAM-Zelle 2, die auf einem Halbleiter bzw. Silizium-Halbleitersubstrat 1 aufgetragen ist. Eine erste elektrisch isolierende bzw. dielektrische Schicht 3 ist auf der DRAM-Zelle 2 aufgetragen und eine erste elektrisch leitende Verbin­ dungsschicht 4 ist auf der ersten dielektrischen Schicht 3 aufgetragen. Die erste elektrisch leitende Verbindungsschicht 4 enthält eine Anzahl von Elementen, die in einem festen Intervall voneinander beabstandet sind. Eine zweite elektrisch isolierende bzw. dielektrische Schicht 5 bedeckt die erste elektrisch leitende Verbindungsschicht 4. Ein Durchgangsloch 16 durchdringt die zweite dielektrische Schicht 5 und reicht an die erste elektrisch leitende Verbindungsschicht 4. Eine zweite elektrisch leitende Verbindungsschicht 70 ist auf der zweiten di­ elektrischen Schicht 5 aufgetragen und ist elektrisch mit der ersten elektrisch leitenden Verbindungsschicht 4 durch das Durchgangsloch 16 verbunden. Eine dritte dielektrische Schicht 8 bedeckt die gesamte Struktur, um sie vor Feuchtigkeit zu schüt­ zen.
Die erste elektrisch leitende Verbindungsschicht 4 enthält einen Titannitrid- oder Titanwolfram-Legierungsfilm 310 und einen darüber­ liegenden Aluminium-Legierungsfilm 311. Die zweite elektrisch leitende Verbindungsschicht 70 enthält einen Titan-Film 11, einen Ti­ tannitrid-Film 9 und eine Aluminium-Legierungsschicht 10. Eine breite in Fig. 1A dargestellte Verbindungsschicht 13 ist elektrisch mit einer zweiten Verbindungsschicht 15 durch ein Durchgangsloch 16 verbunden. Eine schmale in Fig. 1A dargestellte Verbindungsschicht 12 ist elektrisch mit einer zweiten Verbindungsschicht 14 durch ein Durch­ gangsloch 17 verbunden. Die breite Verbindungsschicht 13 enthält zwei elektrisch isolierende Barrieren 100, die im allgemeinen gradlinig und zueinander parallel so ange­ ordnet sind, daß das Durchgangsloch 16 zwischen ihnen an­ geordnet ist und sie Teile der zweiten dielektrischen Schicht 5 sind. Das dielektrische Material der Barrieren 100 leitet den Stromfluß entlang bestimmter Richtungen zum Durchgangsloch 16 hin und vom Durchgangsloch 16 weg.
Verfahrensschritte zur Herstellung der in den Fig. 1A und 1B gezeigten Struktur sind anhand der Schnittansichten in den Fig. 2 bis 10 erläutert. Die in den Fig. 2 bis 4 darge­ stellten Verfahrensschritte sind im wesentlichen iden­ tisch mit den in den Fig. 36 bis 38 dargestellten Verfah­ rensschritten, so daß eine Wiederholung der Beschreibung nicht notwendig ist. Der in Fig. 5 dargestellte Verfah­ rensschritt ist jedoch von dem entsprechenden in Fig. 39 dargestellten, Verfahrensschritt verschieden. Im in Fig. 5 dargestellten Verfahrensschritt werden Abschnitte der ersten elektrisch leitenden Verbindungsschicht 4 zusätzlich entfernt so daß die Barrieren 100, der in Fig. 1A vollständig darge­ stellten Struktur, ausgebildet werden, wenn die zweite di­ elektrische Schicht 5 aufgetragen wird. Obwohl es ent­ sprechend Fig. 5 erscheint, daß die erste elektrisch leitende Verbindungs­ schicht 4 durch die Anordnung der Teilflächen in ge­ trennte Abschnitte geteilt wird, ist aus Fig. 1A ersicht­ lich, daß die Öffnungen in der ersten elektrisch leitenden Verbindungsschicht 4 zum Bilden der Barrieren 100 mit dielektrischem Mate­ rial gefüllt werden, so daß sie sich nicht unbegrenzt erstrecken oder eine vollständige elektrische Isolation zwischen Teilen der breiten Elektrode 13 verursachen.
Wenn, wie in Fig. 6 dargestellt, die in der zweiten dielektrischen Schicht 5 enthaltenen Filme aufgetragen werden, werden die elektrisch isolierenden Barrieren 100 ausgebildet. Die Verfahrensschritte zur Vervollständigung der Struktur, die in den Fig. 6 bis 8 dargestellt sind, sind mit den bereits unter Bezugnahme auf die Fig. 40-42 beschriebenen Verfahrensschritten identisch , so daß sich eine Wiederholung der Beschreibung erübrigt.
Das Verfahren zum Ausbilden der zweiten elektrisch leitenden Verbindungs­ schicht 70, das anhand von Fig. 9 dargestellt ist, ist vom Verfahren zur Herstellung der zweiten elektrisch leitenden Verbin­ dungsschicht 7, das anhand von Fig. 43 beschrieben wurde, verschieden. Die elektrisch leitende zweite Verbindungsschicht 70 wird durch nacheinander erfolgende Auftragen des Titan-Filmes 11, des Titannitrid-Filmes 9 und des Aluminium-Legie­ rungsfilmes 10 ausgebildet. Üblicherweise werden diese Filme im Vakuum nacheinander aufgetragen. Der Titan-Film 11 weist besonders dann einen bedeutenden Vorteil auf, wenn das Durchgangsloch 16 verhältnismäßig eng und tief ist. Diese Vorteile werden unter Bezugnahme auf die Fig. 11A bis 12B erläutert.
Fig. 11A und 11B sind Schnittansichten von zwei Beispie­ len des Durchgangsloches 16. Nach Fig. 11A ist das Ver­ hältnis der Tiefe B des Loches zu der Weite A des Loches, d. h. das Aspekt-Verhältnis, geringer als 1. In diesem Beispiel ist das Durchgangsloch 16, verglichen mit seiner Tiefe, verhältnismäßig breit. Aus diesem Grund verlassen die Teilchen 253, die vom Aluminium-Legierungsfilm 311 abgegeben werden, verhältnismäßig einfach das Durchgangs­ loch 16, während des Argonionen-Sputter-Prozeßschrittes, der in Fig. 8 dargestellt ist. Daher ist der Argonionen-Sput­ ter-Verfahrensschritt zum Reinigen der freigelegten Ober­ fläche der Aluminium-Legierungsschicht 311 durch das Ent­ fernen der Verunreinigung sehr wirksam, die durch Re­ aktionen mit Sauerstoff und Fluor bei der Herstellung des Durchgangsloches 16 mittels des Trockenätzverfahrens ver­ ursacht wurden. Aus diesem Grund ist in diesem Moment die gesputterte Oberfläche 255 verhältnismäßig rein, da die gesputterten Teilchen 253 nicht zur Oberfläche zurückkehren und nicht wieder angelagert werden. Bei der in Fig. 11B dargestellten Situation jedoch, in der das Aspekt-Ver­ hältnis des Durchgangsloches 16 verhältnismäßig groß ist, ist es für die gesputterten Teilchen 253 schwierig das Durchgangsloch 16 zu verlassen. Anstelle dessen kehren einige der gesputterten Teilchen 253 zur Oberfläche 255 zurück und werden irgendwo auf der zweiten dielektrischen Schicht 5 in der Nähe des Durchgangsloches 16 aufgetra­ gen. Der Titan-Film 11 ist bis zu einer Dicke von etwa 15 nm aufgetragen, um mit den Sputter-Ätzprodukten auf der Oberfläche 255 und in der Nähe der Oberfläche des Durch­ gangsloches 16 verbleibend zu reagieren. Der Titan-Film 11 reagiert mit Fluor und Sauerstoff in dem gesputterten Material, wenn es bei einer Temperatur von 300°C bis 450°C zum Bilden von Titanfluorid und Titanoxid, ausgeheizt wird. Daher, wie in Fig. 12A dargestellt, rea­ gieren auch die von dem Sputter-Verfahrensschritt auf der Oberfläche 255 verbleibenden Teilchen 256 mit dem Fluor oder dem Sauerstoff, während des 15 bis 60 Minuten dau­ ernden Heizvorganges. Vorzugsweise wird die Wärmeanwen­ dung solange nicht durchgeführt, bis alle Schichten der zweiten elektrisch leitenden Verbindungsschicht 70 aufgetragen sind. Während der Wärmeanwendung reagiert der Aluminium-Legierungsfilm 311 an der Grenzschicht 55 dem Titan-Film 11, wodurch ein intermetallischer Bereich 257, wie in Fig. 12B gezeigt, erzeugt wird. Diese Reaktion sichert einen guten elektri­ schen Kontakt zwischen der ersten elektrisch leitenden Verbindungsschicht 4 und der zweiten elektrisch leitenden Verbindungsschicht 70. Der Titannitrid-Film 9 verhindert, daß der Titan-Film 11 mit dem Alumini­ umfilm 10 reagiert. Der Vielschichtfilm der zweiten elektrisch leitenden Ver­ bindungsschicht 70 weist ebenfalls eine hohe Wider­ standsfähigkeit gegen Verspannungs-Migration auf, die bei der üblichen Struktur der zweiten elektrisch leitenden Verbindungsschicht 7 zu Unterbrechungen der Verbindung führen konnte.
Nach dem Auftragen der zweiten elektrisch leitenden Verbindungsschicht 70 wird, wie in Fig. 9 dargestellt, diese Schicht mittels einer üblichen photolithographischen Technik mit einem Muster versehen. Schließlich wird die dritte dielektrische Schicht 8 aufgetragen, um wie bei der üblichen Struktur einen Schutz gegen das Eindringen von Feuchtigkeit vorzu­ sehen.
Zusätzlich zu den Vorteilen, die durch die Verwendung der zweiten elektrisch leitenden Verbindungsschicht 70, die drei Filme enthält, erhalten werden, werden zusätzliche Vorteile durch das Einfügen der Barrieren 100 gewonnen. Die Barrieren 100 steuern die Stromrichtung zum Durchgangsloch 16 und vom Durchgangsloch 16 weg und verhindern den Fluß von Defekten durch Elektromigration, wie er unter Bezug auf Fig. 47 beschrieben wurde. Der Stromfluß in der in Fig. 13A dargestellten Struktur ist in Fig. 14A gezeigt. Die Defekt-Migration ansprechend auf den gesteuerten Strom ist in den Fig. 15A bis 17A dargestellt. Wie in Fig. 14A gezeigt, wird der Stromfluß I1 durch die Anwesenheit der isolierenden Barrieren 100 an dem Fließen zwischen diesen Barrieren 100 zu fließen, um das Durchgangsloch 16 zu errei­ chen. Die Defekte im Aluminium-Legierungsfilm 311 werden während des Stromflusses durch die Bewegung von Aluminiumatomen größer. Die Barrieren 100 verhindern je­ doch, daß, wie in Fig. 15A gezeigt, die Defekte 205 das Durchgangsloch 16 erreichen. Da die mittlere Pfadlänge der Defekte 205 zum Durchgangsloch 16 durch die Anwesen­ heit der isolierenden Barrieren 100 angewachsen ist, sam­ meln sich die Defekte 205 um die isolierenden Barrieren 100 an und erreichen das Durchgangsloch 16 nicht. Auf diese Weise entsteht keine nach und nach angewachsene Lücke und kein Anwachsen des elektrischen Widerstandes und schließ­ lich keine Unterbrechung der Verbindung in der Nähe des Durchgangsloches 16.
Der Vorgang der Verhinderung der Defekt-Migration mittels der isolierenden Barrieren kann auf einfache Weise an­ hand eines einfachen Modells unter Bezugnahme auf die Fig. 18A bis 18C verstanden werden. In diesem Modell ist in der Aluminium-Legierungsschicht die Defektdichte r, a1 der Abstand, um den sich ein Defekt bewegen kann, und D die Anzahl der Defekte die sich am Durchgangsloch 16 ansammeln. Praktisch ist D ein Flächenmaß. Wenn die isolierende Barriere nicht vorhanden ist, beträgt die Anzahl der Defekte, die sich am Durch­ gangsloch 16 ansammeln, D1=πa₁²r. Wenn die isolierende Barriere vorhanden ist, wie im in Fig. 19A als Draufsicht von gezeigtem Beispiel, beträgt die Anzahl der Defekte D2, die sich am Durchgangsloch 16 sich sammeln, D2=2 wa₁r, wobei, wie in Fig. 19A gezeigt, der Abstand zwischen den beiden Barrieren w beträgt, die Barrieren jeweils eine Länge von 2 L aufweisen und 0a₁L ist. Wenn La₁ 2L ist, ist die Anzahl der Defekte D2, die sich ansammelt gleich D2 = 2r[wL+π(a₁-L)²]. Wenn a=L ist, wird die Messung der Effektivität der Barrierenstruktur aus dem Verhältnis von D2 zu D1 bestimmt und ausgedrückt durch:
δ = D2/D1 = 2 wL/πL² = 2 α/π ,
wobei α = w/L ist. Wenn δ gleich 0.5 ist, heißt das, die Bar­ rieren reduzieren die Anzahl der angesammelten Defekte um den Faktor 2, dann ist α = 0.785, so daß L = 1.2 w ist. Wenn L = 1.5 oder ein Vielfaches von w ist, ist die Zu­ verlässigkeit der Verbindungsschicht um das Durchgangs­ loch um zumindest den Faktor 2 verbessert. Die untere Grenze für die Weite w, d. h. den Abstand zwischen den beiden isolierenden Barrieren 100, ist durch die maximale zulässige Stromdichte in der ersten elektrisch leitenden Verbindungsschicht bestimmt. Der Abstand w sollte viel geringer sein als die Strecke a1, entlang der sich die Defekte bewegen können. Der maximale Wert für a1, d. h. die Defekt-Bewegungslänge, beträgt mehrere hundert Mikrometer, obwohl die Länge von einer Vielzahl von Bedingungen abhängt. Damit die Barrie­ ren wirksam sind, liegt der Wert von w vorzugsweise zwi­ schen 1/5 bis 1/10 der maximalen Länge, nämlich unter etwa 30 µm.
Im, in den Fig. 13A und 13B dargestellen Ausführungs­ beispiel sind die beiden isolierenden Barrieren 100 als Gräben in der ersten elektrisch leitenden Verbindungsschicht 4 der breiten Verbindung 13 ausgebildet, um die Richtung des Stromes in der Nähe des Durchgangsloches 16 zu steuern. Wie in den Fig. 20A und 20B dargestellt, ist das Durchgangsloch 16 in der Nähe der Lücke zwischen der breiten Elektrode 13 und der schmalen Elektrode 12 angeordnet, wobei diese Lücke wie eine Barriere wirkt, so daß nur eine einzelne Barriere 100 notwendig ist. In den Ausführungsbeispielen, die in Fig. 13A und 20A gezeigt sind, weisen die in der Draufsicht gezeigten Barrieren 100 im allgemeinen eine rechteckige Form auf. Es können jedoch auch andere Barrierenformen verwendet werden. Die in Fig. 21A gezeigten Barrieren 101 haben eine sich, in der Draufsicht, entlang der Länge der Barrieren verändernde Breite. In Fig. 21B ist eine Vielzahl von Co-linearen rechteckig ausgebildeten Barrieren 102 dargestellt. In weiteren Aus­ führungsbeispielen sind, wie in den Fig. 22A und 22B Barrieren mit, in der Draufsicht, unterschiedlicher Form ausgebildet. Eine L-förmige Barriere 103 ist im in Fig. 22A ge­ zeigten Ausführungsbeispiel erzeugt und eine U-förmige Barriere 104 ist im in Fig. 22B gezeigten Ausführungs­ beispiel erzeugt. Weiterhin ist es nicht notwendig, daß die Barrieren, in der Draufsicht, entlang einer geraden Li­ nie liegen. Die Barrieren können ebenfalls Kurvenform aufweisen.
In jedem der bisher beschriebenen Ausführungsbeispiele sind die isolierenden Barrieren in der ersten elektrisch leitenden Verbindungs­ schicht 4 ausgebildet. Die isolierenden Barrieren verhin­ dern daher, daß Defekte sich in dieser Schicht in Richtung des Durchgangsloches 16 bewegen. Weiterhin kann das­ selbe Defekt-Bewegungsphänomen in der zweiten elektrisch leitenden Verbin­ dungsschicht 70 auftreten, wenn der Strom in umgekehrter Richtung fließt. Diese Defekt-Bewegung kann einen vergrö­ ßerten Widerstand oder eine Unterbrechung der Ver­ bindung in der zweiten elektrisch leitenden Verbindungsschicht 70 bewirken. Um dieses Problem zu lösen, können, wie in den Fig. 23A und 23B gezeigt, Barrieren 105 auf der gegenüberliegenden Seite des Durchgangsloches 16 in der zweiten elektrisch leitenden Verbindungsschicht 70 vorgesehen werden. Falls eine der elektrisch leitenden Verbindungsschichten breiter als die andere ist, ist es zu bevorzugen, daß die isolierende Barriere oder Barrieren auf der breiteren elektrisch leitenden Verbindungsschicht angeordnet ist. Zusätzlich kann, wie in den Fig. 24A und 24B gezeigt, jede der verhältnismäßig breiten elektrisch leitenden Verbindungsschichten ein Paar isolierender Barrieren enthalten. Isolierende Barrieren 106 sind in einer unteren elektrisch leitenden Verbindungsschicht 13 und isolierende Barrieren 107 sind in einer oberen elektrisch leitenden Verbindungsschicht 19 angeordnet. In den Fig. 25A und 25B ist ein Ausführungsbeispiel gezeigt, bei dem eine Vielzahl von Durchgangslöchern 16 und eine Vielzahl von Barrieren 106 und 107 enthalten sind. Jedes Durchgangsloch 16 in jeder breiten elektrisch leitenden Verbindungsschicht liegt zwischen zwei dieser isolierenden Barrieren 107 in dieser Schicht.
Obwohl alle zuvor beschriebenen Ausführungsbeispiele sich auf Strukturen mit zwei elektrisch leitenden Verbindungsschichten beziehen, ist die Anwendung auf Strukturen, die drei oder mehrla­ gige Verbindungen aufweisen anwendbar. In einem in den Fig. 26A und 26B gezeigten Beispiel ist eine zweite elektrisch leitende Verbindungsschicht 52 über ein Durchgangsloch 57 mit einer dritten elektrisch leitenden Verbindungsschicht 54 verbunden. Die dritte elektrisch leitende Verbindungsschicht 54 enthält drei Filme 351, 352 und 353, die im wesentlichen den Filmen 11, 9 und 10 entsprechen. Eine isolierende Barriere 108 ist in der dritten elektrisch leitende Verbindungsschicht 54 angeordnet, um die Richtung des Stromflusses zum Durchgangsloch 57 zu steuern. In den vorstehend beschriebenen Ausführungsbeispielen enthält die zweite elektrisch leitende Verbindungsschicht einen Titan-Film und einen Titan­ nitrid-Film. Wie jedoch in den Fig. 25A und 27B gezeigt, können diese beiden Filme ebenfalls durch einen einzelnen Film 60 ersetzt werden. Der Film 60 kann ein wider­ standfähiger Metallfilm aus Titan, Molybdän, Wolfram oder Tantal, ein widerstandsfähiger Metallsilizid-Film aus einem Silizid oder einem der vier widerstandsfähigen Me­ talle, ein widerstandsfähiger Metall-Verbindungsfilm aus einem Nitrid, Oxid oder einen Oxinitrid-Film aus einem der vier widerstandfähigen Metalle, eine Legierung von zwei oder mehreren widerstandsfähigen Metallen oder ein Siliziumfilm aus amorphen Silizium sein. Obwohl die zuvor beschriebenen Ausführungsbeispiele erste und zweite elektrisch leitende Verbindungsschichten mit unterschiedlichen Zusammen­ setzungen aufweisen, können zusätzlich die ersten und zweiten elektrisch leitenden Verbindungsschichten drei Filme enthalten. Wie beispielsweise in den Fig. 28A und 28B gezeigt, enthält die erste elekrisch leitende Verbindungsschicht einen Titannitrid-Film 310, einen Aluminium-Legierungsfilm 311 und einen Titannitrid-Film 312. Die zweite elektrisch leitende Verbindungsschicht enthält Titan-, Titannitrid- und Aluminium-Legierungsfilme, wie bereits beschrieben. In dieser Struktur durchdringt die Barriere 100 die Schichten 310 bis 312. In den Fig. 29A und 29B enthält die erste elektrisch leitende Verbindungsschicht den Titannitrid-Film 310, den Aluminium-Legierungsfilm 311 und einen Oberflächenfilm 61. Für den Oberflächenfilm 61 können dieselben Materialien wie für den zuvor in den Fig. 27A und 27B beschriebenen Film 60 ausgewählt sein. In all diesen Strukturen kann es immer dann zu einer Defekt-Migration kommen, wenn eine verhältnismäßig weite elektrisch leitende Verbindungs­ schicht verwendet wird, egal ob sie die erste oder zweite elektrisch leitende Verbindungsschicht ist. Somit ist die isolierende Barriere in der breiten elektrisch leitenden Verbindungsschicht oder Schichten angeordnet um die Richtung des Stromflusses in der breiten Schicht oder Schichten zu steuern.
Ein anderes Ausführungsbeispiel ist in den Fig. 30A und 30B dargestellt. In dieser Struktur sind die Durchgangs­ löcher 16 und 17 mit einem unterschiedlichen Metall 63, wie beispielsweise Wolfram, mittels selektivem CVD-Ver­ fahren gefüllt. In dieser Struktur sind die isolierenden Barrieren 100 in der breiten Verbindungsschicht 13 zum Steuern der Richtung des Stromflusses durch das Metall in das Durchgangsloch 16 so angeordnet, daß die zuvor be­ schriebenen Vorteile erreicht werden. Um diese Struktur herzustellen, ist das Metall 63 in den Durchgangslöchern 16 und 17, in den Löchern und auf der Oberfläche des die Löcher bestimmenden Filmes aufgetragen. Danach wird das Metall geätzt, wobei nur das Metall 63 in den Durchgangs­ löchern 16 und 17 verbleibt. Diese Verfahrenstechnik wird manchmal als Wolframdeckauftragungsverfahren bezeichnet.
In den Fig. 31A und 31B sind noch weitere Ausführungsbei­ spiele gezeigt. In dieser Struktur enthalten die Durch­ gangslöcher 16 und 17 zumindest zwei unterschiedliche Ma­ terialien. Zuerst wird ein Basisfilm 64 aus Titannitrid oder mehreren Filmen aufgetragen, bevor ein zweiter Film 65 aus Wolfram zum Füllen der Durchgangslöcher 16 und 17 aufgetragen wird. Die zweite elektrisch leitende Verbindungsschicht 70, ein­ schließlich eines Basisfilms 60 aus Titannitrid oder meh­ reren Filmen, stellt einen Kontakt mit den Metallen in den Durchgangslöchern 16 und 17 her und ist von einem Aluminium-Legierungsfilm 10 bedeckt.
Die Erfindung kann auf eine Anzahl von Mehrschichtver­ bindungsstrukturen angewendet werden. Wie beispielsweise in den Fig. 32A und 32B gezeigt, kann eine statische Schreib/Lese-Speicherzelle bzw. SRAM-Zelle 410 eine kom­ plementäre Metall-Oxid-Halbleiterstruktur (CMOS) mit Dop­ pelwannen-Anordnung auf dem Siliziumsubstrat 1 enthalten. Das Substrat 1 enthält einen p-leitenden Bereich 411, der neben einem n-leitenden Bereich 412 liegt und an der Oberfläche der Substrat-Bereiche 411 und 412 einen iso­ lierenden Siliziumoxid-Bereich 413. N-leitende Bereiche 415 sind mit Abstandsintervallen in der p-leitenden Wanne 411 ausgebildet. Gate-Elektroden 414 sind in einem isolierenden Film voneinander beabstandet und zwischen jeweiligen Paaren der p-leitenden Bereiche 415 angeord­ net. Polykristalline Silizium-Verbindungen 417 sind mit Abstandsintervallen vom isolierenden Film 409 beab­ standet aufgetragen. Die erste dielektrische Schicht 3 bedeckt die SRAM-Zelle 410. Ein Durchgangsloch 418 durchtrennt die erste dielektrische Schicht 3 und den isolieren­ den Film 409, um die Oberfläche des Siliziumsubstrates 1 in dem n-leitenden Bereich 415 zu erreichen. Wahlweise durchdringen andere Kontaktlöcher die erste dielektrische Schicht 3 und den isolierenden Film 409, um die Oberflä­ che des Siliziumsubstrates 1 in einem p-leitenden Bereich 416 zu erreichen. Die erste elektrisch leitende Verbindungsschicht 4 ist auf der ersten dielektrischen Schicht 3 in den Durchgangslö­ chern aufgetragen, um die entsprechend dotierten Bereiche 415 und 416 zu kontaktieren. Die Struktur verbindet die ersten und zweiten elektrisch leitende Verbindungsschichten 4 und 70 genauso, wie in den Fig. 1A und 1B. Obwohl Ausführungsbeispiele unter Bezugnahme auf DRAM- und SRAM-Zellen beschrieben wurden, ist die Erfindung ebenfalls für Lösch-/Programmierbare- Nurlesespeicher-Zellen, elektrisch Lösch-/Programmierbare- Nurlesespeicher-Zellen, Mi­ krocomputerschaltkreiselemente, CMOS-Logikschaltkreisele­ mente und Bipolare-Transistoren anwendbar.
Bei vielen der zuvor beschriebenen Beispiele enthält die erste elektrisch leitende Verbindungsschicht und die zweite elektrisch leitende Verbindungs­ schicht Aluminium-Filme. Wenn allgemein das Hauptmaterial in jeder ersten und zweiten elektrisch leitenden Verbindungsschichten dasselbe ist, sind diese Materialien in einem Durchgangsloch mit unterschiedlichem Material miteinander verbunden, so daß die Erfindung vorteilhaft verwendbar ist. Die Haupt­ materialien der elektrisch leitenden Verbindungsschichten können hochleitende Metalle, wie Kupfer, Gold oder Silber, ein widerstandsfä­ higes Metall, wie Titan, Molybdän, Wolfram und Tantal, ein Silizid aus einem der widerstandsfähigen Metallfilme, ein Nitrid, ein Oxid, oder Oxidnitride aus einem der wi­ derstandfähigen Metalle, oder eine Legierung aus zumin­ dest zwei der widerstandsfähigen Metalle sein. Wenn die Hauptmaterialien der zwei elektrisch leitenden Verbindungsschichten unter­ schiedlich sind, können die in Verbindung mit den Fig. 50A, 50B, 51A und 51B beschriebenen Probleme auftreten.
In diesem Fall ist es daher vorzuziehen, die isolierenden Barrieren zum Steuern der Richtung des Stromflusses in den entsprechenden elektrisch leitenden Verbindungsschichten auszubilden, um diese Probleme zu überwinden. Wie beispielsweise in Fig. 33A und 33B gezeigt, können die Barrieren 100 in der verhält­ nismäßig breiten zweiten elektrisch leitenden Verbindungsschicht 22 angeordnet werden. In dieser Struktur kann die zweite elektrisch leitende Verbindungs­ schicht 22 Mehrfachfilme enthalten, wie einen Titan­ nitrid-Film 310 und einen Aluminium-Legierungsfilm 311, die unterschiedlich zu den Materialien, wie beispielsweise Wolframsilizid und Silizium sind, die in der ersten elektrisch leitenden Verbindungsschicht, wie in den Fig. 34A und Fig. 34B dargestellt, angewendet wurden.

Claims (31)

1. Integrierte Halbleiterschaltkreisstruktur mit einem Halbleitersubstrat (1),
einem elektronischen Bauelement (2), das in dem Halbleiter­ substrat (1) angeordnet ist,
einer ersten elektrisch isolierenden Schicht (3), die auf dem Halbleitersubstrat (1) und dem elektronischen Bauelement (2) aufgetragen ist,
einer ersten elektrisch leitenden Verbindungsschicht (4), die zumindest auf einem Teil der ersten elektrisch isolierenden Schicht (3) aufgetragen ist,
einer zweiten elektrisch isolierenden Schicht (5), die auf der ersten elektrisch leitenden Verbindungsschicht (4) aufgetragen ist,
einer zweiten elektrisch leitenden Verbindungsschicht (70), die auf der zweiten elektrisch isolierenden Schicht (5) aufgetragen ist, und
einem Durchgangsloch (16), das die zweite elektrisch iso­ lierende Schicht (5) bis zur ersten elektrisch leitenden Verbindungsschicht (4) durchdringt, wobei die zweite elek­ trisch leitende Verbindungsschicht (70) in dem Durchgangs­ loch (16) aufgetragen ist und die erste elektrisch leitenden Verbindungsschicht (4) kontaktiert, dadurch gekennzeichnet, daß
die erste elektrisch leitende Verbindungsschicht (4) eine Strombarriere (100) enthält, die durch zumindest eine Öffnung in der ersten elektrisch leitenden Verbindungsschicht (4) in der Nähe des Durch­ gangslochs (16) gebildet ist, welche Öffnung sich zur ersten elektrisch isolierenden Schicht (3) erstreckt und mit Teilen der zweiten elektrisch isolierenden Schicht (5) gefüllt ist, wodurch der Stromfluß zwischen den ersten und zweiten elektrisch leitenden Verbindungs­ schichten (4, 70) um die Strombarriere (100) herumgeleitet wird.
2. Struktur nach Anspruch 1, wobei das elektronische Ele­ ment (2) aus der Gruppe, die aus einer DRAM-Zelle, einer SRAM-Zelle und einer CMOS-Struktur besteht, ausgewählt ist.
3. Struktur nach Anspruch 1, wobei zumindest eine der er­ sten und zweiten elektrisch leitenden Verbindungsschich­ ten (4, 70) zumindest zwei Filme enthält.
4. Struktur nach Anspruch 3, wobei einer der Filme aus der Gruppe, die aus TiN und TiW besteht, ausgewählt ist und der andere Film aus einer Aluminium-Legierung besteht.
5. Struktur nach Anspruch 3, wobei zumindest eine der er­ sten und zweiten elektrisch leitenden Verbindungsschich­ ten (4, 70) zwei Filme aus TiN enthält, die einen Alumi­ nium-Legierungsfilm umschließen.
6. Struktur nach Anspruch 1, wobei die Strombarriere (100) eine Öffnung in der ersten elektrisch leitenden Verbindungsschicht (4) enthält, die entlang einer geraden Linie liegt.
7. Struktur nach Anspruch 1, wobei die Strombarriere (100) zwei Öffnungen in der ersten elektrisch leitenden Verbindungsschicht (4) enthält, die beidseits des Durchgangsloches (16) gegenüberliegend angeordnet sind.
8. Struktur nach Anspruch 1, wobei die Strombarriere eine Vielzahl von voneinander beabstandet angeordneten Öffnungen in der ersten elektrisch leitenden Verbindungs­ schicht (4) enthält, die mit Teilen der zweiten elek­ trisch isolierenden Schicht (5) gefüllt sind.
9. Struktur nach Anspruch 1, wobei die Strombarriere (100) eine Öffnung in der ersten elektrisch leitenden Verbindungsschicht (4) enthält, die sich in einer Rich­ tung parallel zum Substrat (1) entlang der Öffnung verändert.
10. Struktur nach Anspruch 1, wobei die Strombarriere (100) eine Öffnung in der ersten elektrisch leitenden Verbindungsschicht (4) enthält, die eine U-Form auf der ersten elektrisch leitenden Verbindungsschicht (4) auf­ weist und wobei das Durchgangsloch (16) in der U-Form an­ geordnet ist.
11. Struktur nach Anspruch 1, wobei die Strombarriere (100) eine Öffnung in der ersten elektrisch leitenden Verbindungsschicht (4) enthält, die eine L-Form in der ersten elektrisch leitenden Verbindungsschicht (4) auf­ weist und wobei das Durchgangsloch (16) in der Nähe einer Ecke der L-Form angeordnet ist.
12. Struktur nach Anspruch 1, wobei zumindest eine der elektrisch leitenden Verbindungsschichten (4, 70) einen Film enthält, der aus der Gruppe ausgewählt ist, die sich aus Kupfer, Gold, Silber, Titan, Molybdän, Wolfram, Tantal und Siliziden, Nitriden und Oxiden und Oxidnitriden aus Titan, Molybdän, Wolfram und Tantal zusammensetzt.
13. Struktur nach Anspruch 1, dadurch gekennzeichnet, daß eine dritte elektrisch isolierende Schicht (8) auf der zweiten elektrisch leitenden Verbindungsschicht (70) auf­ getragen ist, wobei die zweite elektrisch leitende Verbin­ dungsschicht (70) eine Strombarriere (105) enthält, durch die zumindest eine Öffnung in der zweiten Verbindungsschicht (70) in der Nähe des Durchgangsloches (16) gebildet ist, welche Öffnung sich zur zweiten elektrisch isolierenden Schicht (5) erstreckt und mit Teilen der dritten elektrisch isolierenden Schicht (8) gefüllt ist, wobei die Strombar­ riere (105) das Fließen des Stromes zwischen der ersten und zweiten elektrisch leitenden Verbindungsschicht (4, 70) so leitet, daß er in der zweiten elektrisch leitenden Verbin­ dungsschicht (70) um die Strombarriere (105) herumfließt.
14. Struktur nach Anspruch 1, wobei die ersten und zwei­ ten elektrisch leitenden Verbindungsschichten (4, 70) aus unterschiedlichen Materialien ausgebildet sind.
15. Integrierte Halbleiterschaltkreisstruktur mit:
einem Halbleitersubstrat (1),
einem elektronischen Bauelement (2), das in dem Halblei­ tersubstrat (1) angeordnet ist,
einer ersten elektrisch isolierenden Schicht (3), die auf dem Halbleitersubstrat (1) und dem elektronischen Bauele­ ment (2) aufgetragen ist,
einer ersten elektrisch leitenden Verbindungsschicht (51), die elektrisch mit dem elektronischen Bauelement (2) ver­ bunden ist, und die zumindest auf einem Teil der ersten isolierenden Schicht (3) aufgetragen ist,
einer zweiten elektrisch isolierenden Schicht (5a), die auf der ersten elektrisch leitenden Verbindungsschicht (51) aufgetragen ist,
einer zweiten elektrisch leitenden Verbindungsschicht (52), die auf der zweiten elektrisch isolierenden Schicht (5a) aufgetragen ist,
einem ersten Durchgangsloch (55), das die zweite elek­ trisch isolierende Schicht (5a) bis zur ersten elektrisch leitenden Verbindungsschicht (51) durchdringt, wobei ein Teil der zweiten elektrisch leitenden Verbindungsschicht (52) in dem ersten Durchgangsloch (55) aufgetragen ist, und wodurch die erste elektrisch leitende Verbindungs­ schicht (51) kontaktiert wird, und
einer dritten elektrisch isolierenden Schicht (5b), die auf der zweiten elektrisch leitenden Verbindungsschicht (52) aufgetragen ist,
gekennzeichnet durch
eine dritten elektrisch leitenden Verbindungsschicht (54), die auf der dritten elektrisch isolierenden Schicht (5b) aufgetragen ist,
ein zweites Durchgangsloch (57), das die dritte elektrisch isolierende Schicht (5b) bis zur zweiten elektrisch leitenden Verbindungsschicht (52) durchdringt, wobei ein Teil der dritten elektrisch leitenden Verbindungsschicht (54) in dem zweiten Durchgangsloch (57) aufgetragen ist, wo­ durch die zweite elektrisch leitende Verbindungsschicht (52) kontaktiert wird, und
eine vierte elektrisch isolierende Schicht 8), die auf der dritten elektrisch leitenden Verbindungsschicht (54) aufgetragen ist, wobei die dritte elektrisch leitende Verbindungsschicht (54) eine Strombarriere (108) enthält, die zumindest eine Öffnung in der dritten elektrisch leitenden Verbindungsschicht (54) in der Nähe des zweiten Durchgangsloches (57) aufweist, wobei die Öffnung sich zur dritten elektrisch isolierenden Schicht (5b) erstreckt und mit einem Teil der vierten elektrisch isolierenden Schicht (8) gefüllt ist, wodurch der Stromfluß zwischen den zweiten und dritten elektrisch leitenden Verbindungs­ schichten (52, 54) um die Strombarriere herumgeleitet wird.
16. Struktur nach Anspruch 15, wobei das elektronische Bauelement aus der Gruppe ausgewählt ist, die sich aus einer DRAM-Zelle, einer SRAM-Zelle und einer CMOS-Struk­ tur zusammensetzt.
17. Struktur nach Anspruch 15, wobei zumindest eine der ersten, zweiten und dritten elektrisch leitenden Verbin­ dungsschichten zumindest zwei Filme enthält.
18. Struktur nach Anspruch 17, wobei einer der Filme aus der Gruppe ausgewählt ist, die sich aus TiN und TiW zu­ sammensetzt und wobei der andere Film aus einer Alumini­ umlegierung besteht.
19. Struktur nach Anspruch 15, wobei zumindest einer der ersten, zweiten und dritten elektrisch leitenden Verbin­ dungsschichten zwei Filme aus TiN enthält, die einen Alu­ minium-Legierungsfilm umschließen.
20. Struktur nach Anspruch 15, wobei zumindest zwei der ersten, zweiten und dritten elektrisch leitenden Verbin­ dungsschichten aus unterschiedlichen Materialien ausge­ bildet sind.
21. Verfahren zum Herstellen einer integrierten Halblei­ terschaltkreisstruktur mit den Verfahrensschritten:
Bilden eines aktiven elektronischen Bauelementes in einem Halbleitersubstrat,
Bilden einer ersten elektrisch isolierenden Schicht auf dem elektronischen Bauelement und dem Halbleitersubstrat,
Bilden einer ersten elektrisch leitenden Verbindungs­ schicht, die elektrisch mit dem elektronischen Bauelement verbunden ist und zumindest teilweise auf der ersten elektrisch isolierenden Schicht aufgetragen wird,
Bilden einer zweiten elektrisch isolierenden Schicht auf der ersten elektrisch leitenden Verbindungsschicht,
Bilden eines Durchgangsloches, das sich durch die zweite elektrisch isolierende Schicht bis zur ersten elektrisch leitenden Schicht erstreckt, und
Auftragen einer zweiten elektrisch leitenden Verbindungs­ schicht auf der zweiten elektrisch isolierenden Schicht und in dem Durchgangsloch, wodurch die erste elektrisch leitende Verbindungsschicht elektrisch kontaktiert wird,
gekennzeichnet durch die weiteren Verfahrensschritte:
Bilden zumindest einer Öffnung, die sich zur ersten elektrisch isolierenden Schicht erstreckt, in der ersten elektrisch leitenden Verbindungsschicht nach dem Bilden der ersten elektrisch leitenden Verbindungsschicht,
Füllen der Öffnung mit der zweiten elektrisch isolierenden Schicht beim Bilden der zweiten elektrischen Verbindungs­ schicht, wodurch eine Barriere für das Fließen des Stromes in den Bereich der ersten elektrisch leitenden Verbin­ dungsschicht ausgebildet wird.
22. Verfahren nach Anspruch 21, mit einem Trockenätzen des Durchgangsloches, einem nacheinanderfolgenden Auftragen der Filme aus Titan, TiN, und einer Aluminiumlegierung, als zweite elektrisch leitende Verbindungsschicht, und mit einem Ausheizen der Struktur, wodurch eine Reaktion des Titan-Filmes mit Erzeugungsprodukten des Trockenätz­ verfahrens erfolgt, und wodurch ein elektrischer Kontakt zwischen den ersten und zweiten Verbindungsschichten hergestellt wird.
23. Verfahren nach Anspruch 21, mit einem Auftragen eines Filmes, der aus der Gruppe ausgewählt ist, die aus TiN und TiW und einem Film aus einer Aluminiumlegierung gebildet ist, für zumindest eine der ersten und zweiten elektrisch leitenden Verbindungsschichten.
24. Verfahren nach Anspruch 21, mit dem nacheinanderfol­ genden Auftragen der Filme aus TiN, einer Aluminiumlegie­ rung, und TiN, als zumindest eine der ersten und zweiten elektrisch leitenden Verbindungsschichten.
25. Verfahren nach Anspruch 24, mit einem Auftragen eines Filmes, ausgewählt aus der Gruppe, die aus Kupfer, Gold, Silber, Titan, Molybdän, Wolfram, Tantal und Siliziden, Nitriden, Oxiden und Oxidnitriden aus Titan, Molybdän, Wolfram und Tantal besteht, als Teil der zweiten elek­ trisch leitenden Verbindungsschicht.
26. Verfahren nach Anspruch 21, mit dem Ausbilden einer Öffnung in der zweiten elektrisch leitenden Verbindungs­ schicht in der Nähe des Durchgangsloches und wobei die Öffnung sich in der zweiten elektrisch isolierenden Schicht erstreckt, und dem Auftragen einer dritten elek­ trisch isolierenden Schicht auf der zweiten elektrisch leitenden Verbindungsschicht, dem Füllen der Öffnung in der zweiten elektrisch leitenden Verbindungsschicht, wo­ bei eine Barriere für den Stromfluß im Bereich der zwei­ ten elektrisch leitenden Verbindungsschicht gebildet wird.
27. Verfahren nach Anspruch 21, mit einem Ausbilden der ersten und zweiten elektrisch leitenden Verbindungs­ schichten aus zumindest teilweise unterschiedlichen Mate­ rialien.
28. Verfahren zum Herstellen einer elektrisch verbundenen integrierten Halbleiterschaltkreisstruktur, mit den Verfahrensschritten:
Bilden eines aktiven elektronischen Bauelementes in einem Halbleitersubstrat,
Bilden einer ersten elektrisch isolierenden Schicht auf dem elektronischen Bauelement und dem Halbleitersubstrat,
Bilden einer ersten leitenden Verbindungsschicht, die elektrisch mit dem elektronischen Bauelement verbunden ist und zumindest auf einem Teil der ersten elektrisch isolierenden Schicht aufgetragen ist,
Bilden einer zweiten elektrisch isolierenden Schicht auf der ersten elektrisch leitenden Verbindungsschicht,
Bilden eines ersten Durchgangsloches, das sich durch die zweite elektrisch isolierende Schicht bis zur ersten elektrisch leitenden Verbindungsschicht erstreckt,
Auftragen einer zweiten elektrisch leitenden Verbindungs­ schicht auf der zweiten elektrisch isolierenden Schicht und in dem ersten Durchgangsloch, wodurch die erste elektrisch leitende Verbindungsschicht elektrisch kontaktiert wird, und
Auftragen einer dritten elektrisch isolierenden Schicht auf der zweiten elektrisch leitenden Verbindungsschicht,
gekennzeichnet durch die weiteren Verfahrensschritte:
Bilden eines zweiten Durchgangsloches, das sich durch die dritte elektrisch isolierende Schicht bis zur zweiten elektrisch leitenden Verbindungsschicht erstreckt,
Bilden einer dritten elektrisch leitenden Verbindungs­ schicht auf der dritten elektrisch isolierenden Schicht und in dem zweiten Durchgangsloch, wodurch die zweite elektrisch leitende Verbindungsschicht elektrisch kontak­ tiert wird,
Bilden zumindest eine Öffnung in der dritten elektrisch leitenden Verbindungsschicht, die sich in der Nähe des zweiten Durchgangsloches bis zur dritten elektrisch isolierenden Schicht erstreckt, und
Auftragen einer vierten elektrisch isolierenden Schicht auf der dritten elektrisch leitenden Verbindungsschicht und dem Füllen der Öffnung, wodurch eine Barriere für den Stromfluß im Bereich der dritten elektrisch leitenden Ver­ bindungsschicht ausgebildet wird.
29. Verfahren nach Anspruch 28, mit einem Trockenätzver­ fahren des Durchgangsloches, einem aufeinanderfolgenden Auftragen von Filmen aus Titan, TiN, und einer Aluminium­ legierung, für die zweite elektrisch leitende Verbin­ dungsschicht, und einem Aufheizen der Struktur, wodurch der Titanfilm mit den Produkten des Trockenätzverfahrens­ schrittes reagiert, und ein elektrischer Kontakt zwischen der ersten und der zweiten und der dritten Verbin­ dungsschicht ausgebildet wird.
30. Verfahren nach Anspruch 28, mit einem Auftragen eines Filmes, der aus der Gruppe ausgewählt ist, die aus TiN und TiW und einem Aluminiumfilm ausgebildet ist, für zu­ mindest eine der ersten, zweiten und dritten elektrisch leitenden Verbindungsschichten.
31. Verfahren nach Anspruch 28, mit einem nacheinander­ folgenden Auftragen von Filmen aus TiN, einer Aluminiumlegierung und TiW, für zumindest eine der ersten, zweiten und dritten elektrisch leitenden Verbindungs­ schichten.
DE4214391A 1991-05-02 1992-04-30 Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung Expired - Lifetime DE4214391C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3100912A JP2811126B2 (ja) 1991-05-02 1991-05-02 半導体集積回路装置の配線接続構造およびその製造方法

Publications (2)

Publication Number Publication Date
DE4214391A1 DE4214391A1 (de) 1992-11-12
DE4214391C2 true DE4214391C2 (de) 1997-01-09

Family

ID=14286554

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4214391A Expired - Lifetime DE4214391C2 (de) 1991-05-02 1992-04-30 Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung

Country Status (4)

Country Link
US (2) US5712509A (de)
JP (1) JP2811126B2 (de)
KR (1) KR950014685B1 (de)
DE (1) DE4214391C2 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2811126B2 (ja) * 1991-05-02 1998-10-15 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
US6686288B1 (en) 1996-02-21 2004-02-03 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US5825218A (en) * 1996-10-24 1998-10-20 Stmicroelectronics, Inc. Driver circuit including slew rate control system with improved voltage ramp generator
US6130161A (en) * 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US5994780A (en) * 1997-12-16 1999-11-30 Advanced Micro Devices, Inc. Semiconductor device with multiple contact sizes
JP3114864B2 (ja) * 1998-04-16 2000-12-04 日本電気株式会社 半導体基板における微細コンタクトおよびその形成方法
JPH11340228A (ja) * 1998-05-28 1999-12-10 Fujitsu Ltd Ａｌ合金配線を有する半導体装置
US6189209B1 (en) * 1998-10-27 2001-02-20 Texas Instruments Incorporated Method for reducing via resistance in small high aspect ratio holes filled using aluminum extrusion
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
KR20010042485A (ko) * 1999-02-15 2001-05-25 세야 히로미치 집적회로 디바이스 및 그 제조방법
US6555204B1 (en) 2000-03-14 2003-04-29 International Business Machines Corporation Method of preventing bridging between polycrystalline micro-scale features
US6586980B1 (en) 2000-03-31 2003-07-01 Stmicroelectronics, Inc. Driver circuit having a slew rate control system with improved linear ramp generator including ground
JP3819670B2 (ja) * 2000-04-14 2006-09-13 富士通株式会社 ダマシン配線を有する半導体装置
US6743643B2 (en) * 2001-11-29 2004-06-01 Symetrix Corporation Stacked memory cell having diffusion barriers
KR20030085323A (ko) * 2002-04-30 2003-11-05 주식회사 하이닉스반도체 에스렘(ｓｒａｍ) 셀 및 그 제조방법
JP4611602B2 (ja) * 2002-05-29 2011-01-12 ルネサスエレクトロニクス株式会社 配線設計方法
EP1420443A3 (de) * 2002-11-14 2014-10-15 Nxp B.V. Elektrische Verbindungsstruktur zwischen zwei Leiterbahnen auf einer integrierten Schaltung
US20040158291A1 (en) * 2003-02-07 2004-08-12 Polkinghorne Jeannette C. Implantable heart monitors having electrolytic capacitors with hydrogen-getting materials
US20040173803A1 (en) * 2003-03-05 2004-09-09 Advanced Micro Devices, Inc. Interconnect structure having improved stress migration reliability
US6900672B2 (en) 2003-03-28 2005-05-31 Stmicroelectronics, Inc. Driver circuit having a slew rate control system with improved linear ramp generator including ground
JP3954998B2 (ja) * 2003-08-11 2007-08-08 ローム株式会社 半導体装置およびその製造方法
US20050112957A1 (en) * 2003-11-26 2005-05-26 International Business Machines Corporation Partial inter-locking metal contact structure for semiconductor devices and method of manufacture
JP2008060532A (ja) * 2006-08-04 2008-03-13 Seiko Epson Corp 半導体装置
JP6255728B2 (ja) 2013-06-17 2018-01-10 富士通セミコンダクター株式会社 半導体装置、半導体装置の製造方法及び設計プログラム
CN114127914B (zh) 2021-05-11 2023-05-26 英诺赛科(苏州)半导体有限公司 集成半导体器件及其制造方法
CN113552853B (zh) * 2021-06-28 2022-11-15 北京国控天成科技有限公司 一种化工***多工况的报警管理方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JPS6444048A (en) * 1987-08-12 1989-02-16 Hitachi Ltd Semiconductor integrated circuit device
JPH0274039A (ja) * 1988-09-09 1990-03-14 Texas Instr Japan Ltd 電子回路装置
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JP2533414B2 (ja) * 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JP2811126B2 (ja) * 1991-05-02 1998-10-15 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法

Also Published As

Publication number Publication date
JPH04332152A (ja) 1992-11-19
JP2811126B2 (ja) 1998-10-15
US5712509A (en) 1998-01-27
KR950014685B1 (ko) 1995-12-13
DE4214391A1 (de) 1992-11-12
US6130481A (en) 2000-10-10

Similar Documents

Publication Publication Date Title
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE4234666C2 (de) Verbindungsstruktur und Herstellungsverfahren dafür
DE4202294C2 (de) Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur und Herstellungsverfahren dafür
DE4207916C2 (de) Verbindungsstruktur einer integrierten Halbleiterschaltungseinrichtung
DE3876655T2 (de) Verbindungssystem hoher geschwindigkeit mit feuerfesten kontakten vom "non-dogbone-typ" und ein aktiver elektromigrationsunterdrueckender mechanismus.
DE4128421C2 (de) Elektrische Verbindung einer integrierten Halbleitervorrichtung und Herstellungsverfahren für dieselbe
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE10351875B4 (de) Integriertes Schaltkreisbauelement mit MIM-Kondensator
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE3922456C2 (de)
DE10218155B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69031575T2 (de) Halbleiteranordnung mit einer trichterförmigen Verbindung zwischen Leiter-Ebenen und Verfahren zu ihrer Herstellung
DE3834241A1 (de) Halbleitereinrichtung
DE3783404T2 (de) Leitende aktivierungsverbindungen fuer halbleiteranordnungen.
DE4306322C2 (de) Verfahren zum Herstellen einer Leiterschichtverbindungsstruktur und Leiterschichtverbindungsstruktur
DE4239457C2 (de) Halbleiterwaferstruktur und Herstellungsverfahren dafür
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE3931127A1 (de) Mehrschichtelektrodenstruktur fuer halbleitereinrichtungen und verfahren zum herstellen einer solchen struktur
DE4238080C2 (de) Verbindungsstruktur für leitende Schichten einer Halbleitervorrichtung und ein Verfahren zu deren Herstellung
DE4228679C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4120592C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE3923619C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right