DE3686089T2 - Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor. - Google Patents

Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.

Info

Publication number
DE3686089T2
DE3686089T2 DE8686106310T DE3686089T DE3686089T2 DE 3686089 T2 DE3686089 T2 DE 3686089T2 DE 8686106310 T DE8686106310 T DE 8686106310T DE 3686089 T DE3686089 T DE 3686089T DE 3686089 T2 DE3686089 T2 DE 3686089T2
Authority
DE
Germany
Prior art keywords
layer
gaas
semi
semiconductor substrate
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8686106310T
Other languages
English (en)
Other versions
DE3686089D1 (de
Inventor
Shigeru C O Osaka Wor Nakajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE3686089D1 publication Critical patent/DE3686089D1/de
Application granted granted Critical
Publication of DE3686089T2 publication Critical patent/DE3686089T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H01L21/26553—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/2656—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds characterised by the implantation of both electrically active and inactive species in the same semiconductor region to be doped
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66924—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with an active layer made of a group 13/15 material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Metall-Halbleiter-Feldeffekttransistors und ist anwendbar für die Herstellung eines GaAs-Metall-Halbleiter-Feldeffekttransistors mit einer kurzen Gatelänge.
  • Jap. Jnl. of Applied Physics, Band 22, Suppl. Nr. 22-1 (1983), Seite 365 - 369 beschreibt MESFET's mit einem halbisolierenden Substrat aus GaAs, einer Pufferschicht aus AlGaAs auf dem Substrat, einer aktiven Schicht aus GaAs auf der Pufferschicht, und einer metallischen Gateelektrode, die über einen Schottky- Kontakt mit der aktiven Schicht verbunden ist. Source- und Drainelektroden sind an den jeweiligen Seiten der Gateelektrode angeordnet. Die Patent Abstracts of Japan, Band 8, Nr. 84 (E-239) (1521), 18. April 1984 und JP-A-59 40 85 beschreiben MESFET's mit einem halbisolierenden Substrat aus GaAs, einer GaAS-Kanalschicht auf dem halbisolierenden Substrat, und mit Schichten aus AlGaAs und aus AlGaAs mit zugefügtem Si auf dem Kanalbereich. Gate-, Source- und Drain-Elektroden sind auf der AlGaAs-Schicht mit zugefügtem Si angeordnet. Die Verwendung von implantierten, hochdotierten Source- und Drainbereichen und implantierten Kanalbereichen ist in Electronics Letters, Band 19 (1983), Nr. 15, Seite 598-600 diskutiert.,
  • Ein Metall-Halbleiter-Feldeffekttransistor (nachstehend als MESFET bezeichnet), der einen Feldeffekttransistor des Schottky-Gate-Typs darstellt, wird als ein aktives Element zur Verstärkung eines Signals bei einer ultrahohen Frequenz mit verhältnismäßig hoher Verstärkung verwendet und stellt ein aktives Element für Schwingungen hoher Frequenz dar. Fachleuten auf diesem Gebiet war bekannt, daß der MESFET bessere Leistungen aufweist, verglichen mit den anderen Arten von Transistoren, wenn der MESFET als ein grundlegendes Element in einer integrierten Schaltung verwendet wird, die bei einer äußerst hohen Geschwindigkeit betrieben wird. Insbesondere stellt der GaAs-MESFET, dessen halbisolierendes Halbleitersubstrat aus GaAs hergestellt ist, ein bemerkenswertes Gerät als eine Alternative zu Si-Geräten dar, die momentan in weitem Ausmaß verwendet werden, da der GaAs-MESFET eine bessere Leistung und einen einfachen Aufbau aufweist.
  • Im allgemeinen werden GaAs-MESFET's wie nachstehend angegeben hergestellt. Zunächst wird eine elektrisch leitende Halbleiterschicht, die allgemein als "aktive Schicht" bezeichnet wird, in einem halbisolierenden GaAs-Substrat durch Implantieren von Verunreinigungsionen, beispielsweise Si&spplus;, in das GaAs-Substrat hergestellt. Um den parasitären Widerstand zu verringern, werden darüber hinaus weitere Verunreinigungsionen mit einer verhältnismäßig hohen Konzentration in den Bereich des GaAs-Substrats benachbart zur Source- und Drain-Elektrode eindotiert, und dann wird der MESFET bei einer hohen Temperatur geglüht, um die dotierten Ionen zu aktivieren. Nachdem eine Sourceelektrode, eine Drainelektrode, und eine Gateelektrode auf dem GaAs-Substrat ausgebildet wurden, ist dann der GaAs- MESFET fertig hergestellt. Mit einer Feuerfest-Gateelektrode und einer Dummy-Gateelektrode wird auf selbstausrichtende Weise ein Bereich hoher Verunreinigungskonzentration benachbart dem Gatebereich ausgebildet, und dann weist der hergestellte MESFET eine hohe elektrische Leistung auf.
  • Fig. 1 zeigt einen Aufbau eines konventionellen MESFETs, der in weitem Umfang eingesetzt wurde. Wie in Fig. 1 gezeigt ist, wird eine aktive Schicht 22 auf einem einen hohen Widerstand aufweisenden oder halbisolierenden Halbleiterkristallsubstrat 21 ausgebildet, und eine Schottky-Gateelektrode 24, eine Sourceelektrode 27 mit Ohm'schem Kontakt und eine Drainelektrode 28 mit Ohm'schem Kontakt werden jeweils auf der oberen Oberfläche der aktiven Schicht 22 ausgebildet.
  • Die elektrische Leistung des MESFET wird durch die nachstehende Steilheit gm und die Grenzfrequenz fT repräsentiert.
  • gm = K(Vg - Vt) (1)
  • fT = gm/(2ηCgs) (2)
  • wobei K = (Zεµ)/(2aLg) (3)
  • Hierbei ist Vg die Gatespannung,
  • Vt ist die Schwellenspannung des MESFET,
  • Cgs ist die Kapazität zwischen der Gateelektrode 27 und der Sourceleektrode 28,
  • ε ist die dielektrische Konstante des Halbleitersubstrats 21,
  • µ ist die Mobilität des Ladungsträgers,
  • a ist die Dicke der aktiven Schicht 23,
  • Lg ist die Gatelänge, und
  • Z ist die Gatebreite.
  • In Folge der größeren Steilheit des MESFET weist der MESFET eine höhere Stromverstärkungsleistung auf und kann eine größere kapazitive Last mit hoher Geschwindigkeit treiben, und darüber hinaus kann in Folge einer höheren Grenzfrequenz fT der MESFET mit einer höheren Geschwindigkeit schalten. Dies bedeutet, daß in Folge der größeren Steilheit gm und der höheren Grenzfrequenz der MESFET eine höhere Leistung aufweist.
  • Um die Steilheit gm zu erhöhen, wird die Gatelänge Lg des MESFET verkürzt, dann wird die geringere Kapazität Cgs zwischen der Gatelektrode und der Sourceelektrode erhalten, und daher erhält man die höhere Grenzfrequenz. Von diesem Gesichtspunkt aus wurden Untersuchungen unternommen, um die Leistung des MESFET durch Verringerung der Gatelänge Lg zu verbessern. Allerdings führt der MESFET mit der kürzeren Gatelänge Lg zu den Kurzkanaleffekten, welche die Leistung des GaAs-MESFET beeinträchtigen, wobei die Kurzkanaleffekte derartige Probleme darstellen, daß die Steilheit gm nicht, wie erwartet, ansteigen kann, daß die Schwellenspannung des MESFET variiert, und daß die Stromabschneidecharakteristik schlechter ist. Insbesondere treten die Kurzkanaleffekte deutlich wahrnehmbar in dem selbstausgerichteten MESFET auf, dessen Bereich mit hoher Verunreinigungskonzentration sich benachbart dem Gatebereich befindet.
  • Die Kurzkanaleffekte werden einem Substratleckstrom zwischen den Bereichen hoher Verunreinigungskonzentration zugeschrieben, die an beiden Seiten des Gatebereichs durch das halbisolierende Halbleitersubstrat ausgebildet sind. Wie voranstehend beschrieben wurde, ist es erforderlich, um eine höhere Leistung des MESFET zu erzielen, die Gatelelektrode Lg zu verkürzen und die voranstehend erwähnten Kurzkanaleffekte zu unterdrücken.
  • Um die Kurzkanaleffekte zu unterdrücken, wurde ein Verfahren vorgeschlagen, welches eine Schicht 29 des p-Typs mit einer entgegengesetzten Polarität zu der aktiven Schicht 23 des n-Typs bildet, in dem Bereich zwischen der aktiven Schicht 23 und dem halbisolierenden Halbleitersubstrat 21, wie in Fig. 2 gezeigt. Die bekannten Verfahren zur Ausbildung der Schicht 29 des p-Typs arbeiten wie folgt:
  • (a) ein Mg-Ionen-Implantierungsverfahren, welches beschrieben ist in "Submicron-gate self-aligned GaAs FET with p-type barrier layer fabricated by ion implantation", IEEE, 42nd Annual Device Research Conference, Santa Barbara, CA, Beitrag VIB-5, 1984, von k. Matsumoto et al.
  • (b) Ein C- und O-Implantierungsverfahren, beschrieben in "The effect of substrate purity on short-channel effects of GaAs METFET's", IEEE Proceedings of the 16th Conference Solid State Devices and materials (Kobe), Seite 395-398, 1984, von H. Nakamura et al.
  • (c) Be-Ionen-Implantierungsverfahren, beschrieben in "Below 10 ps/gate operation with buried p-layer SAINT FET's", Electron Letters, Band 20, Nr. 25/26, Seite 1029-1031, 1984, von K. Yamasaki et al.
  • Bei den voranstehenden Verfahren wird ein pn-Übergang zwischen einer Schicht des p-Typs und einer Schicht des n-Typs ausgebildet, und die durch den pn-Übergang gebildete Potentialbarriere kann den voranstehend erwähnten Substratleckstrom unterdrücken.
  • Weiterhin wurde ein weiteres Verfahren zur Unterdrückung des Substratleckstroms vorgeschlagen, wie in Fig. 3 gezeigt. Bei diesem Verfahren wird eine Pufferschicht 30 zwischen der aktiven Schicht 22 und dem halbisolierenden Halbleitersubstrat 21 gebildet, wobei die Pufferschicht 30 aus einem Halbleiter wie beispielsweise Al0,3 Ga0,7As hergestellt wird, mit einer kleinen Elektronenaffinität und einem breiteren verbotenen Energieband als bei GaAs. In dem MESFET mit der Pufferschicht 30 führt die Differenz der Elektronenaffinität zwischen der aktiven Schicht 22 aus GaAs des n-Typs und der Al0,3 Ga0,7As- Pufferschicht 30 zu einer Potentialbarriere, welche einen diskontinuierlichen Abschnitt des Leitungsbands darstellt, wie in Fig. 6(A) gezeigt ist, und Elektronen werden durch die Potentialbarriere in der aktiven Schicht 22 aus GaAs festgehalten, und hierdurch kann der Substratleckstrom unterdrückt werden.
  • Um die Pufferschicht 30 auszubilden, wird zunächst eine Al0,3Ga0,7As-Pufferschicht in einem halbisolierenden GaAs- Substrat 21 durch ein Epitaxie-Wachstumsverfahren ausgebildet, beispielsweise ein Molekularstrahl-Epitaxie-Wachstumsverfahren, oder ein Epitaxie-Wachstumsverfahren mit einem metallorganischen chemischen Dampf, usw., und eine aktive Schicht 22 aus GaAs wird oberhalb der Al0,3Ga0,7As-Pufferschicht 30 ausgebildet. Der MESFET mit einer Pufferschicht, die durch ein Molekularstrahl-Epitaxie-Wachstumsverfahren hergestellt wurde, wurde beschrieben in "Characteristics of Submicron Gate GaAs FET's With Al0,3Ga0,7As-buffers: Effects of Interface Quality", IEEEE Electron Device Letters, Band EDL-3, Nr. 2, 1082 von W. Kopp et al, und darüber hinaus wurde der MESFET mit einer Pufferschicht, die durch ein metallorganisch-chemisches Epitaxie-Wachstumsverfahren hergestellt wurde, in IEEE Proceedings of the 14th Conference on Solid State Devices, Tokyo, 1982, von K. Ohata et al, beschrieben.
  • Die voranstehend erwähnte Ausbildung der Schicht des p-Typs kann wirksam den Substratleckstrom unterdrücken, der hauptsächlich den Kurzkanaleffekt verursacht, jedoch kann die Schicht des p-Typs, die nicht vollständig verarmt ist, die parasitäre Kapazität vergrößern, und dies führt dazu, daß die Schicht des p-Typs die Hochgeschwindigkeitseigenschaften des MESFET beeinträchtigen kann. Daher ist es erforderlich, die Schicht des p-Typs durch korrekte Kontrolle des Profils der Schicht des p-Typs auszubilden, also durch präzise Steuerung der Implantationsbedingungen, wenn das Ion implantiert wird. Selbst wenn die Schicht des p-Typs mit einem idealen Ionenprofil dadurch ausgebildet wird, daß die Implantationsbedingungen präzise gesteuert werden, besteht ein Problem in der Hinsicht, daß es schwierig ist, das Profil der Schicht des p-Typs präzise während des Anlaßvorgangs zu steuern, da es nicht bekannt ist, wie die thermische Diffusion das Verunreinigungsion bei dem Anlaßvorgang aktiviert.
  • Die Ausbildung der Schicht des p-Typs vergrößert die Dosis des Verunreinigungsions und vergrößert den Verunreinigungsstreueffekt auf das Elektron in der aktiven Schicht, und hierdurch verringert sich die Elektronenmobilität in der aktiven Schicht. Dies führt dazu, daß in der Hinsicht ein Problem auftreten kann, daß der Gradient des ansteigenden Teils in der statischen Spannungs-Stromcharakteristik des MESFET in Folge der Elektronenmobilität in der aktiven Schicht klein wird.
  • Anderseits kann die Ausbildung der AlGaAs-Pufferschicht wirksam den Substratleckstrom unterdrücken, ebenso wie die Herstellungsverfahren für die Schicht des p-Typs. AlxGa(1-x)As ist ein Mischkristallhalbleiter aus AlAs und GaAs, und unterschiedliche Materialkonstanten, beispielsweise die Gitterkonstante, das verbotene Energieband, und die Elektronenaffinität usw. können dadurch geändert werden, daß die Molfraktion des Mischkristallhalbleiters geändert wird. In dem MESFET mit einem Hetero-Übergang aus AlxGa(1-x)As und GaAs kann eine ideale Hetero-Grenzfläche erhalten werden, beinahe ohne eine Gitterfehlanpassung, da die Gitterkonstante von AlAs beinahe gleich der Gitterkonsteante von GaAs ist, wobei die Gitterkonstante von GaAs 5,65 A beträgt, während die Gitterkonstante von AlAs 5,66 A beträgt. Daher weist der MESFET mit der idealen Hetero- Grenzfläche den Vorteil auf, daß ein Ansteigen der Elektronenstreuung in Folge einer Gitterfehlanpassung verhindert werden kann.
  • Es ist erforderlich, die Dicke der aktiven Schicht präzise zu steuern, die durch ein Epitaxie-Wachstumsverfahren gebildet wird, da die Schwellenspannung des GaAs-MESFET von der Dicke der aktiven Schicht abhängt. Um eine Anzahl von MESFET's mit einer konstanten Schwellenspannung in integrierten Schaltungen herzugestellen, ist es darüber hinaus erforderlich, die aktive Schicht in einer gleichmäßigen Dicke über die gesamte Fläche eines Wafers mit einem großen Durchmesser von beispielsweise 2" auszubilden. Im Stand der Technik ist es allerdings unmöglich, die aktive Schicht in gleichmäßiger Dicke über der gesamten Fläche eines Wafers herzustellen. Diese Schwierigkeit stellt ein Hindernis für die Herstellung einer Anzahl von MESFET's dar, die eine gleichmäßige aktive Schicht aufweisen, durch ein Verfahren für integrierte Schaltungen.
  • Eine weitere, bei MESFETs nach dem Stand der Technik auftretende Schwierigkeit besteht darin, daß nur eine Art der Schwellenspannung in dem MESFET erhalten werden kann, bei dem die aktive Schicht durch das konventionelle Epitaxie-Wachstumsverfahren gebildet wird, und so können beispielsweise nur MESFETs des Verarmungstyps auf einem gemeinsamen Substrat zur Verfügung gestellt werden. Daher kann sich eine Beschränkung für den Schaltungsaufbau ergeben sowie das Problem, daß es erforderlich ist, eine Trennung zwischen zwei benachbarten Elementen vorzusehen.
  • Bei dem voranstehend erwähnten Epitaxie-Wachstumsverfahren ist nicht nur die Vorrichtung sehr groß, sondern auch das Herstellungsverfahren sehr komplex, und der Durchsatz ist sehr langsam. Daher besteht das Problem, daß die Kosten und die Leistung des MESFET von dem Epitaxie-Wachstumsverfahren abhängen können.
  • Weiterhin ist in einer integrierten Schaltung, welche einen GaAs-MESFET aufweist, direkt gekoppelte FET-Logik, die nachstehend als "DCFL" bezeichnet wird, eine wichtige Vorrichtung gewesen, da die Integrationsdichte höher und auch die Verlustleistung geringer ist als bei einer anderen Art einer Logikschaltung. Allerdings wird der Logikhub des DCFL durch die Höhe der Schottky-Barriere des GaAs-MESFET begrenzt. In einem Beispiel beträgt der Logikhub des konventionellen DCFL nur 0,6 Volt, und daher weist der konventionelle DCFL einen Nachteil in der Hinsicht auf, daß der konventionelle DCFL durch die Streuung der Schwellenspannung instabil wird, und dies führt dazu, daß eine hochintegrierte Schaltung mit den DCFLs nicht zur Verfügung gestellt werden kann.
  • Um einen größeren Logikhub zu erhalten als der DCFL, wurden einige Verbesserungen entwickelt durch Schaltungstechniken wie beispielsweise gepufferte FET-Logik und Source-gekoppelte FET- Logik. Diese Logikschaltungen weisen Nachteile in der Hinsicht auf, daß die Verlustleistung hoch ist, ebenso wie die Anzahl von Elementen, die zur Herstellung einer Gateschaltung statt der des voranstehend erwähnten DCFL erforderlich sind. Daher ist es schwierig, eine hochintegrierte Schaltung zur Verfügung zu stellen, die eine gepufferte FET-Logik oder eine Source- gekoppelte FET-Logik aufweist.
  • Darüber hinaus wurde kürzlich vorgeschlagen, eine dünne aktive Schicht mit einer hohen Verunreinigungskonzentration zu verwenden, um eine Steilheit gm des MESFET zu erhöhen, jedoch führt die dünne aktive Schicht mit einer höheren Verunreinigungskonzentration zu einer verschlechterten Schottky-Charakteristik, da der Gateleckstrom zunimmt.
  • Eine wesentliche Aufgabe der vorliegenden Erfindung liegt in der Bereitstellung eines Verfahrens zur Herstellung von MESFET's, bei welchem eine Pufferschicht, um unterschiedliche Betriebseigenschaften des MESFET zu verbessern, einfach auf einem präzisen Niveau in dem Substrat bereitgestellt werden kann.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines Verfahrens zur Herstellung von MESFET's, welches zur Herstellung von MESFET's kurzer Länge in Form einer hochintegrierten Schaltung geeignet ist, welche Kurzkanaleffekte unterdrückt.
  • Gemäß der Erfindung wird ein Verfahren zur Herstellung eines Metall-Halbleiter-Feldeffekttransistors mit folgenden Schritten zur Verfügung gestellt:
  • Ausbildung eines ersten Maskenmusters (11), welches aus zumindest einem der folgenden Materialien hergestellt ist: Widerstandslack, SiO&sub2;, Ti, W, Mo oder Ni, auf einem Abschnitt einer oberen Oberfläche eines halbisolierenden Halbleitersubstrats (1) aus GaAs;
  • Ausbildung einer ersten Schicht (2), die eine Pufferschicht aus AlxGa(1-x)As in einem Bereich des halbisolierenden Halbleitersubstrats (1) wird, die durch das erste Maskenmuster (11) festgelegt ist, durch selektive Al-Ionen-Implantierung;
  • Ausbildung einer zweiten Schicht (3') für eine aktive Schicht aus GaAs in einem Bereich des halbisolierenden Halbleitersubstrats, der durch das erste Maskenmuster (11) festgelegt ist, durch selektive Ionenimplantierung;
  • Entfernen des ersten Maskenmusters (11);
  • Ausbildung einer Gateelektrode (4) aus einem Metall auf der oberen Oberfläche des halbisolierenden Halbleitersubstrats (1), wobei das Metall aus einem Material hergestellt ist, welches einen Schottky-Kontakt zum GaAs ausbildet;
  • Ausbildung eines zweiten Maskenmusters (12), welches aus zumindest einem der nachstehenden Materialien besteht: Widerstandslack, SiO&sub2;, Ti, W, Mo oder Ni, auf einem Abschnitt einer oberen Oberfläche eines halbisolierenden Halbleitersubstrats (1) aus GaAs;
  • Ausbildung von Bereichen (6') für Bereiche hoher Verunreinigungskonzentration an beiden Seiten der Gateelektrode in Bereichen des halbisolierenden Halbleitersubstrats (1), die durch das zweite Maskenmuster (12) festgelegt sind, mittels Ionenimplantierung;
  • Entfernen des zweiten Maskenmusters (12);
  • Anlassen des halbisolierenden Halbleitersubstrats (1) welches die ersten und die zweiten Schichten und Bereiche umfaßt, wodurch die ersten und die zweiten Schichten (3') zur Pufferschicht (2) aus AlxGa(1-x)As bzw. zur aktiven Schicht (3) aus GaAs werden, und weiterhin die Bereiche (6') zu den Bereichen (6) hoher Verunreinigungskonzentation werden; und Ausbildung einer Sourceelektrode (8) und einer Drainelektrode (9) auf der oberen Oberfläche jedes der Bereiche (6) mit hoher Verunreinigungskonzentration.
  • Zum besseren Verständnis der Erfindung, und um zu zeigen, wie dieselbe in die Praxis umgesetzt werden kann, wird nun beispielhaft auf die nachfolgenden Figuren Bezug genommen, wobei
  • Fig. 1 eine Querschnittsansicht eines ersten konventionellen MESFET's ist,
  • Fig. 2 eine Querschnittsansicht eines zweiten konventionellen MESFET's mit einer Schicht des p-Typs ist,
  • Fig. 3 eine Querschnittsansicht eines dritten konventionellen MESFET's mit einer Pufferschicht ist, die durch ein Epitaxie-Wachstumsverfahren gebildet wird,
  • Fig. 4(A) bis 4(H) Querschnittsansichten sind, die einen Herstellungsvorgang für eine erste bevorzugte Ausführungsform eines MESFET's zeigen, mit einer Pufferschicht, die unter einer aktiven Schicht gebildet wird, gemäß der vorliegenden Erfindung,
  • Fig. 5(A) bis 5(H) Querschnittsansichten sind, die einen Herstellungsvorgang für eine zweite bevorzugte Ausführungsform eines MESFET zeigen, mit einer oberhalb einer aktiven Schicht gebildeten Pufferschicht gemäß der vorliegenden Erfindung,
  • Fig. 6(A) ein schematisches Potentialdiagramm eines MESFET's ist, der eine aktive Schicht des n-Typs aus GaAs und eine Pufferschicht aus Al0,3 Ga0,7As aufweist, und eine Potentialbarriere an der Hetero-Grenzfläche zwischen der aktiven Schicht und der Pufferschicht und die Ladungsträger-Einfangwirkung zeigt, und
  • Fig. 6(B) ein schematisches Potentialdiagramm eines MESFET's ist, welcher eine aktive Schicht des p-Typs aus GaAs und eine Pufferschicht aus Al0,3Ga0,7As aufweist, und eine Potentialbarriere an der Hetero- Grenzfläche zwischen der aktiven Schicht und der Pufferschicht und den Ladungsträger-Einfangeffekt zeigt.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN Erste Ausführungsform
  • Unter Bezug auf Fig. 4(A) bis 4(H) wird ein Herstellungsverfahren für eine erste bevorzugte Ausführungsform eines MESFET gemäß der vorliegenden Erfindung nachstehend beschrieben, wobei der MESFET eine Pufferschicht 2 aufweist, die zwischen einer aktiven Schicht 3 und einem halbisolierenden Halbleitersubstrat 1 ausgebildet ist.
  • Zuerst wird ein Widerstandslack-Maskenmuster 11 auf einer oberen Oberfläche eines halbisolierenden Halbleitersubstrats 1 abgelagert, welches aus GaAs hergestellt ist, abgesehen von einem Bereich, in welchem ein MESFET ausgebildet wird, durch ein fotolitografisches Verfahren, wie in Fig. 4(A) gezeigt. Als nächstes werden Al-Ionen durch das Maskenmuster 11 in das Substrat 1 implantiert, wie in Fig 4(B) gezeigt, um eine ionenimplantierte Schicht 2' mit einer vorbestimmten Dicke 12 herzustellen, die später als eine Pufferschicht 2 mit einer vorbestimmten Tiefe 13a von der oberen Oberfläche des halbisolierenden Halbleitersubstrats 1 aus dient. Die Dosis der Ionenimplantierung beträgt 2x10¹&sup6; cm&supmin;², und die Beschleunigungsenergie ist 200 keV, und die vorbestimmte Tiefe 13a entspricht der Dicke der später gebildeten aktiven Schicht 3. Daraufhin werden in das Substrat 1 Si&spplus;-Ionen von oben durch das Maskenmuster 11 implantiert, um eine Schicht 3' mit einer vorbestimmten Tiefe 13a zu entwickeln, wie in Fig. 4(C) gezeigt ist, zwischen der oberen Oberfläche des halbisolierenden Halbleitersubstrats 1 und der Schicht 2'. Die Dosis der Si&spplus;-Ionen beträgt 2x10¹² cm&supmin;², und die Beschleunigungsenergie ist 60 keV. Weiterhin wird das Maskenmuster 11 unter Verwendung eines O&sub2;-Plasmas verascht.
  • Nachdem eine Feuerfest-Schottky-Kontaktelektrodenschicht 4', beispielsweise WSi mit einer Dicke 14 von annähernd 5000 Å unter Verwendung metallischen Materials auf der gesamten oberen Oberfläche des halbisolierenden Halbleitersubstrats 1 und oberhalb der Schicht 3' durch ein bekanntes Verfahren hergestellt wurde, wird - wie in Fig. 4(D) gezeigt - ein Widerstandslack- Maskenmuster 5 durch ein fotolitografisches Verfahren auf einem Abschnitt der oberen Oberfläche der Kontaktelektrodenschicht 4' in einer Position oberhalb eines Bereiches gebildet, in welchem später eine Schottky-Gateleketrode 4 ausgebildet wird. Dann wird, wie in Fig. 4(E) gezeigt, die Schottky-Gateelektrode (4) ausgebildet, durch Ätzen der nicht erforderlichen Teile der Elektrodenschicht 4', unter Verwendung des Widerstandslack- Maskenmusters 5, durch in reaktives Ionenätzverfahren. Nachdem ein Widerstandslack-Maskenmuster 12 auf der oberen Oberfläche des halbisolierenden Halbleitersubstrats 1 abgelagert wird, abgesehen von einem Oberflächenbereich des MESFET, durch ein fotolitografisches Verfahren, werden - wie in Fig. 4(F) gezeigt - Si&spplus;-Ionen von oberhalb in die Schichten 3' implantiert unter Verwendung des Maskenmusters 12 und der Schottky-Gateelektrode 4, so daß Schichten 6' mit einer vorbestimmten Dicke 16a an beiden Seiten der Schichten 3' unterhalb der Schottky- Gateelektrode 4 ausgebildet werden, um Schichten 6 mit hoher Verunreinigungskonzentration zur Verfügung zu stellen, die später beschrieben werden. Bei einer bevorzugten Ausführungsform werden die Si&spplus;-Ionen bei einer Dosis von 4,0x10¹³ cm&supmin;² und einer Beschleunigungsenergie von 150 keV implantiert. Die Dicke 16a der Si&spplus;-ionenimplantierten Schicht 6' kann größer sein als die Dicke 13a, und kleiner als die Dicke (13a + 12). Mit anderen Worten können die Si&spplus;-ionenimplantierten Schichten 6' bis hinauf zu dem oberen Halbbereich der Schicht 2' ausgebildet werden. Dann wird unter Verwendung eines O&sub2;-Plasmas das Widerstandslack-Maskenmuster 12 verascht.
  • Wie in Fig. 4(G) gezeigt, wird daraufhin eine Schutzfilmschicht 7, beispielsweise ein SiN-Film, mit einer vorbestimmten Dicke 7 von annähernd 1200 Å auf der oberen Oberfläche des halbisolierenden Halbleitersubtrats 1 und auf der Gateelektrode 4 durch ein Plasma-CVD-Verfahren abgelagert, und daraufhin wird ein Aktivierungs-Anlaßschritt in einer Atmosphäre von N&sub2;-Gas bei 800ºC während 20 Minuten durchgeführt, wodurch die implantierten Si&spplus;-Verunreinigungsionen aktiviert werden, und dies führt dazu, daß die Schicht 3' die aktive Schicht 3 aus GaAs wird, und daß die Schichten 6' die Schichten 6 mit einem Bereich hoher Verunreinigungskonzentration werden. Auch die Al-ionenimplantierte Schicht 2' ist kristallisiert. Dies führt dazu, daß die Pufferschicht 2, die aus AlxGa(1-x)As besteht, unter der aktiven Schicht 3 aus GaAs und zwischen beiden Schichten 6 mit Bereichen hoher Verunreinigungskonzentration gebildet wird. Dann wird die Schutzfilmschicht 7 entfernt.
  • Nachdem ein Widerstandslack-Maskenmuster (nicht gezeigt) durch ein fotolitografisches Verfahren auf der oberen Oberfläche des halbisolierenden Halbleitersubstrats 1 abgelagert wird, abgesehen von einem Oberflächenbereich der Source- und der Drain- Elektrode 8 bzw. 9, wird schließlich ein metallisches Material wie beispielsweise AuGe usw, welches durch Ohm'schen Kontakt mit GaAs verbindbar ist, auf der oberen Oberfläche des halbisolierenden Halbleitersubstrats 1 unter Verwendung des Widerstandslack-Maskenmusters als Maske durch ein vorbekanntes Verfahren abgelagert. Daraufhin wird das nicht erforderliche Metallmaterial durch ein Abhebeverfahren entfernt. Dann wird das übrig gebliebene Metallmaterial legiert durch Sintern bei 400 ºC bei annähernd 5 Minuten, und hierdurch werden die Source- und die Drain-Elektrode 8 bzw. 9 auf der erforderlichen oberen Oberfläche des halbisolierenden Halbleitersubstrats 1 ausgebildet, und dies führt dazu, daß der MESFET so hergestellt ist, daß sich die Pufferschicht 2 aus AlxGa(1-x)As unterhalb der aktiven Schicht 3 befindet, wie in Fig. 4(H) gezeigt.
  • Bei dem voranstehend erwähnten Herstellungsverfahren gemäß der ersten bevorzugten Ausführungsform für den MESFET gemäß der vorliegenden Erfindung muß der Schritt der selektiven Al-Ionenimplantierung nicht durchgeführt werden, nachdem das Widerstandslack-Muster 11 ausgebildet wurde, und vor der Si&spplus;- Ionenimplantierung zur Ausbildung der Schicht 3' kann der Schritt der selektiven Al-Ionenimplantierung durchgeführt werden, vor dem Anlaßschritt, der in Fig. 4(G) gezeigt ist, und nach der Si&spplus;-Ionenimplantierung zur Ausbildung der Schicht 3', welche die aktive Schicht 3 wird, die in Fig. 3(C) gezeigt ist, oder nach der Si&spplus;-Ionenimplantierung zur Ausbildung der Schichten 6', welche die Schichten 6 mit Bereichen hoher Verunreingungskonzentration werden, die in Fig. 4(F) gezeigt sind.
  • Bei den Schritten der Ausbildung der Maskenmuster 11 und 12 wird Widerstandslack als das Maskenmuster verwendet, jedoch können die anderen Materialien wie beispielsweise SiO&sub2;, Ti, W, Mo oder Ni als das Maskenmuster verwendet werden.
  • In dem Schritt der Al-Ionenimplantierung kann der Wert x durch Änderung der Dosis des Al-Ions geändert werden, und hierdurch kann der MESFET mit der Pufferschicht aus AlxGa(1-x)As hergestellt werden. Der Wert x liegt vorzugsweise im Bereich von 0,2 bis 0,5, und der Wert kann besonders vorzugsweise 0,3 betragen.
  • Bei den Schritten der Ausbildung der Schichten 3' und 6' wird Si&spplus; als das Verunreinigungsion verwendet, jedoch können die anderen Verunreinigungsionen verwendet werden.
  • Die Fig. 6(A) und 6(B) zeigen die Potentialbarriere an der Hetero-Grenzfläche zwischen der n-Typ- bzw. der p-Typ-GaAs- Schicht und der Al0,3Ga0,7As-Pufferschicht, und den Ladungsträger-Einfangeffekt. In den Fig. 6(A) und 6(B) sind Ec1 und Ec2 das niedrigste Potential des Leitungsbands, und Ev1 und Ev2 sind das niedrigste Potential des Valenzbands, und daher stellen die Potentialdifferenz Eg1 zwischen Ec1 und Ev1 sowie die Potentialdifferenz Eg2 zwischen Ec2 und Ev2 die Breiten des verbotenen Energiebandes dar. EF bezeichnet die FERMI- Energie, und x bezeichnet die Elektronenaffinität.
  • In dem hergestellten MESFET mit der aktiven Schicht des n-Typs aus GaAs und der Pufferschicht 2 aus AlxGa(1-x)As, wie in Fig. 6(A) gezeigt, kann ein Ladungsträger in der aktiven Schicht 3 des n-Typs aus GaAs nicht in das halbisolierende Halbleitersubstrat 1 aus GaAs gelangen, da die Potentialbarriere zwischen der aktiven Schicht 3 des n-Typs aus GaAs und der Pufferschicht 2 aus AlxGa(1-x)As gebildet wird, so daß der Ladungsträger in der aktiven Schicht 3 des n-Typs aus GaAs eingefangen ist.
  • Andererseits wurde bislang eine aktive Schicht des n-Typs mit einer höheren Elektronenmobilität allgemein als aktive Schicht eines GaAs-MESFET verwendet, jedoch wurde ein GaAs-MESFET, der eine aktive Schicht des p-Typs aufweist, untersucht, um einen zukünftigen C-MESFET aus GaAs zur Verfügung zu stellen (beispielsweise Si-CMOS). In dem hergestellten MESFET mit der aktiven Schicht 3 des p-Typs und der Pufferschicht 2 aus AlxGa(1-x)As, wie in Fig. 6(B) gezeigt, können Ladungsträger in der aktiven Schicht 3 des p-Typs aus GaAs nicht in das halbisolierende Halbleitersubstrat 1 aus GaAs gelangen, da die Potentialbarriere zwischen der aktiven Schicht 3 des p-Typs aus GaAs und der Pufferschicht 2 aus AlxGa(1-x)As gebildet wird, und daher sind die Ladungsträger in der aktiven Schicht 3 des p-Typs aus GaAs eingefangen.
  • Der voranstehend beschriebene Ladungsträger-Einfangeffekt kann die voranstehend genannten Kurzkanaleffekte unterdrücken, und der hergestellte MESFET mit der Pufferschicht 2 weist mehr Steilheit gm und eine höhere Grenzfrequenz fT auf als der konventionelle MESFET ohne die Pufferschicht 2.
  • Darüber hinaus stellt eine Verunreinigungsstreuung, die bei der Ausbildung einer Schicht des p-Typs ein Problem bildet, kein Problem dar, da Al eine Verunreinigung eines neutralen Typs in GaAs ist. Es wird gesagt, daß eine Verunreinigungshärtung auftritt, und daß die Disloziierungsdichte (Ätzgrübchen) durch Al-Implantierung abnimmt, wenn GaAs im ganzen kristallisiert, und der Anlaßvorgang führt zu einer Verringerung der Disloziierungsdichte (Ätzgrübchen), wodurch die Streuung der Schwellenspannung verringert werden kann.
    • Zweite Ausführungsform
  • Nachstehend wird unter Bezug auf die Fig. 5(A) bis 5(H) ein Herstellungsverfahren gemäß einer zweiten bevorzugten Ausführungsform für einen MESFET gemäß der vorliegenden Erfindung beschrieben, bei welchem der MESFET eine Pufferschicht 10 aufweist, die zwischen einer aktiven Schicht 3 und einer oberen Oberfläche eines halbisolierenden Halbleitersubstrats 1 ausgebildet wird.
  • Die Schicht, die als die Pufferschicht aus AlxGa(1-x)As dient, kann in einem Bereich nahe der oberen Oberfläche des halbisolierenden Halbleitersubstrats 1 durch selektive Al- Ionenimplantierung bei einer verringerten Beschleunigungsenergie, verglichen mit der Beschleunigungsenergie im Falle der ersten bevorzugten Ausführungsform des MESFET, hergestellt werden. Dies bedeutet, daß beispielsweise der Abstand der Al- Ionenimplantierung bei einer Beschleunigungsenergie von 20 keV annähernd 250 A ist, so daß her die Pufferschicht durch Ionenimplantierung bei der geringeren Beschleunigungsenergie ausgebildet werden kann. Darüber hinaus kann die Pufferschicht in einem Bereich näher an der oberen Oberfläche des halbisolierenden Halbleitersubstrats 1 als in dem voranstehend genannten Bereich ausgebildet werden, durch Ionenimplantierung durch eine geeignete Isolierfilmschicht hindurch, beispielsweise eine SiN-Filmschicht.
  • Zunächst wird, wie in Fig. 5(A) gezeigt ist, nach der Ausbildung einer Isolierfilmschicht 13 mit einer vorbestimmten Dicke 113 von annähernd 1000 A, beispielsweise einem SiN-Film, auf einer gesamten oberen Oberfläche eines halbisolierenden Halbleitersubstrats 1, welches aus GaAs hergestellt ist, ein Widerstandslack-Maskenmuster 11 auf einem Abschnitt auf der oberen Oberfläche der Isolierfilmschicht 13 abgelagert, die oberhalb eines Bereiches angordnet ist, in welchem ein MESFET nicht ausgebildet wird, durch ein fotolitografisches Verfahren. Dann wird, wie in Fig. 5(B) gezeigt, eine Schicht 10' mit einer vorbestimmten Dicke 110, welche später zur Pufferschicht 10 wird, in einem Bereich des halbisolierenden Halbleitersubtrats 1 unter der oberen Oberfläche des halbisolierenden Halbleitersubstrats 1 ausgebildet, durch selektive Al-Ionenimplantierung unter Verwendung des Widerstandslack-Musters 11 bei einer Dosis von 8x10¹&sup6; cm&supmin;² und einer Beschleunigungsenergie von 30 keV, durch die Isolierfilmschicht 13 hindurch. Dann wird, wie in Fig 5(C) gezeigt, eine Schicht 3' mit einer vorbestimmten Dicke 13b, welche zur aktiven Schicht 3 wird, unter der Schicht 10' ausgebildet, durch selektive Si&spplus;-Ionenimplantierung unter Verwendung des Widerstandslack-Maskenmusters 111 bei einer Dosis von 8x10¹² cm&supmin;² und einer Beschleunigungsenergie von 60 keV. Weiterhin wird das Maskenmuster 11 unter Verwendung eines O&sub2;-Plasmas verascht, und die Isolierfilmschicht 13 wird unter Verwendung gepufferter HF entfernt.
  • Wie in Fig. 5(D) gezeigt ist, wird dann, nachdem ein Feuerfest-Schottky-Kontaktelektrodenmaterial 4' mit einer Dicke 14 von annähernd 500 Å wie beispielsweise WSi auf der gesamten oberen Oberfläche des halbisolierenden Halbleitersubstrats 1 und oberhalb der Schicht 10' durch ein bekanntes Verfahren ausgebildet wurde, ein Widerstandslack-Maskenmuster 5 auf einem Abschnitt der oberen Oberfläche des Metallmaterials 4' gebildet, welches oberhalb eines Bereiches angeordnet ist, in welchem später eine Gateelektrode 4 durch ein fotolitografisches Verfahren ausgebildet wird. Wie in Fig. 5(E) gezeigt ist, wird dann die Schottky-Gateelektrode 4 durch Ätzen des nicht erforderlichen Elektrodenmaterials 4' ausgebildet, unter Verwendung des Widerstandslack-Maskenmusters 5, durch ein reaktives Ionenätzungsverfahren. Nachdem ein Widerstandslack-Maskenmuster 12 auf der oberen Oberfläche des halbisolierenden Halbleitersubstrats 1 abgelagert wurde, abgesehen von einem Oberflächenbereich, in welchem der MESFET ausgebildet wird, durch ein fotolitografisches Verfahren, werden dann, wie in Fig. 5(F) gezeigt, Schichten 6' mit einer vorbestimmten Dicke 16b, welche zu den Schichten 6 mit Bereichen hoher Verunreinigungskonzentration werden, an beiden Seiten der Schicht 3' ausgebildet, welche zur aktiven Schicht 3 wird, und unterhalb der oberen Oberfläche des halbisolierenden Halbleitersubstrats 1, durch Si&spplus;-Ionenimplantierung unter Verwendung des Widerstandslack- Maskenmusters 12 und der Gateelektrode 4 als Maske, bei einer Dosis von 4,0x10¹³ cm&supmin;² und einer Beschleunigungsenergie von 150 keV, wobei die Dicke 16b größer ist als die Dicke (110 + 13b). Dann wird das Widerstandslack-Maskenmuster 12 unter Verwendung eines O&sub2;-Plasmas verascht.
  • Nachdem eine Schutzfilmschicht 7 mit einer vorbestimmten Dicke 17 von annähernd 1200 Å, beispielsweise ein SiN-Film, auf der oberen Oberfläche des halbisolierenden Halbleitersubstrats 1 und auf der Gateelektrode 4 durch ein Plasma-CVD-Verfahren abgelagert wurde, wird ein Aktivierungs-Anlassen in N&sub2;-Gas bei 800ºC 20 Minuten lang durchgeführt, wie in Fig. 5(G) gezeigt ist. Hierdurch werden die implantierten Si&spplus;-Verunreinigungsionen aktiviert, die Schichten 3' und 6' werden zur aktiven Schicht aus GaAs bzw. zu den Schichten 6 mit Bereichen hoher Verunreinigungskonzentation, und weiterhin wird die mit Al implantierte Schicht 10' kristallisiert, und dies führt dazu, daß die Pufferschicht 10, die aus AlxGa(1-x)As hergestellt ist, unter der Gateelektrode 4 und zwischen beiden Schichten 6 mit hoher Verunreinigungskonzentration ausgebildet wird. Dann wird die Schutzfilmschicht 7 entfernt.
  • Nachdem schließlich ein nicht gezeigtes Widerstandslack-Maskenmuster auf der oberen Oberfläche des halbisolierenden Halbleitersubstrats 1 abgelagert wurde, abgesehen von einem Oberflächenbereich, in welchem die Source- und die Drain-Elektroden 8 und 9 später gebildet werden, durch ein fotolitografisches Verfahren, wird ein metallisches Material, welches mit GaAs durch Ohm'schen Kontakt verbunden wird, beispielsweise AuGe, auf der oberen Oberfläche des halbisolierenden Halbleitersubstrats 1 abgelagert unter Verwendung des Widerstands-Maskenmusters als Maske durch ein bekanntes Verfahren, und das nicht erforderliche Metallmaterial, welches nicht die Source- und die Drain- Elektrode 8 bzw. 9. bildet, wird durch ein Abhebeverfahren entfernt. Dann wird das verbleibende Metallmaterial legiert durch Sintern bei 400ºC während annähernd 5 Minuten, und hierdurch werden die Source- und die Drain-Elektrode 8 bzw. 9 auf der erforderlichen oberen Oberfläche des halbisolierenden Halbleitersubstrats 1 gebildet, was dazu führt, daß der MESFET mit der Pufferschicht 10 aus AlxGa(1-x)As hergestellt wird, wie in Fig. 5(H) gezeigt ist.
  • Bei dem voranstehend angegebenen Herstellungsverfahren gemäß der zweiten bevorzugten Ausführungsform für den MESFET gemäß der vorliegenden Erfindung muß der Schritt der selektiven Al- Ionenimplantierung nicht nach der Ausbildung des Widerstandslack-Musters 11 durchgeführt werden, und vor der Si&spplus;-Ionenimplantierung zur Ausbildung der Schicht 3' kann der Schritt der selektiven Al-Ionenimplantierung durchgeführt werden, nach der Si&spplus;-Ionenimplantierung zur Ausbildung der Schicht 3', welche die in Fig. 5(C) gezeigte aktive Schicht 3 werden wird, und vor dem in Fig. 5(d) gezeigten Schritt zur Ausbildung der Gateelektrode.
  • In den Schritten der Ausbildung der Maskenmuster 11 und 12 wird Widerstandslack als das Maskenmuster verwendet, allerdings können andere Materialien wie beispielsweise SiO&sub2;, Ti, W, Mo oder Ni als das Maskenmuster verwendet werden.
  • In dem Schritt der Al-Ionenimplantierung kann der Wert x durch Änderung der Dosis des Al-Ions geändert werden, wodurch der MESFET mit der Pufferschicht aus AlxGa(1-x)As hergestellt werden kann. Der Wert x liegt vorzugsweise in dem Bereich von 0,2 bis 0,5, und der Wert x beträgt besonders vorzugsweise 0,3.
  • In den Schritten der Ausbildung der Schichten 3' und 6' wird Si&spplus; als das Verunreinigungsion verwendet, jedoch können andere Verunreinigungsionen verwendet werden.
  • Bei dem hergestellten MESFET mit der Pufferschicht 10 aus AlxGa(1-x)As, die zwischen der Gateelektrode 4' und der aktiven Schicht 3 aus GaAs gebildet ist, ist die Gatepotentialbarriere höher als bei dem konventionellen MESFET ohne die Pufferschicht 10. Daher kann in dem DCFL, welcher den hergestellten MESFET mit der Pufferschicht 10 aufweist, ein höherer Logikhub über die Gateelektrode 4 und die Sourceelektrode 8 angelegt werden, und es kann ein größerer Spielraum zum Anlegen der Gatespannung erhalten werden, selbst wenn der MESFET eine größere Streuung der Schwellenspannung aufweist als der konventionelle MESFET ohne die Pufferschicht 10, und hierdurch kann eine hochintegrierte Schaltung erhalten werden, die den MESFET aufweist. In einem statischen RAM mit 4 kbits, welches aus DCFLs besteht, mit den GaAs-MESFETs mit einer Schottky-Barrierenhöhe von 0,7 V, wird beispielsweise gesagt, daß eine geringere Streuung der Schwellenspannung eines normalerweise ausgeschalteten FETs erforderlich sein kann als 30 mV, um einen vollständigen Speicherbetrieb zu erhalten. Wenn das statische RAM mit 4 kbits aus dem GaAs-MESFET mit einer Schottky-Barrierenhöhe von 1,1 V besteht, so ist eine geringere Streuung der Schwellenspannung des normalerweise ausgeschalteten FETs erforderlich als 50 mV, um einen korrekten Speicherbetrieb zu ermöglichen, und daher kann ein breiterer Bereich der Schwankung der Schwellenspannung erhalten werden als bei dem konventionellen DCFL, welcher den MESFET ohne die Pufferschicht 10 aufweist.
  • Bei der zweiten bevorzugten Ausführungsform des MESFETs wird die Pufferschicht 10 aus AlxGa(1-x)As oberhalb der aktiven Schicht 3 ausgebildet, durch Ersetzen von Al durch Ga, das verbleibende Ga kann als Akzeptor arbeiten, und die Ladungsträgerdichte auf der oberen Oberfläche der aktiven Schicht 3 kann niedriger sein als bei dem konventinellen MESFET ohne die Pufferschicht 3, wodurch die Schottky-Charakteristik verbessert werden kann, was zu einer Verbesserung des MESFETs führt.
  • Bei dem voranstehend angegebenen Herstellungsverfahren können die Position und die Dicke der Pufferschicht aus AlxGa(1-x)As und der aktiven Schicht aus GaAs durch selektive Ionenimplantierung präziser gesteuert werden als bei dem konventionellen Epitaxie-Wachstumsverfahren usw., so daß ein MESFET mit geringerer Streuung der Schwellenspannung zur Verfügung gestellt werden kann. Zwei Arten von MESFETs, nämlich vom Anreicherungstyp und vom Verarmungstyp, können auf demselben Wafer durch selektive Steuerung der Dosis der Verunreinigungsionen ausgebildet werden, und daher ist das Herstellungsverfahren für den MESFET für ein Herstellungsverfahren einer hochintegrierten Schaltung geeignet.
  • Weiterhin kann die Ausbildung der Pufferschicht aus AlxGa(1-x)As unter der aktiven Schicht aus GaAs die Kurzkanaleffekte unterdrücken.
  • Weiterhin kann die Ausbildung der Pufferschicht aus AlxGa(1-x)As oberhalb der aktiven Schicht aus GaAs eine höhere Gatebarrierenhöhe erzielen und einen niedrigeren Gateleckstrom des MESFETs als bei dem konventionellen MESFET ohne die Pufferschicht, und dies führt zu einer Verbesserung der Schottky-Charakteristik.

Claims (7)

1. Verfahren zur Herstellung eines Metall-Halbleiter-Feldeffekttransistors, mit folgenden Schritten:
Ausbildung eines ersten Maskenmusters (11), welches aus zumindest einem der folgenden Materialien hergestellt ist: Widerstandslack, SiO&sub2;, Ti, W, Mo oder Ni, auf einem Abschnitt einer oberen Oberfläche eines halbisolierenden Halbleitersubstrats (1) aus GaAs;
Ausbildung einer ersten Schicht (2), welche zu einer Pufferschicht aus AlxGa(1-x)As wird, in einem Bereich des halbisolierenden Halbleitersubstrats (1), der durch das erste Maskenmuster (11) festgelegt ist, durch selektive Al-Ionenimplantierung;
Ausbildung einer zweiten Schicht (3'), für eine aktive Schicht aus GaAs in einem Bereich des halbisolierenden Halbleitersubstrats, der durch das erste Maskenmuster (11) festgelegt ist, durch selektive Ionenimplantierung;
Entfernen des ersten Maskenmusters (11);
Ausbildung einer Gateelektrode (4) aus einem Metall auf der oberen Oberfläche des halbisolierenden Halbleitersubstrats (1), wobei das Metall aus einem Material hergestellt ist, welches einen Schottky-Kontakt mit GaAs bildet;
Ausbildung eines zweiten Maskenmusters (12), welches aus zumindest einem der folgenden Materialien hergestellt ist:
Widerstandslack; SiO&sub2;, Ti, W, Mo oder Ni, auf einem Abschnitt einer oberen Oberfläche eines halbisolierenden Halbleitersubstrats (1) aus GaAs;
Ausbildung von Bereichen (6') für Bereiche hoher Verunreinigungskonzentration an beiden Seiten der Gateelektrode in Bereichen des halbisolierenden Halbleitersubstrats (1), die durch das zweite Maskenmuster (12) festgelegt werden, durch Ionenimplantierung;
Entfernen des zweiten Maskenmusters (12);
Anlassen des halbisolierenden Halbleitersubstrats (1), welches die ersten und die zweiten Schichten und Bereiche aufweist, wodurch die erste und die zweite Schicht (3') zur Pufferschicht (2) aus AlxGa(1-x)As bzw. zur aktiven Schicht (3) aus GaAs werden, und auch die Bereiche (6') die Bereiche (6) mit hohen Verunreinigungskonzentrationen werden; und
Ausbildung einer Sourceelektrode (8) und einer Drainelektrode (9) jeweils auf der oberen Oberfläche der Bereiche (6) mit hoher Verunreinigungskonzentration.
2. Verfahren zur Herstellung eines Metall-Halbleiter-Feldeffekttransistors nach Anspruch 1, bei welchem die erste Schicht durch eine selektive Al- Ionenimplantierung bei einer Dosis von 2x10¹&sup6; cm&supmin;² und einer Beschleunigungsenergie von 200 keV ausgebildet wird,
die zweite Schicht durch eine selektive Si&spplus;-Ionenimplantierung bei einer Dosis von 2x10¹² cm&supmin;² und einer Beschleunigungsenergie von 60 keV ausgebildet wird,
die Bereiche durch Si&spplus;-Ionenimplantierung bei einer Dosis von 4x10¹³ cm&supmin;² und einer Beschleunigungsenergie von 150 keV ausgebildet werden, und
das halbisolierende Halbleitersubstrat, welches die ersten und die zweiten Schichten und Bereiche aufweist, in N&sub2;- Gas bei 800ºC 20 Minuten lang angelassen wird,
wodurch die Pufferschicht aus AlxGa(1-x)As unter der aktiven Schicht aus GaAs ausgebildet wird.
3. Verfahren zur Herstellung eines Metall-Halbleiter-Feldeffekttransistors nach Anspruch 2, bei welchem x in dem Bereich von 0,2 bis 0,5 liegt.
4. Verfahren zur Herstellung eines Metall-Halbleiter-Feldeffekttransistors nach Anspruch 2, bei welchem x 0,3 beträgt.
5. Verfahren zur Herstellung eines Metall-Halbleiter-Feldeffekttransistors nach Anspruch 1, mit folgenden weiteren Schritten:
Ablagerung einer Filmschicht aus SiN mit einer Dicke von annähernd 100 nm auf der oberen Oberfläche des halbisolierenden Halbleitersubstrats vor der Ausbildung des ersten Maskenmusters; und
Entfernung der Filmschicht aus SiN nach der Ausbildung der ersten und der zweiten Schicht und vor der Ausbildung der Gateelektrode, wobei:
die erste Schicht durch eine selektive Al-Ionenimplantierung bei einer Dosis von 8x10¹&sup6; cm&supmin;² und einer Beschleunigungsenergie von 30 keV gebildet wird;
die zweite Schicht durch eine selektive Si&spplus;-Ionenimplantierung bei einer Dosis von 8x10¹² cm&supmin;² und einer Beschleunigungsenergie von 60 keV ausgebildet wird;
die Bereiche durch Si&spplus;-Ionenimplantierung bei einer Dosis von 4x10¹³ cm&supmin;² und einer Beschleunigungsenergie von 150 keV ausgebildet werden; und
das halbisolierende Halbleitersubstrat, welches die erste und die zweite Schicht und die Bereiche aufweist, in N&sub2;- Gas bei 800ºC 20 Minuten lang angelassen wird,
wodurch die Pufferschicht aus AlxGa(1-x)As oberhalb der aktiven Schicht aus GaAs ausgebildet wird.
6. Verfahren zur Herstellung eines Metall-Halbleiter-Feldeffekttransistors nach Anspruch 5, bei welchem x in dem Bereich von 0,2 bis 0,5 liegt.
7. Verfahren zur Herstellung eines Metall-Halbleiter-Feldeffekttransistors nach Anspruch 6, bei welchem x 0,3 beträgt.
DE8686106310T 1985-05-09 1986-05-09 Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor. Expired - Fee Related DE3686089T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60098293A JPS61256675A (ja) 1985-05-09 1985-05-09 シヨツトキゲ−ト電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
DE3686089D1 DE3686089D1 (de) 1992-08-27
DE3686089T2 true DE3686089T2 (de) 1993-01-07

Family

ID=14215875

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8686106310T Expired - Fee Related DE3686089T2 (de) 1985-05-09 1986-05-09 Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.

Country Status (4)

Country Link
US (1) US4717685A (de)
EP (1) EP0201873B1 (de)
JP (1) JPS61256675A (de)
DE (1) DE3686089T2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4889817A (en) * 1985-08-08 1989-12-26 Oki Electric Industry Co., Ltd. Method of manufacturing schottky gate field transistor by ion implantation method
US4847550A (en) * 1987-01-16 1989-07-11 Hitachi, Ltd. Semiconductor circuit
EP0437702B1 (de) * 1989-11-21 1998-08-12 Fujitsu Limited Integrierte Halbleiterschaltung mit Isolationszonen zwischen Komponenten aus Verbindungshalbleitern und Methode zu deren Herstellung
US5276340A (en) * 1989-11-21 1994-01-04 Fujitsu Limited Semiconductor integrated circuit having a reduced side gate effect
US5272373A (en) * 1991-02-14 1993-12-21 International Business Machines Corporation Internal gettering of oxygen in III-V compound semiconductors
US5183767A (en) * 1991-02-14 1993-02-02 International Business Machines Corporation Method for internal gettering of oxygen in iii-v compound semiconductors
US5453630A (en) * 1992-11-12 1995-09-26 The United States Of America As Represented By The Secretary Of The Army Variable gain optical detector
KR0144821B1 (ko) * 1994-05-16 1998-07-01 양승택 저전원전압으로 작동가능한 갈륨비소 반도체 전력소자의 제조 방법
US5411902A (en) * 1994-06-06 1995-05-02 The United States Of America As Represented By The Secretary Of The Air Force Process for improving gallium arsenide field effect transistor performance using an aluminum arsenide or an aluminum gallium arsenide buffer layer
US6458640B1 (en) * 2001-06-04 2002-10-01 Anadigics, Inc. GaAs MESFET having LDD and non-uniform P-well doping profiles
US6830953B1 (en) * 2002-09-17 2004-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Suppression of MOSFET gate leakage current
US7485514B2 (en) * 2006-01-05 2009-02-03 Winslow Thomas A Method for fabricating a MESFET
JP5453892B2 (ja) * 2009-04-15 2014-03-26 トヨタ自動車株式会社 窒化物半導体装置
JP5601848B2 (ja) * 2010-02-09 2014-10-08 三菱電機株式会社 ＳｉＣ半導体装置の製造方法
CN106910775B (zh) * 2017-03-20 2020-01-10 西安电子科技大学 一种具有多凹陷缓冲层的4H-SiC金属半导体场效应晶体管
FR3104808A1 (fr) * 2019-12-12 2021-06-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de réalisation d'une couche semiconductrice dopée

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3901738A (en) * 1973-12-20 1975-08-26 Hughes Aircraft Co Ion implanted junction laser and process for making same
JPS55151349A (en) * 1979-05-15 1980-11-25 Matsushita Electronics Corp Forming method of insulation isolating region
JPS5633817A (en) * 1979-08-29 1981-04-04 Fujitsu Ltd Preparation of semiconductor device
JPS56155531A (en) * 1980-04-30 1981-12-01 Fujitsu Ltd Manufacture of semiconductor device
US4389768A (en) * 1981-04-17 1983-06-28 International Business Machines Corporation Self-aligned process for fabricating gallium arsenide metal-semiconductor field effect transistors
JPS594085A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
EP0112657B1 (de) * 1982-11-29 1990-06-20 Fujitsu Limited Feldeffekttransistor und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
EP0201873A2 (de) 1986-11-20
US4717685A (en) 1988-01-05
JPH0260063B2 (de) 1990-12-14
EP0201873B1 (de) 1992-07-22
EP0201873A3 (en) 1989-10-18
DE3686089D1 (de) 1992-08-27
JPS61256675A (ja) 1986-11-14

Similar Documents

Publication Publication Date Title
DE3881922T2 (de) Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten.
DE69233266T2 (de) HEMT-Halbleiterbauelement
DE102005059231B4 (de) Verfahren zum Herstellen eines Verbindungshalbleiter-Feldeffekttransistors mit einer Fin-Struktur und Verbindungshalbleiter-Feldeffekttransistor mit einer Fin-Struktur
DE69730625T2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2925791C2 (de)
DE69109262T2 (de) GaAs Heterostruktur Metall-Isolator-Halbleiter integrierte Schaltung und deren Herstellungsmethode.
DE3686089T2 (de) Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE69102351T2 (de) Heteroübergangseffekttransistor mit vergrabenem Kanal.
DE3542482A1 (de) Modulationsdotierter feldeffekttransistor
DE69020160T2 (de) Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger.
DE3882304T2 (de) Mikrowellentransistor mit Doppelheteroübergang.
DE3884896T2 (de) Verbindungshalbleiter-MESFET.
DE3784761T2 (de) Verfahren zur herstellung eines mesfets.
EP0394757A2 (de) Verfahren zur Erzeugung von aktiven Halbleiterstrukturen mittels Ausgangsstrukturen mit einer oberflächenparallelen 2D-Ladungsträgerschicht
DE69121442T2 (de) Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung
EP0307850B1 (de) Si/SiGe-Halbleiterkörper
DE3750310T2 (de) Heteroübergangs-Feldeffektanordnung.
DE68928395T2 (de) Halbleitervorrichtung mit Verbindungshalbleiterfet mit E/D-Struktur mit hoher Geräuschmarge
DE3688318T2 (de) Feldeffekttransistor.
DE60037072T2 (de) Verbindungshalbleiter-Feldeffekttransistor und dessen Herstellungsverfahren
DE4400233C2 (de) Feldeffekttransistor
DE3880443T2 (de) Feldeffekttransistor.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee