DE3879323T2

DE3879323T2 - Dünnschicht-MOS-Transistor mit zwei Gate-Elektroden, die gegenüber der halbleitenden Schicht liegen.

Info

Publication number: DE3879323T2
Application number: DE88113531T
Authority: DE
Inventors: Hisao Sony Corporation Hayashi; Yuji Sony Corporation Hayashi; Toshikazu Sony Corpora Maekawa; Takeshi Sony Corpor Matsushita; Michio Sony Corporatio Negishi; Takashi Sony Corporati Noguchi; Takefumi Sony Corporati Oshima
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1987-08-24
Filing date: 1988-08-19
Publication date: 1993-09-30
Anticipated expiration: 2008-08-20
Also published as: DE3879323D1; KR970011766B1; EP0304824A3; CA1315421C; EP0304824B1; JPS6453460A; EP0304824A2; KR890004444A

Description

Die vorliegende Erfindung betrifft einen Dünnfilm-MOS-Transistor mit einem Paar Gateelektroden, die sich über den Kanalbereich des Transistors gegenüberstehen.
Aus Electronics, 58 (1985) , September, Nr. 36, Seite 14 ist ein Dünnfilm-MOS-Transistor bekannt, der folgendes aufweist:
- eine ersten Gateelektrode;
- eine zweiten Gateelektrode, die der ersten Gateelektrode gegenübersteht; und
- eine aktive Halbleiterschicht, die zwischen der ersten und der zweiten Gateelektrode ausgebildet ist und einen Sourcebereich, einen Drainbereich und einen Kanalbereich festlegt;
- wobei der Kanalbereich zwischen dem Source- und dem Drainbereich festgelegt ist und der ersten Gateelektrode über eine erste isolierende Schicht gegenübersteht und der zweiten Gateelektrode über eine zweite isoliereden Schicht gegenübersteht.
Bei diesem MOS-Transistor aus dem Stand der Technik weisen die zwei sich einander gegenüberstehenden Gateelektroden dieselbe Länge auf, jedoch hält die zweite Gateelektrode einen kürzeren Abstand zum Kanalbereich ein als die erste Gateelektrode, da die zweite isolierende Schicht dünner ist als die erste isolierende Schicht. Der Artikel gibt keine Information dahingehend, weswegen verschiedene Dicken der isolierenden Schichten gewählt sind. Beide Gateelektroden sind länger als der Kanalbereich, d. h. sie überlappen teilweise den Sourcebereich und den Drainbereich. Dies erhöht parasitäre Kapazitäten zwischen den Gateelektroden und dem Source- und dem Drainbereich. Derartige Kapazitäten erniedrigen die Arbeitsgeschwindigkeit des Transistors.
US-A-4,422,090 beschreibt einen sehr ähnlichen Dünnfilm- MOS-Transistor. Der Hauptunterschied besteht darin, daß die zwei Gateelektroden einander nicht über ihre gesamten Längen gegenüberstehen, sondern daß die zweite Gateelektrode einen Mittelabschnitt aufweist, der vom Kanalbereich über eine zweite isolierende Schicht beabstandet ist, und zusätzlich einen sourceseitigen Abschnitt aufweist, der von der aktiven Schicht über die Sourceelektrode und die zweite isolierende Schicht beabstandet ist, und einen drainseitigen Abschnitt aufweist, der von der aktiven Schicht über die Drainelektrode und die zweite isolierende Schicht beabstandet ist. Der Mittelabschnitt weist eine gewisse Gatelänge auf, die kürzer ist als die Gesamtlänge der zweiten Gateelektrode. Nur innerhalb dieser Gatelänge übt die zweite Gateelektrode Gatefunktion aus. Der Abstand des Mittelabschnitts der zweiten Gateelektrode vom Kanalbereich ist derselbe wie der Abstand der ersten Gateelektrode vom Kanalbereich. Die Länge dieses Mittelabschnitts ist kürzer als die Länge der ersten Gateelektrode. Jedoch ist die Gesamtlänge der zweiten Gateelektrode, d. h. die Länge, die den Sourceabschnitt, den Mittelabschnitt und den Drainabschnitt überdeckt, größer als die Länge der ersten Gateelektrode. Die erste Gateelektrode überlappt den Drain- und den Sourcebereich, was zu den oben diskutierten Nachteilen führt.
Der Erfindung liegt die Aufgabe zugrunde, einen Dünnfilm- MOS-Transistor mit einem Paar Gateelektroden anzugeben, die einander über die aktive Schicht gegenüberstehen, welcher Transistor niedrige parasitäre Kapazitäten zwischen den Gateelektroden und dem sourcebereich und/oder dem Drainbereich aufweist.
Der erfindungsgemäße Transistor weist die oben aufgelisteten Merkmale des Transistors aus dem Stand der Technik auf und ist dadurch gekennzeichnet, daß
- die zweite Gateelektrode nicht mit dem Sourcebereich und dem Drainbereich überlappt;
- die Gatelänge der ersten Gateelektrode kürzer ist als die Gatelänge der zweiten Gateelektrode; und
- die aktive Halbleiterschicht in Selbstausrichtung mit der zweiten Gateelektrode steht.
Da die erste Gateelektrode kürzer als die zweite ist und da die zweite für Selbstausrichtung des Source- und des Drainbereichs sorgt, ist garantiert, daß die erste Gateelektrode den Sourcebereich und/oder den Drainbereich nicht überlappt. Offensichtlich sorgt dies für kleine parasitäre Kapazitäten zwischen der ersten Gateelektrode und dem Sourcebereich und/oder dem Drainbereich.
Gemäß einer bevorzugten Verbesserung des erfindungsgemäßen Transistors ist die Dicke der zweiten isolierenden Schicht so gewählt, daß sie geringer ist als diejenige der ersten isolierenden Schicht. Diese Anordnung der Gateelektroden relativ zur aktiven Schicht wird bevorzugt, um den Eingangskapazitätspegel entsprechend dem bei einem MOS-Transistor vom Einzelgatetyp zu halten. Dies wird dadurch erzielt, daß die durch die erste Gateelektrode erzeugte Eingangskapazität dadurch klein gemacht wird, daß ein größerer Abstand zur aktiven Schicht eingestellt wird.
Die vorliegende Erfindung wird aus der folgenden, detaillierten Beschreibung und aus den beigefügten Zeichnungen für das bevorzugte Ausführungsbeispiel der Erfindung noch besser verständlich werden, die jedoch nicht dazu verwendet werden sollen, die Erfindung auf das besondere Ausführungsbeispiel zu beschränken, sondern die nur zur Erläuterung und zum Verständnis dienen.
Die Figur zeigt einen Querschnitt durch einen Dünnfilm-MOS- Transistor gemäß dem bevorzugten Ausführungsbeispiel der Erfindung.
In der Zeichnung ist ein erfindungsgemaßer Dünnfilm-MOS- Transistor allgemein durch das Bezugszeichen "1" bezeichnet. Der MOS-Transistor 1 weist ein aus Quarz bestehendes Substrat 2 auf. Eine Gateelektrode 3 aus polykristallinem Silizium ist auf dem Quarzsubstrat 2 ausgebildet. Die Gateelektrode 3 aus polykristallinem Silizium wird nachfolgend als "erste Gateelektrode" bezeichnet. Ein isoliernder Film 4 aus Siliziumdioxid (SiO&sub2;) ist auf der Oberfläche des Quarzsubstrates und über der Gateelektrode 3 aus polykristallinem Silizium ausgebildet.
Eine aktive Schicht 5 aus einer Halbleiterschicht ist auf der Oberfläche der isolierenden Schicht 4 aus Siliziumdioxid aufgebracht. Beim dargestellten Ausführungsbeispiel ist die aktive Halbleiterschicht 5 aus polykristallinem Silizium durch Abscheidung aus der Dampfphase und einen anderen geeigneten Prozeß hergestellt. Die Dicke der aktiven Halbleiterschicht 5 liegt im Bereich von weniger als 100 nm oder ist gleich 100 nm.
Obwohl das dargestellte Ausführungsbeispiel des Dünnfilm- MOS-Transistors polykristallines Silizium verwendet, um die aktive Halbleiterschicht auszubilden, kann jedes andere für diesen Zweck geeignete Material verwendet werden, um die aktive Halbleiterschicht auszubilden. Z. B. kann monokristallines Silizium statt des polykristallinen Siliziums verwendet werden, um die aktive Halbleiterschicht auszubilden.
Beim dargestellten Ausführungsbeispiel ist die aktive Halbleiterschicht 5 als Schicht vom p-Typ ausgebildet. Eine Dotierung vom n+-Typ ist in beiden Längsendbereichen der aktiven Halbleiterschicht eindotiert, um einen Sourcebereich 5A und einen Drainbereich 5B zu bilden.
Eine Gateisolierschicht 6 und eine Gateelektrode 7 sind auf der aktiven Halbleiterschicht 5 ausgebildet. Die Gateelektrode 7 wird nachfolgend als "zweite Gateelektrode" bezeichnet. Die Gateisolierschicht 6 ist aus Siliziumdioxid gebildet. Andererseits ist die zweite Gateelektrode 7 aus polykristallinem Silizium gebildet. Diese Gateisolierschicht 6 aus Siliziumdioxid und die zweite Gateelektrode 7 aus polykristallinem Silizium sind auf der aktiven Halbleiterschicht 5 in Ausrichtung zur ersten Gateelektrode 3 aus polykristallinem Silizium angeordnet. Wie es aus der Zeichnung erkennbar ist, ist die Dicke der Gateisolierschicht 6 aus Siliziumdioxid geringer als diejenige der isolierenden Schicht 4. Daher ist der Abstand zwischen der zweiten Gateelektrode 7 aus polykristallinem Silizium und der gegenüberstehenden Fläche der aktiven Halbleiterschicht 5 auf einen kleineren Wert eingestellt als zwischen der ersten Gateelektrode 3 aus polykristallinem Silizium und der gegenüberstehenden Oberfläche der aktiven Halbleiterschicht 5. Infolgedessen wird die Arbeitsfunktion der zweiten Gateelektrode 7 aus polykristallinem Silizium größer als diejenige der ersten Gateelektrode 7 aus polykristallinem Silizium.
Insoweit die Elektronenbeweglichkeit betroffen ist, kann ein gleicher Abstand zwischen den Gateelektroden und der aktiven Schicht zu einer Wirkung führen, die mit der des dargestellten Ausführungsbeispiels übereinstimmt. Jedoch ist die dargestellte Anordnung der Gateelektroden relativ zur aktiven Schicht aus den oben genannten Gründen bevorzugt.
Zusätzlich weist der MOS-Transistor 1 eine isolierende Schicht 8 und Aluminiumelektroden 9A und 9B für äußere Anschlüsse auf. Die Aluminiumelektroden 9A und 9B sind jeweils mit dem Sourcebereich 5A bzw. dem Drainbereich 5B der aktiven Halbleiterschicht verbunden.
Das dargestellte Ausführungsbeispiel weist weiterhin eine neue Geometrie auf, die einfaches Ausrichten der ersten und der zweiten Gateelektrode 3 und 7 aus polykristallinem Silizium zuläßt. Beim dargestellten Ausführungsbeispiel weist die zweite Gateelektrode 7 aus polykristallinem Silizium eine Gatelänge l&sub2; auf. Andererseits weist die erste Gateelektrode 3 aus polykristallinem Silizium eine Gatelänge l&sub1; auf, die kleiner ist als die Gatelänge l&sub2; der zweiten Gateelektrode 7 aus polykristallinem Silizium.
Bei der Herstellung wird die aktive Halbleiterschicht 5 in Selbstausrichtung mit der ersten Gateelektrode 7 aus polykristallinem Silizium hergestellt. Daher kann, selbst wenn die erste und die zweite Gateelektrode 3 und 7 aus polykristallinem Silizium jeweils mit ihrer Mitte gegeneinander versetzt sind, die erste Gateelektrode aus polykristallinem Silizium unter der zweiten Gateelektrode aus polykristallinein Silizium und unterhalb des Bereichs (Kanalbereich) zwischen dem Sourcebereich 5A und dem Drainbereich 5B der aktiven Halbleiterschicht 5 gehalten werden.
Daher ist die erste Gateelektrode 3 aus polykristallinem Silizium nie in einer Position angeordnet, in der sie dem Source- oder dem Drainbereich 5A bzw. 5B teilweise oder ganz gegenübersteht. Dies minimiert parasitäre Kapazitäten, die zwischen der ersten Gateelektrode aus polykristallinem Silizium und dem Source- oder dem Drainbereich erzeugt werden. Daher können die Elementeigenschaften des MOS-Transistors auf akzeptierbarem Wert gehalten werden.
Da die dargestellte Geometrie keine besondere Genauigkeit bei der Herstellung erfordert, wird darüber hinaus die Herstellung eines solchen MOS-Transistors einfacher, mit deutlich hoher Ausbeute.

Claims

1. Dünnfilm-MOS-Transistor (1) mit:

- einer ersten Gateelektrode (3);

- einer zweiten Gateelektrode (7) , die der ersten Gateelektrode gegenübersteht; und

- einer aktiven Halbleiterschicht (5), die zwischen der ersten und der zweiten Gateelektrode ausgebildet ist und einen Sourcebereich (5A) , einen Drainbereich (5B) und einen Kanalbereich festlegt;

- wobei der Kanalbereich zwischen dem Source- und dem Drainbereich festgelegt ist und der ersten Gateelektrode über eine erste isolierende Schicht (4) gegenübersteht und der zweiten Gateelektrode über eine zweite isoliereden Schicht (6) gegenübersteht;

dadurch gekennzeichnet, daß

- die zweite Gateelektrode nicht mit dem Sourcebereich (5A) und dem Drainbereich überlappt;

- die Gatelänge (l&sub1;) der ersten Gateelektrode (3) kürzer ist als die Gatelänge (l&sub2;) der zweiten Gateelektrode (7); und

- die aktive Halbleiterschicht (5) in Selbstausrichtung mit der zweiten Gateelektrode (7) steht.

-2. Dünnfilm-MOS-Transistor (1) nach Anspruch 1, dadurch gekennzeichnete, daß die zweite isolierende Schicht (6) dünner ist als die erste isolierende Schicht (4).