DE3851847T2 - Integrierte Halbleiterschaltung mit einer Mehrzahl von Schaltungsblöcken äquivalenter Funktionen. - Google Patents
Integrierte Halbleiterschaltung mit einer Mehrzahl von Schaltungsblöcken äquivalenter Funktionen.Info
- Publication number
- DE3851847T2 DE3851847T2 DE3851847T DE3851847T DE3851847T2 DE 3851847 T2 DE3851847 T2 DE 3851847T2 DE 3851847 T DE3851847 T DE 3851847T DE 3851847 T DE3851847 T DE 3851847T DE 3851847 T2 DE3851847 T2 DE 3851847T2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- further characterized
- switch
- integrated semiconductor
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 230000006870 function Effects 0.000 title claims description 6
- 238000012360 testing method Methods 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims 1
- 230000007257 malfunction Effects 0.000 claims 1
- 230000002159 abnormal effect Effects 0.000 description 13
- 235000012431 wafers Nutrition 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 210000001550 testis Anatomy 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
- G11C29/832—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption with disconnection of faulty elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
- Die vorliegende Erfindung bezieht sich allgemein auf integrierte Halbleiterschaltungen (IC's). Insbesondere bezieht sie sich auf eine Chip- Rückgewinnungsschaltung, die auf einem IC-Chip oder auf einer Halbleiterwafer gebildet ist, die mit einer Vielzahl von funktional äquivalenten Schaltungsblöcken versehen sind. Die Rückgewinnungsschaltung ermöglicht eine Chip-Rückgewinnung durch Inaktivieren von Schaltungsblöcken, bei denen anormale Betriebsmerkmale festgestellt werden. Die verbleibenden Schaltungsblöcke können dann verwendet werden.
- Um bei einer Speicherzellenanordnung schadhafte Speicherzellen unwirksam zu machen, wird auf dem Halbleitergebiet die Redundanztechnik verwendet. Bei dieser Technik wird der Speicher mit Ersatzspeicherzellen versehen, die anstelle von schadhaften Zellen verwendet werden können. Bei einer Speicheranordnung können Ersatzzeilen und Ersatzspalten vorgesehen werden, um schadhafte Zeilen und Spalten zu ersetzen. Zusätzliche Zellen erhöhen jedoch die Herstellungskosten. Es ist auch schwierig, diese Ersatzzellen gegen die schadhaften Zellen auszutauschen. Um einen solchen Austausch auszuführen, müssen zusätzliche Steuerungen vorgesehen werden, und dies kompliziert die gesamte Schaltung.
- Logische IC's und ähnliche Bauelemente sind oft mit mehreren Schaltungsblöcken versehen, die funktional äquivalent und praktisch unabhängig voneinander sind. Die Schaltungsblock-Typen können Schieberegister, Speicherzellen-Anordnungen, oder Gate-Anordnungen umfassen. Gewöhnlich sind eine Stromversorgungsleitung, eine Masseleitung, und verschiedene Eingangs/Ausgangs-Signalleitungen an jeden Schaltungsblock angeschlossen. Bei einer integrierten Schaltung dieses Typs sollte ein fehlerhaft funktionierender Schaltungsblock nicht verwendet werden, oder während des Betriebs nicht ausgewählt werden. Bei der in der Fig. 1 wiedergegebenen Schaltung, die dem Stand der Technik entspricht, sind jedoch die Stromversorgungsleitungen und die Masseleitungen der Schaltungsblöcke 8&sub1; bis 8n mit der Hauptstromversorgungsleitung 81 bzw. der Hauptmasseleitung 82 auf dem Chip verbunden. Wenn auch nur bei einem einzigen Schaltungsblock eine Versorgungsstrom-Anomalie auftritt, wird der Strom auf dem ganzen Chip anormal. Die verbleibenden Schaltungsblöcke können also nicht verwendet werden, auch wenn sie normal funktionieren. Ein Gegenmittel ist, den fehlerhaften Block von der Hauptleitung 81 oder 82 abzutrennen. Wenn versucht wird, die gewöhnlich relativ breite Stromversorgungsleitung abzutrennen, ergeben sich jedoch Probleme. Wenn, wie in der Fig. 2 gezeigt ist, eine Hauptstromversorgungsleitung 91, die aus einem Metalldraht besteht, und eine Stromversorgungsleitung 92, die aus einem Metalldraht in dem Schaltungsblock besteht, durch einen Zwischenraum von ungefähr 10 Mikron getrennt sind, kann ein Polysilizium-Film 93 verwendet werden, um die Verbindung zwischen den Drähten 91 und 92 herzustellen. Ein solcher Film muß relativ breit sein (bis zu 100 Mikron), um den Verbindungswiderstand zwischen den Drähten 91 und 92 nicht größer als einige Ohm zu machen. Eine Methode zum Unterbrechen des Polysilizium- Films 93, um die Stromversorgungsleitung abzutrennen, wäre die direkte Bestrahlung dieses Films mit einem abtastenden Laserstrahl. Infolge der Breite des Films würde ein solcher Prozeß jedoch relativ lange dauern und die Produktionsleistung wesentlich reduzieren. Außerdem würde eine beträchtliche Menge Wärme erzeugt, wodurch sowohl das Halbleitersubstrat, als auch die Hauptstromversorgungsleitung 91 beschädigt werden könnten, und die Zuverlässigkeit noch weiter beeinträchtigt würde. Infolge dieser Probleme ist die Laserstrahl-Bestrahlung nicht geeignet zum Unterbrechen eines solchen Films. Außerdem ist es äußerst schwierig, einen Block mit anormalen Betriebsmerkmalen zu identifizieren. Die Identifizierung ist relativ einfach, wenn die Strom-Anomalie zu Beginn eines spezifischen Betriebsmodus, das heißt, während der Auswahl eines bestimmten Schaltungsblocks, zum ersten Mal auftritt. Aber wenn die Anomalie während aller Betriebsmodi auftritt, ist eine solche Identifizierung nicht möglich. Dies hat zur Folge, daß eine Chip-Rückgewinnung unmöglich ist.
- Daher ist es ein Ziel der vorliegenden Erfindung, eine integrierte Halbleiterschaltung mit verbesserter Ausbeute vorzuschlagen, die eine Vielzahl von Schaltungsblöcken umfaßt, die äquivalente Funktionen haben.
- Ein weiteres Ziel der vorliegenden Erfindung ist, eine integrierte Halbleiterschaltung vorzuschlagen, bei der ein Schaltungsblock mit anormalen Betriebsmerkmalen leicht identifiziert werden kann.
- In dem Patent US-A-3 758 761 wird ein System auf einer Scheibe, wie beispielsweise ein Speicher oder ein gespeichertes Computerprogramm beschrieben, bei dem Untersysteme, die vorgegebene Leistungsfähigkeits- Spezifikationen nicht erfüllen, vor dem Testen und der Reparatur von einem gemeinsamen Bussystem abgetrennt werden, wobei eine auf eine Wählschaltung ansprechende Schmelzsicherungs-Logik verwendet wird. In dem Patent US-A-4 329 685 wird beschrieben, wie auf einer Halbleiterwafer Stromversorgungs- Abtrennschaltungen verwendet werden können, um einzelne Schaltungen durch Unterbrechung der Stromversorgung unwirksam zu machen.
- Diese bekannten Systeme ermöglichen jedoch nicht, einzelne Schaltungselemente mittels eines Testsignals in situ zu testen, und entsprechend der Reaktion auf das Testsignal ein bestimmtes Schaltungselement auszuwählen oder abzuwählen. Dies ist ein bedeutender Fortschritt bei dem Wafer-Redundanz-Entwurf gemäß der vorliegenden Erfindung, der in den Ansprüchen 1 und 28 festgelegt ist.
- Eine vollständigere Beurteilung der Erfindung und vieler der mit ihr verbundenen Vorteile wird aufgrund der folgenden ausführlichen Beschreibung möglich sein, bei der auf die beigefügten Zeichnungen Bezug genommen wird, die Folgendes darstellen:
- Die Fig. 1 ist ein Blockschaltbild einer herkömmlichen integrierten Halbleiterschaltung.
- Die Fig. 2 ist ein Grundriß-Muster, das einen Polysilizium-Film wiedergibt, der zwischen dem Schaltungsblock der Fig. 1 und der Stromversorgungsleitung vorgesehen ist.
- Die Fig. 3 ist ein Blockschaltbild einer Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung.
- Die Fig. 4 ist ein Schaltbild der Schalter-Schaltung und der Schalter-Steuerschaltungen der Fig. 3.
- Die Fig. 5 ist ein Schaltbild einer Teststeuersignal- Erzeugungsschaltung.
- Die Fig. 6 ist eine Grundrißmuster-Ansicht der Schmelzsicherung der Fig. 4.
- Die Fig. 7 ist ein Schaltbild der Schalter-Schaltung und der Schalter-Steuerschaltung einer anderen Ausführungsform.
- Die Fig. 8 und 10 sind Schaltbilder der Schalter-Steuerschaltungen einer anderen Ausführungsform.
- Die Fig. 9 ist ein Flußdiagramm einer Methode zum Testen der integrierten Schaltung der Fig. 8 und 10.
- Die Fig. 11, 12 und 13 sind Schaltbilder anderer Ausführungsformen der Erfindung.
- Die Fig. 14 ist ein Blockschaltbild einer anderen Ausführungsform der vorliegenden Erfindung.
- Die Fig. 15 ist eine äquivalente Schaltung, die die Funktionsweise der Ausführungsform der Fig. 8 veranschaulicht.
- Die Fig. 3 gibt einen Bereich eines Large Scale Integrated (LSI)- Chips 1 wieder. Die Kennziffern 2&sub1; bis 2n bezeichnen funktional äquivalente Schaltungsblöcke, die praktisch unabhängig voneinander sind. Die Schaltungsblock-Typen können Schieberegister, Speicherzellen-Anordnungen, oder Gate-Anordnungen umfassen. Auf dem LSI-Chip 1 sind eine Hauptstromversorgungsleitung 3 und eine Hauptmasseleitung 4 vorgesehen, um die Schaltungsblöcke mit Strom zu versorgen. Die Haupt-Eingangs/Ausgangs- Leitungen 5 sind als eine Leitung dargestellt, um die Zeichnung zu vereinfachen. Die Eingangs/Ausgangs-Leitungen der einzelnen Blöcke 2&sub1; bis 2n sind mit den Haupt-Eingangs/Ausgangs-Leitungen 5 verbunden. Die Stromversorgungs- und Masseleitungen der einzelnen Blöcke sind mit der Hauptstromversorgungsleitung 3 bzw. der Hauptmasseleitung 4 verbunden. Die Schalter-Schaltungen 6&sub1; bis 6n verbinden die Stromversorgungsleitung mit dem entsprechenden Schaltungsblock. Obwohl in der Fig. 3 die Schalter- Schaltungen mit der Hauptstromversorgungsleitung 3 verbunden sind, können sie auch mit der Hauptmasseleitung 4 verbunden werden, wie dies weiter unten ausführlicher besprochen wird. Die Schalter-Steuerschaltungen 7&sub1; bis 7n sind für die einzelnen Schalter-Schaltungen vorgesehen und steuern in selektiver Weise die Aktivierung der entsprechenden Schalter-Schaltung. Eine Teststeuersignal-Erzeugungsschaltung 8 erzeugt ein Signal, das auf die einzelnen Schaltungsblöcke gegeben wird, um anormale Betriebsmerkmale festzustellen.
- Nachstehend wird eine ausführlichere Erklärung gegeben, wobei auf die Fig. 4 Bezug genommen wird, die eine Gruppe von mit dem Index i bezeichneten, repräsentativen Schaltungen wiedergibt, die aus den Schaltungsblöcken 2&sub1; bis 2n den Schalter-Schaltungen 6&sub1; bis 6n, und den Schalter-Steuerschaltungen 7&sub1; bis 7n entnommen sind. Der Schaltungsblock 2i kann aus einer Speicherzellen-Anordnung bestehen, aber er ist nicht darauf begrenzt. Die Schalter-Schaltung 6i weist einen Schalttransistor (z. B. einen p-leitenden MOS-Transistor) auf, der zwischen der Hauptstromversorgungsleitung 3 und der Stromversorgungsleitung des Schaltungsblocks 2i liegt. Die Schalter-Steuerschaltung 7i umfaßt einen Widerstand 24, ein programmierbares Element 25, und einen n-leitenden Transistor 26, wobei diese Bauelemente zwischen der Hauptstromversorgungsleitung 3 und der Masse in Serie liegen. Das programmierbare Element 25 kann eine Schmelzsicherung sein, die durch Bestrahlung mit einem Laserstrahl durchgebrannt werden kann. Die Schalter- Schaltung 7i umfaßt außerdem ein NICHT-Glied 23, auf das ein von der Teststeuersignal -Erzeugungsschaltung 8 erzeugtes Teststeuersignal TESTi gegeben wird. Die Ausgangsklemme des NICHT-Glieds 23 ist mit dem Gate des n-leitenden Transistors 26 verbunden. Der Punkt zwischen dem Widerstand 24 und der Schmelzsicherung 25 (nachstehend als Steuerausgangsklemme 27 bezeichnet) ist mit dem Gate des Schalttransistors 6i verbunden. Wenn ein Schaltungsblock ausgewählt werden soll, wird das Teststeuersignal für diesen Schaltungsblock, TESTi, in den niedrigen Zustand gebracht. Wenn das programmierbare Element 25 in dem unprogrammierten Zustand ist, das heißt, die Schmelzsicherung nicht durchgebrannt ist, wird der n-leitende Transistor 26 eingeschaltet durch das hohe Ausgangssignal des NICHT-Gliedes 23, auf dessen Eingangsklemme das niedrige Testsignal TESTi gegeben wird. Die Steuerausgangsklemme 27 geht in den niedrigen Zustand über, und der Schalttransistor 6i wird eingeschaltet, wodurch der Schaltungsblock 2i eine Versorgungsspannung erhält und in den Betriebszustand übergeht. Wenn das Teststeuersignal TESTi hoch ist, wird der n-leitende Transistor 26 ausgeschaltet, die Steuerausgangsklemme 27 geht in den hohen Zustand über, der Schalttransistor 6i wird ausgeschaltet, und der Schaltungsblock 2i erhält keine Versorgungsspannung und ist daher nicht in dem Betriebszustand. Daher erhält nur der zu testende Schaltungsblock eine Versorgungsspannung. Wenn das programmierbare Element 25 in dem programmierten Zustand ist, das heißt, die Schmelzsicherung 25 durchgebrannt ist, bleibt die Steuerausgangsklemme 27 in dem hohen Zustand, ungeachtet des logischen Zustands des Teststeuersignals TEST&sub1;, und der Schaltungsblock 2i ist nicht in dem Betriebszustand. Dabei ist anzumerken, daß das NICHT-Glied 23 weggelassen werden kann, wenn der logische Zustand des Teststeuersignals vorher umgekehrt wurde. Der Widerstand 24 in der Schalter-Steuerschaltung 7i kann durch einen normalerweise eingeschalteten MOS-Transistor ersetzt werden.
- In dem Fall des oben beschriebenen LSI-Chips 1 werden bei der Herstellung während des Sortierens die einzelnen Schaltungsblöcke 2&sub1; bis 2n nacheinander getestet. Nacheinander bedeutet dabei eine beliebige gewünschte Reihenfolge oder Aufeinanderfolge. Bei dem ausgewählten Schaltungsblock werden verschiedene Tests ausgeführt. Wenn festgestellt wird, daß ein Block anormale Betriebsmerkmale hat, wird die Schmelzsicherung 25 der entsprechenden Schalter-Steuerschaltung 7 durch Bestrahlung mit einem Laserstrahl durchgebrannt. Die Schalter-Schaltung 6 für den Schaltungsblock wird also ausgeschaltet, was bedeutet, daß die anderen, einwandfrei funktionierenden Schaltungsblöcke 2 zurückgewonnen werden können, um einen verwendbaren Chip zu erhalten. Um den oben beschriebenen Test auszuführen, sollte die Teststeuersignal-Erzeugungsschaltung 8 so ausgelegt sein, daß Teststeuersignal TEST&sub1; für den ausgewählten Schaltungsblock niedrig ist, und die Teststeuersignale TEST&sub1; für die verbleibenden Schaltungsblöcke hoch sind. Die Fig. 5 gibt eine Ausführungsform der Teststeuersignal-Erzeugungsschaltung 8 wieder. Bei einem solchen LSI-Chip kann die Verbindung zwischen den einzelnen Blöcken und der Hauptstromversorgungsleitung gesteuert werden, und Blöcke mit anormalen Betriebsmerkmalen können leicht identifiziert werden. Um die Verbindung zwischen einem Block mit anormalen Betriebsmerkmalen und der Hauptstromversorgungsleitung zu unterbrechen, ist es nur erforderlich. Die Schmelzsicherung 25 der entsprechenden Schalter-Steuerschaltung 7 durchzubrennen. Die Technologie der Schmelzsicherungen und ihrer Unterbrechung ist auf vielen Gebieten, einschließlich des Gebietes der Chip-Rückgewinnung durch Redundanz, gut bekannt, und es gibt keine nachteilige Auswirkung auf die Serienproduktion oder die Zuverlässigkeit. Wenn eine Polysilizium-Schmelzsicherung von ungefähr 10 Mikron Länge und ungefähr 2 Mikron Breite verwendet wird und zwischen den Metalldrähten 28 und 29 angeschlossen wird, wie dies beispielsweise in der Fig. 6 gezeigt ist, kann diese Schmelzsicherung durch eine kurzzeitige Bestrahlung mit einem Laserstrahl durchgebrannt werden.
- Die Erfindung ist nicht auf die obigen Ausführungen begrenzt, und andere, modifizierte Ausführungsformen sind ebenfalls möglich. Beispielsweise kann die Schalter-Schaltung 6i zwischen der Masseleitung des Blocks 2i und der Hauptmasseleitung 4 eingefügt werden. Wie in der Fig. 7 veranschaulicht ist, kann ein n-leitender Transistor 31 als Schalter- Schaltung verwendet werden, und ein NICHT-Glied 32 zwischen der Ausgangsklemme der Schalter-Steuerschaltung 7i und dem Gate des Transistors 31 eingefügt werden.
- Der Signalpegel der Steuerausgangsklemme 27 kann auch über eine NOR- Schaltung gesteuert werden, auf die ein für die einzelnen Blöcke gemeinsames Teststeuersignal TEST und ein Blockauswählsignal SLCT gegeben wird, wie dies in der Fig. 8 gezeigt ist. Die Steuerschaltung der Fig. 8 besteht aus einem n-leitenden Transistor 41, auf dessen Gate das Blockauswählsignal SLCT gegeben wird. Der Transistor 41 ist parallel zu dem n-leitenden Transistor 26 der in der Fig. 4 wiedergegebenen Schalter- Steuerschaltung 7i angeschlossen. Der Lastwiderstand 24 wurde durch einen normalerweise eingeschalteten, p-leitenden Transistor ersetzt, dessen Gate an Masse gelegt ist. Anstelle des Teststeuersignals TEST&sub1; für jeden Block wird ein für alle Blöcke gemeinsames Teststeuersignal (TEST) verwendet. Um einen Schaltungsblock auszuwählen, werden Adreßdaten verwendet. Das Blockauswählsignal SLCT wird hoch für den ausgewählten Block, und niedrig für die verbleibenden, nicht-ausgewählten Blöcke. Das Flußdiagramm der Fig. 9 veranschaulicht eine Methode, um die einzelnen Schaltungsblöcke nacheinander zu testen, wenn ein gemeinsames Teststeuersignal verwendet wird. Zunächst wird ein einzelner Block adressiert, wobei das entsprechende Auswählsignal SLCT hoch wird. Dann wird das Teststeuersignal TEST in den hohen Zustand gebracht. Der n-leitende MOS-Transistor 41 des ausgewählten Schaltungsblocks wird durch das Blockauswählsignal SLCT eingeschaltet, und der n-leitende MOS-Transistor 26 wird durch das Ausgangssignal der NICHT- Glied-Schaltung 23 ausgeschaltet. Daher wird die Steuerausgangsklemme 27 niedrig, und auf den adressierten Block wird eine Versorgungsspannung gegeben. Während des Tests ist die Schmelzsicherung 25 in dem unprogrammierten Zustand. Der ausgewählte Block wird verschiedenen Tests unterworfen, es wird eine Entscheidung getroffen, ob der Block anormale Betriebsmerkmale aufweist, und die Entscheidungsdaten werden gespeichert. Dann wird das Teststeuersignal TEST in den niedrigen Zustand gebracht, der n-leitende Transistor 26 jeder Schalter-Steuerschaltung wird eingeschaltet, die Steuerausgangsklemmen 27 gehen in den niedrigen Zustand über, und es wird wieder der anfängliche Zustand erhalten, wobei allen Blöcken Versorgungsspannung zugeführt wird. Danach wird der oben beschriebene Vorgang wiederholt, wobei ein anderer Schaltungsblock adressiert, ausgewählt und getestet wird, bis alle Schaltungsblöcke getestet sind. Um den Schalttransistor eines Schaltungsblocks, bei dem anormale Betriebsmerkmale festgestellt wurden, auszuschalten, wird die Schmelzsicherung 25 der entsprechenden Schalter-Steuerschaltung durchgebrannt.
- Die Fig. 10 gibt eine weitere Ausführungsform einer Schalter- Steuerschaltung wieder, bei der das invertierte Phasensignal des gemeinsamen Teststeuersignals TEST und das Blockauswählsignal SLCT auf eine NOR-Schaltung gegeben werden, und der Anstieg des Ausgangssignals der Steuerausgangsklemme 52 verstärkt wird, wozu dieses NOR-Ausgangssignal und das Ausgangssignal der Schmelzsicherungs-Schaltung auf eine NAND-Schaltung gegeben werden. Im einzelnen sind die p-leitenden Transistoren 42 und 43, und die n-leitenden Transistoren 44 und 45 zwischen der Hauptstromversorgungsleitung 3 und einer Masseklemme in Serie geschaltet. Zwischen dem Verbindungspunkt der Transistoren 43 und 44 (nachstehend als Steuerausgangsklemme 52 bezeichnet) und der Hauptstromversorgungsleitung 3 ist ein p-leitender Transistor 46 angeschlossen. Parallel zu dem Transistor 45 ist ein n-leitender Transistor 47 angeschlossen. Das NICHT- Glied 48 invertiert das Teststeuersignal TEST, und seine Ausgangsklemme ist mit den Gates der Transistoren 42 und 45 verbunden. Die Verriegelungsschaltung 49 verriegelt das Blockauswählsignal SLCT. Der Ausgang der Verriegelungsschaltung 49 ist mit den Gates der Transistoren 43 und 47 verbunden. Zwischen der Hauptstromversorgungsleitung 3 und einer Masseklemme sind eine Schmelzsicherung 50 und ein Widerstand 51 in Serie angeschlossen. Der Verbindungspunkt der Schmelzsicherung 50 und des Widerstandes 51 ist mit den Gates der Transistoren 44 und 46 verbunden. Die Verriegelungsschaltung 49 hat den folgenden Zweck: Wenn das Blockauswählsignal SLCT niedrig ist, wird die Steuerausgangsklemme 52 hoch, und dann wird dem Block keine Versorgungsspannung mehr zugeführt, wodurch der Status des Blockauswahlsignals SLCT unbestimmt werden würde. Bevor dies geschieht, wird dieses Signal wird daher als Reaktion auf das Teststeuersignal TEST durch die Verriegelungsschaltung 49 verriegelt. Um bei dieser Ausführungsform die einzelnen Blöcke nacheinander zu testen, wird folgende Methode angewandt: Um einen Schaltungsblock auszuwählen, werden Adreßdaten verwendet. Das Blockauswählsignal SLCT wird hoch für den ausgewählten Block, und niedrig für die verbleibenden, nicht-ausgewählten Blöcke. Dann wird das Teststeuersignal TEST in den hohen Zustand gebracht. Der n-leitende Transistor 47 des ausgewählten Schaltungsblocks wird nun durch das Ausgangssignal der Verriegelungsschaltung 49 eingeschaltet, die Steuerausgangsklemme 52 wird niedrig, und nur dem ausgewählten Block wird Versorgungsspannung zugeführt. Während des Tests ist die Schmelzsicherung 50 in dem unprogrammierten Zustand. Der n-leitende Transistor 44 und der p-leitende Transistor 46, auf deren Gates über die Schmelzsicherung 50 die Stromquellenspannung VDD (hoher Pegel) gegeben wird, sind in ihrem eingeschalteten bzw. ausgeschalteten Zustand. Der ausgewählte Block wird verschiedenen Tests unterworfen, eine Entscheidung wird getroffen, ob anormale Betriebsmerkmale vorhanden sind, und die Entscheidungsdaten werden gespeichert. Danach wird das Teststeuersignal TEST in den niedrigen Zustand gebracht, der n-leitende Transistor 45 jeder Schalter-Steuerschaltung wird eingeschaltet, die Steuerausgangsklemmen 52 gehen in den niedrigen Zustand über, und es wird wieder der anfängliche Zustand erhalten, wobei allen Blöcken Versorgungsspannung zugeführt wird. Der Vorgang wird dann wiederholt, wobei ein anderer Schaltungsblock adressiert, ausgewählt und getestet wird, bis alle Schaltungsblöcke getestet sind. Um den Schalttransistor eines Blocks, der anormale Betriebsmerkmale hat, auszuschalten, wird die Schmelzsicherung 50 der entsprechenden Schalter- Steuerschaltung durchgebrannt, wodurch das Gate des p-leitenden Transistors 46 auf Massepotential (niedriger Pegel) gelegt wird und die Steuerausgangsklemme 52 in den hohen Zustand gebracht wird.
- Wenn die Schmelzsicherungen durchgebrannt sind, ist die Funktionsweise der in den Fig. 8 und 10 wiedergegebenen Schalter- Steuerschaltungen die gleiche. Die Ausgangsklemmen 27 und 52 werden über die Transistoren 24 bzw. 46 in dem hohen Zustand gehalten. Wenn die Schmelzsicherungen nicht durchgebrannt sind, ist die Funktionsweise der Schaltungen verschieden. Die Fig. 8 ist eine NOR-Schaltung, die von den n-leitenden Transistoren 26, 41 und dem als Lastelement dienenden, p-leitenden Transistor 24 gebildet wird. Der Transistor 24 entspricht einem Widerstand R. Die Funktionsweise dieser NOR-Schaltung entspricht der Funktionsweise der in der Fig. 15 wiedergegebenen Umkehrschaltung vom n-Typ. In der Fig. 15 sollte die Impedanz RA des Lastelements größer als die Impedanz RB des gesteuerten MOS-Transistors sein, um ein hohes und ein niedriges Ausgangssignal zu erhalten.
- Wenn bei der in der Fig. 4 wiedergegebenen Ausführungsform der Schalttransistor 6i ausgeschaltet wird, ist das Stromquellenpotential des Blocks 2i unbestimmt, das heißt, es liegt nicht auf Massepotential. In einem unbestimmten Zustand kann der Schaltungsblock fehlerhafte Daten ausgeben. Um dies zu vermeiden, kann ein n-leitender Transistor 61 zwischen dem Stromquellen-Knotenpunkt des Blocks 2i und einer Masseklemme angeschlossen werden, wie dies in der Fig. 11 gezeigt ist. Das Ausgangssignal SOFF der Schalter-Steuerschaltung 7i wird auf das Gate des Transistors 6i gegeben. Auf diese Weise wird der Transistor 61 eingeschaltet, wenn der Schalttransistor 6i ausgeschaltet wird. Dabei wird der Stromquellen-Knotenpunkt des Blocks 2i auf Massepotential gelegt.
- Wenn der Schalttransistor 6i ausgeschaltet wird, wird außerdem das Potential der Ausgangssignalleitung des Blocks 2i unbestimmt, was unerwünscht ist, wenn die Ausgangssignalleitung eine gemeinsame Leitung für mehrere Blöcke ist. Um dies zu vermeiden, kann ein CMOS-Schalter 70 (der aus einem p-leitenden Transistor 71 und einem parallel dazu angeschlossenen, n-leitenden Transistor 72 besteht) in die Ausgangssignalleitung zwischen dem Schaltungsblock und einer gemeinsamen Ausgangsleitung eingefügt werden, wie dies in der Fig. 12 gezeigt ist, wobei die Steuerung durch die komplementären Ausgänge SOFF und der Schalter-Steuerschaltung erfolgt.
- Wahlweise können die Steuertransistoren 75 und 76, wie in der Fig. 13 gezeigt ist, (beispielsweise) zwischen den Gates der n-leitenden Ausgangstransistoren 73 bzw. 74 des Schaltungsblocks und einer Masseklemme angeschlossen werden. Wenn das Ausgangssignal SOFF der Schalter- Steuerschaltung auf die Gates der Transistoren 75 bzw. 76 gegeben wird, werden bei ausgeschaltetem Ausgangssignal die Transistoren 75 und 76 eingeschaltet, und die Gate-Potentiale der Ausgangstransistoren 73 und 74 auf Massepotential gelegt. Der ausgeschaltete Zustand des Ausgangssignals wird also aufrechterhalten.
- Die Erfindung ist nicht auf die oben beschriebene Art von LSI-Chip begrenzt, sondern kann auch bei "Ganzwafer"-IC's angewandt werden, bei denen mehrere Schaltungsblöcke, die äquivalente Funktionen haben, auf einer Halbleiterwafer gebildet sind. Auf der Wafer werden ebenfalls eine gemeinsame Hauptstromversorgungsleitung und eine gemeinsame Hauptmasseleitung gebildet. Die in der Fig. 14 wiedergegebene, ganze Speicherwafer 10 ist ein Beispiel dieser Anwendung. In der Fig. 14 haben die Speicherblöcke 11 äquivalente Speicherfunktionen. Die Speicherblöcke 11 weisen eine gemeinsame Hauptstromversorgungsleitung und eine gemeinsame Hauptmasseleitung auf, wobei diese Versorgungsleitungen in den mit 12 bezeichneten Gebieten gebildet sind.
- Bei der integrierten Halbleiterschaltung der Erfindung kann, wie oben beschrieben wurde, ein Block mit anormalen Betriebsmerkmalen auf einem IC- Chip oder einer Halbleiterwafer leicht identifiziert werden und in einen ausgeschalteten Zustand gebracht werden, in dem er von der Hauptstromversorgungsleitung und der Hauptmasseleitung abgetrennt ist. Dies kann ohne Schwierigkeiten auf eine Weise erreicht werden, die mit einer hohen Produktionsleistung und einer hohen Zuverlässigkeit vereinbar ist, wodurch die Ausbeute an verwendbaren Chips oder Wafern wesentlich erhöht wird.
- Die vorstehende Beschreibung bezieht sich zwar nur auf einige gegenwärtig bevorzugte Ausführungsformen, aber es ist für einen Fachmann offensichtlich, daß zahlreiche Änderungen vorgenommen werden können, ohne den Geltungsbereich der Erfindung zu verlassen, der nur durch die nachfolgenden Patentansprüche begrenzt sein soll.
Claims (28)
1. Integrierte Halbleiterschaltung mit Versorgungsleitungen (3), wobei
die Schaltung aufweist:
eine Vielzahl von Schaltungsblöcken (2i), von denen jeder äquivalente
Funktionen hat;
ein jedem Schaltungsblock zugeordnetes, erstes Schaltermittel (6i),
um diesen Schaltungsblock (2i) auszuwählen oder abzuwählen; und
ein jedem ersten Schaltermittel zugeordnetes Schaltersteuermittel
(7i), um die Aktivierung des zugeordneten ersten Schaltermittels in
selektiver Weise zu steuern;
dadurch gekennzeichnet, daß die Schaltung außerdem eine mit dem
Schaltersteuermittel (7i) verbundene Testsignalerzeugungsschaltung (8)
aufweist, um ein Testsignal (TEST i) auf dieses Schaltersteuermittel zu
geben, und daß das erste Schaltermittel (6i) mit einer der
Versorgungsleitungen (3) verbunden ist, um diese Vielzahl von
Schaltungsblöcken (2i) abzuwählen, wozu deren Stromversorgung ausgeschaltet
wird, wenn das Testsignal (TEST i) einen vorgegebenen Wert hat.
2. Integrierte Halbleiterschaltung gemäß Anspruch 1, weiterhin dadurch
gekennzeichnet, daß sie aufweist:
ein mit jedem Block der Vielzahl von Schaltungsblöcken (2i)
verbundenes Blockadressiermittel (41), um mindestens einen der
Schaltungsblöcke in selektiver Weise zu adressieren.
3. Integrierte Halbleiterschaltung gemäß Anspruch 1 oder 2, weiterhin
dadurch gekennzeichnet, daß sie aufweist:
ein Mittel (26), um einen Schaltungsblock auf einem festen Potential
zu halten, wenn das zugeordnete erste Schaltermittel (6i) nicht aktiviert
ist.
4. Integrierte Halbleiterschaltung gemäß Anspruch 3 weiterhin dadurch
gekennzeichnet, daß das feste Potential Erdpotential ist.
5. Integrierte Halbleiterschaltung gemäß Anspruch 1 oder 2, weiterhin
dadurch gekennzeichnet, daß sie aufweist:
ein mit den Schaltungsblöcken (2i) verbundenes, zweites
Schaltermittel (70), um die Weiterleitung eines Ausgangssignals von den
betreffenden Schaltungsblöcken (2i) zu verhindern, wenn das zugeordnete
erste Schaltermittel (6i) nicht aktiviert ist.
6. Integrierte Halbleiterschaltung gemäß Anspruch 5, weiterhin dadurch
gekennzeichnet, daß das zweite Schaltermittel ein CMOS-Schalter ist, der
einen p-Kanal-Transistor (71) und einen parallel geschalteten n-Kanal-
Transistor (72) aufweist.
7. Integrierte Halbleiterschaltung gemäß Anspruch 1 oder 2, die
weiterhin aufweist:
mindestens einen Ausgangstransistor, der mit dem Schaltungsblock (2i)
verbunden ist; und
ein Mittel, um die Gate-Potentiale dieses Ausgangstransistors in
selektiver Weise so zu steuern, daß die Aktivierung des Ausgangstransistors
gesteuert wird.
8. Integrierte Halbleiterschaltung gemäß Anspruch 1 oder 2, weiterhin
dadurch gekennzeichnet, daß die Vielzahl von Schaltungsblöcken (2i) aus auf
einer Halbleiter-Wafer gebildeten Speicherblöcken besteht, wobei die
integrierte Schaltung ein Ganzwafer-Speicher ist.
9. Integrierte Halbleiterschaltung gemäß Anspruch 1 oder 2, weiterhin
dadurch gekennzeichnet, daß das erste Schaltermittel (6i) einen Transistor
aufweist.
10. Integrierte Halbleiterschaltung gemäß Anspruch 1 oder 2, weiterhin
dadurch gekennzeichnet, daß das Schaltersteuermittel (7i) ein
programmierbares Element (25) aufweist.
11. Integrierte Halbleiterschaltung gemäß Anspruch 10, weiterhin dadurch
gekennzeichnet, daß das programmierbare Element (25) eine Schmelzsicherung
ist.
12. Integrierte Halbleiterschaltung gemäß Anspruch 11, weiterhin dadurch
gekennzeichnet, daß die Schmelzsicherung durch Bestrahlung durchgebrannt
werden kann.
13. Integrierte Halbleiterschaltung gemäß Anspruch 3, weiterhin dadurch
gekennzeichnet, daß das Mittel (26), um einen Schaltungsblock (2i) auf
einem festen Potential zu halten, einen Transistor aufweist, dessen
Steuergate mit dem zugeordneten Schaltersteuermittel verbunden ist, und
dessen Elektroden zwischen dem Schaltungsblock und der Erde angeschlossen
sind.
14. Integrierte Halbleiterschaltung gemäß Anspruch 1 oder 2, weiterhin
dadurch gekennzeichnet, daß jeder der Schaltungsblöcke (2i) eine
Speicherzellenanordnung aufweist.
15. Integrierte Halbleiterschaltung gemäß Anspruch 1 oder 2, weiterhin
dadurch gekennzeichnet, daß jeder der Schaltungsblöcke (2i) Schieberegister
aufweist.
16. Integrierte Halbleiterschaltung gemäß Anspruch 1 oder 2, weiterhin
dadurch gekennzeichnet, daß jeder der Schaltungsblöcke (2i) eine Gate-
Anordnung aufweist.
17. Integrierte Halbleiterschaltung gemäß Anspruch 1, weiterhin dadurch
gekennzeichnet, daß das Schaltersteuermittel (7i) ein programmierbares
Element (25) umfaßt, um die Aktivierung des zugeordneten ersten
Schaltermittels (6i) entsprechend dem logischen Niveau eines auf das
Schaltersteuermittel (7i) gegebenen Teststeuersignals in selektiver Weise
zu steuern, wenn das programmierbare Element (25) in einem unprogrammierten
Zustand ist.
18. Integrierte Halbleiterschaltung gemäß Anspruch 17, weiterhin dadurch
gekennzeichnet, daß das Schaltersteuermittel (7i) außerdem ein
Ausgangssignal erzeugt, das das zugeordnete erste Schaltermittel (6i)
inaktiviert, wenn das programmierbare Element (25) in einem programmierten
Zustand ist.
19. Integrierte Halbleiterschaltung gemäß Anspruch 2, weiterhin dadurch
gekennzeichnet, daß das Schaltersteuermittel (7i) ein programmierbares
Element (25) umfaßt, um die Aktivierung des zugeordneten ersten
Schaltermittels (6i) in selektiver Weise zu steuern entsprechend dem
logischen Niveau eines für alle Schaltersteuermittel (7i) gemeinsamen
Teststeuersignals (TEST i), und einem Adreßsignal von dem
Blockadressiermittel (41), das mindestens einen der Schaltungsblöcke (2i) in selektiver
Weise adressiert, wenn das programmierbare Element in einem
unprogrammierten Zustand ist.
20. Integrierte Halbleiterschaltung gemäß Anspruch 19, weiterhin dadurch
gekennzeichnet, daß das Schaltersteuermittel (7i) außerdem ein
Ausgangssignal erzeugt, das das zugeordnete erste Schaltermittel (6i)
inaktiviert, wenn das programmierbare Element (25) in einem programmierten
Zustand ist.
21. Integrierte Halbleiterschaltung gemäß Anspruch 1, weiterhin dadurch
gekennzeichnet, daß das Schaltersteuermittel (7i) aufweist:
ein Widerstandselement (24), ein programmierbares Element (25), und
einen Transistor (26), die in Serie zwischen den Versorgungsleitungen (3)
angeschlossen sind, wobei ein invertiertes Testsignal auf das Gate des in
Serie angeschlossenen Transistors (26) gegeben wird.
22. Integrierte Halbleiterschaltung gemäß Anspruch 21, weiterhin dadurch
gekennzeichnet, daß das erste Schaltermittel (6i) mit einem Punkt zwischen
dem Widerstandselement (24) und dem in Serie angeschlossenen,
programmierbaren Element (25) verbunden ist.
23. Integrierte Halbleiterschaltung gemäß Anspruch 2, weiterhin dadurch
gekennzeichnet, daß das Schaltersteuermittel (7i) aufweist:
ein Widerstandselement (24), ein programmierbares Element (25), sowie
einen n-Kanal-Transistor und einen parallel dazu angeschlossenen p-Kanal-
Transistor, wobei das Widerstandselement (24), das programmierbare Element
(25) und die Kombination aus den parallel angeschlossenen Transistoren in
Serie zwischen den Hauptleitungen (3) angeschlossen sind, ein für die
Schaltersteuermittel gemeinsames, invertiertes Testsignal auf das Gate des
parallel angeschlossenen n-Kanal-Transistors gegeben wird, und ein einem
adressierten Schaltungsblock entsprechendes Auswahlsignal auf den parallel
angeschlossenen p-Kanal -Transistor gegeben wird.
24. Integrierte Halbleiterschaltung gemäß Anspruch 23, weiterhin dadurch
gekennzeichnet, daß das erste Schaltermittel (6i) mit einem Punkt zwischen
dem Widerstandselement (24) und dem in Serie angeschlossenen,
programmierbaren Element (25) verbunden ist.
25. Integrierte Halbleiterschaltung gemäß Anspruch 2, weiterhin dadurch
gekennzeichnet, daß das erste Schaltersteuermittel (7i) aufweist:
ein programmierbares Element (50) und ein Widerstandselement (51),
die in Serie zwischen den Versorgungsleitungen (3) angeschlossen sind;
einen ersten und einen zweiten p-Kanal-Transistor (42, 43), und einen
ersten und einen zweiten n-Kanal-Transistor (44, 45), die in Serie zwischen
den Versorgungsleitungen (3) angeschlossen sind;
einen dritten p-Kanal-Transistor (46). der parallel zu dem ersten und
dem zweiten p-Kanal-Transistor angeschlossen ist;
einen dritten n-Kanal-Transistor (47), der parallel zu dem zweiten
n-Kanal-Transistor (45) angeschlossen ist.
eine Verriegelungsschaltung (49) zum Verriegeln eines einem
adressierten Schaltungsblock entsprechenden Auswahlsignals, wobei der
Ausgang der Verriegelungsschaltung (49) mit dem Gate des zweiten p-Kanal-
Transistors (43) und des dritten n-Kanal-Transistors (47) verbunden ist,
das Auswahlsignal aufgrund eines für die Schaltersteuermittel (7i)
gemeinsamen Testsignals (TEST) verriegelt wird, das invertierte Testsignal
auf das Gate des ersten p-Kanal-Transistors (42) und des zweiten n-Kanal-
Transistors (45) gegeben wird, und das Steuergate des dritten p-Kanal-
Transistors (46) und das Steuergate des ersten n-Kanal-Transistors (44) mit
einem Punkt zwischen dem programmierbaren Element (50) und dem in Serie
angeschlossenen Widerstandselement (51) verbunden sind.
26. Integrierte Halbleiterschaltung gemäß Anspruch 25, weiterhin dadurch
gekennzeichnet, daß das erste Schaltermittel (6i) mit einem Punkt zwischen
dem zweiten p-Kanal-Transistor (43) und dem in Serie angeschlossenen,
ersten n-Kanal-Transistor (44) verbunden ist.
27. Verfahren zum Auswählen der jeweiligen Schaltungsblöcke (2i) in einer
integrierten Halbleiterschaltung mit Versorgungsleitungen (3), einer
Vielzahl dieser Schaltungsblöcke (2i), von denen jeder äquivalente
Funktionen hat, und einer Vielzahl von Schaltermitteln (6i), wobei jedes
Schaltermittel (6i) einem Schaltungsblock (2i) zugeordnet ist, um die
elektrische Spannung von den Versorgungsleitungen (3) nach dem betreffenden
Schaltungsblock (2i) weiterzuleiten, wobei das Verfahren die folgenden
Schritte aufweist:
Aktivieren von einem der Schaltermittel (6i), das mit dem
zugeordneten Schaltungsblock (2i) verbunden ist, um den Betrieb dieses
Schaltungsblocks zu ermöglichen;
Inaktivieren von mindestens einem anderen der Schaltermittel (6i),
das einem anderen Schaltungsblock (2i) zugeordnet ist;
dadurch gekennzeichnet, daß die integrierte Halbleiterschaltung
außerdem eine Testsignal-Erzeugungsschaltung (8) aufweist, die mit dem
Schaltermittel (6i) verbunden ist und ein Testsignal (TEST i) liefert,
wodurch bei dem Aktivierungsschritt der aktivierte Schaltungsblock (2i)
getestet wird, um festzustellen, ob bei ihm eine Funktionsstörung vorhanden
ist;
das Schaltermittel (6i) einen zugeordneten Schaltungsblock (2i)
auswählt oder abwählt, wozu entsprechend dem Wert des Testsignals (TEST i)
die elektrische Spannung von den Versorgungsleitungen (3) nach dem
Schaltungsblock weitergeleitet oder nicht weitergeleitet wird.
28. Verfahren gemäß Anspruch 27, weiterhin durch den folgenden Schritt
gekennzeichnet:
Wiederholen von jedem der vorherigen Schritte, bis jeder Block der
Vielzahl von Schaltungsblöcken getestet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62051362A JPS63217821A (ja) | 1987-03-06 | 1987-03-06 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3851847D1 DE3851847D1 (de) | 1994-11-24 |
DE3851847T2 true DE3851847T2 (de) | 1995-05-04 |
Family
ID=12884832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3851847T Expired - Fee Related DE3851847T2 (de) | 1987-03-06 | 1988-03-07 | Integrierte Halbleiterschaltung mit einer Mehrzahl von Schaltungsblöcken äquivalenter Funktionen. |
Country Status (5)
Country | Link |
---|---|
US (1) | US4896055A (de) |
EP (1) | EP0283186B1 (de) |
JP (1) | JPS63217821A (de) |
KR (1) | KR910003147B1 (de) |
DE (1) | DE3851847T2 (de) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8421427D0 (en) * | 1984-08-23 | 1984-09-26 | Smith Kline French Lab | Chemical compounds |
JPS63276268A (ja) * | 1987-05-08 | 1988-11-14 | Mitsubishi Electric Corp | 半導体装置 |
US5029168A (en) * | 1989-02-27 | 1991-07-02 | Acer Incorporated | Multiplexing communication card and scanning method for run-in testing |
FR2649270B1 (fr) * | 1989-06-30 | 1993-12-31 | Alcatel Cit | Dispositif de protection pour systeme de transmission de signaux numeriques |
EP0419117B1 (de) * | 1989-09-19 | 1995-04-12 | Fujitsu Limited | Scheibenbereichhalbleitergerät mit betriebssicherer Schaltung |
KR930001215A (ko) * | 1991-06-03 | 1993-01-16 | 프레데릭 얀 스미트 | 프로그램 가능한 셀을 포함하는 전자 회로 |
US5347519A (en) * | 1991-12-03 | 1994-09-13 | Crosspoint Solutions Inc. | Preprogramming testing in a field programmable gate array |
JPH0612878A (ja) * | 1992-06-25 | 1994-01-21 | Mitsubishi Electric Corp | 半導体メモリ装置 |
US5404359A (en) * | 1992-06-29 | 1995-04-04 | Tandem Computers Incorporated | Fail safe, fault tolerant circuit for manufacturing test logic on application specific integrated circuits |
JP2856988B2 (ja) * | 1992-08-21 | 1999-02-10 | 株式会社東芝 | 半導体集積回路 |
GB9222840D0 (en) * | 1992-10-31 | 1992-12-16 | Smiths Industries Plc | Electronic assemblies |
CH688425A5 (fr) * | 1993-05-24 | 1997-09-15 | Suisse Electronique Microtech | Circuit électronique organisé en réseau matriciel de cellules. |
US5477544A (en) * | 1994-02-10 | 1995-12-19 | The United States Of America As Represented By The Secretary Of The Navy | Multi-port tester interface |
KR100333026B1 (ko) * | 1994-10-19 | 2002-10-19 | 마이크론 테크놀로지, 인크. | 부분양호메모리집적회로로부터이용가능부분을효과적으로얻기위한방법 |
KR0149259B1 (ko) * | 1995-06-30 | 1998-10-15 | 김광호 | 반도체 메모리 장치의 퓨즈 시그너쳐 회로 |
CN1084497C (zh) * | 1995-10-18 | 2002-05-08 | 黄志军 | 微计算机控制***或智能卡中的数据保护电路 |
US5663902A (en) * | 1996-07-18 | 1997-09-02 | Hewlett-Packard Company | System and method for disabling static current paths in fuse logic |
GB2351622B (en) * | 1996-07-18 | 2001-06-27 | Hewlett Packard Co | System and method for disabling static current paths in fuse logic |
US5946257A (en) * | 1996-07-24 | 1999-08-31 | Micron Technology, Inc. | Selective power distribution circuit for an integrated circuit |
JPH10125742A (ja) * | 1996-10-22 | 1998-05-15 | Mitsubishi Electric Corp | 半導体集積回路の良否判定方法及び半導体集積回路 |
EP0880172B1 (de) * | 1997-05-23 | 2007-01-17 | Matsushita Electric Industrial Co., Ltd. | Integrierte Halbleiterschaltung mit Testmode- und Normalbetriebsstrompfaden |
JPH10332786A (ja) * | 1997-05-27 | 1998-12-18 | Nec Kyushu Ltd | 半導体装置 |
KR100474992B1 (ko) * | 1997-08-06 | 2005-05-20 | 삼성전자주식회사 | 집적회로의폴트검출장치및방법 |
JP2000049291A (ja) * | 1998-07-30 | 2000-02-18 | Oki Electric Ind Co Ltd | 半導体装置のテスト回路 |
US6233184B1 (en) | 1998-11-13 | 2001-05-15 | International Business Machines Corporation | Structures for wafer level test and burn-in |
JP4910259B2 (ja) * | 2001-07-25 | 2012-04-04 | 日本テキサス・インスツルメンツ株式会社 | 半導体集積回路 |
US6730527B1 (en) | 2001-12-31 | 2004-05-04 | Hyperchip Inc. | Chip and defect tolerant method of mounting same to a substrate |
JP2003209147A (ja) * | 2002-01-11 | 2003-07-25 | Nec Microsystems Ltd | チップ製造方法およびシステム |
US6941232B2 (en) | 2003-01-28 | 2005-09-06 | Texas Instruments Incorporated | Method and apparatus for performing multi-site integrated circuit device testing |
US7752004B1 (en) * | 2004-01-09 | 2010-07-06 | Cisco Technology, Inc. | Method and apparatus for configuring plurality of devices on printed circuit board into desired test port configuration |
KR100798796B1 (ko) * | 2006-05-16 | 2008-01-29 | 주식회사 하이닉스반도체 | 글로벌 라인의 수를 감소시킨 메모리 장치 |
KR100802060B1 (ko) * | 2007-02-02 | 2008-02-11 | 삼성전자주식회사 | 과도한 특정 스트레스 항목의 인가를 방지하는 반도체메모리 장치 및 그것의 테스트 방법 |
CN110320463B (zh) * | 2019-07-04 | 2022-06-21 | 深圳安时达技术服务有限公司 | 一种实现待测设备智能老化控制的装置和方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3758761A (en) * | 1971-08-17 | 1973-09-11 | Texas Instruments Inc | Self-interconnecting/self-repairable electronic systems on a slice |
US4329685A (en) * | 1980-06-09 | 1982-05-11 | Burroughs Corporation | Controlled selective disconnect system for wafer scale integrated circuits |
US4635259A (en) * | 1983-08-01 | 1987-01-06 | Fairchild Semiconductor Corporation | Method and apparatus for monitoring response signals during automated testing of electronic circuits |
US4703436A (en) * | 1984-02-01 | 1987-10-27 | Inova Microelectronics Corporation | Wafer level integration technique |
JPS6170777U (de) * | 1984-10-15 | 1986-05-14 | ||
US4635261A (en) * | 1985-06-26 | 1987-01-06 | Motorola, Inc. | On chip test system for configurable gate arrays |
US4710931A (en) * | 1985-10-23 | 1987-12-01 | Texas Instruments Incorporated | Partitioned scan-testing system |
US4739250A (en) * | 1985-11-20 | 1988-04-19 | Fujitsu Limited | Semiconductor integrated circuit device with test circuit |
US4680761A (en) * | 1986-01-30 | 1987-07-14 | Burkness Donald C | Self diagnostic Cyclic Analysis Testing System (CATS) for LSI/VLSI |
US4752729A (en) * | 1986-07-01 | 1988-06-21 | Texas Instruments Incorporated | Test circuit for VSLI integrated circuits |
GB8626517D0 (en) * | 1986-11-06 | 1986-12-10 | Int Computers Ltd | Testing programmable logic arrays |
GB8626516D0 (en) * | 1986-11-06 | 1986-12-10 | Int Computers Ltd | Testing programmable logic arrays |
-
1987
- 1987-03-06 JP JP62051362A patent/JPS63217821A/ja active Pending
-
1988
- 1988-03-04 US US07/164,407 patent/US4896055A/en not_active Expired - Lifetime
- 1988-03-05 KR KR1019880002308A patent/KR910003147B1/ko not_active IP Right Cessation
- 1988-03-07 EP EP88301976A patent/EP0283186B1/de not_active Expired - Lifetime
- 1988-03-07 DE DE3851847T patent/DE3851847T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR880011903A (ko) | 1988-10-31 |
EP0283186A3 (de) | 1991-09-18 |
DE3851847D1 (de) | 1994-11-24 |
JPS63217821A (ja) | 1988-09-09 |
US4896055A (en) | 1990-01-23 |
EP0283186B1 (de) | 1994-10-19 |
EP0283186A2 (de) | 1988-09-21 |
KR910003147B1 (ko) | 1991-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3851847T2 (de) | Integrierte Halbleiterschaltung mit einer Mehrzahl von Schaltungsblöcken äquivalenter Funktionen. | |
DE3751002T2 (de) | Halbleiterspeicher. | |
DE69808956T2 (de) | Teilweise abschaltbare spannungsversorgung für integrierte schaltkreise | |
DE69802927T2 (de) | Redundanzschaltung für programmierbare logikanordnung mit verschachtelten eingangsschaltkreisen | |
DE69030567T2 (de) | Redundanz für serielle Speicher | |
DE69322608T2 (de) | Programmierbare logische Vorrichtungen mit Ersatzschaltungen zum Ersatz von Defekten | |
DE3884037T2 (de) | Programmierungsschaltung für Eingabe-/Ausgabezelle eines programmierbaren Logikarrays. | |
DE3382802T2 (de) | Halbleiterspeichergerät | |
DE19543834B4 (de) | Defektzellen-Reparaturschaltkreis und Defektzellen-Reparaturverfahren für eine Halbleiterspeichervorrichtung | |
DE4022157C2 (de) | ||
DE4026326C2 (de) | Integriertes Halbleiterschaltungsplättchen (Chip) mit mitintegrierter Identifizierungsschaltungseinrichtung | |
DE4243910C2 (de) | Aufgeteiltes Boundary-Scan-Testen zum Vermindern des durch Testen hervorgerufenen Schadens | |
DE4344233C2 (de) | Halbleitervorrichtung | |
DE4226070C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes | |
DE69323681T2 (de) | Stressprüfung für Speichernetzwerke in integrierten Schaltungen | |
DE69016947T2 (de) | Auf einem Substrat integriertes Prüfsystem und Verfahren zur Nutzung dieses Prüfsystems. | |
DE3789782T2 (de) | Mehrstufenvorrichtung mit Redundanz und deren Verwendung in einem Datenverarbeitungsverfahren. | |
DE19723262A1 (de) | Halbleiterschaltungsvorrichtung, die eine sicherungsprogrammierbare Bestanden/Durchgefallen- Identifizierungsschaltung aufweist, und Bestanden/Durchgefallen-Bestimmungsverfahren für dieselbe | |
DE60302361T2 (de) | Schieberegister für sequentiellen fuse-latch-betrieb | |
DE69129492T2 (de) | Halbleiterspeicher | |
DE60311117T2 (de) | Verfahren und schaltkreise zum identifizieren schwacher bit in einem mram | |
DE69432016T2 (de) | Verfahren zur Herstellung integrierter Schaltungen und erzeugte Halbleiterscheibe | |
DE19625904C2 (de) | Schmelzsicherungssignaturschaltkreis für elektrische Schmelzsicherungen einer Halbleiterspeichervorrichtung | |
DE10121459A1 (de) | Halbleitervorrichtung | |
DE112020004759T5 (de) | Tsv-autoreparatur-schema bei einem gestapelten chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |