DE3789782T2 - Mehrstufenvorrichtung mit Redundanz und deren Verwendung in einem Datenverarbeitungsverfahren. - Google Patents
Mehrstufenvorrichtung mit Redundanz und deren Verwendung in einem Datenverarbeitungsverfahren.Info
- Publication number
- DE3789782T2 DE3789782T2 DE3789782T DE3789782T DE3789782T2 DE 3789782 T2 DE3789782 T2 DE 3789782T2 DE 3789782 T DE3789782 T DE 3789782T DE 3789782 T DE3789782 T DE 3789782T DE 3789782 T2 DE3789782 T2 DE 3789782T2
- Authority
- DE
- Germany
- Prior art keywords
- stage
- processing
- chain
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003672 processing method Methods 0.000 title 1
- 238000012545 processing Methods 0.000 claims description 90
- 230000008878 coupling Effects 0.000 claims description 13
- 238000010168 coupling process Methods 0.000 claims description 13
- 238000005859 coupling reaction Methods 0.000 claims description 13
- 230000002950 deficient Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 6
- 238000007792 addition Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00392—Modifications for increasing the reliability for protection by circuit redundancy
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Hardware Redundancy (AREA)
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Logic Circuits (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf mehrstufige Einrichtungen und auf ein Verfahren zum Ersetzen einer ausgewählten Stufe einer solchen Einrichtung durch eine Ersatzstufe.
- Wenn eine mehrstufige Schaltung, z. B. eine digitale Signalverarbeitungsschaltung auf einem einzigen Chip hergestellt wird, kann die Ausbeute bei der Herstellung erhöht werden, wenn auch eine Redundanzanordnung für diese Schaltung in den Chip eingebaut werden kann. Solch eine Anordnung sieht ein Austauschen für eine oder mehrere Stufen vor, die als fehlerhaft herausgefunden wurden.
- Die vorliegende Erfindung strebt an, eine Redundanzanordnung für eine mehrstufige Einrichtung vorzusehen.
- Die Beschreibung des UK-Patentes 2 074 351 offenbart eine Redundanzanordnung in einem Feldprozessor. Jeder beliebige Abschnitt kann überbrückt werden und an seiner stelle ein Stand-by-Abschnitt eingesetzt werden. Allerdings wird, um an jedem Abschnitt korrekte Eingangssignale zu erhalten, eine Hauptsteuerung zur Zuordnung einer gewünschten Adresse an jeden benutzten Abschnitt verwendet. Wenn der Stand-by-Abschnitt verwendet wird, müssen neue Adressen jedem der Abschnitte im Feld zugewiesen werden und dies erfordert umfangreiche Kommunikationspfade zwischen der Hauptsteuerung und jedem der Abschnitte, insbesondere, wenn eine große Anzahl von Abschnitten eingesetzt werden soll. Die Anzahl der Abschnitte im Feld kann nicht leicht verändert werden, da die Adreßcodierung zwischen der Hauptsteuerung und den Abschnitten durch die Anzahl der vorgesehenen Adreßkommunikationsleitungen begrenzt ist.
- Das US-Patent 3 805 039 offenbart eine Redundanzanordnung, bei welcher ein defektes Element durch ein paralleles Ersatzelement ersetzt werden kann.
- Die vorliegende Erfindung sieht eine verbesserte Redundanzanordnung vor, die auf eine serielle Kette von Stufen anwendbar ist, wobei die Ersatzstufe einen Teil der seriellen Kette bildet und die Anzahl der Elemente einfach variiert werden kann, da eine Zuordnung der codierten Adressen von der Zentralsteuerung vermieden wird.
- Die vorliegende Erfindung sieht eine mehrstufige Signalverarbeitungseinrichtung vor mit einer Vielzahl von ähnlich verbundenen Verarbeitungsstufen, die jeweils ein Signalverarbeitungselement einen ersten Signaleingang einen adressierbaren zweiten Signaleingang und einen Ausgang enthalten; einer Ersatzsignalverarbeitungsstufe ähnlich zu jeder der verbundenen Verarbeitungsstufen; Adreßdecodierschaltkreise, um selektiv die zweiten Signaleingänge der Vielzahl von Verarbeitungsstufen zu adressieren; Koppelschaltkreise, um zumindest einige der verbundenen Verarbeitungsstufen zu einer seriellen Kette zu verbinden, wobei der Ausgang jeder Stufe an einen entsprechenden ersten Signaleingang einer in der Kette benachbarten Stufe angeschlossen ist, und um die Ersatzsignalstufe selektiv an die Kette anzuschließen; jede Verarbeitungsstufe enthält darüber hinaus eine Bypass-Schaltung, die zwischen den ersten Eingang und Ausgang jeder verbundenen Verarbeitungsstufe gekoppelt ist, um einen Bypass für jede Stufe vorzusehen, und Logikschaltkreise, die an die Koppelschaltkreise und an die Adreßdecodierschaltkreise gekoppelt sind, wobei die Logikschaltkreise betreibbar sind, um die Koppelschaltkreise zum Überbrücken einer in der Kette ausgewählten Verarbeitungsstufe einzustellen, dadurch gekennzeichnet, daß die Verarbeitungsstufen und die Ersatzstufe eine serielle Kette zwischen einem Eingangsanschluß der Kette und einem Ausgangsanschluß der Kette bilden, und daß die Adreßdecodierschaltkreise eine Vielzahl von Decodern aufweisen, wobei jeder Decoder an eine vorbestimmte Stufe der verbundenen Verarbeitungsstufen gekoppelt ist, und worin jeder Logikschaltkreis selektiv betreibbare Leitwegschaltkreise enthält, um die Kopplung zwischen den Decodern und verbundenen Verarbeitungsstufen zu verändern, wobei die Decoderschaltung für die ausgewählte verbundene Prozeßstufe von der ausgewählten Stufe isoliert ist und der Decoder für die ausgewählte Stufe und die Decoder für die verbundenen Stufen zwischen der ausgewählten Stufe und der Ersatzstufe, die an einem Ende der seriellen Kette angeordnet ist, jeweils mit einer benachbarten Verarbeitungsstufe entlang der Kette in Richtung zur Ersatzstufe gekoppelt sind, wenn eine ausgewählte verbundene Verarbeitungsstufe in der seriellen Kette überbrückt ist.
- Vorzugsweise sind die Schaltschaltkreise für jede der verbundenen Verarbeitungsstufen an die Logikschaltkreise angeschlossen und betreibbar, wenn eine ausgewählte verbundene Verarbeitungsstufe überbrückt ist, um die ausgewählte Verarbeitungsstufe von der Kette abzutrennen und den Ausgang der ausgewählten Verarbeitungsstufe von der seriellen Kette zu isolieren.
- Vorzugsweise weist der Schaltschaltkreis für jede verbundene Verarbeitungsstufe einen ersten Schalter zum Verbinden des Ausganges der Stufe mit einer nachfolgenden Stufe in der Kette und einen zweiten Schalter zum Verbinden des Ausgangs der Stufe mit den ersten Signaleingang der nachfolgenden Stufe auf.
- Vorzugsweise weist der Logikschaltkreis einen programmierbaren Schalter (30) für jede der verbundenen Verarbeitungsstufen auf.
- Vorzugsweise enthält der Logikschaltkreis für jede verbundene Verarbeitungsstufe einen ersten Schalter zum Ankoppeln eines Decoders an diese Stufe und einen zweiten Schalter, der betreibbar ist, um diesen Decoder an eine benachbarte Stufe anzuschließen.
- Die Erfindung beinhaltet, wie im Anspruch 11 angegeben, ein Verfahren zur Datenverarbeitung in der mehrstufigen Verarbeitungseinrichtung nach Anspruch 1 mit den Schritten: Bereitstellen eines ersten Signaleingangs an jeder Verarbeitungsstufe, Adressieren jeder Verarbeitungsstufe und Bereitstellen eines jeweiligen zweiten Signaleingangs an jeder Verarbeitungsstufe, Generierung eines Ausgangssignals an jeder Verarbeitungsstufe in Abhängigkeit der ersten und zweiten Eingänge für diese Stufe und Anschließen des Ausgangs jeder Stufe in der seriellen Kette an den ersten Eingang der nächsten Verarbeitungsstufe in der seriellen Kette, gekennzeichnet durch die Schritte: als Antwort auf das Erfassen einer defekten Verarbeitungsstufe Überbrücken der defekten Stufe durch Bereitstellen einer direkten Verbindung zwischen dem ersten Eingang und dem Ausgang der defekten Stufe, Anschließen einer Ersatzverarbeitungsstufe an einem Ende der seriellen Kette, um eine revidierte Kette zu bilden und Leiten jedes der Adreßsignale für jede Verarbeitungsstufe in der seriellen Kette zwischen oder defekten Stufe und der Ersatzstufe an eine benachbarte Stufe in der revidierten Kette einschließlich der Ersatzstufe.
- Eine Ausführungsform der vorliegenden Erfindung wird nachfolgend anhand eines Beispieles unter Bezugnahme auf die angefügten Zeichnungen beschrieben, in denen
- Fig. 1 schematisch eine mehrstufige digitale Signalverarbeitungsschaltung zeigt,
- Fig. 2 schematisch eine Stufe einer verallgemeinerten mehrstufigen Schaltung zeigt, um zu illustrieren, wie diese eine Stufe überbrückt werden kann,
- Fig. 3 detaillierter die Steuerung und einen Teil einer Stufe der Schaltung von Fig. 1 zeigt, und
- Fig. 4 eine programmierbare Logikschaltung zur Realisierung einer Redundanzanordnung in der Schaltung von Fig. 1 zeigt.
- Die in Fig. 1 gezeigte Schaltung ist eine mehrstufige digitale Signalverarbeitungsschaltung, um Multiplikationen und Additionen von an diese geleitete Daten durchzuführen. Das Ausgangssignal der Schaltung von Fig. 1 ist zum Zeitpunkt t=kT gegeben durch:
- f(kT)=w(1)*x[kT]+w(2)*x(k-1)T) + . . . +w(N)*x(k-N+1)T].
- In dieser Beziehung sind die Eingangsdaten x eine Funktion, die sich mit der Zeit verändert und mittels eines 36-Bit- Schieberegisters 2 gemeinsam an jede der N Stufen der Schaltung von Fig. 1 geführt werden. In der obigen Gleichung stellt x[kT] den k-ten Eingangsdatenabtastwert dar. Der Koeffizient w(1) wird einer Koeffizientensteuereinheit 4(1) in der ersten Stufe und in ähnlicher Weise ein geeigneter Koeffizient an eine entsprechende Koeffizientensteuereinheit zugeführt, die jeder Stufe der Schaltung zugeordnet ist, beispielsweise der Koeffizienteneinheit 4(2) der zweiten Stufe, die den Koeffizienten w(2) empfängt, und die Koeffizienteneinheit (N) der letzten N-ten Stufe, die den Koeffizienten w(N) empfängt. Zu jedem beliebigen Zeitintervall T wird jede Stufe der Schaltung von Fig. 1 gesteuert, um die zwei an sie geführten Digitalsignale durch eine Serie von Additionen zu multiplizieren. Es versteht sich, daß die Stufen der Schaltung aufeinanderfolgend verbunden sind, wobei der Ausgang jeder Stufe an den Eingang der nachfolgenden Stufe angeschlossen ist. Auf diese Weise werden die durch jede Stufe errechneten Produkte entlang der Kette geführt, so daß diese Produkte allesamt zusammenaddiert werden, um die erforderliche Funktion f[kT] am Ausgang 6 zu erzeugen.
- Aus Fig. 1 ist ersichtlich, daß in jeder Stufe die Multiplikation auf einer Bit-zu-Bit-Basis durchgeführt wird. Somit gibt es in jeder Stufe eine individuelle Addierschaltung 8 für jedes Bit der Eingangsdaten, wobei dessen niederwertigstes Bit an einen Bit-0-Addierer 8(0) das nächst höherwertige Bit an einen Bit-1-Addierer 8(1) usw., das höchstwertige Bit an einen Bit-35-Addierer 8(35) geführt wird.
- Die Koeffizienten w(1), w(2) . . . w(N) in jeder Koeffizientensteuereinheit 4(1), 4(2) . . . 4(N) sind vorgesehen, um auf einer Bit-zu-Bit-Basis mit dem niederwertigsten Bit zuerst an die zugeordnete Stufe geführt zu werden, so daß das gewünschte Produkt errechnet werden kann. Vorzugsweise enthalten die Koeffizientensteuereinheiten 4 Speicherplätze, wie z. B. Schieberegister.
- Jeder der Addierer 8(0) bis 8(35) jeder Stufe ist eine Volladdiererschaltung mit zwei Dateneingängen A und B, einem Eintragseingang C' und Summen- und Übertragsausgängen S und C, wie am deutlichsten aus Fig. 3 ersichtlich ist.
- Die Multiplikation in jeder Stufe wird durch wiederholte Additionen durchgeführt und in diesem Zusammenhang kann jeder Summenausgang S zurück zum Eingang A durch geeignete Tore geführt werden, während der Übertragsausgang C an den Eintragseingang C' der nächsten Volladdiererschaltung in der gleichen Stufe geführt werden kann. Die Multiplikation durch wiederholte Verwendung von Volladdierern dieser Art ist bekannt und wird hier nicht weiter beschrieben.
- In der in Fig. 1 gezeigten Schaltung ist es nicht beabsichtigt, die durch die Addierer 8 in jeder Stufe erzeugten Überträge vollständig aufzulösen bevor das Produkt dieser Stufe an die nächst nachfolgende Stufe geführt wird. Auf diese Weise wird die in Fig. 1 gezeigte Schaltung durch die Einrichtung einer Steuereinheit und einer Taktschaltung 12 gesteuert, so daß die Daten, die an den Summen- und Übertragsausgängen S und C jeder der Addierer einer Stufe erscheinen, periodisch an die nächste Stufe übertragen werden. Diese Daten können dann zu dem Produkt, das in dieser nächsten Stufe berechnet wird, addiert werden.
- Die Summen- und Übertragsausgangssignale S und C der individuellen Addierer 8 der letzten Stufe N werden an einen 36-Bit Übertragslaufaddierer 10 geführt, der die empfangenen Daten mit voller Auflösung irgendwelcher erzeugter Übertragssignale empfängt und somit die Funktion f[kT] an den Ausgang 6 führt. Die Funktion der in Fig. 1 gezeigten Schaltung und die Art und Weise, in der diese diese Funktion durchführt, ist nicht weiter beschrieben. Schaltungen, die ähnlich zu der in Fig. 1 gezeigten sind, sind in unserer ebenfalls anhängigen Britischen Anmeldung Nr. 8 612 453, die am gleichen Tag wie diese Anmeldung eingereicht wurde mit dem Titel "Improvements in or relating to multistage digital signal multiplication and addition" dargestellt und beschrieben, und die Offenbarung in dieser ebenfalls anhängigen Anmeldung wird hiermit durch Bezugnahme eingeführt.
- Die Fig. 1 beinhaltet hier der Einfachheit halber als Beispiel eine mehrstufige Schaltung, in der jede Stufe eine aktive Einrichtung ist und wo die Stufen zum Bilden einer Kette, die einen Dateneingang der Schaltung an einen Datenausgang anschließt, gekoppelt sind. Die Stufen der Kette sind allesamt im wesentlichen identisch und jede Stufe kann individuell addressiert werden, so daß individuell ausgewählte Daten an jede Stufe geführt werden können. Auf diese Weise wird in der in Fig. 1 gezeigten Schaltung ein entsprechender Koeffizient in der Koeffizienteneinheit 4, die der jeweiligen Stufe zugeordnet ist, empfangen.
- Es wird angenommen, daß eine mehrstufige Schaltung, wie beispielsweise in Fig. 1 gezeigt, auf einem einzigen integrierten Schaltungschip hergestellt wird und die vorliegende Erfindung eine Redundanzanordnung für solch eine Schaltung vorsieht, um die Schaltung gegenüber Fehlern unempfindlich zu machen. Die Redundanzanordnung wird realisiert, indem in eine Schaltung, wie z. B. in Fig. 1 gezeigt, zumindest eine Ersatzstufe (nicht gezeigt) eingefügt wird, welche im wesentlichen identisch zu jeder der bereits vorgesehenen Stufen ist. Auf diese Weise kann, wenn eine der Stufen der Schaltung von Fig. 1 als fehlerhaft herausgefunden ist, diese durch die Ersatzstufe ersetzt werden. Dies wird durch Überbrückung der fehlerhaften Stufe, so daß diese "unsichtbar" für Daten wird, die entlang der Kette vom Eingang zum Ausgang führen, und durch geeignetes Umordnen des Restes der Kette erreicht, um die Ersatzstufe zu beinhalten.
- Die Art, wie eine fehlerhafte Stufe überbrückt werden kann, wird in den Fig. 2 und 3 dargestellt.
- Fig. 2 zeigt schematisch eine typische Stufe einer verallgemeinerten mehrstufigen Schaltung, welche die Verbindung dieser Stufe mit den vorherigen und nachfolgenden Stufen zeigt.
- Jede Stufe der Schaltung von Fig. 2 weist eine Anzahl von Eingangsleitungen Is und Ic und eine Anzahl von Ausgangsleitungen Os und Oc auf. Jede der Eingangsleitungen Is, Ic wird durch einen jeweiligen Schalter 14, 16 und jede der Ausgangsleitungen Os, Oc in ähnlicher Weise durch einen entsprechenden Schalter 18, 20 gesteuert. Normalerweise sind die Schalter 14, 16, 18 und 20 geschlossen, so daß Daten auf den Eingangsleitungen Is und Ic in die Stufe zur dortigen Verarbeitung geführt werden und die Ergebnisse dieser Verarbeitung an die Ausgangsleitungen Os und Oc ausgegeben werden.
- Wie in Fig. 2 gezeigt, ist jeder der Schalter 14, 16, 18 und 20 über einen Inverter 27 an einen Knoten 26 angeschlossen, dessen Spannung durch eine Fehleranzeigeschaltung F festgelegt wird. In der dargestellten Ausführungsform dient diese Fehleranzeigeschaltung F zum Erzeugen einer niedrigen Ausgangsspannung, wenn kein Fehler in der repräsentativen Stufe auftritt, und einer hohen Ausgangsspannung, wenn solch ein Fehler auftritt. In den dargestellten Schaltungen wird eine niedrige Spannung, z. B. Null Volt, eingestellt, um eine logische "Null" darzustellen, während eine hohe Ausgangsspannung, z. B. 5 Volt, eingestellt wird, um eine logische "Eins" darzustellen.
- Somit dient die Fehlerschaltung F, wenn kein Fehler in der Stufe auftritt, zum Erzeugen eines Null-Signales am Knoten 26 und dieses wird über den Inverter 27 an jeden der Schalter 14, 16, 18 und 20 angelegt. Jeder Schalter hat somit eine Eins an sich angelegt. Es ist vorgesehen, daß eine an jedem der Schalter 14, 16, 18, 20 angelegte Eins diesen Schalter, der ein Transistor sein kann, leitend machen wird.
- Wenn die Stufe fehlerhaft ist, wird die Fehlerschaltung F eingestellt, um am Knoten 26 ein Eins-Signal zu erzeugen. Diese Eins wird über den Inverter 27 an die Schalter 14, 16, 18 und 20 angelegt, so daß eine Null an jedem der Schalter angelegt wird, um den Schalter nicht leitend zu machen. Diese Schalter bleiben aus, solange ein Eins-Signal am Knoten 26 anliegt.
- Aus Fig. 2 kann ersehen werden, daß die dargestellte Stufe durch Kurzschließen jeder Eingangsleitung Is und Ic an eine Ausgangsleitung Os und Oc überbrückt werden kann. In der dargestellten Ausführungsform ist eine entsprechende Bypass-Leitung B vorgesehen, um durch Betätigung eines jeweiligen Schalters 28 jede Eingangsleitung Is an eine entsprechende Ausgangsleitung Os zu koppeln. In ähnlicher Weise kann jede Eingangsleitung Ic an eine zugeordnete Ausgangsleitung Oc durch eine jeweilige Bypass-Leitung P, die durch einen jeweiligen Schalter 29 gesteuert ist, angeschlossen werden. Jeder der Schalter 28 und 29 ist angeschlossen, um durch ein Signal am Knoten 26 gesteuert zu werden.
- Wenn das Signal am Knoten 26 Null ist, anzeigend, daß es keinen Fehler in der Stufe gibt, wird ein Null-Signal an jeden der Schalter 28 und 29 angelegt, die dadurch nicht leitend gemacht werden, so daß die Bypass-Leitungen B und P allesamt offene Schaltkreise sind. Die entlang der Eingangsleitungen Is und Ic geführten Signale werden deshalb in die Stufe geführt und das Ausgangssignal der Stufe wird auf die Ausgangsleitungen Os und Oc geführt. Wenn allerdings ein Fehler in dieser Stufe durch das Vorhandensein eines
- Eins-Signales am Knoten 26 angezeigt wird, werden sämtliche Schalter 28 und 29 leitend gemacht, so daß die Bypass-Leitungen B und P jeweils einen Kurzschlußschaltungspfad zwischen jeweiligen Eingangs- und Ausgangsleitungen vorsehen. Auf diese Weise werden die Daten auf der Eingangsseite der Stufe an die Ausgangsseite dieser Stufe kurzgeschlossen. Die Stufe wird deshalb für die Daten "nicht sichtbar". Da die Schalter 14, 16, 18 und 20 ebenfalls durch das Eins-Signal am Knoten 26, das durch den Inverter 27 invertiert wird, offen gehalten werden, dienen diese Schalter dazu, vollständig die Stufe von den Eingangs- und Ausgangsleitungen zu isolieren.
- Fig. 3 zeigt die Steuereinheit und die Taktschaltung 12 und einen Teil der einen Stufe der Schaltung von Fig. 1 in einigen Einzelheiten. Insbesondere zeigt Fig. 3 für eine repräsentative i-te Stufe den Volladdierer 8(0) des niederwertigsten Bits und den zugehörenden Schaltkreis. Der Dateneingang an die i-te Stufe ist als ein individuelles Schieberegister 2 gezeigt und die Koeffizientensteuereinheit 4, die der i-ten Stufe zugeordnet ist, ist ebenfalls gezeigt. Die Koeffizientensteuereinheit 4 enthält einen Speicher 5, der angeordnet ist, um den Koeffizienten für diese Stufe von einem Datenpfad 36 oder einem anderen Speicherplatz zu empfangen. Das Laden des Koeffizienten in den Speicher 5 wird durch ein Steuersignal auf Leitung 7 gesteuert. Anschließend kann der Koeffizient im Speicher 5 in ein Schieberegister 9 unter Steuerung eines Steuersignals auf einer Leitung 11 geladen werden.
- Wie oben beschrieben, ist jeder Addierer 8 für jede Bit-Position innerhalb einer Stufe angeschlossen, um ein Summen- und ein Übertragssignal von der vorherigen Stufe zu empfangen und ein Summen- und Übertragssignal an die nächste Stufe auszugeben. Auf diese Weise ist eine Summenleitung S und eine Übertragsleitung C jeder Bit-Position, die sich durch jede Stufe von dessen Eingang zu dessen Ausgang erstreckt, zugeordnet. Somit sind, wie in den Fig. 1 und 3 gezeigt, die Summenleitung S(0) und die Übertragsleitung C(0) den Ausgängen der niederwertigsten Bit-Position, die Summenleitung S(1) und die Übertragsleitung C(1) den Ausgängen der nächstwertigen Bit-Position usw. zugeordnet. Am Ausgang zu jeder Stufe gibt es Toreinrichtungen 15, 19, die jeweils einer entsprechenden Summenleitung zugeordnet sind und Toreinrichtungen 17 und 21, die jeweils einer entsprechenden Übertragsleitung zugeordnet sind. Wie aus Fig. 1 ersichtlich, gibt es keine Übertragsleitung, die dem Ausgang der höchstwertigen Bit-Position zugeordnet ist. Diese Toreinrichtungen können, wie in Fig. 3 angezeigt, Schalter sein.
- Wie oben angegeben, wird die Schaltung so gesteuert, daß die Daten in jeder Stufe zu einer geeigneten Zeit an die nächstfolgende Stufe übertragen werden. Die Datenübertragung von Stufe zu Stufe wird durch Schalter 19 und 21 gesteuert. Somit können, wenn die Schalter 15 und 17 eingeschaltet sind, von der Stufe erzeugte Daten auf ihren eigenen Eingang zurückgeführt werden. Beim Einschalten der Schalter 19 und 21 werden anschließend die Produkte der i-ten Stufe freigegeben, um nach vorn zur nächsten Stufe geführt zu werden. Die Schalter 15, 17, 19 und 21 werden durch die Steuerschaltung 12 gesteuert, die für sämtliche Stufen gemeinsam ist.
- Die Schalter 15, 17, 19 und 21 werden gesteuert, um den Betrieb der i-ten Stufe zu bestimmen und insbesondere, um die Übertragung der Daten von ihrem Eingang zu ihrem Ausgang zu steuern. Eine Bypass-Anordnung für diese i-te Stufe der in Fig. 2 illustrierten allgemeinen Art kann sehr einfach realisiert werden durch Verwendung der bereits vorgesehenen Schalter 15, 17, 19 und 21, um eine zweite Funktion ähnlich zu derjenigen auszuführen, die durch die Schalter 14, 16, 18 und 20 der Anordnung von Fig. 2 durchgeführt wird. In dieser Beziehung ist jeder der Schalter 15 und 17 der i-ten Stufe über ein UND-Gatter 22, dessen ein Eingang an die Steuerschaltung 12 geschaltet ist, an die Steuerschaltung 12 angeschlossen. In ähnlicher Weise sind die Schalter 19 und 21 der i-ten Stufe an die Steuerung 12 über ein weiteres UND-Gatter 24 angeschlossen. Der zweite Eingang jedes UND-Gatters ist über einen Inverter 27 an den Knoten 26 geschaltet, dessen Spannung durch die der i-ten Stufe zugeordneten Fehleranzeigeschaltung F bestimmt wird.
- Somit ist, wenn kein Fehler in der i-ten Stufen auftritt, die Fehlerschaltung F vorgesehen, um ein Null-Signal am Knoten 26 zu erzeugen und dieses wird über einen Inverter 27 an den zweiten Eingang jedes der UND-Gatter 22 und 24 geschaltet. Auf diese Weise erscheint eine Eins am zweiten Eingang jedes UND-Gatters und somit wird der Ausgang jedes UND-Gatters, das an dessen ersten Eingang geführte Signal kopieren und dies wird durch die Steuerschaltung 12 bestimmt. D. h., wenn die Steuerschaltung ein Eins-Signal an den ersten Eingang eines der UND-Gatter anlegt, wird dieses eine Eins an seinem Ausgang erzeugen, um jeden der Schalter 15, 17, 19, 21, an denen die Eins angelegt wird, leitend zu machen. In ähnlicher Weise wird ein Null-Signal am ersten Eingang jedes der UND-Gatter 22, 24 eine Null am Ausgang des Gatters erzeugen, wodurch jene der Schalter 15, 17, 19 und 21 ausgeschaltet werden, die angeschlossen sind, um durch dieses UND-Gatter gesteuert zu werden.
- Wenn die i-te Stufe fehlerhaft ist, wird die Fehlerschaltung F eingestellt, um ein Eins-Signal am Knoten 26 zu erzeugen. Diese Eins wird invertiert und die resultierende Null, die an dem zweiten Eingang jedes der UND-Gatter 22 und 24 angelegt wird, stellt sicher, daß eine Null am Ausgang jedes der UND-Gatter erscheint. Das Null-Ausgangssignal des UND-Gatters 22 wird an jeden der Schalter 15 und 17 angelegt, um diese Schalter zu öffnen, während die Schalter 19 und 21 durch das Null-Ausgangssignal des UND-Gatters 24 ausgeschaltet werden. Die Schalter bleiben aus, während ein Null-Signal am zweiten Eingang jedes der UND-Gatter anliegt, unabhängig vom durch die Steuerschaltung 12 an die anderen der Eingänge jedes UND-Gatters angelegten Signales.
- Die Summen- und Übertragsleitungen S und C, die der i-ten Stufe zugeordnet sind, können als äquivalent an den Eingangs- und Ausgangsleitungen Is, Ic, Os, Oc der Schaltung von Fig. 2 betrachtet werden. Auf diese Weise kann die Stufe durch eine Vielzahl von Bypass-Leitungen B, die jeweils einer jeweiligen der Summenleitungen S(0), S(1) bis S(35) der Stufe zugeordnet sind, und durch eine Vielzahl von Bypass-Leitungen P, die jeweils vorgesehen sind, um eine jeweilige der Übertragsleitungen C(0), C(1) bis C(34) kurzzuschließen, überbrückt werden. Jede der Bypass-Leitungen B enthält einen jeweiligen Schalter 28, jede der Bypass-Leitungen P enthält einen jeweiligen Schalter 29 und jeder der Schalter 28 und 29 ist angeschlossen, um durch das Signal am Knoten 26 gesteuert zu werden.
- Es ist ersichtlich, daß ein Null-Signal an jedem der Schalter 28 und 29, die dadurch nicht leitend gemacht werden, so daß die Bypass-Leitungen B und P allesamt offene Schaltkreise sind, angelegt wird, wenn das Signal am Knoten 26 Null ist, was anzeigt, daß es keinen Fehler in der i-ten Stufe gibt. Die Signale auf den Summen- und Übertragsleitungen S und C werden deshalb an den Eingang der i-ten Stufe geführt oder an die folgende Stufe unter Steuerung der Steuerschaltung 12 und den Schaltern 15, 17, 19 und 21, wie zugewiesen, übertragen. Wenn allerdings ein Fehler in der i-ten Stufe durch das Vorhandensein eines Eins-Signales am Knoten 26 angezeigt wird, werden die Schalter 28 und 29 allesamt leitend gemacht, so daß die Bypass-Leitungen B und P jeweils einen Kurzschlußschaltungspfad für die jeweiligen Summen- und Übertragsleitungen S und C vorsehen. Auf diese Weise werden die Daten auf der Eingangsseite der Summen- und Übertragsleitungen auf die Ausgangsseite der Summen- und Übertragsleitungen kurzgeschlossen und die Daten durch die i-te Stufe nicht an den Eingang der nächstfolgenden Stufe geführt. Die i-te Stufe wird deshalb für die Daten "nicht sichtbar". Da die Schalter 15, 17, 19 und 21 durch das Eins-Signal am Knoten 26 offen gehalten werden, dienen diese Schalter zur vollständigen Isolierung des Ausgangs der i-ten Stufe von den Summen- und Übertragsleitungen S und C.
- Die Fehleranzeigeschaltung F kann in jeder beliebigen Weise realisiert werden. Eine Ausführungsform ist in Fig. 4 gezeigt, aus der ersichtlich ist, daß die Schaltung F einen normalerweise geschlossenen Schalter 30 aufweist, dessen ein Anschluß an 0 Volt (VSS) der Stromversorgung und dessen anderer Anschluß über einen Widerstand 32 an die Versorgungsspannung (VDD), z. B. 5 Volt, angeschlossen ist. Der
- Schalter 30 ist programmierbar und kann beispielsweise ein Transistor, eine Speicherstelle oder eine Sicherung sein. Eine Sicherung, z. B. eine Lasersicherung, kann während dem Testen der Schaltung durchgebrannt oder nicht durchgebrannt werden, so daß der Zustand des Schalters anschließend festgelegt ist.
- Es ist erläutert worden, daß, wenn eine Stufe der Schaltung als fehlerhaft herausgefunden wurde, diese derart überbrückt werden kann, um die Daten von der vorherigen Stufe und beliebige an diese geführten Daten an die nachfolgende Stufe derart anzulegen, daß sich die fehlerhafte Stufe nicht auf die Daten auswirkt. Allerdings ist jede Stufe in der in Fig. 1 gezeigten Schaltung vorgesehen, um nicht nur mit gemeinsamen Eingangsdaten vom Schieberegister 2 zu arbeiten, sondern auch mit speziell an diese Stufe geführten Daten von der jeweiligen Koeffizientensteuereinheit 4(1) bis 4(N). Demzufolge müssen, wenn eine der Stufen als fehlerhaft herausgefunden und überbrückt wird, Vorkehrungen getroffen werden, um sicherzustellen, daß die Daten, die speziell an diese fehlerhafte Stufe geführt werden sollten, noch korrekt in die durch die Schaltung ausgeführten Berechnungen einbezogen werden. Eine Logik-Schaltung, die der Adreßeinrichtung der Schaltungsstufen von Fig. 1 zugeordnet ist, und die die notwendige Umordnung der Daten freigibt, ist in Fig. 4 gezeigt.
- Um den passenden Koeffizienten in den Speicher 5 der Koeffizienteneinheit 4 jeder Stufe zu laden, ist ein jeweiliger Adreßdekodierer 34(1), 34(i) bis 34(N) jeder Stufe zugeordnet. Nach dem Empfang der passenden Adresse auf Adreßleitungen 38 wird ein Ausgang 48 des adressierten Dekodierers hochgehen und eine Eins an die der passenden Stufe zugeordneten Steuerleitung 7 geschaltet. Somit erzeugt, wenn die Adresse der i-ten Stufe auf Adreßleitungen 38 empfangen wird, der Adreßdekodierer 34 (i), der dieser Stufe zugeordnet ist, ein Eins-Signal an seinem Ausgang 48 und folglich auf dessen Steuerleitung 7, um den Speicher 5 der zugeordneten Koeffizienteneinheit 4 zum Empfang eines Koeffizienten vom Datenpfad 36 zu veranlassen. Auf diese Weise wird der geeignete Koeffizient in den Speicher 5 und folglich in das Schieberegister 9 der i-ten Stufe geladen.
- Die in Fig. 4 angegebene Logik-Schaltung gibt ein korrektes Laden der passenden Daten in jede Stufe frei, sogar wenn eine Stufe als fehlerhaft herausgefunden und überbrückt worden ist. In dieser Hinsicht besteht die Logik-Schaltung aus einer Anzahl von individuellen Logik-Stufen, die jeweils einer entsprechenden Stufe der mehrstufigen Signalverarbeitungsschaltung zugeordnet sind. Es ist ersichtlich, daß eine Fehleranzeigeschaltung F jeder Stufe der mehrstufigen Schaltung zugeordnet ist.
- Wenn der Schalter 30 jeder Schaltung F normalerweise geschlossen ist, wird eine Null an den Ausgangsknoten 26 der Schaltung F gelegt. Wenn irgendeine Schaltungsstufe als einen Fehler enthaltend herausgefunden wird, wird dessen zugeordneter Schalter 30 geöffnet, so daß ein Eins-Signal an den Ausgangsknoten 26 gelegt wird.
- Der Ausgang 48 des Adreßdekodierers 34(N) für die letzte Schaltungsstufe N ist an den ersten Eingang eines UND-Gatters 40 angeschlossen, dessen Ausgang mit der Steuerleitung 7(N) verbunden ist. Der zweite Eingang dieses Gatters 40 ist über einen Inverter 42 an den Ausgangsknoten 26 der zugeordneten Fehlerschaltung F angeschlossen. Die der Schaltungsstufe N zugeordnete Logik-Stufe ist auch an die vorhergehende Logik-Stufe angeschlossen, die der vorhergehenden Schaltungsstufe zugeordnet ist. Auf diese Weise wird der Ausgangsknoten 26 der Schaltung F der N-ten Stufe über eine Leitung 44 an den ersten Eingang eines ODER-Gatters 46 in der vorhergegangenen Logik-Stufe und in ähnlicher Weise der Ausgang 48 des Adreßdekodierers 34(N) über eine Leitung 50 an einen Eingang eines weiteren UND-Gatters 52 in der vorhergehenden Logik-Stufe angeschlossen.
- Die den Schaltstufen 1 bis N-1 zugeordneten Logikstufen sind im wesentlichen identisch und weisen ein jeweiliges erstes UND-Gatter 40 zum Anschließen des Ausgangs 48 des Adreßdekodierers 34 der gleichen Stufe an einen Eingang eines ODER-Gatters 54 und ein jeweiliges zweites UND-Gatter 52 zum Anschließen des Ausgangs des Adreßdekodierers der nächstfolgenden Schaltungsstufe an den zweiten Eingang desselben ODER-Gatters 54 auf. Der Ausgang des ODER-Gatters 54 ist mit der Steuerleitung 7 der gleichen Logik-Stufe verbunden. Wir haben gesehen, daß der erste Eingang des ODER-Gatters 46 jeder Logik-Stufe mit der folgenden Logik-Stufe verbunden ist. Der zweite Eingang jedes ODER-Gatters 46 ist an den Ausgangsknoten 26 der zugeordneten Fehlerschaltung F angeschlossen. In jeder Logik-Stufe ist der Ausgang des ODER-Gatters 46 über den Inverter 42 an den zweiten Eingang des UND-Gatters 40 der gleichen Logik-Stufe und direkt an den zweiten Eingang des UND-Gatters 52 der vorausgehenden Logik-Stufe angeschlossen.
- Die in Fig. 4 gezeigte Logik-Schaltung enthält auch eine anfängliche Logik-Stufe die einer (nicht gezeigten) Ersatzschaltungs-Stufe zugeordnet ist. Diese Ersatzschaltungs-Stufe würde normalerweise am Anfang der Kette von Fig. 1 angeordnet sein, d. h., wie dargestellt links von Stufe 1.
- Diese Ersatzstufe wird im wesentlichen identisch zu den anderen Schaltungsstufen 1 bis N sein und deshalb Addierschaltungen 8 und eine passende Koeffizientensteuereinheit 4 enthalten, in der Daten vom Datenpfad 36 unter Steuerung des Signales auf der Steuerleitung 7 (s) geladen werden. Die Leitung 7 (s) kann über ein UND-Gatter 52 der anfänglichen Logik-Stufe und eine Leitung 50 an den Ausgang 48 des Adreßdekodierers 34 (1) der benachbarten Logikstufe angeschlossen sein.
- Es wird zuerst die Arbeitsweise der Logikschaltung von Fig. 4 betrachtet, wenn keine der Schaltungsstufen 1 bis N der Schaltung von Fig. 1 als fehlerhaft herausgefunden worden ist. Sämtliche Schalter 30 der Fehlerschaltungen F sind normalerweise geschlossen und der Ausgangsknoten 26 jeder Fehlerschaltung F befindet sich auf Null. Die Null am Knoten 26 in der der Schaltungsstufe N zugeordneten letzten Logik-Stufe wird durch den Inverter 42 invertiert, so daß eine Eins an den zweiten Eingang des UND-Gatters 40 angelegt wird, wobei der Ausgang des UND-Gatters 40 das an seinen ersten Eingang durch den Adreßdekodierer 34(N) angelegte Signal kopiert. Somit wird der Ausgang 48, wenn die Adresse der N-ten Schaltungsstufe auf den Adreßleitungen 38 erscheint, hochgehen und ein Eins-Signal wird auf der Steuerleitung 7(N) erscheinen, um einen Koeffizienten in den zugeordneten Speicher 5 zu laden. Die Null am Ausgangsknoten 26 wird auch an den zweiten Eingang des UND-Gatters 52 der vorangegangenen Logik-Stufe angelegt. Dies stellt sicher, daß der Ausgang des weiteren UND-Gatters 52 Null ist, unabhängig vom Signal an dessen ersten Eingang, wobei der Ausgang 48 des Adreßdekodierers 34(N) von der Steuerleitung 7 der vorangegangenen Stufe isoliert wird.
- Die Null am Ausgangsknoten 26 der Fehlerschaltung F, die der letzten Stufe N zugeordnet ist, wird auch an den ersten Eingang des ODER-Gatters 46 der vorangegangenen Stufe angelegt. Der zweite Eingang dieses ODER-Gatters 46 ist auch bei Null, da eine Null am Knoten 26 der entsprechenden Fehlerschaltung F auftritt. Somit erzeugt dieses ODER-Gatter 46 an seinem Ausgang eine Null, die durch den Inverter 42 invertiert wird, so daß eine Eins am zweiten Eingang des UND-Gatters 40 dieser Stufe angelegt wird. Ein Signal wird deshalb an die Steuerleitung 7 dieser Stufe angelegt, das eine Kopie des Ausgangssignales des zugeordneten Adreßdekodierers ist. In ähnlicher Weise ist in sämtlichen Logik-Stufen der Ausgang 48 des Adreßdekodierers für diese Stufe über dessen zugeordnetes erstes UND-Gatter 40 an die zugeordnete Steuerleitung 7 angeschlossen. In jeder dieser Stufen isoliert das weitere UND-Gatter 52 die Steuerleitung dieser Stufe von den Adreßdekodierern der nachfolgenden Stufe. Es ist auch verständlich, daß die Null am Ausgang des ODER-Gatters 46 der Logik-Stufe 1 in ähnlicher Weise an den zweiten Eingang des UND-Gatters 52 der anfänglichen Logik-Stufe angelegt wird, so daß dessen Steuerleitung 7(s) vom Adreßdekodierer 34(1) isoliert wird.
- Die Null am Ausgang des ODER-Gatters 46 der Logik-Stufe 1 wird auch über einen Inverter 56 an einen Ausgangsknoten 26(s), der der Ersatzschaltungsstufe zugeordnet ist, angeschlossen. Das Signal am Knoten 26(s) ist vorgesehen, um die Ersatzstufe zu steuern und in diesem Fall, wenn keine Schaltungsstufe als fehlerhaft herausgefunden worden ist, erscheint eine Eins am Knoten 26(s), das die Schalter 28 und 29 der Ersatzschaltstufe, die dadurch überbrückt wird, schließt.
- Somit gibt in dieser Situation eine Adressierung jedes Adreßdekodierers 34 diesen Adreßdekodierer frei, um dessen Ausgang 48 an dessen zugeordnete Steuerleitung 7 und folglich an die Koeffizienteneinheit 4, die dieser besonderen Schaltungsstufe zugeordnet ist, anzuschließen.
- Es wird nun die Situation betrachtet, in der beim Testen eine der Schaltungsstufen 1 bis N als fehlerhaft herausgefunden wird. Der Schalter 30 in der dieser Stufe zugeordneten Fehlerschaltung F wird geöffnet. Dies legt ein Eins-Signal an den jeweiligen Ausgangsknoten 26. Es wird eine Null an allen anderen Ausgangsknoten 26 geben. In sämtlichen Logik-Stufen, die dieser einen fehleranzeigenden Logik-Stufe folgen, d. h. nach rechts wie in Fig. 4 gezeigt, wird die Situation wie oben beschrieben sein, daß der Ausgang 48 des zugeordneten Adreßdekodierers an die der gleichen Stufe zugeordnete Steuerleitung 7 angeschlossen werden wird. In der einen fehleranzeigenden Stufe wird die Eins am Ausgangsknoten 26 an den zweiten Eingang des jeweiligen ODER-Gatters 46 angeschlossen, das an seinem ersten Eingang eine Null von der folgenden Stufe empfängt. Der Ausgang dieses ODER-Gatters 46 wird deshalb Eins sein. Dieses Eins-Signal wird direkt an den zweiten Eingang des UND-Gatters 52 der vorhergehenden Logik-Stufe geführt, um den Adreßdekodierer dieser Stufe mit der Steuerleitung der vorhergehenden Stufe zu verbinden. Die Eins am Ausgang des ODER-Gatters 46 wird auch über den Inverter 42 an den zweiten Eingang des UND-Gatters 40 der gleichen Stufe angelegt, wobei der Ausgang des Adreßdekodierers, der der fehlerhaften Stufe zugeordnet ist, von der Steuerleitung 7 isoliert wird. Zur gleichen Zeit und wie oben beschrieben wird die Eins am Ausgangsknoten 26 der fehlerhaften Schaltungsstufe die Schalter 28 und 29 in dieser Schaltungsstufe eingeschaltet haben, so daß die Stufe überbrückt wird. Demzufolge trägt diese Schaltungsstufe nicht länger zur Berechnung, die durch die Schaltung durchgeführt wird, bei.
- Die Eins am Ausgang des ODER-Gatters 46 der Logik-Stufe, die einen Fehler anzeigt, wird an den ersten Eingang des ODER-Gatters 46 der vorangegangenen Logik-Stufe angelegt, so daß eine Eins an dem Inverter 42 und folglich deine Eins an den zweiten Eingang des UND-Gatters 40 der vorangegangenen Stufe angelegt wird. Dies isoliert den Adreßdekodierer dieser vorangegangenen Stufe von dessen zugeordneter Steuerleitung 7. Zusätzlich wird der eine Eingang des ODER-Gatters 46 der vorangegangenen Stufe auch an den zweiten Eingang des weiteren UND-Gatters 52 der Stufe, die dieser vorangegangenen Stufe vorausgeht, angelegt. Somit wird jeder Adreßdekodierer von dem der fehlerhaften Stufe zugeordneten Adreßdekodierer an die Steuerleitung, die der vorangegangenen Stufe zugeordnet ist, angeschlossen und von dessen eigener zugeordneter Steuerleitung isoliert. Am Beginn der Kette ist ersichtlich, daß die Eins am Ausgang des ODER-Gatters 46 der Logik-Stufe 1 an den zweiten Eingang des UND-Gatters 52 der anfänglichen Logik-Stufe angelegt wird, so daß der erste Adreßdekodierer 34(1) mit der Ersatzsteuerleitung 7(s) und folglich mit der Ersatzstufe verbunden wird. Zusätzlich wird diese Eins über den Inverter 56 an den Ausgangsknoten 26(s) der anfänglichen Logik-Stufe, die die Schalter 28 und 29 der Ersatzschaltungs-Stufe öffnet, angelegt, so daß diese Ersatzschaltungs-Stufe in die Kette der die mehrstufige Schaltung bildenden Stufen geschaltet wird.
- Somit ist ersichtlich, daß dort, wo eine Schaltungsstufe als fehlerhaft herausgefunden worden ist, eine Schaltung von Fig. 4 nicht nur dazu führt, diese Stufe zu überbrücken und die Ersatzschaltungs-Stufe freigibt, sondern auch sicherstellt, daß ohne eine Änderung in der Programmierung sämtliche der aktuell betriebenen Schaltungsstufen durch die Adreßeinrichtung individuell adressiert werden können, so daß die ursprüngliche Berechnung noch unter der Steuerung der Steuereinheit und der Taktschaltung durchgeführt werden kann.
- In der Schaltung wie oben beschrieben, wird nur eine Ersatzschaltungsstufe vorgesehen und somit kann nur eine fehlerhafte Schaltungsstufe ersetzt werden. Allerdings ist es klar, daß mehr als eine Ersatzschaltungsstufe vorgesehen werden könnte mit einer sich hierdurch ergebenden Erhöhung in der Anzahl der fehlerhaften Stufen, die ersetzt werden können. Die in Fig. 4 gezeigte Logik-Schaltung kann ganz einfach erweitert werden, um dieser Situation zu entsprechen.
- In den oben beschriebenen Schaltungen sind die Ersatz schaltungs-Stufe oder -Stufen physikalisch am Anfang der verbundenen Verarbeitungsstufen plaziert und dies wird im allgemeinen bevorzugt. Allerdings besteht kein Grund, warum die Ersatzschaltungsstufen nicht zwischen den verbundenen Verarbeitungsstufen oder an deren Ende eingesetzt werden sollten. Dies wird von der Architektur des einzelnen Chips und vom Anschluß der Kette an den letzten Addierer 10 abhängen.
- In der beschriebenen Ausführungsform ist die Ersatzschaltungsstufe identisch zu den anderen Schaltungsstufen und wird somit, wenn sie nicht in Gebrauch ist, überbrückt, wobei eine Öffnung ihrer Schalter 28 und 29 notwendig ist, um den Ersatz in die Schaltung zu bringen. Allerdings wäre es möglich, insbesondere dort, wo sich die Ersatzschaltungsstufe am Beginn der Kette befindet, die Bypass-Leitungen B und P wegzulassen und einfach eine Schalteinrichtung vorzusehen, die normalerweise die Eingänge der ersten Stufe an Masse schaltet, jedoch so geschaltet werden kann, um diese Eingänge an die Ausgänge des Ersatz es mittels eines Signales am Ausgang des Inverters 56 der anfänglichen Logik-Stufe anzuschließen.
- Die Erfindung ist oben unter Bezugnahme auf eine mehrstufige Schaltung beschrieben worden, die insbesondere vorgesehen ist, um die Funktion f(kT) durch einen Prozeß der wiederholten Addition auszuführen. Allerdings ist die hier gezeigte mehrstufige Schaltung einfach als ein Beispiel beschrieben, wobei die Erfindung auf andere mehrstufige Schaltungen anwendbar ist.
- Die vorliegende Erfindung sieht eine Technik zur Redundanzeinführung in beliebige Einrichtungen vor, die aus einer Anzahl von Stufen, die vorzugsweise identisch sind und aktive Einrichtungen, wie z. B. Datenverarbeitungselemente, enthalten, hergestellt ist. Die Stufen sind zur Bildung einer Kette verbunden und vorzugsweise ist jede Stufe individuell adressierbar. In dem gegebenen speziellen Beispiel ist jede Stufe individuell adressierbar, so daß ein spezieller Koeffizient an jeder Stufe eingegeben werden kann. Natürlich ist die Erfindung gleichermaßen dort anwendbar, wo die gleichen Daten an mehr als eine Stufe geführt werden sollen und/oder wenn die individuellen Stufen adressiert werden, um Daten auszugeben oder die Betriebsweise der Stufe zu steuern.
- Die hier beschriebene Redundanztechnik hat den Vorteil, daß sie einfach zu realisieren ist und die Programmierung der Einrichtung nicht verkompliziert. Somit ist es nur notwendig, eine Ersatzschaltungs-Stufe und eine Logik-Stufe der in Fig. 4 gezeigten Art einzusetzen. Die Logik-Schaltung enthält eine Sicherung oder eine andere fehleranzeigende Schaltung für jede der normalen Schaltungsstufen. Nach der Herstellung kann die Einrichtung getestet und jede fehlerhafte Schaltungsstufe durch Setzen der damit verbundenen Fehleranzeigeschaltung F isoliert werden. Dies führt dazu, daß die fehlerhafte Stufe überbrückt, die Ersatzschaltungs-Stufe in die Kette geschaltet und die Adreßeinrichtung automatisch umgeordnet wird, so daß die fehlerhafte Stufe nicht adressiert wird, sondern die Adreßeinrichtung, die normalerweise der fehlerhaften Stufe zugeordnet ist, eine andere Stufe adressiert. Es wäre möglich, statt dessen für die Adressierung eine Einrichtung einer fehlerhaften Stufe vorzusehen, um automatisch die Ersatzschaltungsstufe zu adressieren. Allerdings wird bevorzugt, daß die einer fehlerhaften Stufe zugeordnete Adreßeinrichtung eine benachbarte Stufe adressieren sollte, z. B., wie oben gezeigt, die vorangegangene Stufe und daß die vorangegangene Adreßeinrichtung in ähnlicher Weise vorangegangene Stufen adressieren sollte, so daß eine serielle oder kettenartige Verbindung aufgestellt wird, in der jede Stufe wirksam durch die nächst vorangegangene Stufe ersetzt wird. Diese Verkettung des Ersetzens befähigt die gesamte Schaltung zur Steuerung zu "sehen", weitgehend egal, ob die Ersatzschaltungs-Stufe verwendet worden ist oder nicht, und dies befähigt das Programm zu laufen, ohne daß irgendeine Änderung in den Adressen notwendig ist. Es sollte auch keine Erhöhung in der Zugriffszeit der Einrichtung geben.
- In der dargestellten Ausführungsform weist jede Schaltungsstufe die gleiche Anzahl von Eingängen in bezug auf die Anzahl von Ausgängen auf, allerdings kann diese Technik eingesetzt werden, wo es einen Unterschied in dieser Anzahl gibt. In den gezeigten Ausführungsformen werden die fehlerhaften Schaltungs-Stufe oder -Stufen überbrückt und die Schalter gesetzt, um die Stufe von dem Rest der Schaltung zu isolieren. Falls erforderlich, könnte auch eine Einrichtung vorgesehen werden, um einen Betrieb jeder beliebigen aktiven Einrichtung in den überbrückten Stufen, z. B. um Energie zu sparen, zu verhindern.
- Wo beabsichtigt ist, die Schaltung nach der Herstellung zu testen und die Fehlerschalter dauerhaft zu setzen, können die Schalter der Fehleranzeigeschaltungen Sicherungen oder im ROM programmiert sein. Die Schalter könnten alternativ in einem EPROM oder EEPROM programmiert sein. Alternativ könnten die Fehleranzeigen in einem flüchtigen Speicher programmiert sein. Es wäre dann notwendig, vor dem Einsatz die Schaltung zu testen und die Schalter zu setzen. Es wäre möglich, dies nach einer Initialisierung vorzusehen, wobei ein Selbsttestprogramm ausgeführt wird und die Fehlerschalter geeignet gesetzt werden. Vorteilhafterweise kann die Schaltung mit einer Selbsttesteinrichtung versehen sein, die während des Betriebes arbeitet, so daß die Schaltung fehlerresistent wird.
- Die aktiven Einrichtungen jeder Schaltung der Kette der Vorrichtung können Signalverarbeitungselemente, Datenverarbeitungselemente oder individuelle Datenpfade sein.
Claims (11)
1. Mehrstufige Signalverarbeitungseinrichtung mit einer
Vielzahl von ähnlich verbundenen Verarbeitungsstufen,
die jeweils ein Signalverarbeitungselement (8), einen
ersten Signaleingang (IS, IC), einen adressierbaren
zweiten Signaleingang (7) und einen Ausgang (OS, OC)
enthalten; einer Ersatzsignalverarbeitungsstufe ähnlich
zu jeder der verbundenen Verarbeitungsstufen;
Adreßdecodierschaltkreise (34), um selektiv die zweiten
Signaleingänge der Vielzahl von Verarbeitungsstufen zu
adressieren; Koppelschaltkreise (15, 17, 19, 21), um
zumindest einige der verbundenen Verarbeitungsstufen zu
einer seriellen Kette zu verbinden, wobei der Ausgang
jeder Stufe an einen entsprechenden ersten
Signaleingang einer in der Kette benachbarten Stufe
angeschlossen ist, und um die Ersatzsignalstufe selektiv an die
Kette anzuschließen; jede Verarbeitungsstufe enthält
darüber hinaus eine Bypass-Schaltung (B, P), die
zwischen den ersten Eingang und Ausgang jeder verbundenen
Verarbeitungsstufe gekoppelt ist, um einen Bypass für
jede Stufe vorzusehen, und Logikschaltkreise, die an
die Koppelschaltkreise (15, 19) und an die
Adreßdecodierschaltkreise (34) gekoppelt sind, wobei die
Logikschaltkreise betreibbar sind, um die Koppelschaltkreise
zum Überbrücken einer in der Kette ausgewählten
Verarbeitungsstufe einzustellen,
dadurch gekennzeichnet,
daß die Verarbeitungsstufen und die Ersatzstufe eine
serielle Kette zwischen einem Eingangsanschluß der
Kette und einem Ausgangsanschluß der Kette bilden, und
daß die Adreßdecodierschaltkreise eine Vielzahl von
Decodern (4) aufweisen, wobei jeder Decoder an eine
vorbestimmte Stufe der verbundenen Verarbeitungsstufen
gekoppelt ist, und worin jeder Logikschaltkreis
selektiv betreibbare Leitwegschaltkreise (40, 42, 52, 54)
enthält, um die Kopplung zwischen den Decodern und
verbundenen Verarbeitungsstufen zu verändern, wobei die
Decoderschaltung (4) für die ausgewählte verbundene
Prozeßstufe von der ausgewählten Stufe isoliert ist und
der Decoder für die ausgewählte Stufe und die Decoder
(4) für die verbundenen Stufen zwischen der
ausgewählten Stufe und der Ersatzstufe, die an einem Ende der
seriellen Kette angeordnet ist, jeweils mit einer
benachbarten Verarbeitungsstufe entlang der Kette in
Richtung zur Ersatzstufe gekoppelt sind, wenn eine
ausgewählte verbundene Verarbeitungsstufe in der
seriellen Kette überbrückt ist.
2. Mehrstufige Signalverarbeitungseinrichtung gemäß
Anspruch 1, bei welcher die Koppelschaltung
Schaltschaltkreise (15, 17, 19, 21) für jede der verbundenen
Verarbeitungsstufen enthält, wobei die Schaltschaltkreise an
die Logikschaltkreise angeschlossen und betreibbar
sind, wenn eine ausgewählte verbundene
Verarbeitungsstufe überbrückt ist, um die ausgewählte
Verarbeitungsstufe von der Kette abzutrennen und den Ausgang der
ausgewählten Verarbeitungsstufe von der seriellen Kette
zu isolieren.
3. Mehrstufige Signalverarbeitungseinrichtung nach
Anspruch 2, bei welcher der Schaltschaltkreis für jede
verbundene Verarbeitungsstufe einen ersten Schalter
(19)
zum Verbinden des Ausgangs der Stufe an eine
nachfolgende Stufe in der Kette und einen zweiten
Schalter (15) zum Verbinden des Ausgangs der Stufe an
den ersten Signaleingang (IS, IC) der nachfolgenden
Stufe aufweist.
4. Mehrstufige Signalverarbeitungseinrichtung nach einem
der Ansprüche 1 bis 3, bei welcher der Logikschaltkreis
einen programmierbaren Schalter (30) für jede der
verbundenen Verarbeitungsstufen aufweist, wobei der
programmierbare Schalter betreibbar ist, um, falls
erforderlich, den Koppelschaltkreis zum Überbrücken
einer ausgewählten verbundenen Verarbeitungsstufe
einzustellen.
5. Mehrstufige Signalverarbeitungseinrichtung nach
Anspruch 4, bei welcher der programmierbare Schalter (30)
eine Sicherung aufweist.
6. Mehrstufige Signalverarbeitungseinrichtung nach einem
der Ansprüche 1 bis 5, bei welcher jedes
Signalverarbeitungselement einen Addierer (8) aufweist.
7. Mehrstufige Signalverarbeitungseinrichtung nach
Anspruch 7, bei welcher der Koppelschaltkreis Summen- und
Übertragsleitungen enthält, welche Summen- und
Übertragssignale zwischen benachbarten Stufen in der Kette
bereitstellen.
8. Mehrstufige Signalverarbeitungseinrichtung nach
Anspruch 6, bei welcher die verbundenen
Verarbeitungsstufen jeweils eine Vielzahl von Addierern (8) aufweisen,
die zur Verarbeitung von Bitsignalen unterschiedlicher
Wertigkeit parallel angeordnet sind.
9. Mehrstufige Signalverarbeitungseinrichtung nach
Anspruch 6, bei welcher der zweite Signaleingang (7) an
jede Stufe zum Bereitstellen eines Koeffizienten zur
Multiplikation durch ein Signal angeordnet ist, welches
an den ersten Signaleingang der gleichen Stufe angelegt
ist.
10. Mehrstufige Signalverarbeitungseinrichtung nach einem
der Ansprüche 1 bis 9, bei welcher der Logikschaltkreis
für jede verbundene Verarbeitungsstufe einen ersten
Schalter (54) zum Ankoppeln eines Decoders an diese
Stufe und einen zweiten Schalter (52) enthält, der zum
Verbinden dieses Decoders an eine benachbarte Stufe
betreibbar ist.
11. Verfahren zur Datenverarbeitung in der mehrstufigen
Verarbeitungseinrichtung nach Anspruch 1 mit den
Schritten: Bereitstellen eines ersten Signaleingangs an
jeder Verarbeitungsstufe, Adressieren jeder
Verarbeitungsstufe und Bereitstellen eines jeweiligen zweiten
Signaleingangs an jeder Verarbeitungsstufe, Generierung
eines Ausgangssignals für jede Verarbeitungsstufe in
Abhängigkeit der ersten und zweiten Eingänge für diese
Stufe und Anschließen des Ausgangs jeder Stufe in der
seriellen Kette an den ersten Eingang der nächsten
Verarbeitungsstufe in der seriellen Kette,
gekennzeichnet durch die Schritte: als Antwort auf das Erfassen
einer defekten Verarbeitungsstufe Überbrücken der
defekten Stufe durch Bereitstellen einer direkten
Verbindung (B, P) zwischen dem ersten Eingang (IS, IC)
und dem Ausgang (OS, OC) der defekten Stufe,
Anschließen einer Ersatzverarbeitungsstufe an einem Ende der
seriellen Kette in der Kette, um eine revidierte Kette
zu bilden und Leiten jedes der Adreßsignale für jede
Verarbeitungsstufe in der seriellen Kette zwischen der
defekten Stufe und der Ersatzstufe an eine benachbarte
Stufe in der revidierten Kette einschließlich der
Ersatzstufe.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB868612454A GB8612454D0 (en) | 1986-05-22 | 1986-05-22 | Redundancy scheme for multi-stage apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3789782D1 DE3789782D1 (de) | 1994-06-16 |
DE3789782T2 true DE3789782T2 (de) | 1994-10-06 |
Family
ID=10598262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3789782T Expired - Fee Related DE3789782T2 (de) | 1986-05-22 | 1987-05-21 | Mehrstufenvorrichtung mit Redundanz und deren Verwendung in einem Datenverarbeitungsverfahren. |
Country Status (5)
Country | Link |
---|---|
US (1) | US4858233A (de) |
EP (1) | EP0246905B1 (de) |
JP (1) | JP2520422B2 (de) |
DE (1) | DE3789782T2 (de) |
GB (1) | GB8612454D0 (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1991008535A1 (en) * | 1989-11-27 | 1991-06-13 | Olin Corporation | Method and apparatus for providing backup process control |
WO1993013479A1 (en) * | 1991-12-23 | 1993-07-08 | Telco Systems, Inc. | Fault tolerant modular system |
US5537583A (en) * | 1994-10-11 | 1996-07-16 | The Boeing Company | Method and apparatus for a fault tolerant clock with dynamic reconfiguration |
DE10056590A1 (de) * | 2000-11-15 | 2002-05-23 | Philips Corp Intellectual Pty | Schaltungsanordnung |
GB2370380B (en) | 2000-12-19 | 2003-12-31 | Picochip Designs Ltd | Processor architecture |
US6744681B2 (en) * | 2001-07-24 | 2004-06-01 | Hewlett-Packard Development Company, L.P. | Fault-tolerant solid state memory |
GB2391083B (en) * | 2002-07-19 | 2006-03-01 | Picochip Designs Ltd | Processor array |
WO2006077892A2 (en) * | 2005-01-19 | 2006-07-27 | Matsushita Electric Industrial Co., Ltd. | Electronic circuit in which part of the processing of operating units thereof may be taken over by a processor unit thereof |
US20080201506A1 (en) * | 2007-02-19 | 2008-08-21 | Inventec Corporation | Switch device for connection port access control |
GB2454865B (en) * | 2007-11-05 | 2012-06-13 | Picochip Designs Ltd | Power control |
US7432755B1 (en) | 2007-12-03 | 2008-10-07 | International Business Machines Corporation | Programming current stabilized electrical fuse programming circuit and method |
GB2466661B (en) * | 2009-01-05 | 2014-11-26 | Intel Corp | Rake receiver |
GB2470037B (en) | 2009-05-07 | 2013-07-10 | Picochip Designs Ltd | Methods and devices for reducing interference in an uplink |
GB2470771B (en) | 2009-06-05 | 2012-07-18 | Picochip Designs Ltd | A method and device in a communication network |
GB2470891B (en) | 2009-06-05 | 2013-11-27 | Picochip Designs Ltd | A method and device in a communication network |
GB2474071B (en) | 2009-10-05 | 2013-08-07 | Picochip Designs Ltd | Femtocell base station |
GB2482869B (en) | 2010-08-16 | 2013-11-06 | Picochip Designs Ltd | Femtocell access control |
GB2489919B (en) | 2011-04-05 | 2018-02-14 | Intel Corp | Filter |
GB2489716B (en) | 2011-04-05 | 2015-06-24 | Intel Corp | Multimode base system |
GB2491098B (en) | 2011-05-16 | 2015-05-20 | Intel Corp | Accessing a base station |
US11443820B2 (en) * | 2018-01-23 | 2022-09-13 | Microchip Technology Incorporated | Memory device, memory address decoder, system, and related method for memory attack detection |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL267532A (de) * | 1960-07-29 | |||
US3805039A (en) * | 1972-11-30 | 1974-04-16 | Raytheon Co | High reliability system employing subelement redundancy |
US4092733A (en) * | 1976-05-07 | 1978-05-30 | Mcdonnell Douglas Corporation | Electrically alterable interconnection |
US4245343A (en) * | 1978-09-22 | 1981-01-13 | Data Line Corporation | Automatic shunt device |
US4314349A (en) * | 1979-12-31 | 1982-02-02 | Goodyear Aerospace Corporation | Processing element for parallel array processors |
GB2074351B (en) * | 1980-03-28 | 1984-01-04 | Int Computers Ltd | Data processing system |
GB2114782B (en) * | 1981-12-02 | 1985-06-05 | Burroughs Corp | Branched-spiral wafer-scale integrated circuit |
NL8202364A (nl) * | 1982-06-11 | 1984-01-02 | Philips Nv | Serie-parallel-serie schuifregistergeheugen, waarbij het parallelopslagregister mede redundante enkelvoudige opslagregisters bevat, en afbeeldtoestel, voorzien van een zodanig georganiseerd beeldgeheugen. |
CA1219965A (en) * | 1983-04-11 | 1987-03-31 | Allen P. Clarke | Self repair large scale integrated circuit |
US4566102A (en) * | 1983-04-18 | 1986-01-21 | International Business Machines Corporation | Parallel-shift error reconfiguration |
JPS59223856A (ja) * | 1983-06-03 | 1984-12-15 | Hitachi Ltd | 演算装置 |
US4584682A (en) * | 1983-09-02 | 1986-04-22 | International Business Machines Corporation | Reconfigurable memory using both address permutation and spare memory elements |
DE3427891A1 (de) * | 1984-07-28 | 1986-01-30 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Anordnung zur informationsuebertragung mit rekonfiguration |
US4720817A (en) * | 1985-02-26 | 1988-01-19 | Texas Instruments Incorporated | Fuse selection of predecoder output |
US4722084A (en) * | 1985-10-02 | 1988-01-26 | Itt Corporation | Array reconfiguration apparatus and methods particularly adapted for use with very large scale integrated circuits |
US4713811A (en) * | 1985-11-07 | 1987-12-15 | Tytronix Corporation | Automatic mode switching unit for a serial communications data system |
-
1986
- 1986-05-22 GB GB868612454A patent/GB8612454D0/en active Pending
-
1987
- 1987-05-19 US US07/052,250 patent/US4858233A/en not_active Expired - Lifetime
- 1987-05-21 DE DE3789782T patent/DE3789782T2/de not_active Expired - Fee Related
- 1987-05-21 EP EP87304546A patent/EP0246905B1/de not_active Expired - Lifetime
- 1987-05-22 JP JP62125670A patent/JP2520422B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB8612454D0 (en) | 1986-07-02 |
EP0246905A3 (en) | 1989-11-02 |
JPS62286170A (ja) | 1987-12-12 |
DE3789782D1 (de) | 1994-06-16 |
EP0246905A2 (de) | 1987-11-25 |
US4858233A (en) | 1989-08-15 |
EP0246905B1 (de) | 1994-05-11 |
JP2520422B2 (ja) | 1996-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3789782T2 (de) | Mehrstufenvorrichtung mit Redundanz und deren Verwendung in einem Datenverarbeitungsverfahren. | |
DE69322608T2 (de) | Programmierbare logische Vorrichtungen mit Ersatzschaltungen zum Ersatz von Defekten | |
DE3851847T2 (de) | Integrierte Halbleiterschaltung mit einer Mehrzahl von Schaltungsblöcken äquivalenter Funktionen. | |
EP0038947B1 (de) | Programmierbare logische Anordnung | |
DE69019697T2 (de) | Reparierbare Speicherschaltung. | |
DE2555439C2 (de) | Monolithische hochintegrierte Halbleiterschaltung | |
EP0010173B1 (de) | Halbleiterplättchen mit verbesserter Prüfbarkeit der monolithisch hochintegrierten Schaltungen | |
DE2335785C3 (de) | Schaltungsanordnung zum Prüfen einer Matrixverdrahtung | |
DE3520003C2 (de) | ||
DE4328605A1 (de) | Halbleiterspeichereinrichtung | |
DE2128790A1 (de) | Einrichtung zum Verwenden mehrerer betriebsfähiger Schaltungen in einem in tegrierten Schaltungsplättchen | |
DE69432200T2 (de) | Als Zellenmatrix-Netzwerk organisiertes elektronisches System | |
DE69025297T2 (de) | Integrierte Halbleiterschaltung vom Master-slice-Typ | |
DE60221313T2 (de) | Direktzugriffsspeicher | |
DE4028819A1 (de) | Schaltungsanordnung zum testen eines halbleiterspeichers mittels paralleltests mit verschiedenen testbitmustern | |
DE10356851B4 (de) | Schieberegister zum sicheren Bereitstellen eines Konfigurationsbits | |
DE69520659T2 (de) | Programmierbares Multibitregister für Übereinstimmungs- und Sprungbetrieb, und Übereinstimmungssicherungszelle | |
DE69026899T2 (de) | Integriertes Halbleiterschaltungsgerät mit Prüfschaltung | |
DE3921404C2 (de) | Elektrisch löschbarer, programmierbarer Speicher mit freischwebendem Gate und Verfahren zum Auslesen desselben | |
DE10226585C1 (de) | RAM-Speicherschaltung | |
DE10063688A1 (de) | Schaltungsanordnung zur Ansteuerung einer programmierbaren Verbindung | |
DE68929258T2 (de) | Mikrorechner und Prüfverfahren | |
DE69227144T2 (de) | Programmierbare logische Einheit | |
EP1254461B1 (de) | Testbarer festwertspeicher für datenspeicher-redundanzlogik | |
WO2004025493A1 (de) | Integrierter schaltkreis mit umschaltung durch multiplexer zwischen normalbetrieb und testbetrieb |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: SGS-THOMSON MICROELECTRONICS LTD., MARLOW, BUCKING |
|
8339 | Ceased/non-payment of the annual fee |