DE3851247T2 - An Ort und Stelle diagnostizierbare elektronische Leiterplatte. - Google Patents
An Ort und Stelle diagnostizierbare elektronische Leiterplatte.Info
- Publication number
- DE3851247T2 DE3851247T2 DE3851247T DE3851247T DE3851247T2 DE 3851247 T2 DE3851247 T2 DE 3851247T2 DE 3851247 T DE3851247 T DE 3851247T DE 3851247 T DE3851247 T DE 3851247T DE 3851247 T2 DE3851247 T2 DE 3851247T2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- test
- functional circuits
- storing
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims description 32
- 238000012360 testing method Methods 0.000 claims description 28
- 230000008439 repair process Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 7
- 230000006870 function Effects 0.000 claims description 4
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005405 multipole Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
- Die vorliegende Erfindung betrifft die Fehlerdiagnose bei elektronischen Schaltungen. Die Erfindung betrifft insbesondere Verfahren und Vorrichtungen, um Reparatursysteme über eine Fehlerdiagnose zu informieren.
- Die VLSI-Technologie ermöglicht es, daß entfernbare oder steckbare Schaltkreisbausteine mit recht komplexen Teilsystemen bestückt werden. Die Kosten einer Leiterplatte nehmen mit der Komplexität zu und die Komplexität nimmt ihrerseits mit den Fortschritten bei den VSLI-Herstellungsverfahren zu.
- Hohe Leiterplattenkosten machen die Reparatur von ausgefallenen Leiterplatten wünschenswert, durch die im Zuge der VSLI-Technologie entstehende Komplexität wird eine Reparatur am Einsatzort jedoch nahezu unmöglich. Viele gegenwärtige Systemgestaltungen beinhalten daher Verfahren und Hardware-Einrichtungen zum Eingrenzen von Fehlern auf entfernbare Unterbaugruppen (z. B. eine Leiterplatte). Sie sind darauf angewiesen, daß ein Außendiensttechniker die ausgefallenen Baugruppen ausfindig macht, sie ersetzt und die ausgefallenen Einheiten an ein Reparaturzentrum sendet. Manche auf Software basierende Systeme beinhalten auch Diagnose-Software, die entweder automatisch oder manuell aktiviert wird, und die das System testet und den Fehler innerhalb der gewünschten Genauigkeit lokalisiert. Die gewünschte Genauigkeit bei der Lokalisierung entspricht typischerweise einer entfernbaren Leiterplatte. Bei den meisten dieser Anwendungen werden die detaillierten Diagnoseergebnisse zu einer "Gut/Schlecht"-Anzeige zusammengefaßt, die dem Reparaturtechniker angezeigt wird, so daß er Leiterplatten geeignet ersetzen kann. Eine ausgefallene Leiterplatte wird entfernt und zur Reparatur an das Werk zurückgegeben, häufig mit einer schriftlichen Zusammenfassung der dem Techniker angezeigten Hinweise.
- Die gegenwärtigen Verfahren weisen eine Reihe von Beschränkungen auf. Erstens werden die ausführlichen Testergebnisse nicht zuverlässig und sorgfältig mit den Leiterplatten an das Reparaturzentrum zurückgegeben. Dies betrifft die praktischen Probleme, Testhinweise genauer aufzuzeichnen, die Diagnoseaufzeichnung während des Transports der ausgefallenen Leiterplatte zu verlieren oder eine eventuelle Trennung von Aufzeichnung und zugehöriger Leiterplatte usw. Zweitens muß die Reparatur mit den minimalen Informationen, die über den letzten Ausfall der Leiterplatte übermittelt wurden, begonnen werden, sobald die ausgefallene Leiterplatte in dem Reparaturzentrum angekommen ist. Um mit der Reparatur fortzufahren, sind drittens externe Einrichtungen zum Testen erforderlich, um Ergebnisse zu erhalten und es ist fraglich, ob der ursprüngliche Fehler wieder hervorgerufen und identifiziert werden kann.
- V.R. Subramanyan und L.R. Stine offenbaren in den Proceedings of the IEEE 1986 der National Aerospace and Electronics Conference, NAECON 86, Drayton, US, 19.-23. Mai 1986, Seiten 21-25, ein Wartungs- und Diagnosesystem, welches die Grundlage für den Oberbegriff der unabhängigen Ansprüche bildet.
- Erfindungsgemäß wird ein Verfahren gemäß Anspruch 1 und eine Schaltungsanordnung gemäß Anspruch 7 geschaffen.
- Fig. 1 zeigt ein Blockdiagramm von Schaltungen auf einer Einsteckleiterplatte, welche die Möglichkeiten der vorliegenden Erfindung zur Diagnose an Ort und Stelle bietet;
- Fig. 2 zeigt ein Flußdiagramm der wichtigsten Prozesse, die in dem Mikroprozessor in Fig. 1 ablaufen; und
- Fig. 3 zeigt ein Flußdiagramm der mit der Wartung der Einsteckleiterplatte verbundenen Betriebsabläufe.
- Fig. 1 zeigt eine Verwirklichung der erfindungsgemäßen Gestaltung einer Einsteckleiterplatte. Die Hauptelemente bei der Leiterplattengestaltung gemäß Fig. 1 sind die funktionelle Schaltung 10 sowie der Mikroprozessor 20 und der elektrisch löschbare Speicher (EEROM) 30 auf der Leiterplatte. Die funktionelle Schaltung führt alle die Funktionen aus, die von der Leiterplatte gewünscht werden und bildet über die Leiterplatteneingangsleitungen 101 und die Leiterplattenausgangsleitungen 102 die Schnittstelle zu anderen Elementen oder Teilsystemen außerhalb der Leiterplatte. Die Leitungen 101 sind mit den Eingangsleitungen 11 der Schaltung 10 durch einen Multiplexer 40 mit zwei Eingängen verbunden, während die Leitungen 102 durch einen Schalter 50 mit den Ausgangsleitungen 12 der Schaltung 10 verbunden sind. Die Anordnung in Fig. 1 enthält zusätzlich zu den funktionellen Eingangs- und Ausgangsleitungssets 11 und 12 zusätzliche Leitungen, die zu der Schaltung 10 hinführen bzw. von ihr wegführen, insbesondere Diagnoseeingangsleitungen 13 und Diagnoseausgangsleitungen 14. Von einer Schaltung kann man ausreichende Diagnoseinformationen oft dadurch erhalten, daß man die Signale auf den normalen Ausgangsleitungen 12 beobachtet und sie mit den erwarteten Ausgangssignalen vergleicht. Bei anderen Schaltungsgestaltungen werden spezielle Schaltungen zur Fehlerfeststellung bereitgestellt. Die Ausgangssignale dieser Schaltungen bilden diagnostische Fehlerkennungsausgaben, die beispielsweise einen Alarm auslösen. Bei anderen Schaltungsgestaltungen können die elektrischen Signale an verschiedenen Zwischenpunkten innerhalb der Schaltung 10 insbesondere hilfreich sein, ausgefallene Komponenten oder Teilsysteme einzugrenzen. Diese Zwischenpunkte werden über zusätzliche Diagnoseausgangsleitungen nach außen gegeben. Die Leitungen 14 in Fig. 1 umfassen eine Ansammlung dieser Diagnoseleitungen. Die Leitungen 14 sind mit den Ausgangsleitungen 12 zur Bildung eines Datenbusses 16 zusammengefaßt. Der Datenbus 16 ist an den Mikroprozessor 20 und an das EEROM 30 angelegt.
- Die auf dem Bus 16 zu erwartenden Ausgangssignale hängen selbstverständlich mit den an die Schaltung 10 angelegten Eingangssignalen zusammen. Bei den meisten Gestaltungen ist eine passive Beobachtung der Ausgangssignale jedoch nicht ausreichend, um das Auftreten aller möglichen Fehlfunktionen festzustellen und selbst wenn es ausreichend wäre, würde eine Feststellung von Fehlern lediglich durch die Beobachtung der auf die üblicherweise anliegenden Eingangssignale folgenden Ausgangssignale einen Mikroprozessor 20 mit sehr umfangreichen Berechnungs- und/oder Speichermöglichkeiten erforderlich machen. Handwerker lösen dieses Problem im allgemeinen dadurch, daß sie verschiedene Sätze von Diagnoseeingangssignalsequenzen spezifizieren, welche die Schaltung in einer vorbestimmten Art und Weise "testen" und dadurch Fehlfunktionen wirksam aufdecken. Aus diesem Grund ist der Multiplexer 40 vorgesehen.
- In Fig. 1 können über die Eingangsleitungen 11 oder über die Diagnoseeingangsleitungen 13 Diagnoseabläufe an die Schaltung 10 angelegt werden. Die Eingangsleitungen 11 empfangen (abhängig von dem Status des Multiplexers 40) entweder von dem Bus 101 oder von dem Bus 15 Signale, während die Diagnoseeingangsleitungen 13 nur von dem Bus 15 Signale empfangen.
- Beim Ausführen der Diagnoseroutinen kann es wünschenswert sein, keine Ausgangssignale an die Ausgangssignalleitungen 12 zu übermitteln. Aus diesem Grund ist der Schalter 50 vorgesehen. Der Multiplexer 40 und der Schalter 50 werden über den Steuerbus 17 von dem Mikroprozessor 20 gesteuert.
- Um eine zeitliche Darstellung der Diagnoseausgaben zu erhalten, werden die Diagnoseausgangssignale des Busses 16 in Fig. 1 in dem EEROM 30 gespeichert. Zusätzlich hierzu werden diese Diagnoseausgangssignale auch an den Mikroprozessor 20 übermittelt. Bei dem EEROM 30 handelt es sich um eine herkömmliche, kommerziell erhältliche Einheit. Das Schreiben in das EEROM 30 und das Lesen aus diesem wird von dem Mikroprozessor 20 gesteuert.
- Bei dem Mikroprozessor 20 handelt es sich um einen herkömmlichen Mikroprozessor mit einem zugehörigen Speicher 60, der einen Bereich nur zum Lesen und einen Schreib/Lesebereich umfaßt. Der Mikroprozessor 20 in Fig. 1 weist einen Eingang 104 für Benutzerdaten, einen Eingang 105 für die Benutzersteuerung und einen den Status anzeigenden Ausgang 106 auf. Bei dem den Status anzeigenden Ausgang 106 kann es sich um einen Ausgang mit mehreren Leitungen handeln, über den Informationen über den ordnungsgemäßen Betriebszustand oder über den Status der funktionellen Schaltung und des Mikroprozessors zu einem System außerhalb der Leiterplatte geliefert werden. Über den Eingang 105 für die Benutzersteuerung kann man von einem System außerhalb der Leiterplatte ausgewählte Routinen in dem Mikroprozessor 20 ablaufen lassen, während über den Eingang 104 für Benutzerdaten Daten in den Mikroprozessor 20 eingegeben werden können. Das Eingeben von Daten in den Mikroprozessor 20 kann bei einigen Diagnoseroutinen hilfreich sein, da hierdurch mehrere Register initialisiert, verschiedene Schwellenwerte gesetzt und die funktionelle Schaltung über die Busse 11 und 13 in jeden vorgewählten Zustand versetzt werden können. Durch die Möglichkeit, die Schaltung 10 in einen vorgewählten Zustand voreinstellen zu können, wird das Diagnoseverfahren wesentlich beschleunigt. Als Nebenbemerkung sei noch angegeben, daß der an der funktionellen Schaltung 10 anliegende spezifische Zustand auch durch den Speicher 60 erreicht werden kann, in den entweder durch den Konstrukteur Daten abgelegt worden sein können (in dem ROM-Bereich) oder in dem ein vorheriger Zustand des Systems in dem Schreib/Lesebereich des Speichers erfaßt wird.
- Über die Eingänge 104 und 105 werden Informationen von einem System außerhalb der Leiterplatte an den Mikroprozessor 20 geliefert. Der Bus 16 liefert andererseits Informationen von innerhalb der Leiterplatte an den Mikroprozessor 20. Wie oben bereits beschrieben wurde, besteht der Bus 16 aus den normalen Ausgangsleitungen und aus den Diagnoseausgangsleitungen der Schaltung 10. Infolgedessen kann der Mikroprozessor 20 ansprechend auf mehrere vorher zugeordnete Zustände auf dem Bus 16 oder nach einer Analyse der Signalsequenzen auf dem Bus 16, welche die Notwendigkeit für eine Diagnose anzeigen können, automatisch Diagnoseroutinen initialisieren. Auf der Grundlage der verschiedenen Eingangsgrößen wählt der Mikroprozessor 20 auch die Ausgangsgrößen auf dem Bus 16 aus, die in dem EEROM 30 gespeichert werden.
- Fig. 2 zeigt ein Flußdiagramm, welches die Betriebsweise des Mikroprozessors 20 darstellt. Nach dem Startblock 200 werden in dem Block 220 die Initialisierungen durchgeführt und die Steuerung an den Entscheidungsblock 201 übergeben, in dem der Status des Busses 16 ermittelt wird. Wenn der Bus 16 anzeigt, daß ein Fehler vorliegt oder daß ein möglicher Fehler vorliegen könnte, wird die Steuerung an den Weg 202 übergeben, die Fehleranzeige in dem EEROM 30 (Block 203) aufgezeichnet und es werden durch den Mikroprozessor 20 die Maßnahmen ermittelt, die als Reaktion auf den festgestellten Fehler oder den möglichen Fehler erforderlich sind (Block 204). Der Fehler ist manchmal nicht schlimm und kann infolge der Gestaltung der funktionellen Schaltung kompensiert werden. In diesen Fällen ist es ausreichend, lediglich die den Fehler betreffenden Informationen aufzuzeichnen (Fehlerkennzeichnung). Falls keine zusätzlichen Maßnahmen erforderlich sind (andere als die Aufzeichnung des Fehlers) wird die Steuerung vom Entscheidungsblock 205 an den Entscheidungsblock 201 übergeben. Wenn ermittelt wurde, daß eine Diagnoseroutine zu initialisieren ist, wird die Steuerung an den Block 206 übergeben.
- Wenn durch den Entscheidungsblock 201 auf dem Bus 16 keine Fehler festgestellt wurden, wird die Steuerung an den Entscheidungsblock 207 übergeben, in dem die Aufmerksamkeit auf den Eingang 105 gerichtet wird. Wenn über den Eingang 105 nicht die Initialisierung von Diagnoseroutinen oder die Ausgabe von Daten angefordert wird, die in dem EEROM 30 gespeichert sind, wird an die Ausgangsleitungen 101 ein Ausgangssignal mit dem Inhalt "Alles in Ordnung" angelegt (Block 208) und die Steuerung wird an den Entscheidungsblock 201 zurückübergeben. Wenn über den Eingang 105 die Initialisierung von Routinen angefordert wird, wird die Steuerung wieder an den Block 206 übergeben.
- Der Block 206 wird immer dann erreicht, wenn der Mikroprozessor 20 eine Routine ausführen muß. Durch die eine Diagnose anfordernde Eingabe (sei es über die Eingangsleitungen 105 oder den Bus 16) wird auch ein Hinweis auf die besondere Diagnoseroutine bereitgestellt, die ausgeführt werden soll. Die Auswahl der Diagnoseroutine und ihre Ausführung wird in dem Block 206 durchgeführt, wobei die Ergebnisse der Routine in dem EEROM 30 auf Anforderung gespeichert werden (Block 209). In dem Entscheidungsblock 210 wird ermittelt, ob der festgestellte Fehler oder die Diagnoseroutine darauf hinweisen, daß die betreffende Leiterplatte nicht mehr eingesetzt werden sollte. Falls dieses nicht der Fall ist, wird die Steuerung zurück an den Block 201 übergeben. Anderenfalls wird an die Ausgangsleitung 106 ein Alarmsignal übermittelt (Block 211) und der Betrieb des Mikroprozessors wird durch den Endblock 212 beendet. Wenn dieses eintritt, wird die ausgefallene Leiterplatte entfernt und an das Reparaturzentrum übersandt.
- Wie in Fig. 3 dargestellt ist, wird in dem Reparaturzentrum durch Steuerung des Mikroprozessors 20 auf den Inhalt des EEROMs 30 zugegriffen. Die Leitungen 104, 105 und 106 ermöglichen eine Aktivierung der Mikroprozessorroutinen. Die Routinen können den Inhalt des EEROMs 30 ausgeben (Block 302) und die funktionelle Schaltung mit zusätzlichen Testabläufen testen (Block 304). Mit Hilfe der verfügbaren Informationen kann die Leiterplatte hoffentlich repariert und für einen neuen Einsatz versandt werden (Block 305). Als Teil der Reparatur wurde das EEROM natürlich in der durch den Hersteller des EEROMs angegebenen Art und Weise gelöscht.
- Die vielseitige Verwendbarkeit der in Fig. 1 dargestellten Struktur ergibt sich aus mehreren sehr wünschenswerten Eigenschaften, die mit dieser Struktur implementiert werden. Eine charakteristische Eigenschaft ist beispielsweise durch eine in den Mikroprozessor 20 eingebettete Routine gegeben, welche das Einleiten von Operationen feststellt (z. B. beim Einschalten der Spannung). Diese Routine wird in Block 220 ausgeführt. In Block 220 wird auch die funktionelle Schaltung initialisiert oder konfiguriert, beispielsweise gemäß der Funktion, die sie in Abhängigkeit von der bestimmten Stelle, an der sie in das Gesamtsystem eingefügt ist, erfüllen muß. Bei der funktionellen Schaltung 10 kann es sich beispielsweise um ein Multipol-Bessel-Filter handeln, bei dem die Anzahl implementierter Pole von dem Mikroprozessor 20 gesteuert wird. An einer Stelle innerhalb des Gesamtsystems können die Eingänge 105 ein Drei-Pol-Realisierung spezifizieren, während sie an einer anderen Stelle innerhalb des Gesamtsystems eine Vier-Pol- Realisierung spezifizieren können. Solche eine Neukonfigurierung kann im Rahmen der Routinen des Blocks 220 einfach durchgeführt werden.
- Eine andere charakteristische Eigenschaft bildet beispielsweise die Integritätsüberprüfung des Speichers. Da eine der Hauptaufgaben der vorliegenden Erfindung darin besteht, gespeicherte Diagnoseinformationen verfügbar zu machen, ist es wesentlich, diese wichtigen Größen zu schützen. Es entsteht nun die Frage, was passieren würde, wenn das EEROM 30 entweder teilweise oder vollständig ausfallen würde. Es muß daher offensichtlich eine Prozedur enthalten sein, welche das Speichern von Informationen verifiziert. Gemäß einem Aspekt der vorliegenden Erfindung wird das Schreiben von Daten in das EEROM 30 (z. B. im Block 209) durch den Mikroprozessor 20 mittels einer Routine bewirkt, welche den Inhalt des EEROMs 30 an den Speicherstellen liest und die gespeicherten Informationen mit den Informationen vergleicht, die dem Mikroprozessor 20 zur Verfügung stehen. Wenn das Speichern der Informationen erfolgreich verläuft, liegt eine Übereinstimmung vor und die Routine wird normal verlassen. Wenn keine Übereinstimmung vorliegt, versucht die Routine erneut zu lesen. Falls diese Aufgabe nicht erfolgreich ausgeführt werden kann, werden die Daten in einen anderen Bereich oder Block des EEROMs 30 eingelesen. Die logische Erklärung hierfür besteht in der Hoffnung, daß das EEROM 30 nur teilweise ausgefallen ist und die Diagnoseinformationen daher nach wie vor gespeichert werden können.
- Die vorliegende Beschreibung veranschaulicht die Prinzipien der Erfindung. Es sei jedoch bemerkt, daß Veränderungen bei der Konstruktion und bei den Ausführungsformen sehr einfach in den in Fig. 1 dargestellten Entwurf aufgenommen werden können, ohne den Schutzbereich der Erfindung zu verlassen. In der Beschreibung wird beispielsweise die Verwendung eines elektrisch löschbaren Festwertspeichers (EEROM 30) beschrieben. Der kritische Aspekt dieses Speichers im Hinblick auf seine Funktionsweise im Zusammenhang mit der vorliegenden Erfindung besteht in seiner Eigenschaft "nur zu lesen" oder ausführlicher in der Eigenschaft von Festwertspeichern, daß der Speicherinhalt beim Abschalten der Spannung unverändert bleibt. Der löschbare Festwertspeicher besitzt den Vorteil, wiederverwendbar zu sein. Dieses ist jedoch kein kritischer Punkt. Unter geeigneten Umständen kann wirtschaftlich machbar sein, einen anderen Speicher zu verwenden, dessen Speicherinhalt auch ohne Spannung nicht verloren geht, oder sogar einen herkömmlichen Festwertspeicher (ROM) zu verwenden, der durch den Mikroprozessor 20 nur einmal beschrieben werden kann. Dieses ROM kann nach seiner Nutzung im Reparaturzentrum entfernt und durch ein anderes ersetzt werden. Im Zusammenhang mit der vorliegenden Beschreibung werden alle Speicherversionen durch den Ausdruck "Robustspeicher" erfaßt, die in der Anordnung gemäß Fig. 1 verwendet werden können und ihren Speicherinhalt (ohne externe Spannung an die Leiterplatte) für eine Zeitspanne behalten, die ausreichend dafür ist, die Leiterplatte in ein Reparaturzentrum zu bringen und den Inhalt des Speichers zu lesen.
Claims (11)
1. Verfahren zur Fehleridentifizierung einer
auswechselbaren elektronischen Baugruppe, die funktionelle
Schaltungen (10), eine Prüfeinrichtung (20, 40, 60) für die
funktionellen Schaltungen und einen Robustspeicher (30),
enthält, nämlich einen Speicher, der seinen Inhalt ohne
anliegende Versorgungsspannung hält, zur Speicherung von
Ergebnissen, die durch die Prüfeinrichtung gewonnen worden sind,
gekennzeichnet durch die Schritte:
Anlegen einer in der Prüfeinrichtung gespeicherten Prüffolge
(206) unter Ansprechen auf einen Fehler, der durch Bauteile in
den funktionellen Schaltungen festgestellt wird, und
Speichern von Ergebnissen (209), die unter Ansprechen auf die
Prüffolge gewonnen worden sind, in einem Block des
Robustspeichers, der sich in der Baugruppe (207) befindet.
2. Verfahren nach Anspruch 1, bei dem der Schritt des
Anlegens einer Prüffolge auch dann ausgeführt wird, wenn
Versorgungsspannung oder ein Prüfanforderungssignal an die
Baugruppe angelegt werden.
3. Verfahren nach Anspruch 1, mit ferner dem Schritt,
daß der Inhalt des Robustspeichers nach dem Speicherschritt
gelesen und eine Integritätsprüfung für die in dem
Robustspeicher abgelegten Informationen nach dem Speicherschritt
durchgeführt wird.
4. Verfahren nach Anspruch 3, mit ferner dem Schritt,
daß die Ergebnisse in einem anderen Block des Robustspeichers
abgelegt werden, wenn der Schritt der Ausführung einer
Integritätsprüfung anzeigt, daß der Speicherschritt vor der
Ausführung der Integritätsprüfung fehlerhaft gewesen ist.
5. Verfahren nach Anspruch 1, mit ferner dem Schritt,
daß anhand des Fehlers das Auftreten von Bedingungen in den
funktionellen Schaltungen identifiziert wird, die eine Reparatur
einer ausgefallenen Baugruppe im System erforderlich machen.
ß. Verfahren nach Anspruch 5, mit ferner den Schritten:
Lesen des Inhalts des sich in der ausgefallenen Untergruppe
befindenden Speichers, um den Grund für den Ausfall der
Baugruppe zu lokalisieren,
Reparieren der ausgefallenen Untergruppe und
Zurückführen des sich in der ausgefallenen Untergruppe
befindenden Robustspeichers in einen inhaltsfreien Zustand.
7. Schaltungsanordnung zur Fehleridentifizierung einer
austauschbaren elektronischen Baugruppe, die funktionelle
Schaltungen (10) zur Ausführung vorgewählter Funktionen enthält,
wobei die Baugruppe ferner eine Prüfeinrichtung (20, 40, 60) für
die funktionellen Schaltungen und einen Robustspeicher (30)
umfaßt, nämlich einen Speicher, der seinen Inhalt ohne
anliegende Versorgungsspannung hält, zur Speicherung von
Ergebnissen, die durch die Prüfeinrichtung gewonnen worden sind,
dadurch gekennzeichnet, daß die Prüfeinrichtung (20,40,60) unter
Ansprechen auf einen festgestellten Fehlerzustand in den
funktionellen Schaltungen eine Prüffolge erzeugt und an die
funktionellen Schaltungen (10) anlegt, und
daß der Robustspeicher (30) gewählte Signale der funktionellen
Schaltungen speichert, die unter Ansprechen auf die Prüffolge
auftreten.
8. Schaltungsanordnung nach Anspruch 7, mit ferner einer
Einrichtung (103) zum Lesen des Inhalts des Robustspeichers.
9. Schaltungsanordnung nach Anspruch 7, bei der die
Prüfeinrichtung umfaßt
einen Prozessorspeicher (60) zur Speicherung von Prüffolgen,
eine Eingangs/Ausgangs-Einrichtung (103, 104, 105, 106) zur
Aufnahme von Prüfanforderungen und
einen Prozessor (20) zur Ausführung von Prüfungen unter
Ansprechen auf die Prüfanforderungen durch Anlegen der im
Prozessorspeicher abgelegten Prüffolge an die funktionellen
Schaltungen und durch Speicherung der gewählten Signale im
Robustspeicher.
10. Schaltungsanordnung nach Anspruch 9, bei der der
Prozessor den Inhalt des Robustspeichers liest und an die
Eingangs/Ausgangs-Einrichtung anlegt.
11. Schaltungsanordnung nach Anspruch 9, bei der die
Prüffolge eine im Prozessorspeicher abgelegte Prüffolge ist, die
als Funktion der von der Eingangs/Ausgangs-Einrichtung
aufgenommenen Prüfanforderung gewählt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/026,054 US4829520A (en) | 1987-03-16 | 1987-03-16 | In-place diagnosable electronic circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3851247D1 DE3851247D1 (de) | 1994-10-06 |
DE3851247T2 true DE3851247T2 (de) | 1995-04-13 |
Family
ID=21829619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3851247T Expired - Fee Related DE3851247T2 (de) | 1987-03-16 | 1988-03-09 | An Ort und Stelle diagnostizierbare elektronische Leiterplatte. |
Country Status (6)
Country | Link |
---|---|
US (1) | US4829520A (de) |
EP (1) | EP0283196B1 (de) |
JP (1) | JPS63277982A (de) |
KR (1) | KR910009009B1 (de) |
CA (1) | CA1286364C (de) |
DE (1) | DE3851247T2 (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4887076A (en) * | 1987-10-16 | 1989-12-12 | Digital Equipment Corporation | Computer interconnect coupler for clusters of data processing devices |
FR2622019B1 (fr) * | 1987-10-19 | 1990-02-09 | Thomson Semiconducteurs | Dispositif de test structurel d'un circuit integre |
US4932028A (en) * | 1988-06-21 | 1990-06-05 | Unisys Corporation | Error log system for self-testing in very large scale integrated circuit (VLSI) units |
KR910006313B1 (ko) * | 1988-06-30 | 1991-08-19 | 삼성전자 주식회사 | 교환기 가입자카드의 장애상태표시 제어방법 |
JP2608593B2 (ja) * | 1988-08-26 | 1997-05-07 | ファナック株式会社 | 故障診断方法 |
US5047708A (en) * | 1988-12-23 | 1991-09-10 | Kondner Jr Robert L | Apparatus for testing circuit boards |
JP2518039B2 (ja) * | 1989-03-06 | 1996-07-24 | 日本電気株式会社 | デ―タ処理装置の制御記憶ロ―ド方法 |
JP2672861B2 (ja) * | 1989-07-10 | 1997-11-05 | アルプス電気株式会社 | 駆動制御回路 |
JPH04222049A (ja) * | 1990-03-16 | 1992-08-12 | Hewlett Packard Co <Hp> | 属性データ記憶及びグラフィックスパイプラインアクセスを可能にするデータストリーム集信装置 |
US5235530A (en) * | 1990-11-15 | 1993-08-10 | Racal-Redac, Inc. | Active cartridge display for hardware modeler |
US5323108A (en) * | 1992-01-23 | 1994-06-21 | Hewlett-Packard Company | Method for generating functional tests for printed circuit boards based on pattern matching of models |
JP2773538B2 (ja) * | 1992-04-27 | 1998-07-09 | 松下電器産業株式会社 | 電子機器 |
US5359547A (en) * | 1992-06-26 | 1994-10-25 | Digital Equipment Corporation | Method and apparatus for testing processor-based computer modules |
US5477545A (en) * | 1993-02-09 | 1995-12-19 | Lsi Logic Corporation | Method and apparatus for testing of core-cell based integrated circuits |
WO1995009424A1 (en) * | 1993-09-30 | 1995-04-06 | Macronix International Co., Ltd. | Automatic test circuitry with non-volatile status write |
AUPM348794A0 (en) * | 1994-01-20 | 1994-02-17 | Alcatel Australia Limited | Microprocessor fault log |
US5590136A (en) * | 1995-01-25 | 1996-12-31 | Hewlett-Packard Co | Method for creating an in-circuit test for an electronic device |
US6009500A (en) * | 1995-06-07 | 1999-12-28 | Compaq Computer Corporation | Replacement of erroneous firmware in a redundant non-volatile memory system |
JP3353602B2 (ja) * | 1996-04-22 | 2002-12-03 | 日本電気株式会社 | 半導体装置の試験方法 |
US6167542A (en) * | 1998-11-23 | 2000-12-26 | Lucent Technologies | Arrangement for fault detection in circuit interconnections |
US6516428B2 (en) * | 1999-01-22 | 2003-02-04 | Infineon Technologies Ag | On-chip debug system |
US6704894B1 (en) | 2000-12-21 | 2004-03-09 | Lockheed Martin Corporation | Fault insertion using on-card reprogrammable devices |
US7721260B2 (en) * | 2004-09-08 | 2010-05-18 | Kozio, Inc. | Embedded Test I/O Engine |
CN100403274C (zh) * | 2006-03-10 | 2008-07-16 | 华为技术有限公司 | 一种单板故障定位辅助装置及定位方法 |
US7989729B1 (en) * | 2008-03-11 | 2011-08-02 | Kla-Tencor Corporation | Detecting and repairing defects of photovoltaic devices |
US8482307B2 (en) * | 2009-06-05 | 2013-07-09 | Hubbell Incorporated | Method and apparatus for the prevention of untested or improperly tested printed circuit boards from being used in a fire pump control system |
CN114280496B (zh) * | 2021-12-09 | 2024-06-21 | 深圳市汇川技术股份有限公司 | 诊断装置和诊断方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3921139A (en) * | 1974-03-08 | 1975-11-18 | Westinghouse Electric Corp | Test system having memory means at test module |
JPS5460575A (en) * | 1977-10-24 | 1979-05-16 | Takeda Riken Ind Co Ltd | Ic tester |
GB2086061B (en) * | 1980-10-13 | 1985-05-22 | Marconi Instruments Ltd | Automatic test systems |
JPS57161949A (en) * | 1981-03-30 | 1982-10-05 | Fujitsu Ltd | Method for diagnosis and repairment of package |
JPS58166275A (ja) * | 1982-03-26 | 1983-10-01 | Nec Corp | 集積回路装置 |
JPS59104570A (ja) * | 1982-12-07 | 1984-06-16 | Nippon Telegr & Teleph Corp <Ntt> | 自己診断方式 |
US4606024A (en) * | 1982-12-20 | 1986-08-12 | At&T Bell Laboratories | Hierarchical diagnostic testing arrangement for a data processing system having operationally interdependent circuit boards |
US4578773A (en) * | 1983-09-27 | 1986-03-25 | Four-Phase Systems, Inc. | Circuit board status detection system |
US4644494A (en) * | 1984-02-06 | 1987-02-17 | Sundstrand Data Control, Inc. | Solid state memory for aircraft flight data recorder systems |
US4633466A (en) * | 1984-05-01 | 1986-12-30 | Texas Instruments Incorporated | Self testing data processing system with processor independent test program |
US4720672A (en) * | 1984-06-27 | 1988-01-19 | Jon Turino | Testability system |
US4633467A (en) * | 1984-07-26 | 1986-12-30 | At&T Bell Laboratories | Computer system fault recovery based on historical analysis |
EP0186724B1 (de) * | 1985-01-04 | 1990-12-12 | Ibm Deutschland Gmbh | Prüf- und Diagnoseeinrichtung für Digitalrechner |
US4718064A (en) * | 1986-02-28 | 1988-01-05 | Western Digital Corporation | Automatic test system |
US4726024A (en) * | 1986-03-31 | 1988-02-16 | Mieczyslaw Mirowski | Fail safe architecture for a computer system |
US4736374A (en) * | 1986-05-14 | 1988-04-05 | Grumman Aerospace Corporation | Automated test apparatus for use with multiple equipment |
US4727545A (en) * | 1986-09-02 | 1988-02-23 | Digital Equipment Corporation | Method and apparatus for isolating faults in a digital logic circuit |
-
1987
- 1987-03-16 US US07/026,054 patent/US4829520A/en not_active Expired - Lifetime
-
1988
- 1988-03-09 EP EP88302024A patent/EP0283196B1/de not_active Expired - Lifetime
- 1988-03-09 DE DE3851247T patent/DE3851247T2/de not_active Expired - Fee Related
- 1988-03-14 KR KR1019880002656A patent/KR910009009B1/ko not_active IP Right Cessation
- 1988-03-15 CA CA000561521A patent/CA1286364C/en not_active Expired - Fee Related
- 1988-03-16 JP JP63060680A patent/JPS63277982A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US4829520A (en) | 1989-05-09 |
KR880011600A (ko) | 1988-10-29 |
DE3851247D1 (de) | 1994-10-06 |
JPS63277982A (ja) | 1988-11-15 |
CA1286364C (en) | 1991-07-16 |
KR910009009B1 (ko) | 1991-10-26 |
EP0283196A3 (en) | 1990-05-30 |
EP0283196B1 (de) | 1994-08-31 |
EP0283196A2 (de) | 1988-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3851247T2 (de) | An Ort und Stelle diagnostizierbare elektronische Leiterplatte. | |
DE4320173C2 (de) | Diagnoseverfahren für Kraftfahrzeuge zum Überprüfen elektronisch gesteuerter Systeme | |
DE3786381T2 (de) | Prüfverfahren und -gerät für ein verteiltes Verarbeitungssystem. | |
DE3625462A1 (de) | Rechnerunterstuetzte fehlerisolation beim pruefen von gedruckten schaltungen | |
DE69322010T2 (de) | Verfahren und Steuergerät für Selbstdiagnose | |
DE3810239A1 (de) | Multifunktionstester fuer die fehlerdiagnose | |
DE2812396A1 (de) | Elektronisches pruefgeraet | |
EP0503117A1 (de) | Prozessorschaltung | |
EP0408867A2 (de) | Vorrichtung zum Testen von an einer Gleichstromquelle angeschlossenen elek- trischen Verbrauchern eines Kraftfahrzeuges | |
DE3702408C2 (de) | ||
DE102004004572A1 (de) | Fehlerdiagnoseverfahren für ein Fahrzeugkommunikationsnetz | |
DE2715029A1 (de) | Verfahren und vorrichtung zur untersuchung von digitaldatenvorrichtungen | |
EP0436818B1 (de) | Diagnosesystem für eine digitale Steuereinrichtung | |
DE2725077A1 (de) | Ueberwachungssystem fuer eine datenverarbeitungsanlage | |
DE69806758T2 (de) | Verfahren und vorrichtung zur prüfung von elektronischen einrichtungen | |
DE2222350B2 (de) | Fehlerdiagnoseeinrichtung fuer eine zeichenerkennungsmaschine und verfahren zu deren betrieb | |
DE10047966A1 (de) | Diagnoseverfahren für in einem Fahrzeug eingesetzte Logik | |
DE102014225302A1 (de) | Abnormalitätserfassungsvorrichtung für Fahrzeugmikrocomputer | |
DE102007015140A1 (de) | Diagnosevorrichtung und Diagnoseverfahren zum Ausführen einer Diagnose eines mechatronischen Systems | |
EP1186902A2 (de) | Prüfmodul | |
EP1075663B1 (de) | Verfahren zum testen einer integrierten schaltungsanordnung und integrierte schaltungsanordnung hierfür | |
DE2846890A1 (de) | Verfahren zur ueberpruefung von speichern mit wahlfreiem zugriff | |
DE102008052234A1 (de) | Prüfvorrichtung und Prüfverfahren für elektrische oder elektromechanische Geräte | |
EP3720056B1 (de) | Verfahren und system zur parallelen echtzeitanalyse bei funktionsprüfungen von hardware und software von steuergeräten | |
DD153256A5 (de) | Anordnung zum ueberpruefen der funktion der stellmagnete in flachstrickmaschinen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8328 | Change in the person/name/address of the agent |
Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN |
|
8363 | Opposition against the patent | ||
8365 | Fully valid after opposition proceedings | ||
8339 | Ceased/non-payment of the annual fee |