DE2222350B2 - Fehlerdiagnoseeinrichtung fuer eine zeichenerkennungsmaschine und verfahren zu deren betrieb - Google Patents

Description

Die Erfindung betrifft eine Fehlerdiagnoseeinrich tung für eine Zeichenerkennungsmaschine mit einei Abtasteinrichtung und einer Erkennungseinrichtung und Verfahren zu deren Betrieb.

Für die Prüfung von Zeichenerkennungsmaschinen ist es üblich, diese Maschinen mit Prüfmustern zu laden, die auf Magnetband gespeichert sind. Dieses erfordert, daß die Zeichen- oder ganz allgemein Musterekennungsmaschine, mit einem Rechnersystem verbunden werden muß, das die Übertragung der Prüfmuster von dem Band zu der Mustererkennungsmaschine bewirkt. Das Rechuersystem ist ferner in der Lage, diagnostische Programme auszuführen und die Vergleichsvorgänge für die Fehlerbestimmung durchzuführen. Diese Maßnahmen sind relativ aufwendig, da sie ein vollständiges Rechnersystem erfordern.

In der US-PS 35 28 006 isi eine Prüfeinrichtung zur Prüfung extern angeschlossener elektronischer Schallkreise beschrieben. Die Prüfeinrichtung verfügt über einen Speicher, in dem Prüfsignale und die hierzu passenden korrekten Ausgangssignale des Prüflings gespeichert sind. Die Ausgangssignale des Prüflings, dem die genannten Prüfsignale als Eingangssignale angeboten werden, werden in einem Registersai/ gespeichert und mit den erwarteten korrekten Ausgangssignaien verglichen.

Das Problem, mit dem sich diese Prüfeinrichtung befaßt, besteht in der automatischen Prüfung der Laufzeit und Abfallzeit von Signalen sowie der Impulsqualität und der Schaltfunktion in den zu prüfenden elektronischen Schaltkreisen.

Demgegenüber befaßt sich die vorliegende Erfindung mit der Lösung von Problemen, die speziell auf die Prüfung von Zeichenerkennungsmaschinen ausgerichtet sind.

Ungünstig bei diesen Prüfverfahren für Zeichenerkennungsmaschinen ist, daß sie von einer Vielzahl verschiedener und außerdem recht komplizierter Prüfmuster Gebrauch machen. In aller Regel ist für das Ausiesten solcher Zeichenerkennungsmaschinen ein zusätzliches Rechnersystem mit hoher Zuverlässigkeit erforderlich. Dieses ist deshalb besonders störend, weil für die Prüfvorgänge wertvolle Rechenzeit verlorengeht.

Es ist daher die Aufgabe der Erfindung ein Verfahren und eine Einrichtung anzugeben, mit deren Hilfe eine Prüfung von Zeichenerkennungsmaschinen ohne ein zusätzliches Rechnersystem vorgenommen werden kann, wobei einige wenige einfache Prüfmuster verwendet und die Prüfvorgänge zur leichteren Kontrolle in visueller Form dargestellt werden können.

Gelöst wird diese Aufgabe durch die in den Ansprüchen 1 für das Verfahren und 9 für die Einrichtung zur Durchführung dieses Verfahrens angegebenen Merkmale.

Vorteilhafte Ausgestaltungen und Weiterbildungen des Gegenstandes der Erfindung sind den übrigen Ansprüchen zu entnehmen.

Die durch die Erfindung erzielten Vorteile betreffen finmal die sehr wirtschaftliche Erzeugung und Ladung der Prüfmuster, indem die Abtasteinrichtungen, die Ohnedies in der optischen Zeichenerkennungsmaschine vorhanden sind, dazu benutzt werden. Abzutastende Dokumente mit vorgedruckten einfachen Prüfmustern werden verwendet Zum anderen ergibt sich eine hohe Zuverlässigkeit der Prüfung, die daraus resultiert, daß «lie Z veige der Erkennungslogik der Zeichenerkennungsmaschine geprüft und in visueller Form die Identifikation der Erkennungslogik, die auf Fehlerbedingungen untersucht wird, dargestellt wird.

Im folgenden wird ein Ausführungsbeispiel der Erfindung an Hand der Zeichnungen näher beschrieben. Es zeigt

F i g. 1 ein Schematisches Blockschaltbild des Prüfbit-Mustergenerators der vorliegenden Erfindung,

F i g. 2 einen Tei) des vorgedruckten Prüfdokumentes, welches durch die Zeichenerkennungsmaschine beim Fehlersuchbetrieb zur Erzeugung des Prüfbitmusters abgetastet wird,

Fig. 3 ein Blockschaltbild von Einzelhei'en der Fehlererkennung*)- und Taktschaltung.

Fig. 4 ein schematisches Blockschaltbild der Fehlersuchsteuerungen,

Fig. 5 ein schematisches Blockschaltbild des Prüfbitmuster-ldentifizierungsregisiers und von Steuerungen zur Eingabe der Bits in dieses Register, -.eiche das erwartete Byte bilden, das mit den Bits übereinstimmen muß, die durch die geprüfte Logik erzeugt wurden, wenn keine Fehlerbedingung vorliegt.

F i g. 6 ein Blockschaltbild der Register und Steuerungen zur Eingabe der Bits des leitenden Byte in dieses Register zum Auswählen der zu prüfenden Erkennungsschaltungen,

F i g. 7 ein Blockschaltbild der Schaltungen zum Vergleich der Bits aus dem Bitprüfmuster-Identifizierungsregister mit den Bits aus den Erkennungsschaltungen der Zeichenerkennungslogik,

F i g. 8A eine Darstellung der Bitbedingungen eines Datenverdichtungsregisters mit dem Markierungsbit in Ausgabeposition oder Position K-14.

Fig. 8B eine Darstellung des Inhalts des Datenverdichtungsregisters, das nach Abtastung von drei Zeilen ein vollständiges Prüfbitmuster enthält.

F i g. 9 ein Blockschaltbild einer Einrichtung zur Diagnose der Video-Datenverdichtungslogik.

Fig. 10 eine Darstellung eines Teils des vorgedruckten Dokumentes, welches von der Zeichenerkennungsmaschine im Diagnosebetrieb abgetastet .vird, um die Video-Datenverdichtungslogik zu prüfen,

F i g. 11A, 11B Blockschaltbilder von Einzelheilen der Schaltung für die Video-Datenverdichiungslogik für die Bedienungskraft und die Verschiebung für den Daten Verdichtungsspeicher der Bedienungskraft und

Fig. 12A, 12B Darstellungen der Prüfbitmuster im Datenverdichtungsregister, nachdem eine Zeichenzeile des vorgedruckten Dokumentes der Fig. 10 abgetastet wurde, — Fig. 12A zeigt das Bitmuster im Datenver dichtungsregister nach Abtastung von 56 Zeichen, und das Markierungsbit steht in Position D 14: Fig.12B zeigt das Bitmuster im Datenverdichtungsregister nach vollständiger Abtastung einer Zeile.

In F i g. 1 ist ein Beispiel der Erfindung dargestellt, das in eine Zeichenerkennungsmaschine, wie z. B. den Seitenleser IBM 1288, eingebaut ist.

Das in Fig. 1 gezeigte Dokument 10 wird durch den Strahl der Kathodenstrahlröhre (CRT) 20 abgetastet.

der unter Steuerung der Strahlsteuerung 45 abgelenkt wird. Der Strahl der CRT2Q wird durch die Linse 21 fokussiert und durch den Spiegel 22 auf das Dokument 10 reflektiert. Er wird vom Dokument 10 auf einen Photoverstärker 23 reflektiert, der ein Ausgangssignal erzeugt, welches sich nach der Menge des vom Dokument 10 reflektierten Lichtes ändert.

Der Ausgang des Photoverstärkers 23 wird auf einen Analog-Digital-Wandler 30 geleitet. Dieser digitalisiert

ίο das analoge Videosignal des Photoverstärkers in Bits, welche die Existenz oder das Fehlen eines Zeichens oder Musters anzeigen. Diese Videobits werden in ein Videoregister 35 eingegeben, welches ein 87stelliges Schieberegister ist. Eine Erkennungsabtastung erzeugt 42 Videobits pro Spalte. Aus der letzten Position 87 des Videoregisters 35 ausgeschobene Bits gehen verloren.

Normalerweise werden die Videobits vom Videoregister 35 auf die Video-Datenverdichtungslogik 60 geleitet, die eine Daiuiverdichiungslogik für die

ίο Bedienungskraft einschließt, um zur Redundanzverminderung die bei der Abtastung gewonnene Anzahl von Bits in eine kleinere Bitzahl zu komprimieren, die dann in das Datenverdichiungsregisier 61 (I-ig. 9) dei Datenverdichtungslogik 60 eingegeben und. Die Video-Datenverdichtungslogik 60 besieht also aus einem Datenverdichtungsregister 61 und <ius einer Videc-Datenverdichtungs- und Bedicniingslogik mit Speicher 62. Um jedoch ein bekanntes Bitmuster in das Datenverdichtungsregister 61 einzugeben, werden die Videobits im Videoregister 35 auf die Diagnoseerkennungs- und Zeitsteuerung 70 (vgl. auch F i g. 3) geleitet. Ein Diagnoseschalter SW 1 wird im Erkennungsbetrieb auf Position A und im Diagnosebetrieb auf Position B gesetzt. Andere Operationen der Maschine, wie

3.S Zeilenzentrierung, sind im Diagnose- und im Erkennungsbetrieb gleich. Die Diagnoseerkennimgs- und Zeitsteuerung 70 erzeugt ein einzelnes Videobit für jedes auf dem Dokument 10 abgetastete Testzeiehen und Schiebeimpulse zur Verschiebung dieser Bits im Datenverdichtungsregister.

Die vorgedruckten Zeichen auf dem in den F i g. 1 und 2 gezeigten Dokument 10 werden zeilenweise von rechts nach links gelesen. In diesem Beispiel sind zur Erzeugung des Prüfbitmusters drei gedruckte Zeichenzeilen erforderlich. Zwei Unterscheidungsmuster oder -zeichen werden benutzt. Ein Schrägstrichzeichen »/« wird durch die Diagnoseerkennungsschaltung und Zeitsteuerung 70 in die Darstellung eines Eins-Bits und das Zeichen »1« in die Darstellung eines Null-Bits

so umgesetzt. Das erste abgetastete Zeichen ist eir Schrägstrichzeichen »/« und erzeugt ein Markierungsbit, welches als erstes in das Datcnverdichtungsregistei 61 der Video-Datenverdichtungslogik 60 eingegeber wird. Dieses Markierungsbit erzeugt einen Takt- odei

5« Abtastimpuls, wenn es in der letzten oder Ausgabeposi tion des Datenverdichtui gsregisters 61 steht. Di( nächsten acht abgeiasteten Bits stellen ein Bitmustei dar, welches durch die geprüften Erkennungsschaltun gen erzeugt werden sollte, wenn sie einwandfrc

do arbeiten. Dieser Zeichenfolge folgt eine Reihe voi sieben Zeichen, die die zu prüfenden Erkennungsschal tungen wählen, d. h. einschalten. Alle anderen Erken nungsschaluingen sind ausgeschaltet. Das nächst' Zeichen in der /eile erzeugt eine Anzeige dafür, ob ein numerische oder eine alphanumerische Prüfung vorge nommen wird. Die übrigen in dieser Zeile gedruckte Zeichen erzeugen bei der Abtastung das Prüfbitmuste (Testmuster) zusammen mil den Zeichen auf de

nächsten beiden Zeilen. Wenn die ersten drei Zeilen auf dem Dokument 10 abgetastet worden sind, steht im Datenverdichtungsregister 61 das in Fig.8B gezeigte Prüfbitmuster.

In Fig. 3 sind Einzelheiten der Diagnoseerkennungsund Zeitsteuerung 70 gezeigt. Das UND-Glied 71 ist mit seinen Eingängen an die ersten 17 Positionen des Videoregisters 35 angeschlossen. Das UND-Glied 71 wird durch ein Signal der Phase 2 eines Taktgebers (nicht dargestellt) vorbereitet. Der Ausgang des UND-Gliedes 71 ist mit dem Einschalteingang der Eingangsverriegelung 72 für das Datenverdichtungsregister verbunden, die erst zurückgestellt wird, wenn feststeht, daß der Strahl der Abtaströhre 20 auf einem Zeichen steht. Das von der Zeilenzentrierungsschaltung 40, Fig. 1, kommende Zeicheneingangssignal wird an das UND-Glied 73 und an die Verzögerungsschaltung 74 angelegt. Das Ausgangssignal der Verzögerungsschaltung 74 schaltet das UND-Glied 73 durch. Das Ausgangssignal vom UND-Glied 73 wird an den Rückstelleingang der Eingangsverriegelung 72 für das Datenverdichtungsregister angelegt. Das Rückstell-Ausgangssignal von 72 wird an das UND-Glied 75 angelegt, welches das Bit für das Datenverdichtungsregister 61 liefert.

Das UND-Glied 75 hat zwei weitere Eingänge. Einer kommt von der Diagnosesteuerung 90 und führt das Signal »Diagn. K. Schieb.-Reg. Anz.« und der andere vom Rückstellausgang der Fehlerverriegelung 76. Die Fehlerverriegelung 76 wird durch ein Signal von der Vergleicherschaltung 130 gesetzt, welches mit »keine Diagnose« oder »Diagnosefehler« bezeichnet ist. Die Verriegelung 76 wird zurückgestellt durch ein Diagnoserückstellsignal von der Diagnosesteuerung 90. Somit liefert das UND-Glied 75 ein Ausgangssignal, wenn 72 und 76 zurückgestellt sind und das Signa! »Diag. K. Schieb.-Reg. Anz.« vorhanden ist.

Beim Abtasten des Zeichens »1« entstehen mindestens 17 »schwarze« Bits aufeinander und daher wird bei seiner Abtastung die Eingangsverriegelung 72 gesetzt. Somit wird bei der Abtastung des Zeichens »I« ein Null-Bit erzeugt. Wenn auf der anderen Seite das Schrägstrichzeichen »/« abgetastet wird, so folgen diesem keine 17 aufeinanderfolgende »schwarzen« Bits in das Videoregister 35, und daher wird die Eingangsverriegelung 72 nicht gesetzt, und das UND-Glied 75 erzeugt ein ein Eins-Bit anzeigendes Ausgangssignal. Die Eins- und Null-Bits, die durch das UND-Glied 75 geleitet werden, werden unter Steuerung des UND-Gliedes 77 in das Datenverdichtungsregister gesetzt

Das Zeicheneingangssignal wird auch durch das UND-Glied 78 geleitet, welches dieses Signal und ein Signal vom Einschaltausgang der Eingangszeichenverriegelung 79 empfängt Der Einschalteingang von 79 ist mit dem Ausgang des UND-Gliedes 80 verbunden, dessen Eingänge an die Videoregisterpositionen 1 bis 3, 43 bis 45 und 85 bis einschließlich 87 angeschlossen sind. Das UND-Glied 80 wird durch ein Taktsignal der Phase 3 eines Taktgebers abgetastet Der Röckstelleingang von 79 ist mit einer geeigneten Position VSR 44 eines nicht dargestellten Videoprüfringes(VSR) verbundea

Das Ausgangssignal des UND-Gliedes 78 setzt die Datenverdichtungsregister-Torverriegehing 81. Diese Verriegelung wird¹ zurückgestellt durch das Ausgangssignal des UND-Gliedes 82, dessen einer Eingang an die Position 42 des nicht dargestellten Videoprüfringes angeschlossen ist und dessen anderer Eingang ein Segmentierungssignal empfängt welches anzeigt daß ein Zeichen vollständig abgetastet wurde. Dieses Segmentierungssignal kommt von der Zellenzentrierungsschaltung 40 in F i g. 1 und wird auch auf einen Eingang des UND-Gliedes 77, zusammen mit einem Eingangssignal vom Einschaltausgang von 81, einem Eingangssignal von Position 43 des Videoprüfringes, einem Ausgangssignal »Diagn. K. Schieb.-Reg. Anz.« von 90 und einem Einganssignal vom Rückstellausgang von 76 geleitet.

ίο Das Ausgangssignal des UND-Gliedes 75 wird auf die ODER-Schaltung 83 zusammen mit dem Ausgangssignal des UND-Gliedes 86 geleitet, welches ein Eingangssignal vom nicht dargestellten Speicher der Video-Datenverdichtungslogik 60 und ein Eingangssig-

nal von der Diagnosesteuerung 90 empfängt. Das Ausgangssignal dieses Speichers ist der normale Eingang für das Datenverdichtungsregister 61. Der Ausgang des UND-Gliedes 77 wird auf das ODER-Glied 84 geleitet, welches außerdem als Eingang das Ausgangssign?! des UND-Gliedes 85 empfängt. Das UND-Glied 8j schaltet die normale Verschiebung des Datenverdichtungsregisters 61 ein. Es hat einen Eingang zum Empfang der Fortschaltsignale zwecks Fortschaltung des Datenverdichtungsregisters und einen Eingang zum Empfang des Signals »keine Diagnose«, welches anzeigt, daß die Maschine nicht im Diagnosebetrieb läuft.

Die Einzelheiten der Diagnosesteuerung 90 sind in F i g. 4 gezeigt. Die Diagnosesteuerung 90 enthält einen Diagnoseschalter 91, der durch die Bedienungskraft geschlossen wird, um die Maschine in den Diagnosebetrieb zu versetzen. Dieser Schalter bereitet die UND-Glieder 92, 95 und % vor und ist auch an die Inverter 93 und 94 angeschlossen. Die UND-Schaltung 92 fühlt das Markierungsbit ab und setzt die Markierungsbitverriegelung 97. Außer dem Eingang vom Schalter 91 weist das UND-Glied 92 einen zweiten Eingang auf. der an die letzte Position oder die Pufferposition K des Datenverdichtungsregisters 61 angeschlossen ist. Ein dritter Eingang empfängt das Taktsignal der Phase 3. Die Markierungsbitverriegelung 97 erfüllt zwei Funktionen. Einmal unterstützt sie die Erzeugung eines Abtastsignals (Diagn. Abtast. Impuls) zur Übertragung des erwarteten Bytes und Ausleitung des Bytes aus dem Datenverdichtungsregister 61 in die Register 140 bzw. 150 und zum anderen unterstützt sie die Erzeugung des Fehlerprüfsignals (Fehl. Prüfg.).

Der Einschaltausgang der Markierungsbitverriegelung 97 ist mit dem UND-Glied 98 und mit der Verzögerung 99 verbunden, wobei die Verzögerung 99 einen Impuls an das UND-Glied 98 liefert Der Ausgang des UND-Gliedes 98 setzt die Fehlerprüfverriegelumj 100, und deren Einschalt-Ausgangssignal wird an das UND-Glied 101 angelegt Das Signal »Fehl Prüf.« wir<j vom UND-Glied 101 abgenommen, welches ebenfalls ein Zeilenendsignai empfängt weiches anzeigt daß e< Zeit ist die Ausgänge der Erkennungsschaltungen zi prüfen. Die Markierungsbitverriegelung 97 schaltet die Notwendigkeit aus, die auf dem Dokument K abgetasteten Zeilen zu zählen, weil das Markierungsbi erst in der Pufferposition K steht wenn die Abtastung der dritten Zeile begonnen hat Wenn auch am End« jeder Zeile das Zeilenendsignai vorhanden ist so leite das UND-Glied 101 das Fehlerprüfsignal »Fehl. Prüfg.<

doch erst weiter, wenn drei Zeilen abgetastet wurden Diese Anordnung hängt weitgehend von der verwende ten Maschine ab.
Die Verriegelung 97 und 100 werden durch ein Signa

zurückgestellt, welches vom ODER-Glied 104 kommt. Das vom Schalter 91 gelieferte Signal wird durch den laverter 93 umgekehrt und dessen Ausgangssignal an das ODER-Glied 104 angelegt. Ein Kein-Fehler-Signal von der Vergleicherschaltung 130 wird an uie Verzögerung 102 und das UND-Glied 103 angelegt. Die Verzögerung 102 liefert einen Impuls an das UND-Glied 103, der durch das ODER-Glied 104 geleitet wird und die Verriegelung 97 und 100 zurückstellt. Außerdem empfängt ein Eingang des ODER-Gliedes 104 ein Formatrückstellsignal, welches von der Strahlsteuerung 45 kommt. Das Ausgangssignal vom ODER-Glied 104 wird Diagnoserückstellsignal genannt und auch an den Einschalteingang der Registerrückstellungsverriegelung 105 angelegt. Der Einschaltausgang von 105 wird an einen Eingang des UND-Gliedes 95 angeschlossen. Das Ausgangssignal des UND-Gliedes 95 wird zusammen mit dem Ausgangssignal des Inverters 94 an die Eingänge des ODER-Gliedes 106 angelegt. Das Ausgangssignal des ODER-Gliedes 106 stellt das Datenverdichtungsregister 61 der Video-Datenverdichtungslogik 60 zurück. Die Verriegelung 105 wird durch ein Suchende-Signal für horizontale (H) und vertikale (V) Suche von der Strahlsteuerung (SS) 45 zurückgestellt. Das Ausgangssignal des UND-Gliedes % verhindert ein Weiterschalten des Datenverdichtungsregisters und wird bekanntlich an die UND-Glieder 75 und 77 der Diagnoseerkennungs- und Zeitsteuerung 70 angelegt. Der andere Eingang zum UND-Glied 96 kommt vom Inverter 107, der ein Schieberegister-Anzeigesteuersignal empfängt. Mit diesem Signal werden die Datenbits im Datenverdichtungsregister bildlich dargestellt.

Das erwartete Byte oder die Bitgruppe, die die bekannte Signalkombination der Erkennung darstellt, die sich aus dem Prüfbitmuster ergeben sollte, wird in das Prüfbit-Musteridentifizierungsregister 140 gesetzt, welches im einzelnen in F i g. 5 gezeigt ist. Das Register 140 besteht aus acht Verriegelungen 141 für die Bits 0 bis 7. Diese sind mit ihren Einschalteingängen an die UND-Glieder 142 und mit ihren Rückstelleingängen an den Ausgang des ODER-Gliedes 104 angeschlossen und empfangen das Diagnose-Rückstellsignal von der Diagnosesteuerung 90. Jedes UND-Glied 142 ist mit einem Eingang an eine Position des Datenverdichtungsregisters 61 angeschlossen, also an die Positionen K 7 bis K 14, und mit einem Eingang an den Ausgang des UND-Gliedes 98 zum Empfang des Diagnose-Prüf signals von der Diagnosesteuerung 90. Die Verriegelungen 141 werden also erst durch ein Signal vom ODER-Glied 104 zurückgestellt und dann wird das erwartete Byte auf die Verriegelungen 141 Ober die UND-Glieder 142 übertragea Der Einschaltausgang der Verriegelungen 141 ist mit der Vergleicherschaltung 130 verbunden.

Das Leitbyte und das Bit die anzeigen, daß die numerischen Schaltungen zu prüfen sind, werden in das in F i g. 6 gezeigte Register 150 gesetzt welches aus den Verriegelungen 151 besteht Die Einschalteingänge der Verriegelungen 151 sind mit den Ausgängen der UND-Glieder 152 und die Rückstelleingänge mit dem Ausgang des ODER-Gliedes 104 in Fig.4 verbunden. Die UND-Glieder 152 sind mit einem Eingang an eine Position im Datenverdichtungsregister angeschlossen, und zwar an die Position K 14, Puffer /, K 2 bis K 6 und /13. Die UND-Glieder 152 werden durch das Ausgangssignal von dem in Fig.4 gezeigten UND-Glied 98 zur Durchschaltung vorbereitet Die Einschaltausgängc der Verriegelungen 151 sind mit den Eingängen der UND-Glieder 153 verbunden und diese UND-Glieder werden durch ein Signal vom Diagnoseschalter 91 in Fig.4 vorbereitet. Die Ausgänge der s UND-Glieder 153 werden an die in Blockform in F i g. 1 gezeigten Erkennungsschaltungen 160 angelegt.

Die Vergleicherschaltung 130 ist im einzelnen in Fi g. 7 gezeigt. Sie enthält Antivalenzglieder 131, deren Eingänge an die Ausgänge der Verriegelungen 141 und

,o an die Ausgänge der Erkennungsschaltungen 160 angeschlossen sind. Die Ausgänge der Antivalenzglieder 131 sind mit den Eingängen des UND-Gliedes 132 verbunden. Die Antivalenzschaltungen 131 stellen fest, ob die in den Verriegelungen 141 gespeicherte bekannte Zeichenidentifikation genau mit der durch die Erkennungsschaltungen 160 erzeugten Identifikation übereinstimmt. Wenn eine Antivalenzschaltung 131 kein einen günstigen Vergleich anzeigendes Ausgangssignal hat. leitet das UND-Glied 132 nicht, wodurch angezeigt wird, daß eine Fehlerbedingung vorliegt. Der Ausgang des UND-Gliedes 132 ist an den Inverter 133 und das UND-Glied 134 angeschlossen. Der Ausgang des Inverters 133 ist mit dem UND-Glied 135 verbunden. Die UND-Glieder 134 und 135 zeigen an, ob eine Fehlerbedingung oder eine fehlerfreie Bedingung vorliegt. Diese UND-Glieder werden durch das Fehlerprüfsignal von dem in Fig.4 gezeigten UND-Glied 101 vorbereitet. Der Ausgang des UND-Gliedes 135 ist mit einem Eingang des ODER-Gliedes 136 verbunden, das außerdem ein Eingangssignal vom Ausgang des in F i g. 4 gezeigten Inverters 93 empfängt. Der Ausgang des ODER-Gliedes 136 ist mit der Strahlsteuerung 45 verbunden, um Zeilen auf dem Dokument 10 auf der Anzeige 165 in Fig. 1 darzustellen. Das Ausgangssignal vom ODER-Glied 136 wird ebenfalls an den Einschalteingang der in F i g. 3 gezeigten Fehlerverriegelung 76 angelegt, und es wird dadurch verhindert, daß die UND-Glieder 75 und 77 ein Bit in das Datenverdichtungsregister 61 setzen.

Aus der obigen Beschreibung ist zu ersehen, daß der Schalter SW1 in der Stellung B steht und der Schalter 91 geschlossen ist. um die Maschine in den Diagnosebetrieb zu versetzen. Die Schalter SlVl und 91 können in demselben Schaltelement enthalten sein. Das Dokument 10 wird in die Maschine eingeführt und normal abgetastet. Das erste abgetastete Zeichen ist der Schrägstrich. Wenn dieses Symbol abgetastet wird, werden Videobits erzeugt und in das Videoregister 35 eingegeben. Der Schrägstrich erzeugt keine Folge von 17 schwarzen Bits und bei seiner Abtastung ist daher die Einschaltbedingung des in Fig. 3 gezeigten UND-Glie des 7t nicht erfüllt Somit wird die Verriegelung 72 nichi gesetzt und das UND-Glied 75 erzeugt ein Ausgangssi gnaL weil die Fehlerverriegelung 76 zurückgestellt is und das Signal »Diagn. K. Schieb.-Reg. Anz.« vorhander ist Die Verriegelung 72 ist zurückgestellt weil bei de Abtastung des Schrägstriches das Zeicheneingangssi gnal erzeugt wird und damit die Eingangsbedingungei des UND-Gliedes 73 erfüllt sind.

Die am Ausgang des UND-Gliedes 75 erscheinendi Einer-Bitbedingung wird durch das ODER-Glied 83 au das Datenverdichtungsregister 61 geleitet unter Steue rung des Schiebesignals vom ODER-Glied 84. Da ODER-Glied 84 liefen das Schiebesignal, wenn di Eingangsbedingungen zum UND-Glied 77 erfüllt sin< Das UND-Glied 85 hat zu diesem Zeitpunkt kei Ausgangssignal um den Inhalt des Datenverdichtung! registers zu verschieben, weil der in Fig.4 gezeigt

Schalter 91 geschlossen ist und daher der Ausgang des Inverters 93 auf seinem unteren Pegel steht. Die in Fig. 3 gezeigte Verriegelung 81 wird gesetzt, weil der Schrägstrich eine ausreichende Zahl schwarzer Bits erzeugt, um die Eingangsbedingungen des UND-Gliedes 80 zu erfüllen, wodurch die Verriegelung 79 gesetzt und das Zeicheneingabesignal zur Verfügung gestellt werden. Obwohl die Verriegelung 81 zu diesem Zeitpunkt gesetzt ist, liefert das UND-Glied 77 solange kein Ausgangssignal, wie das Segmentierungssignal nicht zur Verfugung steht und anzeigt, daß der Schrägstrich abgetastet wurde und der Videoprüfring die Position 43 erreicht hat und damit anzeigt, daß eine Abtastung abgeschlossen ist. Die Fehlel verriegelung 76 ist zu diesem Zeitpunkt zurückgestellt, weil das Diagnoserückstellsignal vom ODER-Glied 104 zur Verfügung steht auf Grund des Formairückstellsignals. Das Signal »keine Diagnose« oder »Diagnosefehlcr« steht nicht zur Verfügung, um die Fehlerverriegclung 76 zu setzen, weil der Schalter 91 geschlossen und kein Diagnosefehler aufgetreten ist. Das Signal »Diagn. K. Schieb.-Reg. Anz.« vom UND-Glied 96 ist vorhanden. Somit schiebt ein Signal vom UND-Glied 77 das Bit aus deir ODER-Glied 83 in das Datcnverdichiungsrcgister 61 über das ODER-Glied 84. Danach stellt ein Impuls von der Position 44 des Videoprüfringes (nicht dargestellt) die Verriegelung 81 über das UND-Glied 82 zurück. Die Verriegelung 79 ist bereits durch Position 44 zurückgestellt worden und die Verriegelung 72 ist noch zurückgestellt.

Das nächste abgetastete Zeichen ist wieder ein Schrägstrich »/«. Dieses ist das erste Zeichen des erwarteten Bytes. Nachdem dieser Schrägstrich abgetastet wurde, wird ein Einer-Bit in das Datenverdichtungsregister 61 in der oben beschriebenen Weise eingegeben. Das nächste abgetastete Zeichen ist ein »I«. Während das »!« abgetastet wird, werden !7 aufeinanderfolgende »schwarze« Bits in das Videoregister 35 eingegeben, letzt sind die Eingangsbedingungen des UND-Gliedes 71 erfüllt und dieses leitet ein Signal zum Setzen der Verriegelung 72 weiter. Da die Verriegelung 72 jetzt gcset/t ist, wird das UND-Glied 75 nicht vorbereitet und ein Null-Bit in das Datenveidichtungsregister 61 eingegeben, wenn die Eingangsbedingungen des UND-Gliedes 77 erfüllt sind. Natürlich wird vom UND-Glied 77 ein Schiebeimpuls cr/cugt, weil das UND-Glied 80 ein Ausgangssignal /um Setzen der Verriegelung 79 erzeugt und das Zeicheneingabesignal zur Vertilgung Mehl. Somit seizi das UND-Glied 78 die Verriegelung 81 in der oben beschriebenen Weise. Die Fehlerverriegelung 76 ist zurückgestellt und daher leitet das UND-Glied 77 ein Signal an das ODER-Glied 84. wenn das Segmentsignal zusammen mit einem Ausgangssignal aus Position 43 zur Verfugung steht.

Die übrigen Zeichen in der Zeile werden abgetastet und für jeden Schrägstrich »/« ein Einer-Bit und für jedes »1« ein Null-Bit in d?s Daienverdichtungsregister eingegeben. Die Zeilen werden der Reihe nach abgetastet, und nachdem 25 Zeichen in der dritten Zeile des Dokumentes abgetastet worden sind, steht das Markierungsbit in der Position K des Puffers des Datenverdichtungsregisters entsprechend der Darstellung in Fig.8A; die Eingangsbedingungen zum UND-Glied 92 in F i g. 4 sind zur Zeit der Phase 3 erfüllt. Die Verriegelung 97 wird gesetzt und nach einer Verzögerung von 250 Nanosekunden bereitet das UND-Glied 98 die UND-Glieder 142 zur Übertragung des erwarteten Bytes aus dem Datenverdichtungsregister auf die Verriegelung 141 und die UND-Glieder 152 zur Übertragung des Leitbytes und des numerischen Bits auf die Verriegelungen 151 vor.

Nachdem die dritte Zeile vollständig abgetastet wurde, enthält das Datenverdichtungsregister 61 die in Fig. 8B gezeigten Bits. Zu diesem Zeitpunkt liefern die durch das Leitbyle über die UND-Glieder 153 gewählten Erkennungsschaltungcn ein Identifizierungsbyte an die Vergleicherschaltung 130. Das erwartete Byte vom Register 140 wurde bereits an die Vergleicherschaltung 130 geliefert. Das Fehlerprüfsignal steht vom UND-Glied 101 zu diesem Zeitpunkt zur Verfügung, da die Fehlerprüfverriegelung 100 durch das Ausgangssignal des UND-Gliedes 98 gesetzt und das Zeilenendsignal zur Verfügung gestellt wurde, nachdem die dritte Zeile abgetastet wurde. Das zu erkennende Zeichen ist ein Gleichheitszeichen und wenn die Erkennungsschaltungcn richtig arbeiten, liefert das UND-Glied 134 ein Ausgangssignal, welches eine fehlerfreie Bedingimg anzeigt. Wenn ein Fehler auftritt, liefert der Inverter 133 ein Signal an das UND-Glied 135, und das ODER-Glied 136 erzeugt ein Signal, um die Rückstellung des Datenverdichtungsregisters zu verhindern und die dritte Zeile des Dokumentes 10 auf der Anzeigeröhre 165 bildlich darzustellen. Die im Bild dargestellte Zeile zeigt, daß das Gleichheitszeichen hätte erkannt weiden sollen. Mit dieser Information kann die prüfende Bedienungskraft die Erkennungsschaltungen an Hand der Zeichen überprüfen, die am linken Rand und über der binären Zahl für das erwartete Byte abgedruckt sind.

Ein Prüfbitmuster kann auch in das Datenverdichtungsregister geladen werden, um die Video-Datenverdichtungs- und -Bedienungslogik mit Speicher 62 zu prüfen. Diese Anwendung ist in Fig. 9 gezeigt. Der Schalter 51Vl wird auf B gestellt, so daß Bits vom Videoregister 35 auf die Diagnoseerkennungs- und Zeitsteuerung 70 geleitet werden. Das in Fig. 10 gezeigte Dokument wird ähnlich abgetastet wie das in Fi g. 2 gezeigte. Die Zeilen auf dem in Fi g. 10 gezeigten Dokument werden der Reihe nach jeweils von rechts nach links abgetastet. Das erste abgetastete Zeichen ist ein Schrägstrich und aus diesem wird ein Einer-Bit durch die diagnoseerkennungs- und Zeitsteuerung 70 in der oben beschriebenen Art erzeugt. Dieses Einer-Bit wird in das Datenverdichtungsregister 61 über die ODER-Schaltung 83 unter Steuerung des Schiebeimpulses des ODER-Gliedes 84 eingegeben.

Die nächste abgetasteic Zeichengruppe slellv das erwartete Byte dar, welches im Register 200 gespeichert wird, nachdem es in das Datenverdichtungsregister eingegeben wurde. Die Zeichen dieser Gruppe von sieben Zeichen stehen in einer Reihenfolge zur Entwicklung der »schwarzen« verdichteten Videobits M 0, A 14. V 0. M +1. H 0 und M - 1. Dieses erwartete Byte wird verglichen mit entsprechenden Ausgangssignalen von der Video-Datenverdichtungs- und -Bedienungsloeik mit Speicher 62, nachdem eine ganze Zeile auf dem in Fig. 10 gezeigten Dokument abgetastet worden ist Der das erwartete Byte darstellenden Gruppe von Zeichen folgt eine Gruppe von sieben »I«. die zu Null-Bits umgewandelt werden, um ein Zeiteinteilungsbit an die richtige Stelle zu setzen und die Speichertrigger in der Video-Datenverdichtungs- und -Bedienungslogik mit Speicher 62 zu verschieben. Das Zeiteinteilungsbit wird durch einen Schrägstrich »/« dargestellt dem sieben »I« folgen, die zu Null-Bits gemacht werden.

Entsprechend der nachfolgenden Erklärung hat die Video-Datenverdichtungs- und -Bcdienungslogik mit Speicher 62 neun Bileingänge. Normalerweise kommen die neun Biteingänge von den Positionen 1, 2, 3, 43, 44, 45, 85, 86 und 87 des Videoregisters 35. Es werden die neun Biteingänge jedoch von den Positionen A 1, A 2, A3, öl, ß2, 63, Cl, C2 und C3 des Datenverdichtungsregisters 61 abgenommen. Somit bilden die nächsten drei auf dem Dokument in F i g. 10 abgetasteten Zeichen einen Teil der neuen Bits, die vor den neun Bits stehen, welche die Prüfbits für die Video-Datenverdichtungs- und -Bedienuiigslogik mit Speicher 62 bilden. Die nächsten drei abgetasteten Zeichen werden zu drei der neun Bits umgesetzt, um die gerade erwähnten Prüfbits zu bilden. Die nächsten drei Zeichen sind »1« und bilden einen Teil der dem Prüfmuster folgenden neun Bitmuster. Die nächsten fünf Zeichen sind immer »1« zur Entwicklung von Null-Bits zwecks Auffüllung einer Datenverdichtungsabtastung. Die nächsten drei abgetasteten Zeichen bilden drei von den neun Bits, die unmittelbar vor den neun Bits komprimiert werden, welche das Prüfbitmuster bilden. Die nächsten drei abgetasteten Zeichen entwickeln sich zu drei der neuen Bits, die das Prüfmuster bilden. Diesen Zeichen folgt eine Gruppe von drei Zeichen zur Bildung von drei weiteren der neuen Bits, die unmittelbar nach der Verdichtung des Prüfbitmusters komprimiert werden. Das nächste abgetastete Zeichen ist ein Schrägstrich »/« und wird von der Video-Datenvcrdichtungs- und -Bedicnungslogik mit Speicher 62 dazu verwendet festzustellen, ob bestimmte Prüfmuster »schwarze« oder »weiße« Videobits erhalten sollen oder nicht. Nachdem dieses Zeichen abgetastet ist, werden vier »I« zur Erzeugung von Null-Bits und Auffüllung einer Datcnverdichiungsabtastung abgetastet. Danach werden drei weitere Zeichen /ur Vervollständigung der neun Bits abgetastet, die unmittelbar vor dem Prüfmuster verdichtet werden. Diesen Zeichen folgen drei weitere, die zur Vervollständigung des Prüfbitmusters abgetastet werden. Die nächsten drei abgetasteten Zeichen vervollständigen die neun unmittelbar nach dem Prüfbiimusicr verdichteten Bits. Damit ist eine Zeichenzeile vollständig abgetastet.

Die Logik 205 in den F i g. 9 und 11 ermöglicht die Präsentation von Bitmustern entweder vom Videoregister 35 oder vom Datcnverdichlungsrcgistcr 61 an die Video-Datenverdichtungs- und -Bcdienungslogik mit Speicher 62. In Fi g. 12A ist die UN D-Toranordnung 206 mit den Positionen VR 1 bzw. VR 2, VR 3, VK 43, VR 44, VR 45, VK 85, VR 86 und VR 87 des Videoregisters 35 Iters 35 verbunden. Diese UND-Glieder werden durch ein Signal »keine Diagnose« vom Inverter 207 vorbereitet. Die Ausgänge dieser UND-Glieder sind mit den Eingängen der ODER-Glieder 209 verbunden, die außerdem Eingangssignal von den Ausgängen des UND-Gliedes 208 empfangen. Dessen Eingänge sind wiederum verbunden mit den Positionen Ai, A 2, AX Bi. BZ B 3. Ci, C2 und C3 des Datenverdichtungsregisters 61 und den durch ein Diagnosesignal, welches bei geschlossenem Diagnoseschalter vorhanden ist vorbereiteten Eingängen.

Die Ausgänge der ODER-Glieder 209 werden an die Video Datenverdichtungs- und ■ Bedienungslogik mit Speicher 62 geleitet. Diese Schaltung besteht aus der Datenverdichtungs- und Bedienungslogik und dem JDatenverdiehtungs-Bedienungsspeicher. Die Datenverdichtungs-Bedienungslogik besteht aus der Hauptbedienungslogik 211. der vertikalen Bcdienungslogik 212 und der horizontalen Bedienungslogik 213. Die Ausgänge dieser Logikschaltungen 211, 212 und 213 werden an Speichertrigger 214, 215 bzw. 216 angelegt. Die in diesen Triggern gespeicherte Information wird an die Trigger 218, 219, 220 weitergeleitet. Anschließend wird die Information im Trigger 218 in den Trigger 222 weitergegeben. Der Weiterschaltimpuls für die Trigger wird über das ODER-Glied 226 angelegt, welches Eingangssignal von den UND-Gliedern 224 und 225

ίο empfängt. Im Diagnosebetrieb wird der Weiterschaltimpuls durch das UND-Glied 224 weitergeleitet. im Normalbetrieb durch das UND-Glied 225. Das UND-Glied 224 wird vorbereitet durch Schließen des Diagnoscschalters und empfängt ein Eingangssignal vom ODER-Glied 223. Die Eingänge zum ODER-Glied 223 sind an die Positionen CII und C14 und D3 des Datenverdichtungsregisters 61 angeschlossen. Das Zeiteinteilungsbit, welches durch Abtasten des Schrägstriches in der 16. Zeichenposition auf dem in Fig. 10 gezeigten Dokument entwickelt wird, entwickelt die Weiterschaltimpiilsc beim Passieren der Positionen C U, C14 und D3 im Datenverdichuingsregister.

Die Ausgänge der Trigger 214 und 222 werden auf die Inverter 228 bzw. 230 geleitet. Die Ausgangssignale

2s dieser Inverter werden an die Eingänge des UND-Gliedes 231 gegeben, welches auch ein Eingangssignal vom Ausgang des Triggers 220 empfangt. Das Ausgangssignal des UND-Gliedes 231 wird an den Eingang des ODER-Gliedes 234 zusammen mit den Ausgangssignalcn von den UND-Gliedern 232 und 233 angelegt. Das UND-Glied 232 ist mit seinen Eingängen an die Trigger 218 und 220 angeschlossen. Das UND-Glied 233 ist mit einem Eingang an den Trigger 219 urul mit einem anderen an den Inverter 229 angeschlossen, dessen Eingang wiederum mit der Position ,4 14 des Daienverdichtungsrcgisters verbunden ist. Der Ausgang des ODER-Gliedes 234 ist mit einem Eingang de¹-UND-Gliedes 86 verbunden, dessen Ausgang an das ODER-Glied 83 angeschlossen ist. Im Normalbetrieb werden Bits in das Datenverdichtungsregister 6t über das ODER-Glied 234. das UND-Glied"" 86 und das ODER-Glied 83 eingegeben.

Fig. 12 A zeigt die Bits im Datenverdichuingsregister. nachdem 5b Zeichen auf der ersten Zeile abgetastet worden sind. Das Markicrungsbit steht in Position D 14 des Datenverdichtungsregisters. Die Sct/postion der Verriegelung 201 in Fig.') ist mit dieser Position verbunden. Wenn also das Markicrungsbit in die Position D 14 kommt, wird die Verriegelung 201 gesetzt.

Zu diesem Zeitpunkt ist das erwartete {Byte 111 das Register 200 zu übertragen. Der Einschaltausgang der Verriegelung 201 ist mit der Verzögerung 202 verbunden, welche das UND-Glied 203 vorbereitet. Eingänge des UND-Gliedes 203 sind auch an den Einschaltausgang der Verriegelung 201 und den Diagnoseschalter in Fig. 11 angeschlossen. Das Aus gangssignal des UND-Gliedes 203 leitet den Inhalt der Position D 7 bis D13 des Datenverdichtungsregisters 61 in das Register 200. Die Ausgänge des Registers 200 werden auf die Vergleichsschaltung 240 gegeben, welche diese mit den Ausgangssignalen von der Video-Datenverdichtungs- und -Bedienungslogik mit Speicher 62 sowie der Position A 14 des Datenverdich tungsregisters 61 vergleicht Wenn die Video-Datenverdichtungs- und -Bedienungslogik mit Speicher 62 richtig arbeiten, ergibt sich ein gleiches Vergleichsergebnis. Durch das vom Vergleicher 240 kommende, dieses gleiche Vergleichvergebnis oder den einwandfreien

Betrieb anzeigende Signal wird die Verriegelung 201 zurückgestellt Danach wird die nächste Dokumentenzeile abgetastet Wenn das Vergleichsergebnis ungleich lautet, wird dadurch eine Fehlerbedingung angezeigt und die ganze Zeile auf dem Dokument auf der Kathodenstrahlröhre bildlich dargestellt. Die Video-Datenverdichtungs- und -Bedienungslogik mit Speicher 62 wird dann zur Fehlerermittlung überprüft

Hierzu 7 Blatt Zeichnungen

Claims (7)

Paten Ansprüche:

1. Verfahren zur Fehlerdiagnose in Zeichenerkennungsmaschinen mit mindestens einer Abtasteinrichtung und einer Erkennungseinrichtung, bei dem die Ergebnisse eines Prüfmusters nach der Verarbeitung mit korrekt verarbeiteten Ergebnissen des gleichen Prüfmusters verglichen und im Abweichungsfalle ein Fehler angezeigt wird, dadurch gekennzeichnet, daß der Abtasteinrichtung Prüfdokumente mit mindestens einem Paar unterschiedlich gekennzeichneter einfacher Digitalmuster — Testmuster und Ergebnismuster — vorgelegt und von dieser abgetastet werden, wobei das Ergebnismuster das bei fehlerfreier Verarbeitung des aus dem zugehörigen Testmuster gewonnenen Signalsatzes durch die Erkennungslogik entstandene Ergebnis darstellt, daß der aus der ADtastung des Testmusters gewonnene Signalsatz der Erkennungslogik zugeführt und von dieser verarbeitet wird, daß das Ergebnis dieser Verarbeitung mit dem aus der Abtastung des Ergebnismusters gewonnenen Signalsatz verglichen wird, und bei Ungleichheit der beiden Ergebnisse eine für die Fehlfunktion der Erkennungslogik signifikante Anzeige erfolgt.

2. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß Test und/oder Ergebnismuster der Zeichenerkennungsmaschine seriell in binär digitalisierter Form zugeführt werden, derart, daß die beiden binären Zustände durch zwei unterschiedliche Zeichen dargestellt weiden, deren Abtastung zeilenweise erfolgt.

3. Verfahren nach Anspruch 2. dadurch gekennzeichnet, daß zum optischen Vergleich das Testmuster, das in seiner visuellen. Form auf dem Aufzeichnungsträger in lokaler Relation zu seiner binär digitalisierten Form aufgebracht ist, abgetastet und auf einer Anzeigeröhre (165; Fig. 1) dargestellt wird.

4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein bestimmtes Bit eines Musters als Zuordnungsbit einen in der Zeichenerkcnnungsmaschinc vorhandenen Schalter betätigt, so daß die Weiterleitung des abgetasteten Signalsatzes in die Erkennungslogik davon abhängig ist, ob es sich um den Signalsatz eines Test- oder eines Ergebnismusters handelt.

5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß Teile des Testmusters die Auswahl der zu prüfenden Bereiche der Erkennenungslogik steuern.

6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5. dadurch gekennzeichnet, daß andere Teile des Testmu^cters die Umschaltung der Erkennungslogik vom numerischen auf alpha-numerischen Betrieb steuern.

7. Diagnoseeinrichtung in einer Zeichenerkennungsmaschine zur Durchführung des Verfahrens nach mindestens einem der Ansprüche 1 bis 6, gekennzeichnet durch eine Diagnostiksteucrung (90 Fig. I) mit einem von der Bedienungskraft zu betätigenden Diagnoscschalter (SWi; Fig. 1 oder 91; F i g. 4), der die Maschine in den Diagnosebetricb einstellt, welche Diagnostiksteuerung im Diagnosebetrieb die Maschine mit Hilfe von abgeftihlien Markierungsbits steuert, eine Diagnoseerkennungsund Zeitsteuerung (70) zur Unterscheidung von Test- und Ergebnismustern und einer Vergleichs schaltung (130) zum Vergleich des aus der Abtastunj des Ergebnismusters gewonnenen Signalsatzes mi dem durch die Erkennungslogik reduzierten Signal satz des Testmusters.