DE2715029A1 - Verfahren und vorrichtung zur untersuchung von digitaldatenvorrichtungen - Google Patents
Verfahren und vorrichtung zur untersuchung von digitaldatenvorrichtungenInfo
- Publication number
- DE2715029A1 DE2715029A1 DE19772715029 DE2715029A DE2715029A1 DE 2715029 A1 DE2715029 A1 DE 2715029A1 DE 19772715029 DE19772715029 DE 19772715029 DE 2715029 A DE2715029 A DE 2715029A DE 2715029 A1 DE2715029 A1 DE 2715029A1
- Authority
- DE
- Germany
- Prior art keywords
- test
- address
- counter
- memory
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
D-8023 ML,ncn,-.n-fO..acn. Wienor S.r 2. fei (089ι79^3·)" Tele· 52 ·2·'7 rroä a Oab:c Paient.bus-Munc^.o.-
Ta9 31 . MärZ 1977
Your ref Date:
Firma SPERRY RAND CORPORATION, 1290 Avenue of the
Americas, New York, New York 10019, U.S.A.
Verfahren und Vorrichtung zur Untersuchung von Digitaldatenvorrichtungen
Die Erfindung betrifft ein Verfahren und eine Vorrichtung für die Diagnose bzw. Untersuchung von
Digitaldatenvorrichtungen.
Es wurden Datenverarbeitungsvorrichtungen nach dem Stand der Technik unter Verwendung von hartverdrahteten logischen Schaltungen bereits hergestellt.
Diese logischen Schaltungennach dem Stand der Technik besitzen eine Reihe von zugänglichen Festpunkten
oder Anschlüssen, wodurch die Möglichkeit geschaffen wird, daß das Dienstpersonal feststellen kann, wo
Fehler auftreten. Die neuartigen Festkörper-Technologie-Mikroprozessoren werden durch integrierte
709841/0967
.f.
Schaltungstechniken mit hoher Packungsdichte hergestellt. Diese Mikroprozessoren besitzen nicht diese verschiedenen Punkte oder
Anschlußstellen für einen Zugriff, wie dies bei den bekannten Prozessoren der Fall war. Wenn ein Mikroprozessor, der entweder
einen Bitscheibenaufbau besitzt oder als Ganzes auf einem Grundchip vorgesehen ist, bei einer verarbeitenden Einheit
verwendet wird, so ist es äußert schwierig zu bestimmen, wo innere Fehler auftreten. Es ist speziell schwierig, einen
Programm-Testsatz aufzustellen, um die fehlerhafte Stelle oder Zone zu ermitteln, wenn der Prozessor selbst entweder nicht
die Fähigkeit hat, ein soft-ware-Diagnoseproblem bzw. -programm ablaufen zu lassen oder beim Ablaufen eines derartigen
soft-ware-Diagnoseprogramms Fehler erzeugt werden.
Gemäß einer bevorzugten Ausführungsform nach der Erfindung ist
ein Selbsttest-Uberwachungsgerät vorgesehen. Dieses Selbsttestgerät
kann dauerhaft an den Mikroprozessor in einer Weise angeschlossen sein, durch die der Betrieb vereinfacht wird. Es
können Mikroprozessor-Tastenfeldfunktionen, wie beispielsweise Hauptlöschen und Bereitschaftsetzen verwendet werden, um dadurch
einen Grund-Instruktionsschritt einzuleiten, durch den der Betrieb des Selbstüberwachungsgerätes gestartet wird. Wenn
der erste Schritt richtig ausgeführt wird, dann kann das Selbsttestüberwachungsgerät
von Taktsignalen des im Test befindlichen Prozessors betrieben werden. Das Selbsttestüberwachungsgerät
enthält in bevorzugter Weise einen ZäHer, eine Speichereinrichtung
und eine Anzeigevorrichtung, um die Inhalte des Speichers darzustellen. Der Zähler wird in einer Weise weitergeschaltet,
bei welcher eine Teiladresse der Speichereinrichtung angeboten wird. Der Rest der Adresse für den Speicher wird auf Leitungen
übertragen, die an logische Testpunkte oder Anschlüsse der Module des Mikroprozessors angeschlossen sind. Es wird dann
ein Programmzähler innerhalb des Prozessors synchron mit dem Zähler weitergeschaltet, um dadurch einen neuen Grundschritt
für die Prozessorlogik vorzusehen. Wenn dann jeder Schritt ausgeführt ist, so sind die Signale auf den logischen Testleitungen
entweder für den ausgeführten, betreffenden Schritt richtig
709841/0967
oder falsch oder werden ausgewertet. Wenn die logischen Signale
für den bewerteten Schritt richtig sind, so wird eine bestimmte Adressenstelle in dem Speicher zugegriffen und zwar
durch Kombination der Zählereingangsleitungen und der logischen Signaleingangsleitungen zum Adresseneingangsabschnitt des
Speichers. Für Jede richtige Adresse bei Jedem der Testschritte ist in diesem ein Codewort gespeichert, welches den richtigen
Betrieb des Testschrittes anzeigt, wobei irgendeine andere Kombination von möglichen Adressen, die durch die
logischen Leitungen erzeugt werden, zu Zugriffen zu einer unterschiedlichen Adresse führen, in welchem ein Fehlercodewort
gespeichert ist. Das Fehlercodewort zeigt die Natur und die Quelle des Fehlers durch Analysierung der logischen Leitung
oder Leitungen an, die Fehlersignale aufweisen. Zusätzlich zu der Fähigkeit, zu ermitteln, wo grundlegende hardware-Fehler
auftreten, ist das Selbstüberwachungsgerät auch so ausgebildet, daß es die Adressenstelle, die von dem Zähler und
dem logischen Signalleitungen zugegriffen wurde, auslesen kann. Die ausgelesenen Informationen werden in einer Sichtanzeigevorrichtung
gespeichert. Bei einem bevorzugten Ausführungsbeispiel nach der Erfindung werden alle Nullen in den vorbestimmten
richtigen, einheitlichen Adressenstellen gespeichert und diese Daten werden ausgelesen und werden gleichzeitig an der
Anzeigevorrichtung zur Anzeige gebracht. Es kann ein logischer Vergleich zwischen dem Vorhandensein aller Nullen und
anderer einheitlicher Binärziffern durchgeführt werden, die aus dem Speicher ausgelesen werden. Wenn eine andere Zahl als
Null aus dem Speicher ausgelesen wird, so führt dies zu einer Fehleranzeige und es wird der Haupttaktgeber, der sowohl den
Programmzähler in dem Prozessor als auch den externen Zähler treibt und einen Teil des Selbstüberwachungsgerätes darstellt,
angehalten. Eine einfache Möglichkeit, das Fehlersignal festzustellen, besteht darin, die Speicher-Datenausgangsleitungen
über eine ODER-Funktion zu verknüpfen und zwar auf den Leitungen 54 über ein ODER-Glied und indem man das Signal verwendet,
welches das Vorhandensein eines logischen Fehlers an-
709841/0967
zeigt, um die Taktsignale der Datenverarbeitungsvorrichtung anzuhalten.
Der Gegenstand der vorliegenden Erfindung ist besonders wertvoll für den Service von Computersystemen, die auf integrierter
Schaltungstechnologie mit mittlerer Packungsdichte und hoher Packungsdichte basieren. Die gegenwärtige Generation der
Computer mit hoher Packungsdichte wird aus Modulen hergestellt, die arithmetische Einheiten als einen Modul, Speichervorrichtungen
als einen Modul, Zählerstufen und Reglerstufen als weitere Module enthalten. Diese Module sind zu Datenhauptleitungen
zusammengeschlossen, ebenso zu Eingangs/Ausgangshauptleitungen und zu Steuerhauptleigungen. Dieser Aufbautyp macht
es äußerst schwierig, eine Sonden- oder Testspitze an eine intern funktionierende, logische Schaltung anzuschließen, die
früher hartverdrahtet war.
Das Selbstüberwachungs-Monitorgerät nach der Erfindung verwendet
die Tastenfeld-Eingabesignale und die grundlegenden Instruktionsfunktionen des Mikroprozessors. Es ist wünschenswert,
das Testprogramm/dem Programmzähler des Mikroprozessors zu speichern, so daß immer dann, wenn ein Programm in dem Mikroprozessor
eingeleitet wird, das Selbsttest-Überwachungsgerät automatisch bestimmt, ob der Mikroprozessor die Grundinstruktionsschritte
richtig ausführt, bevor dann das Programm anläuft
Demnach schafft die Erfindung ein Verfahren und ein Gerät zur Bestimmung und zur Untersuchung von funktionellen hardware-Fehlern
bei bestimmten grundlegenden logischen Signalen, die in einer digitalen Datenverarbeitungsvorrichtung erzeugt werden.
Das Selbsttest-Überwachungsgerät und Diagnosegerät wurde entwickelt, um hardware-Fehl er zu erfassen und zu iaüeren, die
in den "Hartkern"-logischen Zonen einer digitalen Datenverarbeitungsvorrichtung
auftreten, so daß Diagnoseprogramme mit höherem Wert gefahren werden können und zwar mit einem Zuverlässigkeitswert,
der ausreichend ist, sicherzustellen, daß hardware-Fehler durch das Programm erfaßt werden können und der
709841/0967
betreffenden Person angezeigt werden können.
Die Computerbetreuung bzw. Instandhaltung, Fehlerfeststellung und Fehlerisolierung wurden für den Systemkonstrukteur von
digitalen Verarbeitungsvorrichtungen zu einem Hauptfaktor. Bei einer digitalen Datenverarbeitungsvorrichtung, die mikroprogrammiert
ist, besteht ein Werkzeug, welches nach dem Stand der Technik für den Konstrukteur verfügbar ist, aus einem Satz
von Mikrodiagnoseprogrammen. Da eine Mikroprogramm!erung eine
Programmierung darstellt, die die Logik des Prozessors steuert, ist es möglich, solche Mikrodiagnoseprogramme dafür zu verwenden,
Fehler bei einigen der hardware-Module festzustellen und zu isolieren, wenn sich der grundlegende Prozessor in Betrieb
befindet. Ein Fehler jedoch, der in der "Hartkern"-Zone der Logik auftritt, d. h. der Zone der Logik, bei der es unmöglich
ist, im Falle eines Fehlers selbst ein Mikrodiagnoseprogramm laufen zu lassen, muß der Wartungstechniker auf herkömmliche
"massive" Methoden zurückgreifen, um die Ursache des Fehlers zu lokalisieren. Eine Reihe von einzelnen Fehlern in einer digitalen
Verarbeitungsvorrichtung können bewirken, daß selbst das Ablaufenlassen eines einfachen Diagnosprogramms nicht möglich
ist. Wenn einfache Programme und grundlegende Instruktionsschritte nicht gefahren werden können, gibt es keinen praktischen
Weg, der betreffenden Person einen Fehler anzuzeigen. Es ergibt sich somit die Forderung, ein Verfahren anzugeben, um
Fehler festzustellen und zu isolieren, die in der "Hartkern"-Zone auftreten, so daß Diagnoseprogramme mit ausreichender Verläßlichkeit
gefahren werden können, daß die Vorrichtung in ausreichendem Maße betriebsfähig ist, so daß software-Programmerfassung
verwendet werden kann und die Fehlerstelle der betreffenden Person angezeigt werden kann. :
Funktionelle hardware-Fehler in einer digitalen Verarbeitungsvorrichtung, die nicht durch herkömmliche Programmiereinrichtungen
diagnostiziert werden können, lassen sich mit dem vorhandenen Hilfsgerät diagnostizieren, welches aus einer Zählereinrichtung
zur Einleitung einer Reihe von bestimmten Test-
709841/0967
schritten besteht, wobei die Zählereinrichtung auch binäre Ausgangsadressensignale
erzeugt, welche diese Schritte wiedergeben; weiter ist eine Speichereinrichtung vorhanden, um bestimmte
Codeworte zu speichern, welche die Diagnosedaten an adressierbaren Speicherstellen der Speichereinrichtung angeben;
schließlich ist auch eine adressenerzeugende Einrichtung vorhanden, die so angeschlossen ist, daß die binären Ausgangsadressensignale
von der Zählereinrichtung empfängt und ebenso logische Signale von der Datenverarbeitungsvorrichtung, die
untersucht werden soll, um eine vollständige Adresse zu erzeugen, welche von der Speichereinrichtung für den Zugriff zu
einer der vorbestimmten Codewort verwendet wird.
Da die Testschritte bekannt sind und da auch der Zustand der logischen Signale aus der logischen hardware, die untersucht
wird, bei jedem gegebenen Testschritt bekannt ist, ist auch die bestimmte Adressenstelle in dem Lesespeicher, der für jeden
Testschritt adressiert wird, bekannt. Es wird ein Codewort in den Lesespeicher an solchen Stellen eingelesen, die einen
richtigen Zustand aller unter Test stehenden Signale wMergeben. Wenn irgendwelche der logischen, unter Test stehenden Signale
bzw. Testsignale nicht den richtigen Zustand für den gegebenen Testschritt aufweisen, so wird eine andere Stelle in dem Lesespeicher
zugegriffen. An diesen unterschiedlichen Stellen in dem Lesespeicher werden Diagnose-Codeworte gespeichert, welche
einen hardware-Fehler angeben und welche Informationen hinsichtlich
des hardware-Moduls enthalten, der ausgefallen ist bzw. fehlerhaft ist. Auf diese Weise erfüllt der Lesespeicher zwei
Funktionen. Erstens wird angezeigt, ob der richtige Zustand jedes der Testsignale besteht und es werden Fehler-lokalisier-Diagnosecodeworte
vorgesehen, die für die Isolation bei der Wartung dargestellt werden. Ein Pufferregister (nicht gezeigt)
kann zwischen die Adresseneingänge des Lesespeichers und die, tatsächlichen unter Test stehenden Signale eingeführt werden,
um dadurch eine Stabilität der Informationen zu erzielen, während die Vergleichsoperation ausgeführt wird.
709841/0967
Es ist Aufgabe der Erfindung, ein Gerät für die Feststellung
von grundlegenden Funktions-hardware-Fehlern in einem digitalen Datenverarbeitungsgerät oder - vorrichtung zu schaffen.
Im Zuge dieser Aufgabe soll durch die Erfindung auch ein Gerät
geschaffen werden, um festzustellen, welcher physikalischer hardware-Modul einen Fehler aufweist, und zwar hinsichtlich
Funktionsfehler, die in einer digitalen Verarbeitungsvorrichtung erzeugt werden.
Auch soll durch die Erfindung ein Gerät für die Untersuchung von Funktions-hardware-Fehlern einer digitalen Verarbeitungsvorrichtung geschaffen werden, und zwar insbesondere in solchen
grundlegenden Zonen der Logik, die im Falle eines Fehlers verhindern, daß herkömmliche, programmierte Diagnoseprogramme oder
Werkzeuge nicht verwendet werden können.
Durch die Erfindung soll schließlich auch ein Verfahren für die Diagnose von grundlegenden Computer-hardware-Fehlern geschaffen
werden, gemäß welchem logische Signale in einem Computer geprüft werden, der einen ProgrammadressenzäHer und mehrere hardware-Module
aufweist, wobei folgende Verfahrensschritte durchgeführt werden: Es werden grundlegende Testschritte durch Ausführung
eines bekannten Satzes von Testschritt-Mikroinstruktionen in einer Aufeinanderfolge ausgeführt, es wird jeder
Schritt in der Testschrittfolge gezählt und es wird der Zustand jedes der logischen Signale bei jedem Schritt der Folge festgehalten,
weiter wird ein Lesespeicher, der Codeworte in Speicherstellen enthält, adressiert, wobei diese Stellen geeignete
Diagnoseinformationen wiedergeben, wobei sowohl die Zählung des Adressenzählers als auch der Zustand der bestimmten logischen
Signale festgehalten wird, es werden dann die Inhalte der Speicherstellen in dem Speicher ausgelesen und es werden die
füreine äußere Inspektion ausgelesenen Inhalte dargestellt.
Im Folgenden wird die Erfindung anhand eines Ausführungsbeispiels
7098A1/0967
unter Hinweis auf die Zeichnung näher erläutert, deren einzige Figur ein schematisches Blockschaltbild der Selbsttestüberwachungs-hardware
zeigt.
Um die Logik in einem digitalen Datenprozessor zu testen, die dann, wenn sie nicht betriebsfähig ist, die Durchführung von
normalen Diagnose- oder Mikrodiagnoseprogrammen verhindern würde, würde ein Satz von Selbsttestüberwachungs-hardware
entwickelt, die zu bereits bestehenden Prozessoren hinzugefügt werden kann. Die meisten bestehenden Prozessoren besitzen eine
"HauptlöschM-St-euereinrichtung, die bei Betätigung dazu dient,
die verschiedenen Register und Flip-Flops in einen vorbestimmten Zustand zu bringen. Die Selbsttestüberwachungs-hardware
ist so ausgebildet, daß sie von einem "Hauptlösch"-Einleitungsbetrieb
aus starten kann, der zuerst ausgeführt wird, um sicher zu stellen, daß die logische Schaltungsanordnung, die
durch die "Hauptlösch"TFüttereinrichtung gesteuert wird, in
richtiger Weise eingestellt oder gelöscht wurde und die auch bestimmt, ob der Prozessor-Taktgeber arbeitet und ob fehlerhafte
Steuerungen vorhanden sind, die dazu führen können, daß das Weiterschalten und die Ausübung der Instruktionen oder
Mikroinstruktionen nicht möglich sind.
Die Grundelemente, aus denen die Selbsttestüberwachungs-Logik
besteht, umfassen einen Zähler, einen Codewortgenerator, einen Fehlerdetektor und ein FehlerloMisiernetzwerk.
Bei der Realisierung der Selbsttestüberwachungslogik können Funktionen der letzten drei Elemente durch eine einzige Speichereinrichtung
ausgeführt werden. Die Speichereinrichtung decodiert die kombinierte Schrittzählung und die überwachten
logischen Informationen. Wenn der richte Zustand der überwachten Informationen vorhanden ist, so gibt die Speichervorrichtung
in bevorzugter Weise einen Null-Code aus. Im Falle eines funktioneilen hardware-Fehlers gibt die Speichervorrichtung
in bevorzugter Weise einen Nichtnull-Code aus, wobei
709841/0967
die Quelle des logischen Fehlers definiert wird und an dem Schritt angehalten wird, bei welchem dieser auftritt.
Das Selbsttestüberwachungsgerät kann dazu verwendet werden, den
Zustand irgendeines logischen Signals innerhalb der digitalen Datenverarbeitungsvorrichtung zu bewerten, es wird jedoch das
Gerät in der vorteilhaftesten Weise eingesetzt, wenn die Logik dazu verwendet wird, den Zustand der logischen Signale zu bewerten, die im Falle eines nichtmöglichen Betriebes, die Ausführung von herkömmlichen Diagnoseprogrammen oder Mikroprogrammen verhindern. Obwohl irgendwelche logischen Signale als
Eingangsgrößen für die überwachten Informationen verwendet werden können, werden diese grundlegenden "Hartkern"-Steuerhardware-Signale verwendet, da ein Fehler in einem dieser
Signale mit großer Sicherheit die richtige Durchführung eines Diagnoseprogramms verhindert. Solche logischen Signale sind
wie folgt:
nHauptlösch"-Signal; nPower-up Clear"; andere Initialisiersignale; Grundtaktsignale; allgemeine arithmetische Ausgangssignale, wie beispielsweise ein Signal, welches anzeigt, daß der
Ausgang der logischen, arithmetischen Einheit 0,1 ist oder einen übertrag aufweist; ein Signal, welches anzeigt, daß eine
Hauptdatenübertragungsleitung innerhalb des digitalen Daten Prozessors Null 1st oder nicht Null ist; und Kritischzustands-
oder Mikrozustandssignale.
Diese Signale sind nur als Beispiele genannt, es können auch andere Signale verwendet werden.
Es soll nun auf die einzige Figur eingegangen werden,1 welche
die Grundelemente des Selbsttestüberwachungsgerätes zeigt. Die drei Grundelemente bestehen aus einem Testzustandszähler 10,
einem Speicher 12 und einem Register 14, die betriebsmäßig mit dem Prozessor 9 verbunden sind. Das Register 14 ist dann
nicht erforderlich, wenn der Zustand der logischen Signale
709841/0967
ausreichend stabil ist.
Der Testzustandszähler 10 wird zum Zählen der Grundschritte,
die verwendet werden, verwendet. Die Zahl der erforderlichen Bits hängt nur von der Zahl der getrennten Testschritte ab,
die erforderlich sind, um vollständig die logischen Signale auszuwerten. Bei dieser Darstellung wurde ein 3-Bit-Zähler
gewählt, der die Fähigkeit besitzt, 8 getrennte Testschritte zu definieren. Der Testzustandszähler 10 wird durch ein einziges
"Zählbereitschaftsw-Steuersignal in Bereitschaft gesetzt,
welches der Leitung 16 zugeführt wird. Das "ZählbereitSchafts"-Signal
entsteht in dem digitalen Datenprozessor 9, der unter Test steht, und zwar bei Einleitung der Hauptlösch-Folge. Der
TaWgeber in dem Prozessor 9 wird dann auf die Leitung 16 geschaltet,
um den Zähler 10 weiterzuschalten, bis er durch ein Fehlercodewort angehalten wird.
Die Speichervorrichtung 12 ist mit festen vorbestimmten Diagnose-C
ode wort en an den adressierbaren Stellen programmiert und es kann irgendeine geeignete Speichervorrichtung verwendet
werden. Die Eingangsadressierungsstruktur beim Speicher 12 muß ausreichend groß sein, um den kombinierten Adressenleitungen
von dem Testzustandszähler 10 und den logischen Leitungen Rechnung zu tragen. Bei der gezeigten Ausführungsform ist eine
Gesamtzahl von 7 Adressen-Eingangsleitungen 40 bis 52 erforderlich. Der Speicher 12 besitzt somit 1281Q einheitliche Speicherstellen.
Jede einheitliche Speicherstelle innerhalb des Speichers 12 ist so programmiert, daß sie ein Diagnose-Codewort
speichert. Die Zahl der Bits in dem Diagnose-Codewort hängt von der Komplexität des Codeworts ab. In einem extremen Fall
kann ein einzelnes Bit-Codewort verwendet werden, um das Vorhandensein oder Nichtvorhandensein eines hardware-Fehlers anzuzeigen.
In andern Fällen kann das Codewort das Vorhandensein eines hardware-Fehlers anzeigen und auch eine Identifizierung
liefern, welcher haArare-Modul fehlerhaft ist. Der Speicher
enthält auch mehrere Ausgangsleitungen 54 zum Lesen des Diagnose-
709841/0967
- vr -
codewortes aus den einheitlichen Speicherstellen. Bei einem
bevorzugten Ausführungsbeispiel sind die Leitungen 54 gemäß einer ODER-Furition zusammengeführt, um ein Fehlersignal zu erzeugen,
welches dazu verwendet wird, den Taktgeber in dem Prozessor anzuhalten und welches auch den Zähler 10 steuert.
Das Testzustandsregister 14 enthält wenigstens die Zahl der Bits entsprechend der Zahl der logische Signale, die bewertet
werden. Es sind 4 logische Signale gezeigt. Das Testzustandsregister 14 nimmt den Zustand der logischen Signale, die
bewertet werden, direkt von dem digitalen Datenprozessor 9 über die Leitungen 18, 20, 22 und 24 an und weiter nehmen die
Leitungen 32, 34, 36 und 38 von dem Testzustandsregister 14 den stabilisierten Zustand der logischen bewerteten Signale an.
Die Ausgangsleitungen 32 bis 38 sind direkt mit den Adresseneingangsleitungen 46 bis 52 des Speichers 12 verbunden und die
Ausgangsleitungen 26 bis 30 vom Zähler 10 sind direkt mit den Adresseneingangsleitungen 40 bis 44 des Speichers 12 verbunden,
die zusammen für die Adressierung des Speichers 12 dienen.
Der Zustand der logischen Signale, die innerhalb des digitalen Datenprozessors bewertet werden, werden mit den Testzuständen,
die von dem Testzustandszähler 10 gezählt werden, geändert. Die Taktsignale, die zum Weiterschalten des Programmzählers
verwendet werden, könnten auch dazu verwendet werden, um den Testzustandszähler 10 über die Leitung 16 weiterzuschalten.
Der Testzustandszähler 10 wird weitergeschaltet und die bewertete Logik arbeitet in richtiger Weise, es werden nur bestimmte
Stellen in dem Speicher 12 zugegriffen. Die mit 26, 28 und 30 in Tabelle I bezeichneten Spalten stellen den Zustand des
Testzustandszählers 10 dar und die Spalten 32, 34, 36 und 38 stellen den richtigen Zustand der logischen Leitungen, die bewertet
werden, dar. Wenn der Zähler 10 weitergeschaltet wird, werden unterschiedliche Adressen in dem Speicher 12 zugegriffen.
kann
Die Testzustands(zählung) Null /die Oktaladresse 005 zugreifen; der Testzustand 1 die Adresse 027; der Testzustand 2 die Adresse 044; der Testzustand 3 die Adresse 063; der Testzustand
Die Testzustands(zählung) Null /die Oktaladresse 005 zugreifen; der Testzustand 1 die Adresse 027; der Testzustand 2 die Adresse 044; der Testzustand 3 die Adresse 063; der Testzustand
709841/0967
4 die Adresse 103; der Testzustand 5 die Adresse 130; der
Testzustand 6 die Adresse 146; und der Testzustand die Adresse
Das vorbestimmte Diagnose-Codewort (in bevorzugter Weise 0), welches keinen funktionellen hardware-Fehler anzeigt, kann in
den Speicher 12 an diesen Adressenstellen eingeschoben werden. Wenn irgendeines der logischen bewerteten Signale fehlerhaft
ist, so sind auch die Adresseneingangsleitungen 32, 34, 36 und
38 zum Speicher 12 fehlerhaft für einen gegebenen Testzustand und es wird eine unterschiedliche Adresse in dem Speicher
zugegriffen. Wenn der Adresseneingang 32 fehlerhaft ist und zu einem Testzustand 0 führt, so wird eine binäre 1 anstatt
der binären 0 in der Tabelle I erscheinen. Die zugegriffene Adresse besteht dann aus der Oktaladresse 15 anstatt der Oktaladresse
5. Es wird dann ein Diagnose-Codewort an der Oktaladresse 15 eingeschoben, um anzuzeigen, daß die Datenverarbeitungsvorrichtung
bzw. hardware und die logische Leitung 32 fehlerhaft arbeiten. Der einzige Weg, die Speicheroktaladresse
15 zuzugreifen, ergibt sich dann, wenn ein hardware-Fehler in entweder der digitalen Datenverarbeitungsvorrichtung oder der
Selbsttestuberwachungslogik aufgetreten ist.
Obwohl irgendeine Art von Diagnose-Codewort verwendet werden kann, wobei mit einem ein-bit-Code angefangen wird und nach
oben in der Komplexität vorangeschritten wird, wurde ein bevorzugtes Diagnose-vier-bit-Codewort für die Veranschaulichung
in Tabelle II gewählt.
709841 /0967
Zähler 10 | 28 | TABELLE I | richtiger logische |
34 | Zustand Leitungen |
38 | ROM Adresse (oktal) |
|
ι·- —' Testzustand |
26 | 0 | 32 | 1 | 36 | 1 | ||
O | 0 | 0 | 30 | 0 | 1 | 0 | 1 | 005 |
1 | 0 | 1 ' | 0 | 0 | 1 I | 1 | 0 | 027 |
2 | 0 | 1 | 1 | 0 | ο : | 0 | 1 | 044 |
3 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 063 |
4 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 103 |
5 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 130 |
6 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 146 |
7 | 1 | 0 | 1 | 0 | 174 | |||
1 | ||||||||
Ein Codewort (Code) aus lauter Nullen zeigt einen Fehler in dem logischen Signal, welches bewertet wird, an und daß die
digitale Verarbeitungsvorrichtung, welcher diese Signale kommen, richtig arbeitet. Ein Nicht-Null-Diagnose-Codewort
zeigt an, daß in einem der logischen Signale, welches bewertet wird, ein funktioneller hardware-Fehler enthalten ist. Die Bitstelle
des Nichtnull-bits in dem Diagnose-Codewort entspricht dem logischen Signalleitungsausfall. Ein Code von 0001 zeigt
beispielsweise einen Fehler auf der logischen Leitung 24 an, ein Code von 0010 zeigt einen Fehler auf der logischen Leitung
22 an, ein Code von 0100 zeigt einen Fehler auf der logischen Leitung 20 und ein Code von 1000 zeigt einen Fehler auf der
logischen Leitung 18 an. Mehrfach logische Leitungsausfälle oder Fehler werden in dem Code durch Mehrfach-Nichtnull-bits
angezeigt. Es sei darauf hingewiesen, daß andere Diagnosecodes verwendet werden können.
Wie bereits an früherer Stelle erwähnt wurde, zeigen die Speicheradressen
5, 27, 44, 63, 103, 130, 146 und 174 (oktal) die richtige Funktionsweise der logischen Signale, die bewertet
werden, an und daß der Dtgnosecode an diesen Stellen gleich
709841/0967
-Vf-
9 to-
ist. Für den Testschritt O sind die möglichen zugegriffenen
Speicheradressen gleich O - 17Q; für den Testschritt 1 gleich
20g -. 37g; für den Testschritt 2 gleich 4Oq - 578; usw. Zur
Veranschaulichung ist die vollständige Codierung des Speichers in Tabelle II nur für den Testschritt 0 gezeigt, d. h. die
Speicheradressen 0 - 17q.
Oktal- | * f | — | Adresse | Kode | Adresse Kode |
Adresse | Kode | 060 | 140 | ||
OOO | - 0101 |
061 | 141 | ||
001 | 0100 | 062 | 142 ι | ||
002 | 0111 | 063 | 0000 | 143 | |
003 | 0110 | 064 | 144 | ||
004 | 0001 | 065 | 145 | ||
005 | 0000 | 066 | 146 0000 | ||
006 | 0011 | 067 | 147 | ||
007 | 0010 | 070 | 150 | ||
010 | 1101 | 071 | 151 | ||
011 | 1100 | 072 | 152 | ||
012 | 1111 | 073 | 153 | ||
013 | 1110 | 074 | 154 | ||
014 | 1001 | 075 | 155 | ||
015 | 1000 | 076 | 156 | ||
016 | 1011 | 077 | 157 | ||
017 | 1010 | 100 | 160 | ||
020 | 101 | 161 | |||
021 | 102 | 162 | |||
022 | 103 | 0000 | 163 | ||
023 | 104 | 164 | |||
024 | 105 | 165 | |||
025 | 106 | 166 | |||
026 | 107 | 167 | |||
027 | 0000 | 110 | 170 | ||
030 | 111 | 171 | |||
031 | 112 | 172 | |||
032 | 113 | 173 | |||
033 | 114 | 174 0000 | |||
034 | 115 | 175 | |||
035 | 116 | 176 | |||
036 | 117 | 177 | |||
037 | |||||
709841/0967
Oktal- | Kode | Adresse | Kode |
Adresse | 120 | ||
040 | 121 | ||
041 | 122 | ||
042 | 123 | ||
043 | 0000 | 124 | |
044 | 125 | ||
045 | 126 | ||
046 | 127 | ||
047 | 130 | 0000 | |
050 | 131 | ||
051 | 132 | ||
052 | 133 | ||
053 | 134 | ||
054 | 135 | ||
055 | 136 | ||
056 | 137 | ||
057 | |||
Wie an früherer Stelle erwähnt wurde, stellt innerhalb des Blocks der Speicheradressen 0 - 17Q nur eine (Speicheradresse
5Q) die richtige Funktionsweise der logischen Signale dar und
dies ist die einzige Adresse innerhalb dieses Blocks, welche den Diagnoscode von 0000 enthält. Alle anderen Adressenstellen
innerhalb dieses Blocks stellen einen einzelnen oder Vielfach-Fehler unter den logischen Signalen, die bewertet werden, dar.
Das Ausfallen des logischen Signals auf der Leitung 24 führt dazu, daß die Speicheradresse 4g ausgewählt wird, und daß der
geeignete Diagnosecode 0001 in dieser enthalten ist. Der Ausfall des logischen Signals auf der Leitung 18 führt dazu, daß
die Speicheradresse 15g adressiert wird und daß der geeignete Diagnosecode von 1000 in dieser enthalten ist. Wenn logische
Signale auf den Leitungen 18 und 24 fehlerhaft sind, so wird die Speicherstelle 14g zugegriffen und der geeignete Diagnosecode
1001 ist in dieser enthalten. Die Zuordnung der Diagnosecodes für die anderen Speicherstellen innerhalb dieses Blocks
ist offensichtlich und die Zuordnung der Diagnosecodes für die Speicherstellen in den anderen Blocks führt zu einem entsprechenden
System. Die Eingangsadressenleitungen ändern sich mit Jedem Testschritt und unterschiedlichen bekannten, vorhergesag-
709841 /0967
ten Zuständen der logischen Signale, die bewertet werden.
Der Diagnosecodeausgang auf den Leitungen 54 vom Speicher
wird einer betreffenden Person durch geeignete Anzeigemittel verfügbar gemacht. Die Anzeigemittel 56 können viele Formen
aufweisen, inklusive einer Darstellung des Vier-bit-Diagnose-Codeworts für die betreffende Person, möglicherweise alleine
mit dem Testschritt und dem laufenden Zustand des Testzustandsregisters 14. Andere Formen von Anzeigemitteln 56 sind ebenfalls
möglich und können gewünschtenfalls verwendet werden.
In einer digitalen Datenverarbeitungsvorrichtung, bei welcher ein Mikroprozessor mit einem Mikroprogramm-Adressenregister
oder einem Programmzähler zur Anwendung gelangt, läßt sich der Zustand der digitalen Datenverarbeitungsvorrichtung durch Ausführen
von Mikroinstruktionen ändern. Diese Mikroinstruktionen können als Testschritt verwendet werden, wobei jede neue Mikroinstruktion
eine neue Operation in der Testschrittfolge darstellt. Das Mikroprogramm-Adressenregister kann dazu verwendet
werden, ein Weiterschalten oder eine Änderung für jede neue Mikroinstruktion und jeden neuen Testschritt zu bewirken. Der
Mikroprozessor, der ein Mikroprogramm-Adressenregister oder Programmzähfer enthält, kann daher die gleiche Funktion wie der
Testschrittzähler 10 ausführen, wenn die Ausgangszählung zugreifbar
ist. Wenn das Mikroprogramm-Adressenregister die gleiche Funktion wie der Testzustandszähler 10 ausführt, um
mit jedem Testschritt in der Testschrittfolge Spur zu halten, kann der Testschrittzähler 10 als getrennte Einheit weggelassen
werden, vorausgesetzt, daß die Logik, welche den Mikroprogrammadressenzähler prüft, so ausgebildet ist, daß eine richtige
Weiterschaltung sichergestellt wird. Der Speicher 12 kann dann direkt von dem Mikroprogramm-Adressenregister adressiert werden,
es sollte jedoch eine zusätzliche logische Prüfeinrichtung für den Mikroprogramm-AdressenzähTer vorgesehen werden. Wenn der
Mikroprogramm-Adressenzähler nicht weiterschaltet, so tritt eine fehlerhafte Mikroinstruktion für diesen Schritt auf und die
logischen Signale auf den Leitungen 18-24 sind für diesen
7098 4 1 /0 967
bewerteten Testschritt fehlerhaft.
Es kann Anwendungsfälle und digitale Verarbeitungsvorrichtungen
geben, bei welchen es wünschenswert ist, das mikroprogrammierte Adressenregister der Vorrichtung als Teildefinition des Testschritts
zu verwenden. Ein getrennter Testschrittzähler wird dann eingesetzt zusammen mit dem Mikroprogramm-Adressenregister,,
um vollständig die Testschrittfolge zu definieren oder festzulegen.
Wenn sowohl ein getrennter Testschrittzähler als auch ein Mikroprogrammadressenregister verwendet werden, um den Speicher
12 zu adressieren, braucht nur der Testschrittzähler verwendet werden, um die grundlegenden kritischen Signale zum Startzeitpunkt
des Gerätes zu prüfen. Nachdem der Testschrittzähler seine Zählfunktion vervollständigt hat, kann das Mikroprogramm-Adressenregister
mit der Zählung von zusätzlichen Schritten in der Testschrittfolge fortfahren. In bevorzugter Weise testen
und isolieren die Anfangsschritte in der Folge kleine, grundlegende,
logische Zonen des Gerätes, um den richtigen Betrieb festzustellen. Aufeinanderfolgende Schritte erweitern dann die
Zone, die getestet wird, so daß eine Isolation irgendeines
Fehlers auf eine kleine Zone der logischen Schaltungsanordnung '
des Gerätes erfolgen kann. j
j Die bis hierher beschriebene hardware ließ ein Verfahren er- j
kennen, um Computer-hardware-Fehler unter logischen Signalen
festzustellen, die ausgewertet werden, wobei dieses Verfahren j folgende Schritte umfaßt:
1. Die Ausführung einer Testschrittfolge, entweder durch Ausführen
eines bekannten Satzes von Testschritt-Mikroinstruktionen in einer Aufeinanderfolge oder durch irgendeine
andere Folge-Steuereinrichtung;
2. Zählen jedes Schrittes in der Testschrittfolge entweder mit
709841/0967
Hilfe des Mikroprogramm-Adressenregiäters, eines getrennten
Testschrittzählers oder Kombination dieser Zwei;
3. Festhalten des Zustandes Jedes der bestimmten, logischen
Signale, die bei jedem Schritt der Testschrittfolge bewertet werden, und zwar entweder durch die inherente Stabilität der logischen Signale oder durch ein bestimmtes Testzustandsregister; :
4. Adressieren eines Speichers, der aus einem Lesespeicher bestehen kann, mit sowohl dem Zählschritt des Schrittes in der
Testschrittfolge als auch mit dem Zustand der bestimmten, logischen Signale, wobei der Speicher ein Codewort in den
Speicherstellen enthält, die geeignete Diagnoseinformationen wiedergeben;
5. Lesen der Inhalte der Speicherstellen in dem Speicher; und
6. Anbieten oder Darstellen der gelesenen Inhalte für eine externe Inspektion.
Die Funktionen gemäß den Schritten 3 bis 6 werden alle in dem beschriebenen Gerät aurch die Speichervorrichtung ausgeführt,
die eine ausreichende Adressiereinrichtung enthält, welche eine einzelne einheitliche Speicherstelle für jede unterschiedliche Eingangsadresse spezifiziert.
Zusammenfassend schafft die Erfindung somit ein Selbsttestüberwachungsgerät und Diagnose- oder Prüfgerät, welches einen
Testschrittzähler, und Fehlerdetektorgerägt enthält, welches aus einer Speichervorrichtung bestehen kann, die so geladen
wird, daß der richtige Zustand jeder der Leitungen vorausgesagt werden kann, die bei jedem Testschritt überwacht oder ge- !
prüft werden und welches derart funktioniert, daß es irgend- ; einen Unterschied zwischen demjenigen, was bei dem betreffenden;
709841/0967
der überwachten oder überprüften Leitung auftritt, feststellt.
Weiter enthält das Gerät ein Fehlerlokalisier-Netzwerk, welches die erfaßten oder festgestellten Fehler in einen darstellbaren
Code für eine Isolierung bei der Wartung bzw. Lokalisierung des Fehlers übersetzt.
Sämtliche in der Beschreibung erkennbaren und in der Zeichnung dargestellten technischen Einzelheiten sind für die Erfindung
von Bedeutung.
vln/pr
7098A1 /0967
Leerseite
Claims (1)
- WTENMNH^ILTE BROSE BROSEIngenieure m*± V'··^^^^ mm* ^ -^^ -^rmmIhr Ze.Chen t^__.-_j. vr_ τϊ.γ> » o/.o^ Tag" 3> · ΜαΓΖ 1Docket No. ERA-2426Firma SPERRY RAND CORPORATION, 1290 Avenue of the Americas, New York, New York 1001O1, U.S.A.PATENTANSPRÜCHESchaltungsanordnung für die Diagnose oder Prüfung von funktionellen hardware-Fehlern in bestimmten logischen Signalen, die in einer digitalten Datenverarbeitungsvorrichtung erzeugt werden , gekennzeichnet durch eine Zählereinrichtung zum Zählen einer vorbestimmten Testschrittfolge und zum Erzeugen von binären Ausgangssignalen, welche diese Testschritte wiedergeben; durch eine Speichereinrichtung zum Speichern von bestimmten Codeworten, welche Diagnose oder Prüfdaten an adressierbaren Speicherstellen der Speichereinrichtung wiedergeben; und durch eine Adressenerzeugungseinrichtung, welche die binären Ausgangssignale von der Zählereinrichtung und die bestimmten logischen Signale empfängt, um eine Adresse zu erzeugen, die von der Speichereinrichtung für den Zugriff zu7098A1/09G7- 2 den vorbestimmten Codeworten verwendet wird.Schaltungsanordnung für die Diagnose oder Untersuchung von funktioneilen hardware-Fehlern in bestimmten logischen Signalen, die in einer digitalen Datenverarbeitungsvorrichtung erzeugt werden, nach Anspruch 1, dadurch gekennzeichnet, daß eine Zählereinrichtung vorgesehen ist, um eine vorbestimmte Testschrittfolge zu zählen und um binäre Ausgangssignale, welche diese Testschritte wiedergeben, zu erzeugen, eine Speichereinrichtung zum Speichern von vorbestimmten Codeworten vorgesehen ist, welche Diagnosedaten an adressierbaren Speicherstellen derselben wiedergeben, und daß eine Adressengeneratoreinrichtung so angeschlossen ist, daß die binären Ausgangssignale von der Zähleinrichtung und die bestimmten logischen Signale empfangen werden können, um eine Adresse zu erzeugen, die von der Speichereinrichtung für den Zugriff der vorbestimmten Codeworte verwendet wird.Mikroprozessor-Datenverarbeitungssystem, welches hauptsächlich von einem gespeicherten Instruktionsprogramm betrieben werden kann, mit einem Selbsttestüberwachungssystem, welches hardware-Fehler in dem Verarbeitungssystem isolieren bzw. feststellen kann, wenn das System bestimmte software-Programme nicht verarbeiten kann, gekennzeichnet durch folgende Einrichtungen und Merkmale: eine statische Speichereinrichtung (dedicated),die vorbestimmte Prüf-Codeworte gespeichert enthält, wobei die statische Speichereinrichtung Adresseneingänge und Datenausgänge enthält, eine Zählereinrichtung, die an einige der Adresseneingänge angeschloEBen ist und binäre Ausgangssignale erzeugt, welche eine bestimmte Adresse in der statischen Speichereinrichtung wiedergeben, logische Leitungen, die an vorbestimmte Überwachungs- oder Prüfpunkte des Verarbeitungssystems angeschlossen sind und die mit anderen der Adresseneingänge der statischen Speichereinrichtung verbunden sind, und durch einen TaWgeber zum Weiterschalten der Zählereinrichtung und des gespeicherten709841/0967Instruktionsprogramms, um dadurch einheitliche Adresseninformationen an den Adresseneingängen der statischen Speichereinrichtung zu erzeugen und um Prüf-Codeworte an den Datenausgängen der statischen Speichereinrichtung auszulesen, die den richtigen Betrieb oder Betriebsweise des Schrittes in dem gespeicherten Instruktionsprogramm oder einen Fehler in der Ausführung eines Schrittes in dem gespeicherten Programm wiedergeben.4. System nach Anspruch 1, dadurch gekennzeichnet, daß eine Anzeigeeinrichtung vorgesehen ist, um die Prüf-Codeworte, die an den Datenausgängen der statischen Speichereinrichtung erzeugt werden, zu speichern und anzuzeigen.5. System nach Anspruch 2, dadurch gekennzeichnet, daß eine Torsteuereinrichtung an die Datenausgänge der statischen Speichereinrichtung angeschlossen ist, um ein Fehlersignal zu erzeugen, welches einen Fehler anzeigt, der auf den logischen Leitungen erzeugt wurde.6. System nach Anspruch 3, dadurch gekennzeichnet, daß eine Einrichtung zum Anhalten des Taktgebers des Datenverarbeitungssystems vorgesehen ist, wenn ein Fehlersignal erzeugt wird.7. System nach einem oder mehreren der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die Speichereinrichtung aus einem Mikroprogramm-Speicher besteht.8. System nach einem oder mehreren der vorangegangenen Ansprüche, mit einem Programmadressenzähler, dadurch gekennzeichnet, daß die Zähleinrichtung aus einem Zähler besteht, der von dem Progranunadressenzähler unabhängig ist.9. System nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine Einrichtung zum Festhalten oder Spei-709841/0967ehern des Zustandes der bestimmten logischen Signale vorgesehen ist, welche zwischen bestimmte logische Signale und der Adressenerzeugungseinrichtung angeschlossen ist, daß diese Einrichtung aus einem Register mit einer Bit-Position für jedes der bestimmten logischen Signale besteht.10. System nach Anspruch 1, dadurch gekennzeichnet, daß die vorbestimmten Codeworte ein einzelnes Bit enthalten, welches angibt, ob ein Fehler in der digitalen Datenverarbeitungsvorrichtung vorhanden ist oder nicht.11. System nach Anspruch 1, dadurch gekennzeichnet, daß die digitale Datenverarbeitungsvorrichtung mehrere hardware-Module aufweist, daß die Codeworte aus einen Viel-bit-Code bestehen, der angibt, ob ein Fehler in der 'digitalen Datenverarbeitungsvorrichtung vorhanden ist und wenn ja, welcher hardware-Modul diesen Fehler verursacht.12. System nach Anspruch 11, dadurch gekennzeichnet, daß eine auf das Codewort ansprechende Einrichtung vorgesehen ist, um anzuzeigen, welcher hardware-Modul fehlerhaft ist und daß die Anzeigeeinrichtung an den Ausgang der Speichereinrichtung angeschlossen ist.13. Computersystem mit einem Mikroprozessor zur Durchführung von Rechnungen in Abhängigkeit von einen gesp-eicherten Programm an Instruktionen, mit einem Mikroprogramm-Adressenzähler und mehreren hardware-Modulen, dadurch gekennzeichnet, daß das Computersystem mit einem Gerät für die Diagnose bzw. Feststellung von Computer-hardware-Fehlern ausgestattet ist, daß die Fehler durch Untersuchung bestimmter logischer Signale bestimmt werden, und daß eine Einrichtung zum Zählen einer vorbestimmten Testschrittfolge vorgesehen ist, ebenso eine Speichereinrichtung mit einer Vielzahl von adressierbaren Speichersteilen, die einen bestimmten Code enthalten, der geeignete Diagnoseinformationen wiedergibt, daß der Speicher709841/0967durch die Zählereinrichtung und durch bestimmte logische Signale adressierbar ist und einen Ausgang besitzt, um die Inhalte der Speicherstellen auszulesen.14. System nach Anspruch 13, dadurch gekennzeichnet, daß die bestimmten logischen Signale logische Signale der digitalen Datenvorrichtungen enthalten, die im Falle eines Fehlers die Durchführung der Mikroinstruktionen verhindern und ein Weiterschalten verhindern.15. Verfahren für die Diagnose oder Prüfung und Feststellung von Computer-hardware-Fehlern unter Verwendung bestimmter logischer Signale und eines Computers mit einem Programm-Adressenzähler und mehreren hardware-Modulen, dadurch gekennzeichnet, daßa) eine Testschrittfolge durch Ausführen eines bekannten Satzes von Testschritt-Mikroinstruktionen in einer Aufeinanderfolge durchgeführt wird;b) jeder Schritt in der Testschrittfolge gezählt wird;c) der Zustand jedes der bestimmten logischen Signale bei jedem Schritt der Testschrittfolge festgehalten bzw. gespeichert wird;d) ein Mikroprogramm-Speicher oder Festwertspeicher adressiert wird, der einen Code in seinen Speicherstellen aufweist, der die geeigneten Diagnoseinformationen wiedergibt, mit sowohl der Zählung des Schrittes in der Testschrittfolge als auch mit dem Zustand der bestimmten logischen Signale, die gespeichert wurden;e) die Inhalte der Speicherstellen in dem Speicher ausgelesen werden; und709841/0967f) die Inhalte für eine externe Inspektion dargestellt werden.16. Verfahren nach Anspruch 15, mit einer Hauptlöschfunktion des verwendeten Computer, dadurch gekennzeichnet, daßa) zuerst die Hauptlöschfunktion aktiviert wird;b) der Zustand der bestimmten logischen Signale, die initialisiert werden müssen, überwacht wird;c) der richtige Zustand der bestimmten logischen Signale, die früher überwacht wurden, bewertet wird; daß dannd) die Hauptlöschfunktion deaktiviert wird;e) bestimmt wird, daß der interne Taktgeber des Gerätes richtig funktioniert;f) eine Reihe von Mikroinstruktionen ausgeführt werden, die dazu dienen und dafür ausgelegt sind, um kleine logische Zonen zu isolieren bzw. zu orten; undg) anzeigt wird, wenn irgendwelche funktionellen hardware-Fehler, die durch vorangegangene Bewertung, Bestimmung oder Ausführung der Schritte getestet wurden, festgestellt wurden.vln/pr709841/0967
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/674,712 US4039813A (en) | 1976-04-07 | 1976-04-07 | Apparatus and method for diagnosing digital data devices |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2715029A1 true DE2715029A1 (de) | 1977-10-13 |
DE2715029B2 DE2715029B2 (de) | 1979-02-22 |
DE2715029C3 DE2715029C3 (de) | 1979-10-18 |
Family
ID=24707643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2715029A Expired DE2715029C3 (de) | 1976-04-07 | 1977-04-04 | Schaltungsanordnung zur Diagnose oder Prüfung von funktionellen Hardware-Fehlern in einer digitalen EDV-Anlage |
Country Status (4)
Country | Link |
---|---|
US (1) | US4039813A (de) |
JP (1) | JPS52123146A (de) |
DE (1) | DE2715029C3 (de) |
GB (1) | GB1581177A (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4212075A (en) * | 1978-10-10 | 1980-07-08 | Usm Corporation | Electrical component testing system for component insertion machine |
CA1163721A (en) * | 1980-08-18 | 1984-03-13 | Milan Slamka | Apparatus for the dynamic in-circuit testing of electronic digital circuit elements |
US4433413A (en) * | 1981-10-22 | 1984-02-21 | Siemens Corporation | Built-in apparatus and method for testing a microprocessor system |
EP0096030B1 (de) * | 1981-12-17 | 1988-09-21 | International Business Machines Corporation | Anordnung zur schnellen fehlerortbestimmung in grossspeichern |
US4456995A (en) * | 1981-12-18 | 1984-06-26 | International Business Machines Corporation | Apparatus for high speed fault mapping of large memories |
US4525802A (en) * | 1982-05-14 | 1985-06-25 | Cache Technology Corporation | Portable electronic testing apparatus |
US4504872A (en) * | 1983-02-08 | 1985-03-12 | Ampex Corporation | Digital maximum likelihood detector for class IV partial response |
US4601033A (en) * | 1984-01-16 | 1986-07-15 | Siemens Corporate Research & Suppport, Inc. | Circuit testing apparatus employing signature analysis |
US4598401A (en) * | 1984-05-03 | 1986-07-01 | Siemens Corporate Research & Support, Inc. | Circuit testing apparatus employing signature analysis |
EP0214692B1 (de) * | 1985-09-05 | 1991-12-04 | Koninklijke Philips Electronics N.V. | Überwachung eines Konfliktdetektors für Verkehrsampeln |
US5140686A (en) * | 1990-03-02 | 1992-08-18 | Milliken Research Corporation | Diagnostic system for textile dyeing apparatus |
US5168499A (en) * | 1990-05-02 | 1992-12-01 | California Institute Of Technology | Fault detection and bypass in a sequence information signal processor |
US5230000A (en) * | 1991-04-25 | 1993-07-20 | At&T Bell Laboratories | Built-in self-test (bist) circuit |
US6584432B1 (en) * | 1999-06-07 | 2003-06-24 | Agilent Technologies, Inc. | Remote diagnosis of data processing units |
US7810081B2 (en) | 2006-08-22 | 2010-10-05 | International Business Machines Corporation | Compilation error isolation, optimization and resolution |
CN109815069A (zh) * | 2018-12-26 | 2019-05-28 | 深圳云天励飞技术有限公司 | 验证方法及验证装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2232255A5 (de) * | 1973-05-28 | 1974-12-27 | Honeywell Bull Soc Ind |
-
1976
- 1976-04-07 US US05/674,712 patent/US4039813A/en not_active Expired - Lifetime
-
1977
- 1977-04-04 GB GB14098/77A patent/GB1581177A/en not_active Expired
- 1977-04-04 DE DE2715029A patent/DE2715029C3/de not_active Expired
- 1977-04-07 JP JP3909577A patent/JPS52123146A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE2715029C3 (de) | 1979-10-18 |
JPS52123146A (en) | 1977-10-17 |
GB1581177A (en) | 1980-12-10 |
US4039813A (en) | 1977-08-02 |
DE2715029B2 (de) | 1979-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2529152C3 (de) | Schaltungsanordnung zur Identifizierung fehlerhafter Bitebenen eines Halbleiter-Hauptspeichers | |
DE2715029A1 (de) | Verfahren und vorrichtung zur untersuchung von digitaldatenvorrichtungen | |
DE2939461C2 (de) | Verfahren zum Feststellen von Datenstörungen in Speichern | |
DE3851247T2 (de) | An Ort und Stelle diagnostizierbare elektronische Leiterplatte. | |
DE2735397C2 (de) | Überwachungseinrichtung für eine programmgesteuerte Maschine | |
DE2225841C3 (de) | Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers | |
DE2316296C2 (de) | Mikroprogrammierbarer Prozessor | |
DE2400010A1 (de) | Mikroprogrammierte verarbeitungsanordnung und mikro-fehlerdiagnoseanordnung fuer ein datenverarbeitungssystem | |
DE2555658A1 (de) | Verfahren und einrichtung zur fehlerdiagnose in einer datenverarbeitungsanlage | |
DE69608797T2 (de) | Verfahren und vorrichtung zum schutz der prozessdatenintegrität auf einem wechselspeichermedium | |
DE1900042A1 (de) | Verfahren und Anordnung zur Ortung von Fehlern in einer Datenverarbeitungsanlage | |
DE69322010T2 (de) | Verfahren und Steuergerät für Selbstdiagnose | |
DE2556556A1 (de) | Verfahren und anordnung zur speicherung von informationen ueber den ort eines oder mehrerer fehlerhafter bits in einem einzelne fehler korrigierenden halbleiter-hauptspeicher | |
DE3239221A1 (de) | Integrierte vorrichtung und verfahren zum pruefen eines mikroprozessor-systems | |
DE1524175A1 (de) | Pruefeinrichtung in elektronischen Datenverarbeitungsanlagen | |
DE2723714A1 (de) | Digital-ueberwachungseinrichtung | |
DE112008000397T5 (de) | Eingebettete Architektur mit serieller Schnittstelle zum Testen von Flashspeichern | |
DE69414960T2 (de) | Halbleiterspeichergerät zur Ausführung einer Speicherprüfung | |
DE2737353A1 (de) | Verfahren zum testen der adressbildung in einem dv-system und vorrichtung zur durchfuehrung des verfahrens | |
DE2450468A1 (de) | Fehlerkorrekturanordnung fuer einen speicher | |
DE102019131865A1 (de) | Verfahren und vorrichtung zur eigendiagnose der ram-fehlererkennungslogik eines antriebsstrangcontrollers | |
DE2835498C2 (de) | Anordnung zur dynamischen Fehlerermittlung in Datenverarbeitungsanlagen | |
DE2906789A1 (de) | Speicherpruefsystem | |
DE2723706A1 (de) | Einrichtung zum adressenvergleich | |
DE19725581A1 (de) | Anordnung mit Speicherzellen und Verfahren zur Funktionsüberprüfung von Speicherzellen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |