DE3824836A1

DE3824836A1 - Isolierschicht-bipolartransistor

Info

Publication number: DE3824836A1
Application number: DE3824836A
Authority: DE
Inventors: Norihito Tokura; Hiroyasu Ito; Naoto Okabe
Original assignee: NipponDenso Co Ltd
Current assignee: Denso Corp
Priority date: 1987-07-21
Filing date: 1988-07-21
Publication date: 1989-02-02
Anticipated expiration: 2008-07-22
Also published as: DE3824836C2; JPH01103876A; US4985743A; JP2786196B2

Description

Die Erfindung betrifft einen Isolierschicht-Bipolartransistor, der als ein Bauteil eines elektrischen Schalters für elektri sche Energie verwandt werden kann.

Es gibt viele, kürzlich veröffentlichte Berichte bezüglich eines Isolierschicht-Bipolartransistors, der als ein Bauteil eines elektrischen Schalters für elektrische Energie verwandt werden kann.

Ein derartiges Bauteil hat üblicherweise einen P-N-P-N-Aufbau, ähnlich wie ein üblicher Leistungs-MOSFET, d.h. ein MOS-Feld effekttransistor, bei dem Isolierschicht-Bipolartransistor können jedoch gleichzeitig eine hohe Stehspannung und ein nie driger Durchlaßwiderstand erzielt werden, was bisher bei ei nem üblichen Leistungs-MOSFET als unmöglich angesehen wurde, indem der Durchlaßwiderstand, der durch eine Modulation der Leitfähigkeit der eine Hochwiderstandsschicht aufweisenden Drainschicht verursacht wird, dadurch herabgesetzt wird, daß eine Halbleiterschicht im Drainbereich vorgesehen wird, deren Leitfähigkeitstyp dem der Sourceschicht entgegengesetzt ist.

Ein derartiger Isolierschicht-Bipolartransistor hat einen Auf bau aus vier Schichten P-N-P-N zwischen einer Drainelektrode und eine Source-Elektrode und arbeitet trotz der Tatsache, daß er einem Thyristor ähnlich ist, nicht als Thyristor, da die Sourceelektrode einen Kurzschluß zwischen der Basisschicht mit P-Leitfähigkeit und der Sourceschicht mit N⁺-Leitfähigkeit bewirkt, und das Halbleiterelement dadurch immer gesperrt ist, daß die Spannung zwischen der Gate-Elektrode und der Source- Elektrode auf Null gesetzt wird.

Bei einem derartigen Isolierschicht-Bipolartransistor besteht jedoch noch ein weiteres Problem. Wenn nämlich die Dichte des in einem derartigen Bauelement fließenden Stromes zunimmt, nimmt auch der Spannungsabfall aufgrund des Querwiderstandes unter der Sourceschicht zu, so daß dieses Bauele ment zwangsweise als Thyristor arbeitet, da der Über gang zwischen der Basisschicht mit P-Leitfähigkeit und der Sourceschicht mit N⁺-Leitfähigkeit in Vorwärtsrichtung vorge spannt ist und dementsprechend ein Latch-up-Effekt oder ein unerwünschter Sperreffekt auftritt, bei dem selbst dann, wenn die Vorspannung zwischen dem Gate und der Source gleich Null ist, der Strom im Halbleiterbauelement nicht gesperrt ist.

Um dieses Problem zu überwinden, ist in der JP-OS 60-1 96 974 ein Verfahren vorgeschlagen worden, mit dem der Latch-up-Ef fekt selbst in einem Bereich mit großer Stromstärke dadurch vermieden werden kann, daß der Querspannungsabfall so klein wie möglich gehalten wird, indem der Widerstand der Basis schicht direkt unter der Sourceschicht herabgesetzt wird.

Wenn die Betriebstemperatur über 125°C liegt, wird dennoch selbst dann, wenn nur ein kleiner Querspannungsabfall in der Basisschicht direkt unter der Sourceschicht auftritt, der Übergang zwischen der Basisschicht vom P-Leitfähig keitstyp und der Sourceschicht vom N⁺-Leitfähigkeitstyp in Vorwärtsrichtung vorgespannt und ein Latch-up-Effekt auftre ten, so daß dieses Verfahren das obige Problem nicht voll ständig beseitigt.

Selbst bei einem Betrieb bei Raumtemperatur wird dann, wenn ein Strom fließt, dessen Stromstärke größer als die des Stro mes ist, der in einem Bereich fließt, in dem niemals ein Latch-up-Effekt aufgetreten ist, ein derartiger Effekt schließlich auftreten, so daß folglich der Hauptgrund für diesen Latch-up-Effekt nicht beseitigt werden kann.

In Hinblick darauf soll durch die Erfindung ein Isolierschicht- Bipolartransistor geschaffen werden, der einen derartigen Auf bau hat, daß ein Latch-up-Effekt, der durch einen Spannungsab fall in der Sourceschicht hervorgerufen wird, vermieden werden kann.

Dazu ist gemäß der Erfindung ein Spannungsabfallteil entweder an der Innenseite der Sourceschicht oder zwischen der Source schicht und der Basisschicht vorgesehen und zeichnet sich der erfindungsgemäße Isolierschicht-Bipolartransistor insbesondere dadurch aus, daß er ein Halbleitersubstrat von einem ersten Leitfähigkeitstyp, eine Halbleiterschicht von einem zweiten Leitfähigkeitstyp, die auf dem Substrat ausgebildet ist, und eine niedrige Störstellenkonzentration hat, eine Basisschicht vom ersten Leitfähigkeitstyp, die auf der Oberfläche der Halb leiterschicht ausgebildet ist, eine Sourceschicht vom zweiten Leitfähigkeitstyp, die auf der Oberfläche der Basisschicht aus gebildet ist und einen Kanalbereich an wenigstens einem Ende aufweist, eine Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode umfaßt, wobei der Spannungsabfallteil im Be reich entweder an der Innenseite der Sourceschicht oder zwischen der Sourceschicht und der Source-Elektrode vorgesehen ist.

Gemäß der Erfindung wird zwangsweise verhindert, daß der Übergang zwischen der Sourceschicht und der Basisschicht in einen in Durchlaßrichtung vorgespannten Zustand kommt, in dem ein im Spannungsabfallteil erzeugter Spannungsabfall an einem Teil an der Innenseite der Sourceschicht und/oder an einem Teil zwischen der Sourceschicht und der Basisschicht liegt, um dadurch sicherzustellen, daß ein Latch-up-Effekt bei einer hohen Temperatur oder dann, wenn die Stromstärke groß ist, im wesentlichen nicht auftreten kann.

Im folgenden werden anhand der zugehörigen Zeichnung beson ders bevorzugte Ausführungsbeispiele der Erfindung näher be schrieben. Es zeigen:.

Fig. 1 eine Querschnittsansicht des Aufbaus ei nes ersten Ausführungsbeispiels des erfin dungsgemäßen Isolierschicht-Bipolartransis tors,

Fig. 2 eine Querschnittsansicht des Aufbaus eines zweiten Ausführungsbeispiels des erfin dungsgemäßen Isolierschicht-Bipolartransis tors,

Fig. 3 ein äquivalentes Schaltbild zur Erläute rung der Arbeitsweise des ersten und zwei ten Ausführungsbeispiels des erfindungs gemäßen Transistors,

Fig. 4 eine Querschnittsansicht des Aufbaus ei nes dritten Ausführungsbeispiels des er findungsgemäßen Isolierschicht-Bipolar transistors,

Fig. 5 ein äquivalentes Schaltbild zur Erläute rung der Arbeitsweise des dritten Ausfüh rungsbeispiels des erfindungsgemäßen Transistors,

Fig. 6 die elektrische Kennlinie einer Z-Diode, die bei dem dritten Ausführungsbeispiel der Erfindung verwandt wird,

Fig. 7 eine Querschnittsansicht eines vierten Ausführungsbeispiels des erfindungsge mäßen Isolierschicht-Bipolartransistors, und

Fig. 8 eine Querschnittsansicht eines fünften Ausführungsbeispiels des erfindungsge mäßen Isolierschicht-Bipolartransistors.

Im folgenden wird anhand von Fig. 1 ein erstes Ausführungsbei spiel dadurch beschrieben, daß das Herstellungsverfahren er läutert wird.

Zunächst wird ein Silizium-Halbleitersubstrat 1 mit P⁺-Leit fähigkeit gebildet und wird eine Halbleiterschicht 2 mit N^-- Leitfähigkeit und niedriger Störstellenkonzentration sowie einem spezifischen Widerstand von mehr als 50 Ω × cm auf dem Substrat 1 mittels eines Epitaxialaufwachsverfahrens bis zu einer Stärke von etwa 100 µm ausgebildet. Anschließend wird ein Gate-Oxidfilm 3 auf der N⁻-Schicht 2 durch Oxidieren ih rer Oberfläche gebildet und wird eine Gate-Elektrode 4 aus einer dünnen polykristallinen Siliziumschicht mit einer Stär ke von etwa 5000 Å auf der dünnen Gate-Oxidschicht 3 vorge sehen. Danach wird eine Basisschicht 5 mit P-Leitfähigkeit an der Innenseite der N⁻-Schicht 2 durch Eindiffundieren von Bor mit einer Dosis von 3×10¹⁴ cm^-2 auf etwa 3 µm ausgebildet, während die Gate-Elektrode 4 als Maske benutzt wird.

Nachdem nur der mittlere Teil des von der Gate-Elektrode 4 begrenzten Fensters mit einer nicht dargestellten dünnen Oxidschicht überzogen worden ist, wird anschließend eine Source-Schicht 6 mit N⁺-Leitfähigkeit durch Implantieren von Phosphor-Ionen mit einem Dosiswert 1×10¹⁵ cm^-2 ausgebildet, wobei die Gate-Elektrode 4 und der Oxidfilm 3 als Maske be nutzt werden und erfolgen anschließend Wärmebehandlungen, um einen Kanal 7 mittels eines Diffusionsselbstausrichtungs- Prozesses DSA auszubilden, bei dem sowohl die Basisschicht 5 mit P-Leitfähigkeit als auch die Sourceschicht 6 mit N⁺- Leitfähigkeit positioniert werden, während die Gate-Elektrode 4 als gemeinsame Maske dient.

Die dünne Oxidschicht 3 wird dann geätzt, und es wird eine dünne Zwischenisolierschicht 10 durch Ausbilden einer nicht dargestellten dünnen Oxidschicht durch chemisches Aufdampfen und Ätzen der nicht dargestellten dünnen Oxidschicht erhal ten.

Ein Teil der dünnen Isolierschicht 10, der dem Teil der Sourceschicht 6 entspricht, wird dann beispielsweise durch Ätzen entfernt, um eine Öffnung zu bilden, woraufhin ein Spannungsabfallteil 12 in Form einer dünnen polykristallinen Siliziumschicht mit einem spezifischen Widerstand von etwa 2 Ω×cm und einer Stärke von etwa 1 µm an der Öffnung unter Verwendung einer geeigneten Maske gebildet wird.

Anschließend wird eine Source-Elektrode 14 in Form einer dünnen Aluminiumschicht durch Aufdampfen unter Vakuum gebil det, deren Muster mit einer geeigneten Maske erzielt wird, und wird schließlich eine Drain-Elektrode 15 auf der gegen überliegenden Seite des Substrates 1 durch Aufdampfen einer dünnen Metallschicht ausgebildet. In dieser Weise wird das erste Ausführungsbeispiel des erfindungsgemäßen Isolier schicht-Bipolartransistors erhalten.

Der Spannungsabfallteil 12 kann an irgendeinem gewünschten Teil vorgesehen werden, und die Oberfläche des Übergangs 70 zwischen der Sourceschicht 6 und der Basisschicht 5 kann mit der Zwischenisolierschicht 10 überzogen sein.

Fig. 2 zeigt ein zweites Ausführungsbeispiel des erfindungsge mäßen Isolierschicht-Bipolartransistors.

Bei diesem Ausführungsbeispiel unterscheidet sich die Aus bildung des Spannungsabfallteils 12 des Transistors von dem ersten Ausführungsbeispiel isofern, als der Spannungsabfall teil 12 die Gate-Elektrode 4 überdeckt, und daher das Her stellungsverfahren eines derartigen Isolierschicht-Bipolar transistors von dem Verfahren beim ersten Ausführungsbei spiel verschieden ist.

Die Schritte bis zur Ausbildung der Zwischenisolierschicht 10 beim ersten Ausführungsbeispiel gelten auch für das zweite Ausführungsbeispiel, die Schritte nach der Ausbildung der Isolierschicht 10 sind jedoch insofern davon verschieden, daß nach der Bildung der Isolierschicht 10 eine dünne polykristal line Siliziumschicht mit einem spezifischen Widerstand von etwa 2 Ω×cm und einer Stärke von etwa 1 µm über der Isolier schicht 10 ausgebildet wird und ein Teil zwischen der Schicht 10 und dem Spannungsabfallteil 12, der aus einer dünnen poly kristallinen Siliziumwiderstandsschicht besteht, dadurch ge bildet wird, daß ein Teil der dünnen Siliziumschicht durch Ätzen entfernt wird, der die Oberfläche der Basisschicht 5 mit P-Leitfähigkeit überdeckt.

Im folgenden wird anhand der Fig. 2 und 3 die Arbeitsweise der in den Fig. 1 und 2 dargestellten Ausführungsbeispiele des er findungsgemäßen Isolierschicht-Bipolartransistors beschrieben.

Wenn eine positive Spannung an der Gate-Elektrode 4 liegt, wird der Kanal 7 durchgeschaltet, so daß somit Elektronen in die durch einen Pfeil 20 in Fig. 2 dargestellte Richtung fließen. Die Elektronen fließen nämlich der Reihe nach durch die Source-Elektrode 14, die dünne polykristalline Silizium widerstandsschicht, d.h. den Spannungsabfallteil 12, die N⁺- Sourceschicht 6, den Kanal 7, die N⁻-Drainschicht 2, die P⁺- Drainschicht 1 und die Drain-Elektrode 15. Im Gegenzug zu diesem Strom von Elektronen werden Löcher von der P⁺-Drain schicht 1 in die N⁻-Drainschicht 2 implantiert, die in die durch einen Pfeil 25 angegebene Richtung, d.h. der Reihe nach durch die P⁺-Drainschicht 1, die N⁻-Drainschicht 2, die P⁺-Basisschicht 5 und die Source-Elektrode 15 gehen.

Ein Stromverhältnis k, das das Verhältnis des Lochstromes Ih, der durch eine gekrümmte Pfeillinie 25 in Fig. 2 dargestellt ist, zum Elektronenstrom Ie, der durch eine gekrümmte Pfeil linie 20 in Fig. 2 dargestellt ist, ist durch die folgende Gleichung (1) gegeben:

k = Ih/Ie (1)

Der Wert k ist durch den Zustand des Übergangs zwischen der N⁻-Drainschicht 2 und der P⁺-Drainschicht 1 und das bestehen de Verhältnis der Löcher in der N⁻-Drainschicht 2 bestimmt.

Bei den vorliegenden Ausführungsbeispielen kann der Wert k beispielsweise bei 5 liegen.

In Fig. 3 ist das elektrische äquivalente Schaltbild des Auf baus der in den Fig. 1 und 2 dargestellten Ausführungsbeispie le des erfindungsgemäßen Isolierschicht-Bipolartransistors dargestellt.

Der in Fig. 3 dargestellte Widerstand R ₁ ist ein äquivalenter Widerstand, der dem Widerstand der dünnen polykristallinen Siliziumwiderstandsschicht 12 entspricht, wenn Elektronen in die durch den Pfeil 20 dargestellte Richtung fließen. Die Spannung V ₁ ist die Klemmenspannung des Widerstandes R ₁ und entspricht dem Spannungsunterschied zwischen einem Punkt a und einem Punkt b′. Der Widerstand R ₁ ist ein äquivalenter Wider stand, der dem Widerstand der P-Basischicht 5 entspricht, wenn Löcher in die durch einen Pfeil 25 dargestellte Richtung fließen, und die Spannung V ₂ ist die Klemmenspannung des Wi derstandes R ₂, die einem Spannungsunterschied zwischen einem willkürlichen Punkt a auf der Source-Elektrode 14 und einem Punkt c im Bereich der Basisschicht 5 direkt unter der Source schicht 6 entspricht. Der Widerstand R _ch ist ein äquivalenter Widerstand, der dem Widerstand des Kanals 7 entspricht, und die Diode 30 ist eine Diode mit PN-Übergang die einer Diode aus einem Teil des Übergangs zwischen der N⁺-Sourceschicht 6 und der P-Basisschicht 5 entspricht und nahe an einem beliebigen Punkt c im Bereich der Basisschicht 5 direkt unter der Source schicht 6 vorhanden ist. Die Spannung V _d ist die Klemmen spannung der Diode 30, und der Anschluß d entspricht einem beliebigen Punkt in der N⁻-Drainschicht 2.

Im folgenden wird die Arbeitsweise des ersten und zweiten Ausführungsbeispiels des erfindungsgemäßen Isolierschicht- Bipolartransistors anhand von Fig. 3 beschrieben.

Wenn die Spannung V _gs an der Gate-Elektrode 14 zunimmt, und gleichfalls die Spannung V _ds an der Drain-Elektrode 15 an steigt, dann nimmt zunächst der Elektronenstrom Ie und gleich zeitig der Löcherstrom Ih nach Gleichung (1) zu.

Die Spannungen V ₁, V ₂ und V _d sind durch die folgenden Glei chungen jeweils gegeben:

V₁ = Ie × R₁ (2)

V₂ = Ih × R₂ (3)

V _d = V₂ - V₁ (4)

Um die Spannung V _d als Funktion des Elektronenstroms Ie wiederzugeben, kann aus den Gleichungen (1) bis (4) die folgende Gleichung gebildet werden:

V _d = Ie (k × R₂ - R₁) (5)

Der Ausdruck (k × R₂ - R₁) in Gleichung (5) ist gewöhnlich positiv, d. h.

(k × R₂ - R₁) < 0 (6)

so daß auch V _d immer positiv ist (V _d < O).

Die Siliziumdiode 30 wird gewöhnlich bei etwa 0,7 V bei Raum temperatur, d.h. bei einer absoluten Temperatur von 300°K, durchgeschaltet, wobei dann, wenn die Diode 30 durchgeschal tet ist, ein Teil des Löcherstromes Ih, der längs der Kurven linie fließt, die durch den Pfeil 25 wiedergegeben ist, so umgeleitet wird, daß er vom Anschluß c zum Anschluß b fließt, und gleichzeitig ein Teil des Elektronenstroms Ie, der ent lang der Kurve fließt, die durch den Pfeil 20 wiedergegeben ist, gleichfalls so umgeleitet wird, daß er vom Anschluß b zum Anschluß c fließt, so daß folglich aufgrund der theoreti schen Arbeit eines Transistors infolge des Nebenflusses der Elektronen und Löcher ein Latch-up-Effekt auftritt.

Wenn weiterhin die Temperatur 125°C erreicht, nimmt die Schwel lendurchschaltspannung der Diode 30 von 0,7 V auf 0,4 V ab. Da weiterhin der Widerstand R 2 ein Bahnwiderstand der P-Basis schicht 5 ist, wird sein Widerstandswert mit steigender Tem peratur zunehmen, so daß die Abnahme der Begrenzung des Strom wertes, bei dem ein Latch-up-Effekt auftreten wird, umso größer sein wird, je höher die Temperatur ist.

Wie es oben beschrieben wurde, ist bei den bekannten Anordnun gen der Wert (k×R ₂-R ₁) gewöhnlich positiv, so daß leicht ein Latch-up-Effekt auftritt, bei der erfindungsgemäßen Aus bildung kann jedoch der Wert V _d gleich Null werden oder sogar negativ sein (V _d≦0), indem der Wert des Widerstandes R ₁ der dünnen polykristallinen Siliziumwiderstandsschicht 12 nach der folgenden Gleichung erhalten wird:

(k × R₂ - R₁) ≦ 0 (7)

so daß die Diode 30 unabhängig von der Stärke des Elektronen stroms Ie nicht in Durchlaßrichtung vorgespannt werden kann. Dementsprechend kann ein Latch-up-Effekt aufgrund eines Nebenflusses der Elektronen und Löcher wirksam vermieden wer den und kann ein Isolierschicht-Bipolartransistor erhalten werden, der wirksam verhindert, daß ein derartiger Latch-up- Effekt auftritt.

Selbst wenn bei der erfindungsgemäßen Ausbildung die Glei chung (7) nicht erfüllt werden kann, hat der Isolierschicht- Bipolartransistor einen höheren Strombegrenzungswert, bei dem ein Latch-up-Effekt auftreten wird, was sich aus Gleichung (5) ergibt, da der Wert des Ausdruckes (k×R ₂-R ₁) durch den zusätzlichen Wert des Widerstandes R ₁ verringert ist.

Fig. 4 zeigt ein drittes Ausführungsbeispiel des erfindungsge mäßen Isolierschicht-Bipolartransistors. In Fig. 4 sind Bau teile, die denen in Fig. 2 entsprechen, mit den gleichen Be zugszeichen wie in Fig. 2 versehen.

Bei diesem dritten Ausführungsbeispiel ist ein Spannungsab fallteil 12 aus einer P⁺-Schicht 40 dadurch ausgebildet, daß Bor mit einem Dosiswert von 5×10¹⁵ cm^-2 in die Oberfläche der N⁺-Sourceschicht 6 implantiert ist, statt eine dünne poly kristalline Siliziumwiderstandsschicht 12 als Spannungsabfall teil zu verwenden, wie es bei dem zweiten Ausführungsbeispiel der Fall war.

Durch die P⁺-Schicht 40, die zwischen der N⁺-Sourceschicht 6 und der Source-Elektrode 14 vorgesehen ist, kann eine Diode mit P⁺-N⁺-Übergang zwischen der N⁺-Sourceschicht 6 und der Source-Elektrode 14 bei diesem dritten Ausführungsbeispiel des erfindungsgemäßen Isolierschicht-Bipolartransistors gebildet werden.

Das elektrische Äquivalentschaltbild des Aufbaus des dritten Ausführungsbeispiels des erfindungsgemäßen Isolierschicht- Bipolartransistors ist in Fig. 5 dargestellt. In Fig. 5 ist ei ne Z-Diode 42 mit einem P⁺-N⁺-Übergang statt des Widerstandes R ₁ beim Äquivalentschaltbild des zweiten Ausführungsbeispiels vorgesehen.

Die elektrische Kennlinie der Z-Diode 42 ist durch die Ver teilung der Störstellen in der P⁺-Schicht 40 und der N⁺-Source schicht 6, die Konfiguration und die Außentemperatur bestimmt und in Fig. 6 dargestellt.

Die Arbeitsweise des dritten Ausführungsbeispiels des erfin dungsgemäßen Transistors wird im folgenden anhand von Fig. 5 beschrieben.

Wie es aus dem Äquivalentschaltbild in Fig. 5 ersichtlich ist, ist bei diesem dritten Ausführungsbeispiel die Z-Diode 42 in Sperrichtung vorgespannt und beträgt der Spannungsabfall V _z der Z-Diode 42 etwa 0,5-1 V.

Durch das Ersetzen des Widerstandes R ₁ beim ersten und zwei ten Ausführungsbeispiel durch die Z-Diode 42 wird aus den Gleichungen (1) bis (7) die folgende Gleichung (8) erhalten:

V _d = Ie × k × R₂ - V _z (8)

Aus Gleichung (8) ist ersichtlich, daß durch dieses dritte Ausführungsbeispiel ein Isolierschicht-Bipolartransistor er halten wird, der einen Latch-up-Effekt verhindert, da die Spannung V _d infolge des Spannungsabfalles V ₂ (0,5-1 V) der Z-Diode 42 herabgesetzt werden kann.

Fig. 7 zeigt ein viertes Ausführungsbeispiel des erfindungsge mäßen Isolierschicht-Bipolartransistors.

Die Herstellungsschritte bis zur Ausbildung der N⁺-Source schicht 6 beim ersten und zweiten Ausführungsbeispiel gelten alle auch für dieses vierte Ausführungsbeispiel, bei dem je doch nach der Bildung der N⁺-Sourceschicht 6 die nicht darge stellte dünne Oxidschicht, die wenigstens an der Oberfläche der Sourceschicht 6 vorgesehen ist, durch Ätzen entfernt wird, und anschließend eine weitere, nicht dargestellte dünne Oxid schicht wenigstens an der Schicht 6 vorgesehen wird, die zu sammen mit der Gate-Elektrode 4 als Maske wirkt, um eine Öff nung zu bilden, die nur an einem der Enden der N⁺-Source schicht 6 neben der Gate-Elektrode 4 vorhanden ist.

Danach wird eine N-Sourceschicht 50, d.h. ein Spannungsab fallteil, an einem Teil der N⁺-Sourceschicht 6 durch Implan tieren von Borstörstellen mit niedriger Konzentration, d.h. mit einem Dosiswert von 7×10¹⁴ cm^-2 ausgebildet.

Anschließend wird die oben erwähnte dünne Oxidschicht ge ätzt und wird die dünne Zwischenisolierschicht 10 durch Aus bilden einer weiteren dünnen Oxidschicht durch chemisches Auf dampfen und Ätzen dieser Oxidschicht vorgesehen und wird schließlich eine Source-Elektrode 14 aus einer dünnen Alu miniumschicht durch Aufdampfen im Vakuum gebildet, deren Muster mit einer geeigneten Maske bestimmt wird.

Schließlich wird eine Drain-Elektrode 15 auf der gegenüber liegenden Seite des Substrates 1 dadurch vorgesehen, daß durch Aufdampfen darauf eine dünne Metallschicht ausgebildet wird, um dadurch dieses Ausführungsbeispiel des erfindungs gemäßen Isolierschicht-Bipolartransistors zu erhalten.

Bei diesem vierten Ausführungsbeispiel ist eine N-Source schicht 50 an einem Teil neben der Gate-Elektrode 4 an der Innenseite der N⁺-Sourceschicht 6 ausgebildet, die als Wider stand gegenüber dem Elektronenstrom in der N⁺-Sourceschicht 6 wirkt.

Das Äquivalentschaltbild des vierten Ausführungsbeispiels ist gleich dem des ersten und zweiten Ausführungsbeispiels, das in Fig. 3 dargestellt ist, mit der Ausnahme, daß der Widerstand R ₁ in Fig. 3 durch den Widerstand der N-Sourceschicht 50 er setzt ist, so daß dieses vierte Ausführungsbeispiel des er findungsgemäßen Transistors genau in der gleichen Weise wie die ersten beiden Ausführungsbeispiele arbeitet.

Der Vorteil des vierten Ausführungsbeispiels des erfindungs gemäßen Transistors besteht darin, daß die Stärke der dün nen Schicht des Spannungsabfallteils verringert werden kann, da die N-Sourceschicht 50 an der Innenseite der N⁺-Source schicht 6 ausgebildet ist.

Fig. 8 zeigt ein fünftes Ausführungsbeispiel des erfindungsge mäßen Isolierschicht-Bipolartransistors.

Auch bei diesem Ausführungsbeispiel gelten die Herstellungs schritte bis zur Ausbildung der N⁺-Sourceschicht 6 des ersten und zweiten Ausführungsbeispiels, nach der Bildung der N⁺Sourceschicht 6 wird jedoch bei diesem fünften Ausführungs beispiel eine N-Sourceschicht 56, d.h. ein Spannungsabfall teil, vollständig an der Innenseite der N⁺-Sourceschicht 6 durch Implantieren von Borstörstellen mit einem Dosiswert von 7×10¹⁴ cm^-2 in die N⁺-Sourceschicht 6 ausgebildet, ohne die nicht dargestellte dünne Oxidschicht durch Ätzen zu ent fernen.

Das Äquivalentschaltbild dieses Ausführungsbeispiels ist das gleiche wie beim ersten und zweiten Ausführungsbeispiel, das in Fig. 3 dargestellt ist, mit der Ausnahme, daß der Widerstand R ₁ in Fig. 3 durch einen Widerstand ersetzt ist, der den re lativ hohen Widerstandswert in der N-Sourceschicht 56 mit ei ner relativ niedrigen Störstellenkonzentration hat, so daß die Arbeitsweise dieses Ausführungsbeispiels des erfindungs gemäßen Transistors genau die gleiche wie die der ersten bei den Ausführungsbeispiele ist.

Der Vorteil des fünften Ausführungsbeispiels des erfindungs gemäßen Transistors besteht darin, daß der Spannungsabfall teil ohne Bildung einer separaten dünnen Oxidschicht als Mas ke ausgebildet werden kann.

Bei den ersten beiden Ausführungsbeispielen diente eine dün ne polykristalline Siliziumwiderstandsschicht 12 als Span nungsabfallteil, das Material des Spannungsabfallteils ist jedoch nicht auf polykristallines Silizium beschränkt, es kann vielmehr irgendein Material mit dem gewünschten spezifi schen Widerstand, beispielsweise ein Silizid, eine Legierung, ein Metall oder ein anderes halbleitendes Material sein.

Der Teil, an dem die dünne polykristalline Siliziumwider standsschicht 12 ausgebildet wird, ist weiterhin nicht auf den in Fig. 1 und 2 dargestellten Teil beschränkt, diese Schicht kann als ein Teil zwischen der Source-Elektrode und der N⁺-Sourceschicht und/oder an der Innenseite der Source elektrode ausgebildet sein. Vorzugsweise hat die Widerstands schicht 12 einen gewünschten Widerstand.

Bei allen obigen Ausführungsbeispielen kann darüber hinaus der Leitfähigkeitstyp jedes Teils umgekehrt sein.

Gemäß der Erfindung wird ein Latch-up-Effekt bei einem Iso lierschicht-Bipolartransistor wirksam verhindert.

Isolierschicht-Bipolartransistor mit einem Halbleitersubstrat von einem ersten Leitfähigkeitstyp, einer Halbleiter schicht von einem zweiten Leitfähigkeitstyp, die auf dem Substrat ausgebildet ist und eine niedrige Störstellen konzentration hat, einer Basisschicht vom ersten Leit fähigkeitstyp, die auf einer Oberfläche der Halbleiterschicht ausgebildet ist, einer Sourceschicht vom zweiten Leitfähigkeitstyp, die auf der Oberfläche der Basisschicht ausgebildet ist und einen Kanalbereich an wenigstens einem Ende aufweist, einer Gate-Elektrode einer Source- Elektrode und einer Drain-Elektrode. Ein Spannungs abfallteil ist an der Innenseite der Sourceschicht und/oder zwischen der Sourceschicht und der Source-Elek trode vorgesehen. Ein Isolierschicht-Bipolartransistor mit einem derartigen Aufbau kann einen Latch-up-Effekt ver hindern, der durch einen Spannungsabfall in der Sourceschicht verursacht wird.

Claims

1. Isolierschicht-Bipolartransistor mit einem Halbleitersub strat von einem ersten Leitfähigkeitstyp, einer Halbleiter schicht von einem zweiten Leitfähigkeitstyp, die auf dem Substrat ausgebildet ist und eine niedrige Störstellenkon zentration hat, einer Basisschicht vom ersten Leitfähig keitstyp, die in der Halbleiterschicht ausgebildet ist, einer Sourceschicht vom zweiten Leitfähigkeitstyp, die in der Basisschicht ausgebildet ist und an wenigstens einem Ende einen Kanalbereich aufweist, einer Gate-Elektrode, einer Source-Elektrode und einer Drain-Elektrode, gekennzeichnet durch einen Spannungsabfallteil, der in einem Bereich an der In nenseite der Sourceschicht vorgesehen ist.

2. Isolierschicht-Bipolartransistor mit einem Halbleitersub strat von einem ersten Leitfähigkeitstyp, einer Halblei terschicht von einem zweiten Leitfähigkeitstyp, die auf dem Substrat ausgebildet ist und eine niedrige Störstel lenkonzentration hat, einer Basisschicht vom ersten Leit fähigkeitstyp, die in der Halbleiterschicht ausgebildet ist, einer Sourceschicht vom zweiten Leitfähigkeitstyp, die in der Basisschicht ausgebildet ist und an wenigstens einem Ende einen Kanalbereich aufweist, einer Gate-Elek trode, einer Source-Elektrode und einer Drain-Elektrode, gekennzeichnet durch einen Spannungsabfallteil, der in einem Bereich zwischen der Sourceschicht und der Source-Elektrode vorgesehen ist.

3. Isolierschicht-Bipolartransistor mit einem Halbleitersub strat von einem ersten Leitfähigkeitstyp, einer Halblei terschicht von einem zweiten Leitfähigkeitstyp, die auf dem Substrat ausgebildet ist und eine niedrige Störstel lenkonzentration hat, einer Basisschicht vom ersten Leit fähigkeitstyp, die in der Halbleiterschicht ausgebildet ist, einer Sourceschicht vom zweiten Leitfähigkeitstyp, die in der Basisschicht ausgebildet ist und an wenigstens ei nem Ende einen Kanalbereich aufweist, einer Gate-Elektro de, einer Source-Elektrode und einer Drain-Elektrode, gekennzeichnet durch einen Spannungsabfallteil, der in einem Bereich zwischen der Sourceschicht und der Source-Elektrode vorgesehen ist, wobei die Sourceschicht vom zweiten Leitfähigkeits typ mit einer dünnen Zwischenisolierschicht überzogen ist, die Gate-Elektrode wenigstens in der Nähe des Kanalberei ches vorgesehen ist, der Spannungsabfallteil an einem Öff nungsbereich der dünnen Isolierschicht an der Source schicht vom zweiten Leitfähigkeitstyp und in Kontakt da mit vorgesehen ist und die Source-Elektrode in Form einer dünnen Schicht ausgebildet ist, die alle Oberflächen der Basisschicht, der dünnen Isolierschicht und des Spannungs abfallteils überzieht.

4. Bipolartransistor nach Anspruch 2, dadurch gekennzeichnet, daß der Spannungsabfallteil in Form einer dünnen Schicht so vorgesehen ist, daß wenigstens ein Teil der Oberflä che der Sourceschicht vom zweiten Leitfähigkeitstyp und der Zwischenisolierschicht mit der Gate-Elektrode we nigstens in der Nähe des Kanalbereiches überdeckt ist und die Source-Elektrode wenigstens die Oberfläche der Basisschicht vom ersten Leitfähigkeitstyp und der dünnen Schicht des Spannungsabfallteils überdeckt.

5. Bipolartransistor nach Anspruch 1, dadurch gekennzeichnet, daß der Spannungsabfallteil aus einer P⁺-Schicht besteht, die in dem von der Gate-Elektrode entfernt liegenden End abschnitt der Sourceschicht vom zweiten Leitfähigkeits typ ausgebildet ist.

6. Bipolartransistor nach Anspruch 5, dadurch gekennzeichnet, daß der Spannungsabfallteil dadurch ausgebildet ist, daß P⁺-Ionen in die Sourceschicht vom zweiten Leitfähigkeits typ implantiert sind.

7. Bipolartransistor nach Anspruch 6, dadurch gekennzeichnet, daß der Spannungsabfallteil eine Z-Diode bildet, die aus einer Diode mit P⁺-N⁺-Übergang besteht.

8. Bipolartransistor nach Anspruch 1, dadurch gekennzeichnet, daß der Spannungsabfallteil, der aus einer N-Source schicht besteht, in einem Endabschnitt der Sourceschicht vom zweiten Leitfähigkeitstyp und neben der Gate-Elektro de vorgesehen ist.

9. Bipolartransistor nach Anspruch 1, dadurch gekennzeichnet, daß der Spannungsabfallteil, der aus einer N-Sourceschicht besteht, im gesamten Teil der Sourceschicht vom zweiten Leitfähigkeitstyp vorgesehen ist.

10. Bipolartransistor nach Anspruch 1, dadurch gekennzeichnet, daß der Spannungsabfallteil aus einem Material mit einem elektrischen Widerstand besteht.