DE3905434A1

DE3905434A1 - Bipolare halbleiterschalteinrichtung und verfahren zu ihrer herstellung

Info

Publication number: DE3905434A1
Application number: DE3905434A
Authority: DE
Inventors: Tadaharu Minato
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-02-26
Filing date: 1989-02-22
Publication date: 1989-08-31
Anticipated expiration: 2009-02-23
Also published as: KR890013784A; KR920003704B1; JPH01218067A; JPH07109882B2; DE3905434C2; US5086330A

Description

Die Erfindung betrifft bipolare Halbleiterschalteinrich tungen, wie z. B. einen statischen Influenzthyristor, nach stehend als SI-Thyristor bezeichnet, einen Bipolartransistor mit isoliertem Gate, nachstehend auch als IGBT bezeichnet, und einen Abschaltthyristor, nachstehend auch als GTO-Thy ristor bezeichnet, sowie ein Verfahren zu ihrer Herstellung.

Die Fig. 1 und 2 zeigen im Schnitt den Aufbau von herkömm lichen SI-Thyristoren mit eingebettetem Einzelgate. Der SI-Thyristor gemäß Fig. 1 ist von der Bauart mit Puffer schicht, die für Betrieb mit hohen Durchbruchspannungen ge eignet ist, und der SI-Thyristor gemäß Fig. 2 ist von der Bauart mit kurzgeschlossenem Emitter, die für schnelle Schaltvorgänge geeignet ist. Derartige Bauelemente sind mit ihrem Aufbau beispielsweise in "Trend of a Self-Arc- Suppressing Type Power Semiconductor Device", veröffentlicht in Japan Electrical Society Technical Report, II-249, Juni 1987, beschrieben.

Wie aus Fig. 1 ersichtlich, ist eine N⁺-Typ Halbleiter schicht von relativ hoher Verunreinigungskonzentration, d. h. relativ niedrigem spezifischen Widerstand, auf der einen Oberfläche eines N^--Typ Halbleitersubstrats 1 von relativ niedriger Verunreinigungskonzentration, d. h. relativ hohem spezifischen Widerstand vorgesehen. Ein Metallkathodenkontakt 3 ist auf einem Kathodenbereich 2 ausgebildet, und ein Kathodenanschluß K ist mit dem Kathodenkontakt 3 elektrisch verbunden.

Eine N⁺-Typ Pufferschicht 4 mit relativ niedrigem spezi fischen Widerstand ist auf der anderen Oberfläche des Halb leitersubstrats 1 ausgebildet, und ein Anodenbereich 5, in Form einer P⁺-Typ Halbleiterschicht mit relativ niedrigem spezifischen Widerstand, ist auf der Pufferschicht 4 ausge bildet. Ein Metallanodenkontakt 6 ist auf dem Anodenbereich 5 vorgesehen, und ein Anodenanschluß A ist mit dem Anoden kontakt 6 elektrisch verbunden.

Ein P⁺-Typ Gatebereich 7 mit relativ niedrigem spezifischen Widerstand ist in das Halbleitersubstrat 1 eingebettet. Der Hauptstrom fließt vom Anodenbereich 5 zum Kathodenbereich 2 durch einen Kanalbereich 8, der von dem P⁺-Typ Gatebereich 7 umgeben ist. Ein Metallgatekontakt 9 ist auf dem P⁺-Typ Gatebereich 7 ausgebildet, und ein Gateanschluß G ist mit dem Gatekontakt 9 elektrisch verbunden.

Der EIN/AUS-Betrieb des SI-Thyristors wird durch eine Vor spannung in Durchlaß- bzw. Sperr-Richtung gesteuert, die zwischen dem Kathodenanschluß K und dem Gateanschluß G angelegt wird. Wie man weiß, befindet sich ein SI-Thyristor vom normalerweise eingeschalteten Typ im EIN-Zustand, wenn eine Vorspannung von Null zwischen Kathodenanschluß K und Gateanschluß G angelegt wird, während er beim Anlegen einer Vorspannung in Sperr-Richtung abgeschaltet wird. Ein SI- Thyristor vom normalerweise abgeschalteten Typ befindet sich in einem AUS-Zustand, wenn eine Vorspannung von Null zwischen dem Gateanschluß G und dem Kathodenanschluß K ange legt wird, während er beim Anlegen einer Vorspannung in Durchlaßrichtung eingeschaltet wird. Auch wenn der Betrieb eines normalerweise eingeschalteten SI-Thyristors nachste hend beispielhaft beschrieben ist, erfolgt der Betrieb eines normalerweise abgeschalteten SI-Thyristors in analoger Weise.

Der Hauptstrom fließt vom Anodenbereich 5 zum Kathoden bereich 2 durch den Kanalbereich 8, um den EIN-Zustand des SI-Thyristors beizubehalten, wenn eine Vorspannung in Durch laßrichtung von Null oder mit kleinem Wert zwischen dem Gateanschluß G und dem Kathodenanschluß K angelegt wird. Beim Abschaltbetrieb wird der Kanalbereich 8 durch eine Verarmungsschicht abgeschnürt, die sich von dem Gatebereich 7 her ausbreitet, und zwar in Abhängigkeit von einer Vor spannung in Sperrichtung, die zwischen dem Gateanschluß G und dem Kathodenanschluß K angelegt wird, um den Hauptstrom zu unterbrechen.

Wenn die Verarmungsschicht den Anodenbereich 5 erreicht, wird ein Kurzschluß zwischen dem Gateanschluß G und dem Anodenanschluß A durch den Durchgriffseffekt hervorgerufen. Somit wird eine N⁺-Typ Pufferschicht 4 verwendet, um die Ausdehnung der Verarmungsschicht zum Anodenbereich 5 zu unterdrücken. Durch diese N⁺-Typ Pufferschicht 4 kann eine Gate-Anoden-Hauptdurchbruchspannung erhöht werden. Somit wird eine Widerstandscharakteristik mit hoher Durchbruch spannung erhalten.

Der SI-Thyristor gemäß Fig. 2 hat demgegenüber einen Aufbau, der für schnelle Schaltvorgänge geeignet ist, anstatt für hohe Durchbruchspannungen. Wie aus Fig. 2 ersichtlich, sind P⁺-Typ Anodenbereiche 5 und kurzgeschlossene Emitterbereiche 10 vom N⁺-Typ abwechselnd auf der einen Oberfläche eines N^--Typ Halbleitersubstrats 1 vorgesehen. Diese Bereiche 5 und 10 werden von einem darauf vorgesehenen Anodenkontakt 6 kurzgeschlossen. Die übrigen Komponenten dieses Aufbaus sind die gleichen wie bei dem SI-Thyristor gemäß Fig. 1.

Der EIN/AUS-Betrieb des SI-Thyristors gemäß Fig. 2 ist im wesentlichen der gleiche wie der des SI-Thyristors gemäß Fig. 1. Der charakteristische Betrieb ist so, daß Elek tronen, die von einem Kathodenbereich 2 in das Substrat 1 eingespeist werden, die Anodenbereiche 5 direkt erreichen, und daß Löcher von den Anodenbereichen 5 mit hoher Effizienz im EIN-Zustand in das Substrat 1 eingespeist werden, da die N⁺-Typ Pufferschicht 4 gemäß Fig. 1 entfallen ist. Somit werden sowohl die Einschaltzeit als auch der Widerstand im EIN-Zustand reduziert.

Ferner können in der Abschalt-Übergangsperiode Elektronen, die in einem nicht-verarmten Bereich nach dem Abschnüren des Kanalbereiches 8 verbleiben, leicht in die kurzgeschlossenen Emitterbereiche 10 abfließen, da diese Emitterbereiche 10 ein positives Potential haben. Infolgedessen werden Löcher, die in demselben Bereich bleiben, rasch in den Gatebereich 7 und die Anodenbereiche 5 emittiert. Somit wird die Abschalt zeit ebenfalls verbessert. Dadurch wird ein Schaltvorgang hoher Geschwindigkeit sowie eine niedrige Einschalt-Wider standscharakteristik erhalten.

Bei herkömmlichen bipolaren Halbleiterleistungsschaltein richtungen, wie z. B. dem oben beschriebenen SI-Thyristor, befinden sich die Charakteristik hoher Durchbruchspannung und die Charakteristik eines schnellen Schaltvorganges sowie die Charakteristik eines niedrigen Einschaltwiderstandes in einem sogenannten Kompromißzustand, d. h. einem Zusammen hang, wo der spezielle Zweck der Anordnung die Einstellung der Priorität unter den drei Charakteristiken erfordert, wie es nachstehend im einzelnen beschrieben ist.

Um das schnelle Schaltverhalten sowie die niedrige Ein schaltwiderstandscharakteristik mit dem SI-Thyristor mit dem Aufbau gemäß Fig. 1 zu erhalten, muß die Verunreinigungs konzentration des Anodenbereiches 5 wesentlich höher sein als die der Anodenbereiche 5 beim SI-Thyristor gemäß Fig. 2. Dies ist jedoch aus den nachstehenden Gründen schwer zu erreichen.

Im allgemeinen wird der Anodenbereich 5 des SI-Thyristors gemäß Fig. 1 mit einem der folgenden alternativen Verfahren hergestellt:

(i) Zunächst wird die N⁺-Typ Pufferschicht 4 auf einer Oberfläche des Substrats 1 epitaxial aufgewachsen, und dann wird der P⁺-Typ Anodenbereich 5 darauf epitaxial aufgewachsen.
(ii) Zunächst wird die N⁺-Typ Pufferschicht 4 auf der einen Oberfläche des Substrats 1 epitaxial aufgewachsen, und dann werden P-Typ Verunreinigungen in die N⁺-Typ Pufferschicht 4 eindiffundiert, um den P⁺-Typ Anoden bereich 5 zu bilden.
(iii) Zunächst werden N⁺-Typ Verunreinigungen von der einen Oberfläche des Substrats 1 eindiffundiert, um die N⁺- Typ Pufferschicht 4 zu bilden, und dann werden P-Typ Verunreinigungen in die N⁺-Typ Pufferschicht 4 ein diffundiert, um die P⁺-Typ Anodenschicht 5 zu bilden.

Die Verfahren gemäß den Ziffern (i) und (ii) erfordern einen Schritt des epitaxialen Aufwachens, und somit sind sie schwieriger durchzuführen und erfordern mehr Zeit und sind teurer in der Herstellung als der Aufbau mit kurzgeschlos senem Emitter gemäß Fig. 2. Während der Verfahren gemäß (ii) und (iii) muß der P⁺-Typ Anodenbereich 5 durch den Schritt der doppelten Diffusion von P-Typ Verunreinigungen in die N⁺-Typ Pufferschicht 4 mit hoher Verunreinigungskonzentra tion gebildet werden, und somit ist es schwierig, die Verun reinigungskonzentration im Anodenbereich 5 ausreichend zu erhöhen. Somit sind SI-Thyristoren mit dem Aufbau gemäß Fig. 1 in unveränderlicher Weise nur für eine Charakteristik mit hoher Durchbruchspannung geeignet.

Um jedoch andererseits die Charakteristik mit hoher Durch bruchspannung mit dem SI-Thyristor gemäß Fig. 2 zu erhalten, müssen (a) der Oberflächenbereich und die Verunreinigungs konzentration der Anodenbereiche 5 reduziert werden, um die Trägereinspeisung von den Anodenbereichen 5 zu unterdrücken, oder es muß (b) das N^--Typ Substrat 1 in seiner Dicke ver größert werden, um die Ausdehnung der Verarmungsschicht akzeptieren zu können.

In dem Falle (a) werden das rasche Einschalten sowie die niedrige Einschaltwiderstandscharakteristik verschlechtert. In dem Falle (b) wird die schnelle Abschaltcharakteristik verschlechtert durch die Zunahme der absoluten Anzahl von Überschußträgern im AUS-Zustand, und die Einrichtung selbst erhält eine große Dicke. Somit ist der SI-Thyristor mit dem Aufbau gemäß Fig. 2 unveränderlicherweise nur für rasche Schaltvorgänge und eine niedrige Einschaltwiderstands charakteristik geeignet.

Bei einer herkömmlichen bipolaren Halbleiterleistungsschalt einrichtung sind somit die Eigenschaft der hohen Durchbruch spannung und des schnellen Schaltverhaltens sowie des niedrigen Einschaltwiderstandes nicht miteinander in Ein klang zu bringen, und somit ist es schwierig, einen Kompromiß zwischen ihnen zu finden.

Aufgabe der Erfindung ist es daher, eine bipolare Halblei terschalteinrichung anzugeben, die eine ausgezeichnete Kompatibilität zwischen einer hohen Durchbruchspannung und einem schnellen Schaltverhalten sowie einem geringen Einschaltwiderstand aufweist, so daß es leicht ist, einen Kompromiß zwischen ihnen herzustellen.

Gemäß der Erfindung weist eine bipolare Halbleiterschalt einrichtung folgendes auf: ein Halbleitersubstrat von einem ersten Leitfähigkeitstyp mit zwei Hauptflächen; einen ersten Hauptelektrodenbereich von einem ersten Leitfähigkeitstyp, der in einer Hauptfläche des Halbleitersubstrats ausgebildet ist; einen Pufferbereich von einem ersten Leitfähigkeitstyp mit relativ hoher Verunreinigungskonzentration, der in der anderen Hauptfläche des Halbleitersubstrats ausgebildet ist, wobei der Pufferbereich einen Öffnungsbereich vorgegebener Breite und Tiefe hat; einen zweiten Hauptelektrodenbereich von einem zweiten Leitfähigkeitstyp, der mit dem Halbleiter substrat über den Öffnungsbereich im Pufferbereich in Kon takt steht; einen Verbindungsbereich, um den Pufferbereich und den zweiten Hauptelektrodenbereich miteinander elektrisch zu verbinden; und einen Steuerbereich, um den Hauptstrom zu steuern, der durch die ersten und zweiten Hauptelektrodenbereiche fließt.

Die Erfindung wird nachstehend, auch hinsichtlich weiterer Merkmale und Vorteile, anhand der Beschreibung von Ausfüh rungsbeispielen und unter Bezugnahme auf die Zeichnungen näher erläutert. Die Zeichnungen zeigen in

Fig. 1 und 2 Schnittansichten zur Erläuterung des Aufbaus von herkömmlichen SI-Thyristoren;

Fig. 3 einen Querschnitt zur Erläuterung des Aufbaus eines SI-Thyristors gemäß einer ersten Ausführungsform der Erfindung;

Fig. 4 eine vergrößerte Darstellung eines Öffnungsbereiches im Pufferbereich einer derartigen Anordnung;

Fig. 5A bis 5D Diagramme zur Erläuterung der Änderung der Ausdehnungskonfiguration einer Verarmungsschicht in den Öffnungsbereich in Abhängigkeit von dem Verhält nis zwischen Breite und Tiefe des Öffnungsbereiches;

Fig. 6 einen Querschnitt zur Erläuterung des Aufbaus eines IGBT gemäß einer anderen Ausführungsform der bipola ren Halbleiterschalteinrichtung gemäß der Erfindung;

Fig. 7 einen Querschnitt zur Erläuterung des Aufbaus eines GTO-Thyristors gemäß einer weiteren Ausführungsform der bipolaren Halbleiterschalteinrichtung gemäß der Erfindung;

Fig. 8 einen Querschnitt zur Erläuterung des Aufbaus eines Oberflächengate-SI-Thyristors gemäß einer weiteren Ausführungsform der Erfindung; und in

Fig. 9 einen Querschnitt zur Erläuterung des Aufbaus eines Thyristors gemäß einer weiteren Ausführungsform der Erfindung.

Fig. 3 zeigt im Querschnitt den Aufbau eines SI-Thyristors mit eingebettetem Gatebereich gemäß einer ersten Ausfüh rungsform der bipolaren Halbleiterschalteinrichtung gemäß der Erfindung. Dieser SI-Thyristor hat N⁺-Typ Pufferbereiche 12, die in einer Hauptfläche eines N^--Typ Halbleitersubstrats 1 ausgebildet sind. Die N⁺-Typ Pufferbereiche 12 haben Öffnungsbereiche 11 vorgeschriebener Breite und Tiefe.

Die P⁺-Typ Anodenbereiche 5 stehen mit dem N⁺-Typ Halblei tersubstrat über die Öffnungsbereiche 11 in Kontakt. Die P⁺-Typ Anodenbereiche 5 und die N⁺-Typ Pufferbereiche 12 sind elektrisch miteinander verbunden, also kurzgeschlossen, durch einen darauf ausgebildeten Anodenkontakt 6. Im übrigen ist der Aufbau der gleiche wie bei den herkömmlichen SI-Thyristoren gemäß Fig. 1 und Fig. 2.

Nachstehend wird ein Beispiel des Herstellungsverfahrens für den Aufbau an der Anodenseite im einzelnen beschrieben. Zunächst werden N-Typ Verunreinigungen von der einen Ober fläche des N^--Typ Halbleitersubstrats 1 selektiv eindiffun diert, um die N⁺-Typ Pufferbereiche 12 zu bilden. Dann werden P-Typ Verunreinigungen ebenfalls von derselben Ober fläche des N^--Typ Halbleitersubstrats 1 selektiv eindiffun diert, um die P⁺-Typ Anodenbereiche 5 zu bilden.

Die P-Typ Verunreinigungen werden weiterhin in dem Bereich selektiv eindiffundiert, wo die N⁺-Typ Pufferbereiche 12 und die P⁺-Typ Anodenbereiche 5 sich überlappen, um die Verun reinigungskonzentration in den P⁺-Typ Anodenbereichen 5 zu vereinheitlichen. Der Anodenkontakt 6 ist auf den P⁺-Typ Anodenbereichen 5 und den N⁺-Typ Pufferbereichen 12 ausge bildet, um sie elektrisch miteinander zu verbinden.

Der EIN/AUS-Betrieb des SI-Thyristors gemäß dieser Ausfüh rungsform ist im wesentlichen der gleiche wie bei den herkömmlichen SI-Thyristoren gemäß Fig. 1 und Fig. 2. In Anbetracht der unterschiedlichen Struktur auf der Anoden seite wird die Funktion der N⁺-Typ Pufferbereiche 12 nachstehend unter Bezugnahme auf die Fig. 4 und 5 näher erläutert.

Fig. 4 zeigt eine vergrößerte Darstellung des Öffnungsbe reiches 11 gemäß Fig. 3. In Fig. 4 bezeichnet eine gestri chelte Linie eine vordere Oberfläche einer Verarmungs schicht, die sich im AUS-Zustand zum Öffnungsbereich 11 erstreckt. Die vordere Oberfläche ist äquivalent mit einer Äquipotentialfläche, d. h. die Oberfläche hat den Wert E = 0. Nimmt man an, daß die Verunreinigungskonzentration der N⁺-Typ Pufferbereiche 12 ausreichend höher ist als die des N^--Typ Halbleitersubstrats 1, so erstreckt sich die Verarmungsschicht nur um einen kleinen Wert in die N⁺-Typ Pufferbereiche 12 hinein, und somit entspricht die vordere Oberfläche der Verarmungsschicht in der dargestellten Weise der Grenzschicht zwischen dem N^--Typ Halbleitersubstrat 1 und den N⁺-Typ Pufferbereichen 12 in Fig. 4.

Die Verarmungsschicht kann sich andererseits in den Öff nungsbereich 11 hinein erstrecken. Da die P⁺-Typ Anoden bereiche 5 und die N⁺-Typ Pufferbereiche 12 kurzgeschlossen sind, bilden die Grenzschichten zwischen den P⁺-Typ Anoden bereichen 5 und dem Substrat 1 sowie die Grenzschichten zwischen den N⁺-Typ Pufferbereichen 12 und dem Substrat 1 eine Äquipotentialfläche. Somit wird die Konfiguration der vorderen Oberfläche der Verarmungsschicht im Öffnungsbereich 11 kurvenförmig, und zwar durch den Einfluß der Seitenwände des Öffnungsbereiches 11.

Die Symbole W und D bezeichnen die Breite und die Tiefe des Öffnungsbereiches 11. Die schraffierten Bereiche der N⁺-Typ Pufferbereiche 12 auf dem jeweiligen P⁺-Typ Anodenbereich 5 sind mit dem Bezugszeichen 12 a bezeichnet und bilden Anoden überdeckungsbereiche, welche die Werte der Breite W und der Tiefe D bestimmen.

Die Fig. 5A bis 5D zeigen schematisch die Änderung der Ausdehnungskonfiguration der Verarmungsschicht in den Öffnungsbereich 11 hinein, und zwar in Abhängigkeit von der Veränderung des Verhältnisses D/W zwischen der Breite W und der Tiefe D des Öffnungsbereiches 11 beim Anlegen einer konstanten Vorspannung in Sperrichtung zwischen dem Gatean schluß G und dem Kathodenanschluß K .

Wenn das Verhältnis D/W relativ klein ist, wie es Fig. 5A zeigt, so hat die vordere Oberfläche der Verarmungsschicht in dem Öffnungsbereich 11 kurvenförmige Bereiche, die durch die Seitenwände des Öffnungsbereiches 11 beeinflußt sind, und einen horizontalen Bereich, der durch den Boden des Öff nungsbereiches 11 beeinflußt ist. Der horizontale Bereich ist die nächste Oberfläche zum Anodenbereich 5. Wenn dieser horizontale Bereich mit dem Anodenbereich 5 in Kontakt kommt, ergibt sich ein "Durchgriff".

Wenn das Verhältnis D/W zunimmt, so wird der Einfluß von den Seitenwänden größer, und somit wird der niedrigste Bereich der Verarmungsschicht ein einzelner Punkt, wie es Fig. 5B zeigt. Wenn das Verhältnis D/W weiter ansteigt, so bewegt sich der unterste Punkt der Verarmungsschicht nach oben, also vom Anodenbereich 5 weg, wie es die Fig. 5C und 5D zeigen. Die Symbole d 1 bis d 4 bezeichnen den Abstand von der untersten Oberfläche oder dem untersten Punkt der Verar mungsschicht zum Anodenbereich 5. Dabei ergibt sich folgende Relation:

d ₁ = d ₂ <d ₃ «d ₄.

Somit können die Konfiguration und die Tiefe der Ausdehnung der Verarmungsschicht in den Öffnungsbereich 11 durch die Einstellung des Verhältnisses D/W eingestellt werden. Aus den Fig. 5A bis 5D ergibt sich eindeutig, daß die Tiefe der Ausdehnung der Verarmungsschicht in den Öffnungsbereich 11 abnimmt, wenn das Verhältnis D/W zunimmt, unter der Voraus setzung, daß eine konstante Vorspannung in Sperrichtung zwischen dem Gateanschluß G und dem Kathodenanschluß K an liegt. Somit kann eine höhere Durchbruchspannung erhalten werden, wenn das Verhältnis D/W ansteigt.

Mit anderen Worten, das Verhältnis D/W kann in Abhängigkeit vom Betrieb bei einer gewünschten Durchbruchspannung vorge geben werden. Wenn weiterhin die Verunreinigungskonzentra tion der Anodenüberdeckungsbereiche 12 a der N⁺-Typ Puffer bereiche 12 geändert wird, ändert sich die Konfiguration der Ausdehnung der Verarmungsschicht in die Anodenüberdeckungs bereiche 12 a hinein, so daß sich die Ausdehnung der Konfi guration der Verarmungsschicht in den Öffnungsbereich 11 hinein ebenfalls ändert. Somit kann die Durchbruchspannung der Einrichtung auch durch die Einstellung der Verunreini gungskonzentrationsverteilung in den Anodenüberdeckungs bereichen 12 a eingestellt werden.

In der Abschalt-Übergangsperiode vom EIN-Zustand zum AUS- Zustand können Elektronen, die in dem nicht-verarmten Bereich nach dem Abschnüren eines Kanalbereiches 8 bleiben, leicht in die Pufferbereiche 12 abfließen, die ein positives Potential bleiben. Infolgedessen werden Löcher, die in demsel ben Bereich bleiben, rasch zum Gatebereich 7 sowie den An odenbereichen 5 emittiert. Damit wird die Abschaltzeit ver bessert. Eine größere Verbesserung kann erhalten werden durch Verbreiterung des Grenzschichtbereiches zwischen dem Substrat 1 und den Pufferbereichen 12. Somit hat der SI-Thyristor gemäß der Ausführungsform gemäß Fig. 3 bis 5 eine verbesserte Abschaltzeit im Vergleich mit einem her kömmlichen SI-Thyristor mit kurzgeschlossenem Emitter gemäß Fig. 2.

Im EIN-Zustand werden Löcher mit hoher Effizienz aus dem Anodenbereich 5 durch den Öffnungsbereich 11 in das Substrat 1 eingespeist. Weiterhin fließt der Löcherstrom auch von den Anodenüberdeckungsbereichen 12 a zu den Pufferbereichen 12. Somit kann der SI-Thyristor gemäß dieser Ausführungsform einen niedrigen Einschaltwiderstand haben, der niedriger ist als der eines herkömmlichen SI-Thyristors mit Pufferschicht gemäß Fig. 1, wobei er ungefähr den gleichen Wert hat wie der SI-Thyristor mit kurzgeschlossenem Emitter gemäß Fig. 2. Weiterhin werden im Einschalt-Übergangszustand vom AUS-Zu stand zum EIN-Zustand Löcher von den Anodenbereichen 5 durch den Öffnungsbereich 11 rasch in das Substrat 1 eingespeist, so daß die Einschaltzeit verkürzt wird. Somit wird gemäß der Erfindung sowohl ein schnelles Schaltverhalten als auch ein niedriger Einschaltwiderstand erhalten.

Fig. 6 zeigt einen Querschnitt zur Erläuterung des Aufbaus eines bipolaren Transistors mit isoliertem Gate (IGBT) gemäß einer anderen Ausführungsform einer bipolaren Halbleiter schalteinrichtung gemäß der Erfindung. Gemäß Fig. 6 ist ein N^--Typ Halbleitersubstrat 1 an seiner einen Hauptfläche mit P⁺-Typ Muldenbereichen 13 versehen, die teilweise mit N⁺-Typ Sourcebereichen 14 von relativ niedrigem spezifischen Wider stand entsprechend dem Kathodenbereich 2 des SI-Thyristors gemäß Fig. 3 versehen sind.

Oberflächenbereiche 15 der P⁺-Typ Muldenbereiche 13, die zwischen dem N^--Typ Halbleitersubstrat 1 und den N⁺-Typ Sourcebereichen 14 liegen, dienen als Kanalbereiche, durch welche der Hauptstrom fließt. Ein Gate 16 ist über den Kanalbereichen 15 vorgesehen. Das Gate 16 ist mit einer Isolierschicht 17, beispielsweise einer Oxidschicht, über zogen, um das Gate 16 gegenüber dem N^--Typ Halbleiter substrat 1 zu isolieren. Ein Sourcekontakt 18 zum elek trischen Anschließen der N⁺-Typ Sourcebereiche 14 entspricht dem Kathodenkontakt 3 des SI-Thyristors gemäß Fig. 3.

Gemäß der Erfindung ist der Aufbau an der zweiten Haupt fläche des N^--Typ Halbleitersubstrats 1 der gleiche wie bei dem SI-Thyristor gemäß Fig. 3. N⁺-Typ Pufferbereiche 12 bilden nämlich Öffnungsbereiche 11, durch welche P⁺-Typ Drainbereiche 19, welche den P⁺-Typ Anodenbereichen 5 des SI-Thyristors gemäß Fig. 3 entsprechen, mit dem N^--Typ Halb leitersubstrat 1 in Kontakt stehen. Die N⁺-Typ Pufferbe reiche 12 und die P⁺-Typ Drainbereiche 19 sind mit einem Drainkontakt 20 kurzgeschlossen, der dem Anodenkontakt 6 des SI-Thyristors gemäß Fig. 3 entspricht.

Der EIN/AUS-Betrieb des IGBT wird mit einer Vorspannung ge steuert, die in an sich bekannter Weise an das Gate 16 ange legt wird. In den Kanalbereichen 15 tritt nämlich eine In versionsschicht auf, um den IGBT einzuschalten, wenn eine positive Vorspannung an das Gate 16 angelegt wird, und diese Inversionsschicht verschwindet und schaltet dadurch den IGBT ab, wenn eine Vorspannung von Null an das Gate 16 angelegt wird. Da das Gate 16 ein MOS-Isoliergate ist, können die Träger, die in dem N^--Typ Halbleitersubstrat 1 bleiben, nicht durch das Gate 16 abgezogen werden, nachdem die an das Gate 16 angelegte Vorspannung während der Abschalt-Über gangsperiode auf Null gebracht wurde.

Obwohl ein IGBT mit kurzgeschlossenem Drainaufbau, ähnlich dem SI-Thyristor gemäß Fig. 2 herkömmlicherweise verwendet wird, um die Abschaltzeit zu verringern, ist es sehr schwie rig, eine Kompatibilität mit dem Betrieb bei hoher Durch bruchspannung beizubehalten, wie es oben erläutert wurde. Auch wenn ein IGBT mit einem Aufbau mit Pufferschicht ähn lich dem SI-Thyristor gemäß Fig. 1 herkömmlicherweise ver wendet wird, um eine hohe Durchbruchspannung zu erzielen, ist es sehr schwierig, dabei eine gute und schnelle Schalt charakteristik zu erhalten, wie es oben erläutert worden ist.

Mit dem IGBT gemäß Fig. 6 gemäß der Erfindung werden diese Schwierigkeiten überwunden. Es wird eine gute Kompatibilität zwischen der hohen Durchbruchspannung und dem schnellen Schaltverhalten sowie dem geringen Einschaltwiderstand erzielt, und zwar in ähnlicher Weise wie bei dem SI-Thyris tor gemäß Fig. 3.

Fig. 7 zeigt einen Querschnitt zur Erläuterung des Aufbaus eins GTO-Thyristors gemäß einer weiteren Ausführungsform einer bipolaren Halbleiterschalteinrichtung gemäß der Erfin dung. Der GTO-Thyristor hat einen analogen Aufbau wie der SI-Thyristor gemäß Fig. 3, mit der Abweichung, daß ein n⁺-Typ Kathodenbereich 2 von einem P⁺-Typ Gatebereich 7 umgeben ist.

Der Hauptstrom fließt durch den P⁺-Typ Gatebereich 7. Dieser GTO-Thyristor hat ebenfalls eine gute Kompatibilität zwischen seiner hohen Durchbruchspannung und dem schnellen Schaltverhalten sowie dem niedrigen Einschaltwiderstand.

Fig. 8 zeigt im Querschnitt den Aufbau eines SI-Thyristors mit Oberflächengate gemäß einer weiteren Ausführungsform der Erfindung. Der P⁺-Typ Gatebereich 7, der den N⁺-Typ Kathodenbereich 2 umgibt, ist in der Oberfläche eines N^--Typ Halbleitersubstrats 1 ausgebildet, im Unterschied zu dem SI-Thyristor mit eingebettetem Gate gemäß Fig. 3.

Obwohl vorstehend ein SI-Thyristor, ein IGBT sowie ein GTO-Thyristor im einzelnen beschrieben worden sind, ist die Erfindung ganz allgemein anwendbar auf verschiedene bipolare Halbleiterschalteinrichtungen. Fig. 9 zeigt ein Beispiel, wo die Erfindung Anwendung findet auf einen allgemeinen Thyristor, dessen Emitterbereiche 2 und Gatebereiche 7 miteinander kurzgeschlossen sind.

Claims

1. Bipolare Halbleiterschalteinrichtung, gekennzeichnet durch,

- ein Halbleitersubstrat (1) von einem ersten Leitfähig keitstyp mit einer ersten und einer zweiten Haupt fläche;
- einen ersten Hauptelektrodenbereich (A, D) von einem ersten Leitfähigkeitstyp, der in der ersten Hauptfläche des Halbleitersubstrats (1) ausgebildet ist;
- einen Pufferbereich (12) vom ersten Leitfähigkeitstyp, der eine relativ hohe Verunreinigungskonzentration hat und in der zweiten Hauptfläche des Halbleitersubstrats (1) ausgebildet ist, wobei der Pufferbereich (12) einen Öffnungsbereich (11) vorgegebener Breite (W) und vorge gebener Tiefe (D) aufweist;
- einen zweiten Hauptelektrodenbereich (K, S) vom zweiten Leitfähigkeitstyp, der mit dem Halbleitersubstrat (1) durch den Öffnungsbereich (11) des Pufferbereiches (12) in Kontakt steht;
- einen Verbindungsbereich (8), um den Pufferbereich (12) und den zweiten Hauptelektrodenbereich miteinander elektrisch zu verbinden; und
- einen Steuerbereich (7, 13), um den Strom zu steuern, der zwischen den ersten und zweiten Hauptelektroden bereichen fließt.

2. Schalteinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Pufferbereich (12) einen Überdeckungsbereich (12 a) aufweist, der einen Teil des zweiten Haupt elektrodenbereiches überdeckt.

3. Schalteinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Überdeckungsbereich (12 a) eine vorgegebene Verunreinigungskonzentrationsverteilung aufweist.

4. Schalteinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Einrichtung einen statischen Influenzthyristor aufweist, und daß der Steuerbereich einen Gatebereich (7) vom zweiten Leitfähigkeitstyp, der in dem Halbleiter substrat (1) ausgebildet ist, sowie einen Kanalbereich (8) aufweist, der von dem Gatebereich (7) umgeben ist.

5. Schalteinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Einrichtung einen bipolaren Transistor mit Isoliergate aufweist und daß der Steuerbereich (13) einen Muldenbereich vom zweiten Leitfähigkeitstyp aufweist, der den ersten Hauptelektrodenbereich (14) umgibt, wobei ein Oberflächenbereich des Muldenbereiches (13) zwischen dem Halbleitersubstrat (1) und dem ersten Hauptelektrodenbe reich einen Kanalbereich (15) bildet, wobei ein Isolier gatebereich (16, 17) über dem Kanalbereich (15) ausgebil det ist.

6. Schalteinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Einrichtung einen Abschaltthyristor aufweist und daß der Steuerbereich (7) einen Gatebereich vom zweiten Leitfähigkeitstyp aufweist, der den ersten Hauptelek trodenbereich (2) umgibt.

7. Verfahren zur Herstellung einer bipolaren Halbleiter schalteinrichtung, gekennzeichnet durch folgende Verfahrensschritte:

- Herstellen eines Halbleitersubstrats von einem ersten Leitfähigkeitstyp mit ersten und zweiten Hauptflächen;
- Herstellen eines ersten Hauptelektrodenbereiches vom ersten Leitfähigkeitstyp in der ersten Hauptfläche des Halbleitersubstrats;
- Herstellen eines Pufferbereiches vom ersten Leitfähig keitstyp mit einer relativ hohen Verunreinigungskonzen tration in der zweiten Hauptfläche des Halbleitersub strats, wobei der Pufferbereich mit einem Öffnungsbe reich vorgegebener Breite und vorgegebener Tiefe ver sehen wird;
- Herstellen eines zweiten Hauptelektrodenbereiches vom zweiten Leitfähigkeitstyp in Kontakt mit dem Halblei tersubstrat durch den Öffnungsbereich des Puffer bereiches;
- Herstellen eines Verbindungsbereiches, um den Pufferbereich und den zweiten Hauptelektrodenbereich elektrisch zu verbinden; und
- Herstellen eines Steuerbereiches, um den Strom zu steuern, der zwischen den ersten und zweiten Hauptelektrodenbereichen fließt.