DE19518339C2 - Halbleitereinrichtung und ein Verfahren zur Benutzung derselben - Google Patents

Halbleitereinrichtung und ein Verfahren zur Benutzung derselben

Info

Publication number
DE19518339C2
DE19518339C2 DE19518339A DE19518339A DE19518339C2 DE 19518339 C2 DE19518339 C2 DE 19518339C2 DE 19518339 A DE19518339 A DE 19518339A DE 19518339 A DE19518339 A DE 19518339A DE 19518339 C2 DE19518339 C2 DE 19518339C2
Authority
DE
Germany
Prior art keywords
zone
impurity
semiconductor device
impurity zone
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19518339A
Other languages
English (en)
Other versions
DE19518339A1 (de
Inventor
Tomohide Terashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19518339A1 publication Critical patent/DE19518339A1/de
Application granted granted Critical
Publication of DE19518339C2 publication Critical patent/DE19518339C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiterein­ richtung und ein Verfahren zur Benutzung derselben, und ins­ besondere auf eine Halbleitereinrichtung zur Verwendung in einem ausfallresistenten integrierten Schaltkreis oder einem inte­ grierten Leitungsschaltkreis, sowie ein Verfahren zur Benutzung derselben.
Aus 'Electronics Letters, Bd. 30, Heft 13, Juni 1994, S. 1095-1097' ist eine laterale Thyristorstruktur bekannt, bei der die Einführung einer zusätzlichen p-Störstellenregion das Abschalten des npn-Transistors beschleunigt. Laterale Thyristorstrukturen sind insbesondere für die Integration der Strukturen auf einem SOI-Substrat, wie in 'International Electron Devices Meeting-Technical Digest, 1992, S. 241- 244' dargestellt, von Bedeutung.
Aus der US 5 155 569 ist eine Halbleitereinrichtung bekannt, die der im Folgenden in den Fig. 13 bis 17 beschriebenen, der Anmelderin bekannten Halbleitereinrichtung ähnelt.
Fig. 13 stellt einen Querschnitt dar, der ein Ausgangselement, wie es in einem ausfallsresistenten IC (Integrated Circuit) oder einem Leistungs-IC nach dem Stand der Technik verwendet wird zeigt. Fig. 14 ist ein Ersatzschaltbild des Elementes wie es in Fig. 13 gezeigt ist.
Es wird auf Fig. 13 Bezug genommen. Beim herkömmlichen Ausgangs­ element, wie es in einem ausfallresistenten IC oder Leistungs-IC verwendet wird, ist ein isolierender Film 3 auf einer Hauptober­ fläche eines Halbleitersubstrates gebildet. Eine n--SOI(Silicon On Insulator)Schicht 2 ist auf einem isolierendem Film 3 gebil­ det. Auf der Hauptoberfläche der n--SOI-Schicht 2 sind p-Dif­ fusionszonen 4, 6 und 5 mit einem vorbestimmten Abstand zwischen ihnen gebildet. Eine n+-Diffusionszone 7 ist auf der Hauptober­ fläche der p-Diffusionszone 4 gebildet. Eine Gateelektrode 11 ist auf der Hauptoberfläche der n--SOI-Schicht 2 gebildet, an­ geordnet zwischen den p-Diffusionszonen 4 und 6 mit einem isolie­ renden Film 9 dazwischen.
Ein isolierender Film 20 ist auf der n--SOI-Schicht 2 gebildet und Kontaktlöcher sind in vorbestimmten Bereichen im isolieren­ den Film 20 gebildet. Es ist eine Kathodenelektrode 13 gebildet, die einen Abschnitt im Kontaktloch der isolierenden Schicht 20 angeordnet hat und in Kontakt mit der Hauptoberfläche der n+- Diffusionszone 7 steht. Es ist außerdem eine Elektrode 21 ge­ bildet, die einen Abschnitt im Kontaktloch der isolierenden Schicht 20 angeordnet hat und in Kontakt mit der Hauptoberfläche der p-Diffusionszone 6 steht. Es ist außerdem eine Anodenelek­ trode 15 gebildet, die einen Abschnitt im Kontaktloch der iso­ lierenden Schicht 20 angeordnet hat und in Kontakt mit der Hauptoberfläche der p-Diffusionszone 5 steht. Die Kathodenelek­ trode 13 und die Elektrode 21 sind elektrisch über einen Wider­ stand 17 miteinander verbunden. Eine Elektrode 14 ist auf der, rückseitigen Oberfläche des Halbleitersubstrats 1 gebildet.
Es wird Bezug genommen auf die Fig. 13 und 14. Es ist ein npn bipolarer Transistor gebildet, in welchem die n+-Diffusions­ zone 7 einen Emitter bildet, die p-Diffusionszone 4 eine Basis bildet und n--SOI-Schicht 2 einen Kollektor bildet. Es ist außer­ dem ein pnp bipolarer Transistor der Multikollektorart gebildet, in welchem die p-Diffusionszone 5 einen Emitter bildet, n--SOI- Schicht 2 eine Basis bildet und p-Diffusionszonen 4 und 6 bilden Kollektoren. In diesem pnp bipolaren Transistor mit zwei Kollek­ toren, weist der Kollektor (p-Diffusionszone 6), welcher sich näher am Emitter, d. h. p-Diffusionszone 5 befindet einen größe­ ren Basistransportfaktor α auf als der Andere.
Es ist weiter ein MOS11 vorgesehen, gebildet aus einem n-Kanal MOS-Transistor, in welchem n+-Diffusionszone 7 eine Sourcezone bildet; p-Diffusionszone 4 bildet einen der Gate-Elektrode gegenüberliegenden Bereich (Backgate) und n--SOI- -Schicht 2 bildet eine Drainzone. Es ist außerdem ein MOS12 vorgesehen, gebildet aus einem p-Kanal MOS-Transistor 12, in welchem die p-Diffusionszone 6 eine Sourcezone bildet, n--SOI- Schicht 2 bildet ein Backgate und p-Diffusionszone 4 bildet eine Drainzone.
Es wird Bezug genommen auf die Fig. 15 bis 17, und der Betrieb der herkömmlichen Halbleitereinrichtung, gezeigt in Fig. 13, wird im Folgenden beschrieben. Zuerst sind 0 V an der Kathodenelektrode 13 und der Elektrode 14 angelegt, -Vg ist an der Gateelektrode 11 angelegt und +Vd ist an der Anodenelektrode 15 angelegt. Da­ durch wird, wie gezeigt in Fig. 15, ein Oberflächenabschnitt der n--SOI-Schicht 2, der sich unter der Gateelektrode 11 befindet, in einen p-Typ invertiert. Dies resultiert in einem Kurzschluß zwischen der p-Diffusionszone 4 und der n+-Diffusionszone 7, so daß dieses Ausgangselement ausgeschaltet ist.
In diesem Zustand wird, wie gezeigt in Fig. 16, die Spannung, die an der Gateelektrode 11 anliegt zu +Vg geändet. Dadurch wird die Oberfläche der p-Diffusionszone 4 in den n-Typ invertiert, so daß ein Elektronenstrom von der n+-Diffusionszone 7 in die n--SOI-Schicht 2 fließt. Während der Elektronenstrom in die p- Diffusionszone 5 fließt, fließt ein Lochstrom von der p-Diffu­ sionszone 5 in die n--SOI-Schicht 2. Diese Lochstrom bildet einen Basisstrom des npn bipolaren Transistors, und resultiert im Thyristorbetrieb.
Um den Thyristorbetrieb, beschrieben in Zusammenhang mit Fig. 16, abzuschalten, wird die Spannung, die an der Gateelektrode 11 an­ liegt wieder zu -Vg gesetzt, wie gezeigt in Fig. 17. Dadurch wird die Oberfläche der n--SOI-Schicht. 2 unter der Gateelektrode 11 in den p-Typ invertiert, so daß der Lochstrom, der in die p- Diffusionszone 4 geflossen war, in die p-Diffusionszone 6 fließt. Gleichzeitig wird der Lochstrom in der n--SOI-Schicht 2 über die p-Diffusionszone 6 herausgezogen, so daß sich der Basis­ strom des npn bipolaren Transistors verringert. Dadurch wird der Thyristorbetrieb abgeschaltet.
In der herkömmlichen Halbleitereinrichtung, wie gezeigt in Fig. 13, fließt während des Ausschaltens, wie gezeigt in Fig. 17, nur ein reduzierter Betrag des Lochstroms von dar p-Diffusionszone 4 in die p-Diffusionszone 6, wenn der Widerstand 17 einen großen Widerstandswert hat, was den Nachteil zur Folge hat, daß der Basisstrom des npn bipolaren Transistors nicht genügend redu­ ziert werden kann. Dadurch tritt das Problem auf, daß der Thy­ ristorbetrieb des npn bipolaren Transistors nicht in einer beab­ sichtigten Art und Weise abgeschaltet werden kann. Wird unter­ dessen der Widerstandswert des Widerstandes 17 zu, z. B., 0 Ohm gesetzt, vergrößert sich der maximal steuerbare Strom weil ein großer Lochstrom von der p-Diffusionszone 4 in die p-Dif­ fusionszone 6 während des Ausschaltens fließt. In diesem Fall jedoch fließt ein großer Lochstrom von der p-Diffusionszone 6 zur Kathodenelektrode 13 im eingeschalteten Zustand, so daß sich ein Basisstrom des npn bipolaren Transistors unvorteilhaft ver­ kleinert. Dies resultiert in einem Problem derart, daß sich ein Haltestrom im Thyristorbetrieb vergrößert.
In der herkömmlichen Halbleitereinrichtung, wird, wenn der p-Kanal MOS12, der die p-Diffusionszonen 4 und 6 sowie die Gateelektrode 11 beinhaltet, eine kleine Kanallänge (Gatelänge) aufweist, ein Widerstand zum n-Kanal MOS11, der die n+-Diffusionszone 7, die n--SOI-Schicht 2 und die Gateelektrode 11 beinhaltet, durch einen JFET-Effekt generiert. Aus diesem Grund weist MOS12 eine relativ lange Kanallänge (Gatelänge) in der herkömmlichen Ein­ richtung auf. Daraus resultiert, daß MOS12 nach dem Stand der Technik einen großen An-Widerstand aufweist, und so der maximal steuerbare Strom unvorteilhaft klein ist.
Aufgabe der Erfindung ist es, eine Halbleitereinrichtung vorzusehen, in der der Haltestrom im Thyristorbetrieb reduziert ist und der maximal steuerbare Strom erhöht ist, sowie ein Verfähren zur Be­ nutzung einer Halbleitereinrichtung vorzusehen, durch das der Thyristorbetrieb leicht abgeschaltet werden kann.
Die Aufgabe wird gelöst durch eine Halbleitereinrichtung gemäß Anspruch 1 bzw. ein Verfahren gemäß Anspruch 12.
Einem Aspekt der Erfindung entsprechend enthält eine Halbleitervorrichtung eine Halbleiterschicht, eine erste Störstellenzone, zweite und dritte Störstellenzonen, eine vierte Störstellen­ zone, eine fünfte Störstellenzone, erste und zweite Gate­ elektroden, eine Anodenelektrode, eine Kathodenelektrode und eine Kurzschlußelektrode. Die Halbleiterschicht weist eine Haupt­ oberfläche auf und ist von einem ersten Leitungstyp. Die erste Störstellenzone ist auf einer vorbestimmten Zone auf der Haupt­ oberfläche der Halbleiterschicht gebildet, und ist von einem zweiten Leitungstyp. Die zweiten und dritten Störstellenzonen sind auf der Hauptoberfläche der ersten Störstellenzone gebildet mit einem vorbestimmten Abstand zwischen ihnen, und sind von dem ersten Leitungstyp. Die vierte Störstellenzone ist auf der Hauptoberfläche der Halbleiterschicht gebildet, mit einem vor­ bestimmten Abstand in Bezug auf die erste Störstellenzone, und ist vom zweiten Leitungstyp. Die fünfte Störstellenzone ist auf einer Zone der Hauptoberfläche der Halbleiterschicht gebildet und befindet sich zwischen der ersten und der vierten Störstel­ lenzone, und ist vom zweiten Leitungstyp. Die erste Gateelek­ trode ist auf einer Zone auf der Hauptoberfläche der ersten Stör­ stellenzone gebildet und befindet sich zwischen einem seitlichen Ende der zweiten Störstellenzone, entfernt von der dritten Stör­ stellenzone und der Hauptoberfläche der Halbleiterschicht. Die zweite Gateelektrode ist auf einer Zone der Hauptoberfläche der ersten Störstellenzone gebildet und befindet sich zwischen den zweiten und dritten Störstellenzonen. Die Kathodenelektrode steht in Kontakt mit der zweiten Störstellenzone. Die Anoden­ elektrode steht in Kontakt mit der vierten Störstellenzone. Die Kurzschlußelektrode steht in Kontakt mit sowohl der ersten als auch den dritten Störstellenzonen. Die erste und die fünfte Stör­ stellenzone sind elektrisch kurzgeschlossen. Bevorzugterweise kann die fünfte Störstellenzone durch vorbestimmte Abstände von der ersten und vierten Störstellenzone entfernt sein, und kann eine Störstellenzone niedriger Konzentration enthalten, die sich auf der Hauptoberfläche der Halbleiterschicht zur vierten Stör­ stellenzone hin erstreckt. Bevorzugterweise kann die fünfte Störstellenzone eine niedrig konzentrierte Störstellenzone be­ inhalten, die eine Seitenoberfläche in Kontakt mit einer Seiten­ oberfläche der ersten Störstellenzone aufweist. Bevorzugterweise können die dritten Störstellenzonen an einer Mehrzahl von Position gebildet werden, die durch einen vorbestimmten Abstand von­ einander getrennt sind und sich an gegenüberliegenden Seiten eines Abschnittes in einer ersten Störstellenzone, in einer Draufsicht, befinden.
Dieser Halbleitereinrichtung entsprechend, wird die erste Gate­ elektrode zwischen den zweiten und dritten Störstellenzonen auf der Hauptoberfläche der ersten Störstellenzone gebildet, die Kathodenelektrode ist in Kontakt mit der zweiten Störstellenzone gebildet, die Kurzschlußelektrode ist in Kontakt mit sowohl der ersten als auch den dritten Störstellenzonen gebildet, und die erste und fünfte Störstellenzone sind elektrisch kurzgeschlossen. Deshalb kann, wenn die Halbleitereinrichtung eingeschaltet ist, der Haltestrom auf das gleiche Niveau wie bei einem reinem Thy­ ristor reduziert werden dadurch, daß der Transistor, der die zweite Gateelektrode beinhaltet abgeschaltet wird, da der ge­ samte Lochstrom in der Halbleiterschicht den Basisstrom des bipo­ laren Transistors bildet. Wenn die Halbleitereinrichtung abge­ schaltet ist, werden der Lochstrom in der Halbleiterschicht und der Lochstrom in der ersten Störstellenzone gleichzeitig heraus­ gezogen, indem der Transistor, der die zweite Gateelektrode be­ inhaltet, eingeschaltet wird. Da der Transistor, der die zweite Gateelektrode beinhaltet, unabhängig von dem Transistor, der die erste Gateelektrode beinhaltet, gebildet ist, kann die Gatelänge des Transistors, der die zweite Gateelektrode beinhaltet, leicht reduziert werden. Dadurch verringert sich der Widerstand des eingeschalteten Transistors, der die zweite Gateelektrode bein­ haltet, so daß sich der maximal steuerbare Strom erhöht. In der Struktur, in der die fünfte Störstellenzone die niedrig-konzen­ trierte Störstellenzone, gebildet auf der Hauptoberfläche der Halbleiterschicht und sich zur vierten Störstellenzone hin aus­ dehnend, beinhaltet, erhöht der Effekt des Herausziehens des Lochstroms durch die niedrig konzentrierte Störstellenzone den maximal steuerbaren Strom. Ebenfalls erhöht sich in der Struktur, in der die fünfte Störstellenzone die niedrig konzentrierte Stör­ stellenzone, die die Seitenoberflächen in Kontakt mit der Seiten­ oberfläche der ersten Störstellenzone aufweist, beinhaltet, der maximal steuerbare Strom weiter. In der Struktur, in der die drit­ ten Störstellenzonen an einer Mehrzahl von Positionen gebildet sind, die durch einen vorbestimmten Abstand auseinanderliegen und sich an gegenüberliegenden Seiten eines Abschnittes auf der ersten Störstellenzone, in der Draufsicht, befinden, ist es für den Lochstrom nicht erforderlich durch eine Zone mit hohem Widerstand zu fließen, die sich sofort unter der dritten Stör­ stellenzone befindet, wenn die Halbleitereinrichtung ausge­ schaltet ist. Deshalb kann der Spannungsabfall, der durch den Lochstrom verursacht wird, klein sein, so daß der maximal steuerbare Strom groß sein kann.
Entsprechend eines Verfahrens zur Benutzung der Halbleiterein­ richtung eines anderen Aspektes der Erfindung, wird eine Span­ nung, die an der ersten Gateelektrode anliegt, nicht geändert bis eine vorbestimmte Spannung zuerst an der zweiten Gateelek­ trode angelegt ist, wenn der Zustand von dem Betriebszustand in den Stoppzustand verschoben werden soll. Anschließend wird eine Spannung von 0 V an die erste Gateelektrode angelegt.
In diesem Verfahren zur Benutzung der Halbleitereinrichtung kann das Ausschalten durchgeführt werden, während ein Zustand aufrecht erhalten wird, bei dem nur eine kleine Anzahl von Löchern in die Basiszone des bipolaren Transistors fließt, so daß sich der maxi­ mal steuerbare Strom weiter erhöht.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 einen Querschnitt der eine Halbleitereinrichtung einer ersten Ausführungsform der Erfindung zeigt;
Fig. 2 ein Ersatzschaltbild der Halbleitereinrichtung der ersten Ausführungsform, gezeigt in Fig. 1;
Fig. 3-5 Querschnitte, die jeweils den ersten bis dritten Schritt des Betriebs der Halbleitereinrichtung der ersten Ausführungsform, gezeigt in Fig. 1, zeigen;
Fig. 6 einen Querschnitt, der eine Halbleitereinrichtung einer zweiten Ausführungsform der Erfindung zeigt;
Fig. 7 und 8 Querschnitte, die jeweils den ersten und zweiten Schritt des Betriebs der Halbleitereinrichtung der zweiten Ausführungsform, wie gezeigt in Fig. 6, zeigen;
Fig. 9 einen Querschnitt, der eine Halbleitereinrichtung nach einer dritten Ausführungsform der Erfindung zeigt;
Fig. 10 und 11 Querschnitte, die den jeweils ersten und zweiten Schritt des Betriebs der Halbleitereinrichtung nach der dritten Ausführungsform, gezeigt in Fig. 9, zeigen;
Fig. 12 einen Querschnitt, der eine Halbleitereinrichtung einer vierten Ausführungsform, der Erfindung zeigt;
Fig. 13 einen Querschnitt, der eine herkömmliche Halbleiterein­ richtung zeigt;
Fig. 14 ein Ersatzschaltbild der herkömmlichen Halbleiterein­ richtung, wie gezeigt in Fig. 13, zeigt; und
Fig. 15 bis 17 Querschnitte, die den jeweils ersten bis dritten Schritt des Betriebs der herkömmlichen Halbleiterein­ richtung, gezeigt in Fig. 13, zeigen.
Es wird zuerst auf Fig. 1 und 2 Bezug genommen. Eine Halbleiter­ einrichtung in der ersten Ausführungsform beinhaltet ein Halb­ leitersubstrat 1, welches eine Hauptoberfläche aufweist, auf welcher ein isolierender Film 3 gebildet ist. Eine n--SOI- Schicht 2 ist auf dem isolierenden Film 3 gebildet. Auf der Hauptoberfläche der n--SOI-Schicht 2, sind p-Diffusionszonen 4, 5 und 6 gebildet, mit einem vorbestimmten Abstand zwischen ihnen. Auf der Hauptoberfläche der p-Diffusionszone 4 sind n+-Diffusionszonen 7 und 8 mit einem vorbestimmten Abstand zwischen ihnen gebildet. Eine zweite Gateelektrode 12 ist auf einer p-Diffusionszone 4 gebildet und befindet sich zwischen den n+-Diffusionszonen 7 und 8 mit einem isolierenden Film 10 dazwischen. Eine erste Gateelektrode 11 ist auf der Haupt­ oberfläche der p-Diffusionszone 4 gebildet und befindet sich zwischen der n+-Diffusionszone 7 und der n--SOI-Schicht 2 mit einem isolierenden Film 9 dazwischen.
Die gesamte Oberfläche ist mit einem isolierenden Film 20 über­ zogen. Kontaktlöcher sind in vorbestimmten Zonen des isolieren­ den Films 20 gebildet. Eine Kathodenelektrode 13 steht in Kontakt mit der Hauptoberfläche der n+-Diffusionszone 7. Eine Anodenelektrode 15 steht in Kontakt mit der Hauptoberfläche der p-Diffusionszone 5. Eine Kurzschlußelektrode 16 steht in Kontakt mit der Hauptoberfläche der p-Diffusionszone 4 und der n+-Diffu­ sionszone 8 sowie mit der Hauptoberfläche der p-Diffusionszone 6. Eine Elektrode 14 ist an der Rückseite des Halbleitersub­ strates 1 gebildet.
Es ist ein npn bipolarer Transistor gebildet, in welchem die n+-Diffusionszone 7 einen Emitter bildet, p-Diffusionszone 4 bildet eine Basis und n--SOI-Schicht 2 bildet einen Kollektor. Es ist auch ein pnp bipolarer Transistor vom Multikollektortyp gebildet, in welchem die p-Diffusionszone 5 einen Emitter bildet, n--SOI-Schicht 2 eine Basis bildet, und die p-Diffusionszonen 4 und 6 einen Kollektor bilden. Von diesen Kollektoren des pnp bipolaren Transistors weist der Kollektor (p-Diffusionszone 6) in der Nähe der p-Diffusionszone 5, die den Emitter bildet, einen größeren Basistransportfaktor c auf als der andere Kollektor (p-Diffusionszone 4).
Es ist ein MOS1 vorgesehen, gebildet aus einem n-Kanal MOS- Transistor, in welchem die n+-Diffusionszone 7 eine Sourcezone bildet; p-Diffusionszone 4 bildet einen der Gate-Elektrode gegenüberliegenden Bereich (Backgate) und n--SOI-Schicht 2 bildet eine Drainzone. Es ist auch ein MOS2 vorgesehen, gebil­ det aus einem n-Kanal MOS-Transistor, in welchem die n+-Dif­ fusionszone 7 eine Sourcezone bildet, p-Diffusionzone 4 ein hin­ teres Gate bildet und n+-Diffusionszone 8 eine Drainzone bildet.
Der Betrieb der Halbleitereinrichtung der ersten Ausführungsform, gezeigt in Fig. 1, wird im folgenden mit Bezug auf die Fig. 3 bis 5 beschrieben.
Wie gezeigt in Fig. 3, wird eine Spannung von 0 V an die Katho­ denelektrode 13 und die Elektrode 14 angelegt, eine Spannung von. 0 V wird an die erste Gateelektrode 11 angelegt, eine Spannung von +Vg wird an die zweite Gateelektrode 12 angelegt und eine Spannung +Vd wird an die Anodenelektrode 15 angelegt. Dadurch wird die Oberfläche der p-Diffusionszone 4, die sich unter der zweiten Gateelektrode 12 befindet, invertiert, wodurch, da p-Diffusionszone 4 und n+-Diffusionszone 8 über 16 kurzgeschlossen sind, p-Diffu­ sionszone 4 und n+-Diffusionszone 7 kurzgeschlossen sind. Da­ durch ist die Halbleitereinrichtung ausgeschaltet.
In diesem Zustand, wie gezeigt in Fig. 4, wird eine Spannung von 0 V an die zweite Gateelektrode 12 angelegt und eine Spannung von +Vg an die erste Gateelektrode 11 angelegt, wodurch die Ober­ fläche der p-Diffusionszone 4, die sich unter der ersten Gate­ elektrode 11 befindet, in den n-Typ invertiert wird. Dadurch fließt ein Elektronenstrom von der n+-Diffusionszone 7 zur n--SOI-Schicht 2. Während der Elektronenstrom in die p-Diffu­ sionszone 5 fließt, fließt ein Lochstrom von der p-Diffusions­ zone 5 in die n--SOI-Schicht 2. Dieser Lochstrom bildet einen Basisstrom des npn bipolaren Transistors, wodurch der Thyristor­ betrieb erreicht wird.
In diesem Zustand, wie gezeigt in Fig. 5, wird wieder eine Span­ nung von 0 V an die erste Gateelektrode 11 angelegt und eine Spannung von +Vg wird an die zweite Gateelektrode 12 angelegt, so daß die Oberfläche der p-Diffusionszone 4 unter der zweiten Gateelektrode 12 in den n-Tvp invertiert wird. Dadurch wird der Lochstrom, der in die p-Diffusionszone 4 fließt, zur Kathoden­ elektrode 13 umgeleitet und der Lochstrom in der n--SOI-Schicht 2 wird aus der p-Diffusionszone 6 herausgezogen. Als Ergebnis kann der Basisstrom des npn Transistors reduziert werden und der Thyristorbetrieb kann leicht abgeschaltet werden.
In dieser ersten Ausführungsform, bildet der gesamte Lochstrom in der n--SOI-Schicht 2 den Basisstrom des npn bipolaren Tran­ sistors, wenn der Thyristorbetrieb angeschaltet ist. Deshalb kann der Haltestrom des Thyristorbetriebs auf im wesentlichen das gleiche Niveau reduziert werden wie das eines reinen Thy­ ristors. Unterdessen, wenn der Thyristorbetrieb abgeschaltet ist können der Lochstrom in der n--SOI-Schicht 2 und der Lochstrom in der p-Diffusionszone 4 gleichzeitig herausgezogen werden in dem MOS1 ausgeschaltet und MOS2 eingeschaltet wird. Da MOS2 unab­ hängig von MOS1 vorgesehen ist, kann die Kanallänge (Gatelänge) im Gegensatz zum Stand der Technik ausreichend klein gewählt werden um den Widerstand im eingeschalteten Zustand zu redu­ zieren. Dadurch kann der maximal steuerbare Strom erhöht werden.
In einer zweiten Ausführungsform, wie gezeigt in Fig. 6, er­ streckt sich eine p--Diffusionszone 18 von einer Seitenbe­ grenzung der p-Diffusionszone 6 zur p-Diffusionszone 5 und ist auf der Hauptoberfläche der n--SOI-Schicht 2 gebildet. Die zweite Ausführungsform hat die gleiche Struktur wie die erste Ausführungsform, abgesehen von der p--Diffusionszone 18. Das Ersatzschaltbild der zweiten Ausführungsform ist das gleiche wie das, der ersten Ausführungsform von Fig. 2, abgesehen davon, daß der Kollektor des pnp bipolaren Transistors sowohl aus den p- Diffusionszonen 4 und 6 sowie aus der p--Diffusionszone 18 ge­ bildet ist. In dieser zweiten Ausführungsform, ist die p--Dif­ fusionszone 18, die den Kollektor bildet, an der Region nahe der p-Diffusionszone 5, die den Emitter des pnp bipolaren Transis­ tors bildet, angeordnet wobei der Basistransportfaktor größer sein kann als der ersten Ausführungsform.
Der Betrieb der Halbleitereinrichtung der zweiten Ausführungs­ form wird im folgenden mit Bezug auf die Fig. 7 und 8 be­ schrieben. Zuerst wird auf Fig. 7 Bezug genommen, eine Spannung von 0 V ist an die Kathodenelektrode 13 und an die Elektrode 14 angelegt, eine Spannung von 0 V ist an die erste Gateelektrode 11 angelegt, eine Spannung +Vg ist an die zweite Gateelektrode 12 angelegt und eine Spannung von +Vd ist an die Anodenelektrode 15 angelegt. Dabei wird die Oberfläche der p-Diffusionszone 4, die sich unter der zweiten Gateelektrode 12 befindet, in den n-Typ invertiert, so daß die p-Diffusionszone 4 und die n+-Diffusions­ zone 7 kurzgeschlossen sind. Konsequenterweise ist der Thyristorbetrieb der Halbleitereinrichtung abgeschaltet. In diesem Zustand ist die p--Diffusionszone 18 verarmt. Optimale Bedin­ gungen für die Verarmung der p--Diffusionszone 18 können durch die folgende Formel (1) ausgedrückt werden, vorausgesetzt daß die Störstellenkonzentration der p--Diffusionszone 18 N(x)cm-3 entspricht und p--Diffusionszone 18 eine Dicke t aufweist:
5 × 1011 cm-2 < ∫ t|0N(x)dx < 5 × 1012 cm-2 . . . (1)
In obigen Zustand, werden 0 V an die zweite Gateelektrode 12 an­ gelegt und +Vg wird an die erste Gateelektrode 11 angelgt, wo­ durch die Oberfläche der p-Diffusionszone 4, welche sich unter der ersten Gateelektrode 11 befindet, in den n-Typ invertiert wird, obwohl dies nicht gezeigt ist. Dabei fließt der Elektro­ nenstrom von n+-Diffusionszone 7 zur n--SOI-Schicht 2. Während der Elektronenstrom in die p-Diffusionszone 5 fließt, fließt der Lochstrom von der p-Diffusionszone 5 in die n--SOI-Schicht 2. Der Lochstrom der in die n--SOI-Schicht 2 fließt, bildet den Basistrom des npn bipolaren Transistors, so daß der eingeschal­ tete Zustand des Thyristorbetriebs erreicht ist. Der Vorgang zum Einschalten des Thyristorbetriebs ist der gleiche wie der, in der ersten Ausführungsform.
Dann, wie gezeigt in Fig. 8, wird eine Spannung von 0 V an die erste Gateelektrode 11 angelegt und eine Spannung von +Vg an die zweite Gateelektrode 12 angelegt, so daß die Oberfläche der p- Diffusionszone 4, die sich unter der zweiten Gateelektrode 12 befindet, in den n-Typ invertiert wird. Dadurch wird der Loch­ strom, der in die p-Diffusionszone 4 fließt, zur Kathodenelek­ trode 13 umgelenkt und der Lochstrom in der n--SOI-Schicht 2 wird aus der p-Diffusionszone 6 herausgezogen. Dabei verringert sich der Basisstrom des npn bipolaren Transistors und so ist der Thyristorbetrieb abgeschaltet. In dieser zweiten Ausführungs­ form kann der Effekt des Herausziehens des Lochstroms von der p--Diffusionszone 18 einen Basistransportfaktor α größer als den in der ersten Ausführungsform erreichen, und demzufolge kann der maximal steuerbare Strom größer sein als der in der ersten Ausführungsform.
Wir beziehen uns auf Fig. 9, eine dritte Ausführungsform unter­ scheidet sich von den ersten und zweiten Ausführungsformen die schon beschrieben wurden dadurch, daß sich eine n+-Diffusionszone 7 auf einem linken Abschnitt der Hauptoberfläche der p-Diffu­ sionszone 4 befindet und daß sich die n+-Diffusionszone 8 auf einem rechten Abschnitt hiervon befindet. Desweiteren ist in der dritten Ausführungsform die p-Diffusionszone 6 nicht vorgesehen, welche in der ersten und zweiten Ausführungsform vorgesehen ist. Ein Ende der p--Diffusionszone 18 steht in Kontakt mit der p-Dif­ fusionszone 4. Diese dritte Ausführungsform unterscheidet sich weiterhin von der ersten und zweiten Ausführungsform darin das die erste Gateelektrode 11 über dem linken Ende der p-Diffusions­ zone 4 gebildet ist. Diese dritte Ausführungsform unterscheidet sich weiterhin von der ersten und zweiten Ausführungsform darin, daß die Kurzschlußelektrode 16 nur mit den zwei Zonen, d. h. n+- Diffusionszone 8 und p-Diffusionszone 4, in Kontakt steht.
Das Ersatzschaltbild der dritten Ausführungsform ist das gleiche wie das der ersten und zweiten Ausführungsform. Jedoch ist in dieser dritten Ausführungsform der pnp bipolare Transistor eins bipolarer Transistor vom Multikollektortyp, in welchem p-Diffu­ sionszone 5 einen Emitter bildet, n--SOI-Schicht 2 eine Basis bildet und p-Diffusionszone 4 und p-Diffusionszone 18 Kollek­ toren bilden. Von diesen beiden Kollektoren, weist der Kollektor (p--Diffusionszone 18) näher an der p-Diffusionszone 5, die den Emitter bildet, einen größeren Basistransportfaktor α auf, als der andere. Desweiteren, kann in dieser dritten Ausführungsform, da die erste Gateelektrode 11 an der linken Seite angeordnet ist, die p--Diffusionszone 18 in direktem Kontakt mit der p-Dif­ fusionszone 4 stehen, ohne die p-Diffusionszone 6 zu verwenden, welche in der ersten und zweiten Ausführungsform verwendet ist. Dadurch kann die Fläche der Einrichtung auf vorteilhafte Weise kleiner sein als die der zweiten Ausführungsform.
Es wird Bezug genommen auf Fig. 10 und 11, und der Betrieb der Halb­ leitereinrichtung der dritten Ausführungsform wird im folgenden beschrieben. Wie gezeigt in Fig. 10, wird eine Spannung von 0 V an die Kathodenelektrode 13 und Elektrode 14 angelegt, eine Spannung von 0 V wird an die erste Gateelektrode 11 angelegt, eine Spannung von +Vg wird an die zweite Gateelektrode 12 an­ gelegt und eine Spannung von +Vd wird an die Anodenelektrode 15 angelegt. Dadurch wird die Oberfläche p-Diffusionszone 4, die sich unter der zweiten Gateelektrode 12 befindet in den n-Typ invertiert und p-Diffusionszone 4 und n+-Diffusionszone 7 sind kurzgeschlossen. Dadurch ist die Halbleitereinrichtung abge­ schaltet. In diesem Zustand ist die p--Diffusionszone 18 ver­ armt. Die optimalen Bedingungen für diese Verarmung sind durch die vorher erwähnte Formel (1) ausgedrückt. In diesem Zustand wird eine Spannung von 0 V an die zweite Gateelektrode 12 ange­ legt, und eine Spannung von +Vg wird an die erste Gateelek­ trode 11 angelegt, so daß die Oberfläche der p-Diffusionszone 4, die sich unter der ersten Gateelektrode 11 befindet in den n-Typ invertiert wird. Dadurch fließt der Elektronenstrom von der n+- Diffusionszone 7 zur n--SOI-Schicht 2. Während der Elektronen­ strom in die p-Diffusionszone 5 fließt, fließt der Lachstrom von der p-Diffusionszone 5 in die n--SOI-Schicht 2. Der so ge­ flossene Lochstrom bildet den Basisstrom des npn bipolaren Tran­ sistors, so daß der Thyristorbetrieb angeschaltet ist. Der Vor­ gang des Einschaltens des Thyristorbetriebs ist der gleiche wie der der ersten Ausführungsform.
Danach, wie gezeigt in Fig. 11, wird eine Spannung von 0 V an die erste Gateelektrode 11 angelegt und eine Spannung von +Vg an die zweite Gateelektrode 12 angelegt, so daß die Oberfläche der Diffusionszone 4 unter der zweiten Gateelektrode 12 in den n-Typ invertiert wird. Dadurch wird der Lochstrom, der in die Diffu­ sionszone 4 geflossen ist, zur Kathodenelektrode 13 umgelenkt und der Lochstrom in der n--SOI-Schicht 2 wird aus der p-- Diffusionszone 18 herausgezogen. Demzufolge verkleinert sich der Basisstrom des npn bipolaren Transistors und der Thyristor­ betrieb ist abgeschaltet. In dieser dritten Ausführungsform, ähnlich wie in der zweiten Ausführungsform, erzielt der Effekt des Herausziehens des Lochstroms von der p--Diffusionszone 18, den Basistransportfaktor α, der größer ist, als in der ersten Aus­ führungsform. Dadurch kann der maximal steuerbare Strom größer sein als in der ersten Ausführungsform.
In Fig. 12 ist eine vierte Ausführungsform gezeigt, mit einer Mehrzahl von n+-Diffusionszonen 8, die an Positionen mit Abstand zwischen ihnen gebildet sind und sich an gegenüberliegenden Seiten eines Abschnittes der p-Diffusionszone 4, in einer Drauf­ sicht, befinden. Diese Struktur können folgenden Effekt er­ reichen. Wenn der Thyristorbetrieb abgeschaltet wird, kann der Lochstrom durch Abschnitte der p-Diffusionszone 4, welche sich direkt unterhalb der Diffusionszonen 7 und 8 befinden, fließen, d. h. durch Abschnitte die einen hohen Widerstand aufweisen. Des­ halb kann der Spannungsabfall, aufgrund des hohen Widerstandes dieser Abschnitte, eine Vorspannung in Durchlassrichtung zwischen der p-Diffusionszone 4 und der n+-Diffusionszone 7 verursachen, welches ein Problem derart zur Folge hat, daß der Thyristorbe­ trieb nicht gestoppt werden kann. In der Struktur der vierten Ausführungsform jedoch fließt der Lochstrom nicht durch die Ab­ schnitte direkt unterhalb der n+-Diffusionszone, und kann durch die Abschnitte der p-Diffusionszone 4 fließen, welche sich zwischen angrenzenden n+-Diffusionszonen 8 befinden. Dadurch kann der Spannungsabfall klein sein und so ist es möglich so einen Nachteil der Art, daß der Thyristorbetrieb nicht gestoppt werden kann, zu verhindern. Es sollte zur Kenntnis genommen werden, daß die Struktur der vierten Ausführungsform auf die zweite und dritte Ausführungsform angewendet werden kann.
Eine fünfte Ausführungsform wird nun im Folgenden beschrieben. In der fünften Ausführungsform wird das Ausschalteverfahren, wie es in der ersten Ausführungsform bereits beschrieben wurde, verbessert. Genauer, dem Ausschalteverfahren in der ersten Ausführungsform entsprechend, wird der Thyristorbetrieb direkt vor dem Ausschalten fortgesetzt. Deshalb wird, wenn die Konzen­ tration der Löcher in der n--SOI-Schicht 2 im An-Zustand in der Thyristorbetrieb übermäßig hoch ist, ein großer Spannungsabfall verursacht, wenn der Lochstrom durch die p-Diffusionszone 4, zum Zeitpunkt des Ausschaltens fließt. Hierdurch wird eine Vorspan­ nung in Durchlassrichtung über der Basis und dem Emitter des npn bipolaren Transistors angelegt, so daß das Ausschalten nicht durchgeführt werden kann. Um diesen Nachteil zu verhindern, wird eine Spannung an der zweiten Gateelektrode 12 zuerst auf +Vg zum Zeitpunkt des Ausschaltens in der fünften Ausführungsform ge­ setzt. Zu diesem Zeitpunkt sind die Basis und der Emitter des npn bipolaren Transistors kurzgeschlossen, so daß der Thyristor­ betrieb gestoppt ist und der Betrieb nur durch MOS1 und des pnp bipolaren Transistor ausgeführt wird.
Dadurch verringert sich die Konzentration der Löcher in der n-- SOI-Schicht 2. Danach wird die Spannung an der ersten Gateelek­ trode 11 zu 0 V gesetzt, wobei das Ausschalten in einem solchen Zustand erlaubt ist, daß eine reduzierte Anzahl von Löchern in die Basiszone des npn bipolaren Transistors fließt. Demzufolge kann der maximal kontrollierbare Strom erhöht werden.
Entsprechend der Halbleitereinrichtung eines Aspekts der Erfin­ dung, wird die zweite Gateelektrode zwischen den zweiten und dritten Störstellenzonen, welche auf der ersten Störstellenzone mit einem vorbestimmten Abstand zwischen ihnen gebildet sind, ge­ bildet, die Kathodenelektrode wird in Kontakt mit der zweiten Störstellenzone gebildet, die Kurzschlußelektrode wird in Kon­ takt mit sowohl den dritten als auch der ersten Störstellenzone gebildet, die erste und fünfte Störstellenzone sind elektrisch miteinander kurzgeschlossen und der Transistor, der die zweite Gateelektrode beinhaltet, wird im An-Zustand des Thyristorbe­ triebs eingeschaltet, so daß der gesamte Lochstrom in der Halb­ leiterschicht den Basistrom des bipolaren Transistors bildet. Dadurch kann der Haltestrom des Thyristorbetriebs auf im wesent­ lichen dasselbe Niveau reduziert werden, wie das eines reinen Thyristors. Unterdessen ist, im ausgeschalteten Zustand der Thy­ ristoroperation, der Transitor, der die erste Gateelektrode bein­ haltet, ausgeschaltet und der Transistor, der die zweite Gate­ elektrode beinhaltet, ist eingeschaltet, so daß die Löcher der ersten Störstellenzone und die Löcher der Halbleiterschicht gleichzeitig herausgezogen werden können, während der Zustand, in welchem die erste und zweite Störstellenschicht kurzgeschlos­ sen sind, aufrecht erhalten wird. Da die zweite Gateelektrode unabhängig von der ersten Gateelektrode gebildet ist, kann die Kanallänge (Gatelänge) der zweiten Gateelektrode leicht reduziert werden und der An-Widerstand des Transistors, der die zweite Gateelektrode beinhaltet, kann reduziert werden, so daß der maxi­ mal steuerbare Strom erhöht werden kann. Wie oben beschrieben, kann die Erfindung eine Halbleitereinrichtung bereitstellen, die Charakteristiken derart aufweist, daß der maximal kontrollier­ bare Strom groß und der Haltestrom klein ist. Die fünfte Stör­ stellenzone kann die niedrig konzentrierte Störstellenzone, welche sich auf der Hauptoberfläche der Halbleiterschicht zur vierten Störstellenzone erstreckt, beinhalten, in diesem Fall kann der bipolare Transistor, der die niedrig konzentrierte Störstellenregion als den Kollektor verwendet, eine große Basis­ transporteffizienz aufweisen, so daß der maximal kontrollierbare Strom weiter erhöht werden kann. Die fünfte Störstellenzone kann die niedrig konzentrierte Störstellenzone, die eine Seitenober­ fläche, die in Kontakt mit einer Seitenoberfläche der ersten Störstellenzone aufweist und sich über die Hauptoberfläche der Halbleiterschicht zur vierten Störstellenzone hin ausdehnt, auf­ weisen, in diesem Fall kann der maximal steuerbare Strom weiter erhöht werden. In der Draufsicht kann die dritte Störstellenzone an einer Mehrzahl von Positionen die durch einen vorbestimmten Abstand voneinander getrennt sind und sich an gegenüberliegenden Seiten eines Abschnitts der ersten Störstellenzone befinden, ge­ bildet werden, in diesem Fall ist es nicht notwendig den Loch­ strom durch die Zone mit hohem Widerstand unter der dritten Stör­ stellenzone während des Ausschaltens fließen zu lassen, so daß der Spannungsabfall, verursacht durch den Lochstrom, reduziert werden kann, und dementsprechend der maximal steuerbare Strom erhöht werden kann.
Beim Verfahren zur Benutzung der Halbleitereinrichtung entprech­ end eines anderen Aspekts der Erfindung, wird eine vorbestimmte Spannung zuerst an die zweite Gateelektrode angelegt ohne die Spannung zu ändern, die an der ersten Gateelektrode anliegt wenn der Betrieb vom Betriebszustand in den Stoppzustand geändert werden soll, so daß sich die Art und Weise des Betriebs so ändert, daß die Operation nur von dem Transistor der die erste Gateelektrode beinhaltet und einem der bipolaren Transistoren durchgeführt wird und so die Lochkonzentration der Halbleiter­ schicht verringert wird. Durch nachfolgendes Anlegen der Span­ nung von 0 V an die erste Gateelektrode wird das Ausschalten in einem solchen Zustand erlaubt, daß nur eine kleine Anzahl von Löchern in die Basiszone des anderen bipolaren Transistors fließt, so daß der maximal kontrollierbare Strom weiter erhöht werden kann.

Claims (12)

1. Halbleitereinrichtung mit
einer Halbleiterschicht (2) eines ersten Leitungstyps mit einer Hauptoberfläche,
einer ersten Störstellenzone (4) eines zweiten Leitungstyps, die in einem vorbestimmten Bereich in der Hauptoberfläche der Halbleiterschicht (2) ausgebildet ist,
einer zweiten und einer dritten Störstellenzone (7, 8) vom ersten Leitungstyp, die in der Hauptoberfläche der ersten Störstellenzone (4) mit einem vorbestimmten Abstand zwischen sich ausgebildet sind,
einer vierten Störstellenzone (5) vom zweiten Leitungstyp, die in der Hauptoberfläche der Halbleiterschicht (2) mit einem vorbestimmten Abstand zu der ersten Störstellenzone (4) ausgebildet ist,
einer fünften Störstellenzone (6, 18) vom zweiten Leitungstyp, die in einem Bereich der Hauptoberfläche der Halbleiterschicht (2) zwischen der ersten und der vierten Störstellenzone (4, 5) ausgebildet ist und nicht elektrisch in direktem Kontakt mit einer Kathode (7, 13) ist,
einer ersten Gateelektrode (11), die auf einem Bereich der Hauptoberfläche der ersten Störstellenzone (4), die sich zwischen einem seitlichen Ende der zweiten Störstellenzone (7), das von der dritten Störstellezone (8) entfernt ist, und der Hauptoberfläche der Halbleiterschicht befindet, ausgebildet ist,
einer zweiten Gateelektrode (12), die auf einem Bereich der Hauptoberfläche der ersten Störstellenzone (4) zwischen der zweiten und der dritten Störstellenzone (7, 8) ausgebildet ist, einer Kathodenelektrode(13), die in Kontakt mit der zweiten Störstellenzone (7) ausgebildet ist, mit der ersten und dritten Störstellenzone jedoch keinen direkten elektrischen Kontakt aufweist,
einer Anodenelektrode (15), die in Kontakt mit der vierten Störstellenzone (5) ausgebildet ist, und
einer Kurzschlußelektrode (16), die in Kontakt mit beiden, der ersten und der dritten Störstellenzone (4, 8), ausgebildet ist, wobei die erste und die fünfte Störstellenzone (4, 6, 18) elektrisch kurzgeschlossen sind.
2. Eine Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Kurzschlußelektrode (16) sich in Kontakt mit der fünften Störstellenzone (6, 18) befindet.
3. Eine Halbleitereinrichtung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Halbleiterschicht (2) auf einer isolierenden Schicht (3) gebildet ist.
4. Eine Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die fünfte Störstellenzone (6, 18) durch vorbestimmte Abstände von der ersten und vierten Störstellenzone (4, 5) getrennt ist und daß die fünfte Störstellenzone eine niedrig konzentrierte Störstellenzone (18) beinhaltet, die sich auf der Hauptoberfläche der Halbleiterschicht zur vierten Störstellenzone (5) hin erstreckt.
5. Eine Halbleitereinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß eine Störstellenkonzentration N(x)cm-3 der niedrig-konzentrierten Störstellenzone (18) sich in einem Bereich befindet, der durch die folgende Formel ausgedrückt wird, wobei t eine Dicke der niedig-konzentrierten Störstellenzone (18) repräsentiert:
5 × 1011 cm-2 < ∫ t|0N(x)dx < 5 × 1012 cm-2
6. Eine Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die fünfte Störstellenzone eine niedrig konzentrierte Störstellenzone (18) beinhaltet aufweisend eine seitliche Oberfläche in Kontakt mit einer seitlichen Oberfläche der ersten Störstellenzone (4) und sich ausdehnend über die Hauptober Fläche der Halbleiterschicht zur vierten Störstellenzone (5).
7. Eine Halbleitereinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß eine Störstellenkonzentration N(x)cm-3 der niederkonzentrierten Störstellenzone (18) sich in einem Bereich befindet, der durch die folgende Formel ausgedrückt wird, wobei t eine Dicke der niedrig-konzentrierten Störstellenzone (18) repräsentiert:
5 × 1011 cm-2 < ∫ t|0N(x)dx < 5 × 1012 cm-2
8. Eine Halbleitereinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die niedrig-konzentrierte Störstellenzone (18) eine Zonenübergangstiefe in die Halbleiterschicht (2) aufweist, die flacher ist als die der ersten Störstellenzone (4).
9. Eine Halbleitereinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Kurzschlußelektrode (16) in Kontakt mit einer Zone auf der ersten Störstellenzone (4) gebildet ist nahe der fünften Störstellenzone (6, 18) und das die erste Gateelektrode (11) auf einer Zone auf der ersten Störstellenzone (4) und entfernt von der fünften Störstellenzone (6, 18) gebildet ist.
10. Eine Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste Gateelektrode (11) an einem Ende der ersten Störstellenzone (4) in der Nähe der fünften Störstellenzone (6, 18) gebildet ist.
11. Eine Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die dritte Störstellenzone (8) an einer Mehrzahl von Positionen gebildet ist, die durch vorbestimmte Abstände voneinander getrennt liegen und sich an gegenüberliegenden Seiten eines Abschnitts der ersten Störstellenzone (4), in Draufsicht, befinden.
12. Ein Verfahrer zum Abschalten der Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Verfahren zum Abschalten der Halbleitereinrichtung folgende Schritte enthält:
Anlegen einer vorbestimmten Spannung an die zweite Gatelektrode (12), wodurch die Hauptoberfläche des ersten Dotierungsbereiches (4) unter der zweiten Gateelektrode (11) invertiert wird, ohne die Spannung, die an der ersten Gateelektrode (11) anliegt zu ändern, und
anschließendes Anlegen einer Spannung von 0 V an die erste Gateelektrode (11), wodurch die Hauptoberfläche des ersten Dotierungsbereiches (4), die sich unterhalb der ersten Gateelektrode (11) befindet, ihren ursprünglichen Leitungstyp annimmt.
DE19518339A 1994-09-19 1995-05-18 Halbleitereinrichtung und ein Verfahren zur Benutzung derselben Expired - Lifetime DE19518339C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22299194A JP3249891B2 (ja) 1994-09-19 1994-09-19 半導体装置およびその使用方法

Publications (2)

Publication Number Publication Date
DE19518339A1 DE19518339A1 (de) 1996-03-21
DE19518339C2 true DE19518339C2 (de) 2001-11-29

Family

ID=16791097

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19518339A Expired - Lifetime DE19518339C2 (de) 1994-09-19 1995-05-18 Halbleitereinrichtung und ein Verfahren zur Benutzung derselben

Country Status (3)

Country Link
US (1) US5497011A (de)
JP (1) JP3249891B2 (de)
DE (1) DE19518339C2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4244272A1 (de) * 1992-12-28 1994-06-30 Daimler Benz Ag Feldeffektgesteuertes Halbleiterbauelement
JP3040083B2 (ja) * 1997-09-24 2000-05-08 アスモ株式会社 モータアクチュエータ
WO1999017374A1 (en) * 1997-09-30 1999-04-08 Virginia Tech Intellectual Properties, Inc. Emitter turn-off thyristors (eto)
US6128216A (en) * 1998-05-13 2000-10-03 Micron Technology Inc. High density planar SRAM cell with merged transistors
US6545297B1 (en) 1998-05-13 2003-04-08 Micron Technology, Inc. High density vertical SRAM cell using bipolar latchup induced by gated diode breakdown
US6225165B1 (en) 1998-05-13 2001-05-01 Micron Technology, Inc. High density SRAM cell with latched vertical transistors
US6104045A (en) 1998-05-13 2000-08-15 Micron Technology, Inc. High density planar SRAM cell using bipolar latch-up and gated diode breakdown

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091766A (en) * 1989-10-23 1992-02-25 Mitsubishi Denki Kabushiki Kaisha Thyristor with first and second independent control electrodes
US5155569A (en) * 1990-08-18 1992-10-13 Mitsubishi Denki Kabushiki Kaisha Thyristor device with improved turn-off characteristics

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091766A (en) * 1989-10-23 1992-02-25 Mitsubishi Denki Kabushiki Kaisha Thyristor with first and second independent control electrodes
US5155569A (en) * 1990-08-18 1992-10-13 Mitsubishi Denki Kabushiki Kaisha Thyristor device with improved turn-off characteristics

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
US-Buch: International Electron Devices Meeting- Technical Digest, 1992, S. 241-244 *
US-Z: Electronics Letters, Bd. 30, Heft 13, Juni 1994, S. 1095-1097 *

Also Published As

Publication number Publication date
JP3249891B2 (ja) 2002-01-21
US5497011A (en) 1996-03-05
DE19518339A1 (de) 1996-03-21
JPH0888290A (ja) 1996-04-02

Similar Documents

Publication Publication Date Title
DE102007019561B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
EP1320133B1 (de) IGBT mit Trench-Gate-Struktur
DE4026568C2 (de) Leitfähigkeits-Modulations-MOSFET
DE102009042391B4 (de) Halbleitervorrichtung
DE4110369C2 (de) MOS-Halbleiterbauelement
DE3537004A1 (de) Vdmos-baustein
DE102006049212A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3856174T2 (de) Halbleiteranordnung mit einem isolierten vertikalen Leistungs-MOSFET.
DE69017348T2 (de) Thyristor und Verfahren zu dessen Herstellung.
EP0438700A1 (de) Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
DE3806164C2 (de)
DE3628857A1 (de) Halbleitereinrichtung
DE4112905A1 (de) Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE2832154C2 (de)
DE2023219A1 (de) Festwertspeicher
DE19722441A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102007055290B4 (de) Halbleitervorrichtung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE3905434C2 (de) Bipolare Halbleiterschalteinrichtung und Verfahren zu ihrer Herstellung
DE19534388B4 (de) IGBT-Transistorbauteil
DE4310606C2 (de) GTO-Thyristoren
EP0029163B1 (de) Lichtzündbarer Thyristor und Verfahren zu seinem Betrieb

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R071 Expiry of right
R071 Expiry of right