DE3783783T2 - Plastikumhuellter chiptraeger und verfahren zu dessen herstellung. - Google Patents

Plastikumhuellter chiptraeger und verfahren zu dessen herstellung.

Info

Publication number
DE3783783T2
DE3783783T2 DE8787101455T DE3783783T DE3783783T2 DE 3783783 T2 DE3783783 T2 DE 3783783T2 DE 8787101455 T DE8787101455 T DE 8787101455T DE 3783783 T DE3783783 T DE 3783783T DE 3783783 T2 DE3783783 T2 DE 3783783T2
Authority
DE
Germany
Prior art keywords
chip
carrier
input
plastic
output pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8787101455T
Other languages
English (en)
Other versions
DE3783783D1 (de
Inventor
Atsuomi Hirata
Hirokuni Mamiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61031355A external-priority patent/JPS62189743A/ja
Priority claimed from JP61100019A external-priority patent/JPS62256460A/ja
Priority claimed from JP10002086A external-priority patent/JPS62256461A/ja
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Publication of DE3783783D1 publication Critical patent/DE3783783D1/de
Application granted granted Critical
Publication of DE3783783T2 publication Critical patent/DE3783783T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

    TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein aus einem Kunststoff geformtes Chip Träger-Gehäuse und ein Verfahren zu dessen Herstellung, insbesondere ein Plastikgehäuse mit einer Mehrzahl von Eingangs/Ausgangs-Stiften und einem eingekapselten Leiterelement zur elektrischen Verbindung des Chips mit den einzelnen Eingangs/Ausgangs-Stiften und ein Verfahren zur Herstellung eines solchen Gehäuses.
  • Plastikchipträgergehäuse ersetzen aufgrund der Möglichkeit des Einbringens einer Mehrzahl von Eingangs/Ausgangs-Stiften zu dem Zeitpunkt des Formens des Gehäuses und wegen ihrer thermischen Kompatibilität mit einer üblichen gedruckten Schaltkarte, auf die die Gehäuse häufig direkt aufzusetzen sind, keramische Gehäuse. Derartige Plastikgehäuse wurden, beispielsweise, in dem U.S. Patent Nr. 4 618 739 vorgeschlagen, in dem ein aus einem geeigneten Kunststoffmaterial geformter Chipträger eine Mehrzahl von Eingangs/Ausgangs-Stiften vollständig aufnimmt. Das Gehäuse benötigt eine gesondert ausgebildete metallisierte Schicht, die auf dem geformten Chipträger zur Verbindung der Eingangs/Ausgangs-Stifte aufgebracht sein sollte und einen mittig auf dem Träger angeordnetes Chip. Dies führt bei dem Hersteller des Gehäuses zu Problemen bei der sicheren Ausrichtung der Leiter auf der metallisierten Schicht mit den entsprechenden Eingangs/Ausgangs-Stiften. Die Verwendung der gesondert ausgebildeten metallisierten Schicht wirft ein Problem insofern auf, als die Leiter aufgrund einer schlechten Verbindung zwischen der Metallschicht und dem geformten Chipträger nicht zuverlässig mit den jeweiligen Eingangs/Ausgangs-Stiften verbunden sein können. Diesbezüglich hat das vorbekannte Plastikgehäuse sowohl den Nachteil eines komplizierten Herstellungsverfahrens, als auch einer eingeschränkten Zuverlässigkeit der Verbindung zwischen den Leitern auf der metallisierten Schicht und den jeweiligen Eingans/Ausgangs-Stiften.
  • Aus der EP-A 0 218 796, die am 22. April 1087 veröffentlicht worden ist, d.h. nach dem Anmeldedatum der vorliegenden Erfindung und daher unter Artikel 54(3) EPÜ fällt, ist eine Halbleiteranordnung bekannt, bei der ein oder mehrere Chips in einem Einsteckgehäuse aufgenommen sind, das mit einer gedruckten Schaltung, Kopfteilen von Anschlüssen und einer Wärmesenke für eine Halbleiter-Chipanordnung als ein integraler Teil des Gehäuses aufgeformt ist.
  • Die vorliegende Erfindung schafft ein vorteilhaftes aus Kunststoff geformtes Chipträgergehäuse und ein Verfahren zu dessen Herstellung. Das Chipträgergehäuse in Übereinstimmung mit der vorliegenden Erfindung weist ein Trägerelement auf, das aus einem Kunststoffmaterial zur Befestigung einer als Chip ausgebildeten integrierten Schaltung und einer Mehrzahl von Eingangs/Ausgangs-Stiften, die aus dem Trägerelement herausragen, wobei ihre Spitzen in diesem eingekapselt sind, besteht. In dem Trägerelement ist weiter ein Leiterelement eingekapselt, das eine Mehrzahl von Leitern zur Verbindung zwischen Anschlüssen des Chips und den entsprechenden Eingangs/Ausgangs-Stiften. Entsprechend kann das Chipträgerelement einstückig mit dem Leiterelement ausgebildet sein, das eine Mehrzahl von Leitern hat, gemeinsam mit den Eingangs/Ausgangs-Stiften, so daß das Gehäuse als eine einheitliche Konstruktion ausgebildetet ist, in der das Leiterelement sicher an dem Trägerelement für eine zuverlässige elektrische Verbindung zwischen dem Chip und den Eingangs/Ausgangs-Stiften angebracht ist. Diese einheitliche Konstruktion des Gehäuses weist ein Leiterelement auf, das eine Herstellung ermöglicht, die durch einen einzigen Formprozeß eine erhöhte Produktivität ermöglicht.
  • Es ist daher eine Hauptaufgabe der vorliegenden Erfindung, ein aus Kunststoff geformtes Chipträgergehäuse zu wählen, in dem das Leiterelement sicher in dem Chipträger angeordnet ist, ohne daß weitere Verbindungsschritte erforderlich sind.
  • Zwischenzeitlich hat sich ein zunehmender Bedarf für Chipträgergehäuse gebildet, die direkt auf übliche gedruckte Schaltkarten montiert werden, wobei die Eingangs/Ausgangs-Stifte in metallisierte Durchbohrungen, die in diesen ausgebildet sind, eingesteckt werden. Zu diesem Zweck ist es sehr erwünscht, auf einer Seite des Gehäuses Positionisierungsvorsprünge anzuordnen, die gegen die Schaltkarte anstoßen, um das Gehäuse mit einem Abstand zu dieser zu stützen. Zu diesem Zweck weist das Chipträgerelement nach der vorliegenden Erfindung wenigstens ein Paar von Positionierstutzen auf, die einstückig mit diesen ausgeformt sind, um sich in dieselbe Richtung wie die Eingangs/Ausgangs-Stifte zu erstrecken. Aufgrund der Natur des einstückigen Ausformens des Plastikchipträgerelements können die Positionierstutzen geeignet dem Trägerelement oder dem Gehäuse zugegeben werden, ohne daß andere gesonderte Teile erforderlich sind. Zusätzlich bleibt das Element in seiner Anordnung in dem elektrischen Schaltkreis auf der Schaltkarte und beschädigt diese nicht.
  • Es ist daher eine weitere Aufgabe der vorliegenden Erfindung, ein aus einem Kunststoff geformtes Chipträgergehäuse zu schaffen, in dem die Positionierungsstutzen einfach auf diesem ausgebildet werden können, um eine direkte Montage des Gehäuses auf einem üblichen gedruckten Schaltkreis zu ermöglichen, jedoch den Positionierungsstutzen daran zu hindern, den auf der Schaltkarte ausgebildeten elektrischen Schaltkreis zu beschädigen.
  • In einem bevorzugten Ausführungsbeispiel ist in dem Chipträgerelement ein Wärmesenkenelement angeordnet, das eine höhere thermische Leitfähigkeit als das Trägerelement hat. Das Wärmesenkenelement wird zum Zeitpunkt der Ausbildung in dem Trägerelement ausgeformt, wobei seine Wärmeabstrahlfläche freiliegt und die gegenüberliegende Seite eine Chipmontagefläche bildet.
  • Es ist daher eine weitere Aufgabe, der vorliegenden Erfindung, ein aus einem Kunststoff geformtes Chipträgergehäuse zu schaffen, in dem ein Wärmesenkenelement in dem Chipträgerelement eingebettet ist, um die Wärmeabstrahlkapazität zu vergrößern.
  • Vorzugsweise ist das Wärmesenkenelement flach ausgebildet, wobei seine Seitenwandung von der Chipbefestigungsfläche benachbart dem Leiterelement zu der gegenüberliegenden Wärmeabstrahlfläche nach innen geneigt ist. Mit dem Wärmesenkenelement ist ein äußerer Flansch ausgebildet, der sich von der Peripherie der Wärmeabstrahlfläche seitlich erstreckt. Mit der Vorsehung der geneigten Seitenwandung zuzüglich zu dem äußeren Flansch ist das Wärmesenkenelement fest in dem Chipträgerelement eingebettet, um die Festigkeit der Verbindung zwischen diesen zu erhöhen, was eine weitere Aufgabe der vorliegenden Erfindung ist.
  • In bevorzugten Ausführungsbeispielen hat jeder Leiter eine Durchbohrung, in die sich der entsprechende Eingangs/Ausgangs-Stift mit seinen distalen Enden über den Leiter hinaus erstreckt.
  • Das in dem geformten Kunststoffträgerelement eingekapselte Leiterelement ist vorzugsweise in der Form einer metallisierten Schicht mit einer Mehrzahl von Leitern, die auf einem Träger ausgebildet sind und eine Mittelöffnung haben, deren Größe geringer ist als eine Mittelausnehmung, die in dem Trägerelement ausgebildet ist. Die Mittelausnehmung hat einen Boden, der durch die Oberfläche des Wärmesenkenelement ausgebildet ist, das in dem Trägerelement eingebettet ist. Die metallisierte Schicht ist in dem Trägerelement derart eingebracht, daß sie sich in die Mittelausnehmung erstreckt, wobei der innere Umfangrandabschnitt die inneren Leitungsenden der Leiter, die an dem Randabschnitt angeordnet sind, aufweist. Die inneren Leitungsenden der metallisierten Schicht sind so in der Mittelausnehmung zur Verbindung mit dem auf der Oberfläche des Wärmesenkenelements oder auf dem Boden der Mittelausnehmung grundierten Chips freiliegen. Der innere Umfangrandabschnitt der metallisierten Schicht, der die inneren Leitungsenden der Leiter aufweist und sich in die Mittelausnehmung erstreckt, wird durch den Umfangsabschnitt des Wärmesenkenelements derart gestützt, das er auf der Ebene des Wärmesenkenelements für eine einfache und zuverlässige Verbindung mit den Anschlüssen des Chips mittels einer bekannten Drahtverbindung ausgerichtet gehalten wird.
  • Es ist daher eine weitere Aufgabe der vorliegenden Erfindung, ein aus Kunststoff gebildetes Chipträgergehäuse zu schaffen, bei dem die inneren Leitungsenden der Leitungen in einer mit den Anschlüssen des Chips ausgerichteten Position durch eine bessere Verwendung des in dem Gehäuse eingebetteten Wärmesenkenelements gehalten wird.
  • Weiter ist das Chip selbst vollständig in dem Trägerelement gemeinsam mit der metallisierten Schicht und den Eingangs/Ausgangs-Stiften vollständig eingekapselt, um so die elektrischen Teile und ihre Verbindungen zu deren Schutz vor Umwelteinflüssen vollständig abzuschließen, was eine weitere Aufgabe der vorliegenden Erfindung ist.
  • Durch die vorliegende Erfindung wird weiter ein vorteilhaftes Verfahren zum Herstellen des aus Kunststoff gebildeten Chipträgergehäuses für eine integrierte Schaltung, die auf ihrer aktiven Fläche Anschlüsse hat, vorgeschlagen, wie es sich aus den Ansprüchen 7 - 9 ergibt.
  • Mit diesem Verfahren können die Positionierungsstutzen einfach zu dem Zeitpunkt des Ausformens ausgebildet werden, um vollständig von dem sich ergebenden aus Kunststoff geformten Chipträgerelement vorzuragen durch Verwenden von Formwerkzeugen mit einer entsprechenden Anzahl von die Stutzen ausbildenden Ausnehmungen gebildet werden. Die vorstehenden Stutzen können ohne das Erfordernis anderer gesonderter Teile ausgebildet werden, was eine weitere Aufgabe der vorliegenden Erfindung ist.
  • In einem bevorzuguten Ausführungsbeispiel der vorliegenden Erfindung wird das Chipträgergehäuse so ausgebildet, daß es ein Wärmesenkenelement und eine metallisierte Schicht zwischen einem Teil von gesonderten oberen und unteren Formwerkzeugen aufweist. Die verwendete metallisierte Schicht hat eine Mehrzahl von Leitern, die auf einem Substrat für eine elektrische Verbindung zwischen den Eingangsanschlüssen des Chips und den entsprechenden Eingangs/Ausgangs-Anschlüssen ausgebildet sind. Eine Mittelöffnung ist in der metallisierten Schicht um den Umfang ausgebildet, um den die inneren Leiterenden der Leiter zur Verbindung mit dem Chip angeordnet sind, um in der Öffnung angeordnet zu werden. Die metallisierte Schicht wird auf den Eingangs/Ausgangs-Stiften gestützt, die mit ihren unteren Abschnitten, die in vertikale Schlitzen in dem unteren Formwerkzeug ausgebildet sind, gehalten, wobei die oberen Abschnitte über die Formfläche derart ragt, daß die distalen Enden der Eingangs/Ausgangs-Stifte sich in entsprechende Durchbohrungen, die in der metallisiertem Schicht ausgebildet sind, erstrecken. In diesem Zustand wird das Wärmesenkenelement, das auch auf das untere Formwerkzeug aufgebracht ist, mit einem Kern zusammenkommen, der von der Oberfläche des oberen Formwerkzeugs vorragt, um den inneren Umfangsrandabschnitt der metallisierten Schicht dazwischen zu halten, auf der die inneren Leitungsenden der Leiter angeordnet sind, während die Endfläche des Kerns eng in der Mittelöffnung der metallisierten Schicht angeordnet ist, um mit seiner gesamten Stirnfläche an das Wärmesenkenelement anzustoßen.
  • Das Wärmesenkenelement ist vorzugsweise auch auf dem unteren Formwerkzeug ausgebildet, wobei sein Boden in eine Ausnehmung in dem Werkzeug ausgebildet ist, um einen Formfluß daran zu hindern, um den Boden des Wärmesenkenelements zu gelangen, was die Bildung eines unerwünschten Anheftens verhindert, was eine weitere Aufgabe ist.
  • Die vorliegende Erfindung offenbart ein vorteilhaftes Verfahren zum Herstellen eines aus Kunststoff gebildeten Chipträgergehäuses, bei dem der Chip gemeinsam mit einer zugehörigen metallisierten Schicht und den Eingangs/Ausgangs-Stiften in dem Kunststoffgehäuse zum Zeitpunkt dessen Ausbildung eingekapselt wird, was weitere Einbringungsvorgänge vermeidet.
  • Diese und weitere Aufgaben und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung. Bevorzugte Ausführungsbeispiele in Verbindung mit den beiliegenden Zeichnungen.
  • Fig. 1 ist eine Draufsicht auf eine metallisierte Schicht, die in dem Chipträgergehäuse nach der Erfindung eingebettet ist,
  • Fig. 2 ist eine Schnittansicht des aus Kunststoff gebildeten Kunststoffträgergehäuses in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung,
  • Fig. 3 ist eine Querschnittsansicht, die einen Satz von oberen und unteren Formwerkzeugen zeigt, die zum Formen des Gehäuses verwendet werden und Teile zeigt, die vor dem Formen des obigen Gehäuses zwischen die Werkzeuge eingebracht sind.
  • Fig. 4 ist eine Querschnittsansicht einer Abwandlung des obigen Ausführungsbeispiels.
  • Fig. 2 zeigt ein aus Kunststoff gebildetes Chipträgergehäuse in Übereinstimmung mit der vorliegenden Erfindung, einen Chip 5 mit einer integrierten Schaltung, der vollständig von dem aus Kunststoff gebildeten Trägerelement 150 gemeinsam mit einer metallisierten Schicht 170 und einer Mehrzahl von Eingangs/Ausgangs- Stiften 160 zur Bildung des vollständigen Gehäuses eingekapselt ist. Der Chip 5 ist mittig direkt auf der metallisierten Schicht 170 angeordnet, die aus einer Mehrzahl von Leitern 171 gebildet ist, die auf einem Substrat 172 angeordnet sind und wird mittels Drähten 6 mit den einzelnen Leitern 171 verbunden, die fächerartig von den äußeren Rändern der metallisierten Schicht 170 zu dem Mittelabschnitt dem Chip 5 benachbart verlaufen. Das Substrat 172 besteht aus einem glasfaserverstärkten Harzblatt. Geeignete Harzblätter können aus Epoxy, Polyimid, Polyester und Tetrafluoroethylen gefertigt sein. Alternativ kann das Substrat 172 in Form eines dünnen Films, der aus dem oben genannten Plastikmaterial besteht, gebildet sein. Die metallisierte Schicht hat eine Anzahl von Durchbohrungen 173 zur Aufnahme der oberen Enden der Eingangs/Ausgangs-Stifte 160 mit oberen und unteren Schultern 161 und 162.
  • Fig. 3 zeigt, daß die metallisierte Schicht 170, die den Chip 5 aufnimmt, zwischen einem Satz von oberen und unteren Gußwerkzeugen 190 und 191 mit Abstand von den Formflächen durch die Eingangs/Ausgangs-Stifte 160 plaziert sind, deren untere Abschnitte in vertikale Stütze 192 in dem unteren Formwerkzeug 191 eingesetzt sind. In dieser Position schließt die untere Schulter 162 jedes Eingangs/Ausgangs-Stiftes 160 das obere Ende des vertikalen Schlitzes 192, während die untere Schulter 161 die metallisierte Schicht 170 an dem Umfang jeder Durchgangsbohrung 173 stützt. Der Abstand oder Raum zwischen dem oberen und dem unteren Formwerkzeug 190 und 191 ist mit geschmolzenem Kunststoff gefüllt, um das geformte Kunststoffträgerelement 150 auszubilden, in dem der Chip 5 und die metallisierte Schicht 170 gemeinsam mit den oberen Abschnitten der Eingangs/Ausgangs-Stifte 160 eingekapselt sind. Das Trägerelement 150 weist weiter integrierte Positionsstutzen 152 auf, die in Ausnehmungen 193 in dem unteren Formwerkzeug 191 ausgebildet sind, um das Chipträgergehäuse mit Abstand auf der üblichen Schaltkarte 1 zu halten, wobei die Eingangs/Ausgangs-Stifte 160 in die Platte durch in dieser vorgesehene Bohrungen 2 eingesteckt sind.
  • Eine Abwandlung des obigen Ausführungsbeispiels ist in Fig. 4 gezeigt, das mit diesem identisch ist, mit der Ausnahme, daß ein Wärmesenkenelement 180 einstückig in dem Chipträgerelement 150 eingebettet ist. Das Wärmesenkenelement 150 ist wie in dem ersten Ausführungsbeispiel mit einer geneigten Seitenwandung 183 und einem sich seitlich erstreckenden Flansch 184 ausgebildet und ist fest in dem Trägerelement 150 eingebettet, wobei seine Bodenwärmeabstrahlfläche 180 an dessen Boden exponiert ist.

Claims (7)

1. Aus einem Kunststoff geformtes Chipträgergehäuse, mit:
- einem Trägerelement (150), das aus einem Kunststoffmaterial besteht, zur Aufnahme eines IC-Chips (5) an seinem Mittelabschnitt,
- einer Mehrzahl von Eingangs/Ausgangs-Stiften (160), deren obere Enden vollständig in dem Trägerelement (150) eingekapselt sind und von dem Trägerelement (150) vorragen, und
- einem Leiterelement (170), das in dem Trägerelement (150) vollständig eingekapselt ist und eine Mehrzahl von Leitern (171) für eine elektrische Verbindung zwischen den Anschlüssen des Chips (5) und den entsprechenden Eingangs/Ausgangs-Anschlüssen (160) aufweist,
wobei der Chip (5) vollständig gemeinsam mit dem Leiterelement (170) und den oberen Endabschnitten der Eingangs/Ausgangs-Stifte (160) in dem Trägerelement (150) eingekapselt ist.
2. Ein aus Kunststoff geformtes Chipträgergehäuse nach Anspruch 1, mit:
- einem Wärmesenkenelement (180) mit einer größeren über der des Trägerelements (150) größeren thermischen Leitfähigkeit und mit einer Chipmontagefläche (181) und einer dieser gegenüberliegenden Wärmeabstrahlfläche (182), wobei das Wärmesenkenelement (180) mittig in dem Trägerelement (150) eingebettet ist, und die Wärmeabstrahlfläche auf der Oberfläche des Trägerelements (150) exponiert ist,
wobei das Wärmesenkenelement (180) eine Wärmeabstrahlfläche (182) hat, die über die allgemeine Oberfläche des Trägerelements (150) hervorragt.
3. Aus Kunststoff geformtes Chipträgergehäuse nach Anspruch 2,
wobei
- das Wärmesenkenelement (180) ein flaches Formelement ist, dessen Seitenwand (183) nach innen von der Chipbefestigungsfläche benachbart dem Leiterelement (170) zu der Wärmeabstrahlfläche (182) geneigt ist und mit einem externen Flansch (184) versehen ist, der sich seitlich von dem Umfang der Wärmeabstrahlfläche (182) erstreckt und von dem Trägerelement (150) aufgenommen wird.
4. Aus Kunststoff gebildetes Chipträgergehäuse nach Anspruch 1 oder 2,
wobei
- das Trägerelement (150) einstückig mit wenigstens einem Paar von Positionierungsstutzen (152) ausgebildet ist, die von dem Trägerelement (150) zum Anstoßen gegen ein Stützelement (1) vorragen, auf das das Gehäuse derart aufzubringen ist, daß seine Eingangs/Ausgangs-Stifte (160) in metallisierte Durchbohrungen (2), die in diesem ausgebildet sind, eingesteckt sind, um eine zuverlässige Positionierung des Gehäuses auf dem Stützelement (1) zu bewirken, vorragen.
5. Verfahren zum Herstellen eines aus Kunststoff geformten Chipträgergehäuses für ein IC-Chip (5), das mit Anschlüssen versehen ist, aus einem Kunststoffmaterial durch Verwendung eines trennbaren oberen (190) und unteren Formwerkzeugs (191), wobei das Verfahren aufweist:
- Einbringen einer Mehrzahl von Eingangs/Ausgangs-Anschlüssen (160) in entsprechende vertikale Schlitze (192), die in dem unteren Formwerkzeug (191) ausgebildet sind, wobei der obere Abschnitt jedes Eingangs/Ausgangs- Stiftes (160) über die Formfläche des unteren Formwerkzeugs (191) vorragt,
- Aufbringen einer metallisierten Schicht (170) auf die Eingangs/Ausgangs-Stifte (160), Befestigung des Chips (5) auf dieser mit Abstand von den Formflächen des oberen (190) und unteren Formwerkzeug (191), wobei die metallisierte Schicht (179) aus einer Mehrzahl von Leitern (171) besteht, die auf einem Träger (172) ausgebildet sind und jeder Leiter (171) an dem einen Ende mit einem der Eingangs/Ausgangs- Stifte (160) verbunden ist und an seinem anderen Ende mit den jeweiligen Anschlüssen des Chips (5) verbunden ist, der mittig auf der Metallschicht (170) montiert ist, und
- Einfüllen eines geschmolzenen Kunststoffs in den Raum, der durch das obere (190) und das untere Formwerkzeug (191) gebildet wird, und Verfestigen des geschmolzenen Kunststoffs, so daß ein Kunststoffträgerelement (150) gebildet wird, in dem die metallisierte Schicht (170) und der Träger (5), der darauf aufgebracht ist, vollständig gemeinsam mit den oberen Abschnitten der Eingangs/Ausgangs-Stiften (160) eingekapselt sind.
6. Verfahren zur Herstellung eines aus Kunststoff geformten Chipträgergehäuses nach Anspruch 5,
dadurch gekennzeichnet, daß
- die distalen oberen Enden der Eingangs/Ausgangs-Stifte (160) mit ihren jeweiligen Leitern (170) derart verbunden sind, daß sie sich in entsprechende Durchbohrungen (173), die in dem Leiterelement (170) ausgebildet sind, erstrecken, und
- das Formwerkzeug (191) mit wenigstens einem Paar von Ausnehmungen (193) ausgebildet ist, in die das Kunststoffmaterial eingebracht wird, um entsprechend ausgebildete Stutzen (152) auszubilden, die vollständig über die Oberfläche des Trägerelements (150) vorragen.
7. Verfahren zum Herstellen eines aus Kunststoff geformten Chipträgergehäuses nach Anspruch 5, gekennzeichnet durch durch die folgenden Schritte:
- Bilden von Durchbohrungen (173) in den Leitern (171) und Einbringen der entsprechenden Eingangs/Ausgangs-Stifte (160) in diese, wobei deren distale Enden über die Leiter (171) vorragen, und Vergießen des Trägerelements (150).
DE8787101455T 1986-02-14 1987-02-03 Plastikumhuellter chiptraeger und verfahren zu dessen herstellung. Expired - Fee Related DE3783783T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61031355A JPS62189743A (ja) 1986-02-14 1986-02-14 配線回路体
JP61100019A JPS62256460A (ja) 1986-04-30 1986-04-30 ピングリツドアレイ及びその製造方法
JP10002086A JPS62256461A (ja) 1986-04-30 1986-04-30 ピングリツドアレイ

Publications (2)

Publication Number Publication Date
DE3783783D1 DE3783783D1 (de) 1993-03-11
DE3783783T2 true DE3783783T2 (de) 1993-05-19

Family

ID=27287293

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787101455T Expired - Fee Related DE3783783T2 (de) 1986-02-14 1987-02-03 Plastikumhuellter chiptraeger und verfahren zu dessen herstellung.

Country Status (3)

Country Link
US (1) US4890152A (de)
EP (1) EP0232837B1 (de)
DE (1) DE3783783T2 (de)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144412A (en) * 1987-02-19 1992-09-01 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
US5168432A (en) * 1987-11-17 1992-12-01 Advanced Interconnections Corporation Adapter for connection of an integrated circuit package to a circuit board
US5184285A (en) * 1987-11-17 1993-02-02 Advanced Interconnections Corporation Socket constructed with molded-in lead frame providing means for installing additional component such as a chip capacitor
US5152057A (en) * 1987-11-17 1992-10-06 Mold-Pac Corporation Molded integrated circuit package
US5108955A (en) * 1988-10-27 1992-04-28 Citizen Watch Co., Ltd. Method of making a resin encapsulated pin grid array with integral heatsink
WO1990014607A1 (en) * 1989-05-19 1990-11-29 E.I. Du Pont De Nemours And Company Housing for an opto-electronic device
JP2667510B2 (ja) * 1989-05-20 1997-10-27 株式会社日立製作所 半導体装置およびこれを用いた電子装置
US4970781A (en) * 1989-08-10 1990-11-20 Olin Corporation Process plate for plastic pin grid array manufacturing
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
US5216283A (en) * 1990-05-03 1993-06-01 Motorola, Inc. Semiconductor device having an insertable heat sink and method for mounting the same
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
IT1247649B (it) * 1990-10-31 1994-12-28 Sgs Thomson Microelectronics Procedimento di incapsulamento in resina di un dispositivo a semiconduttore di potenza montato su dissipatore allontanando i reofori dal dissipatore mediante l'azione del controstampo in fase di chiusura dello stampo
EP0484180A1 (de) * 1990-11-01 1992-05-06 Fujitsu Limited Verkapselte Halbleiteranordnung mit optimierter Wärmeabführung
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5198887A (en) * 1991-03-06 1993-03-30 Motorola, Inc. Semiconductor chip carrier
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5357672A (en) * 1993-08-13 1994-10-25 Lsi Logic Corporation Method and system for fabricating IC packages from laminated boards and heat spreader
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
JPH0786717A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd プリント配線板構造体
TW258829B (de) * 1994-01-28 1995-10-01 Ibm
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
US5458716A (en) * 1994-05-25 1995-10-17 Texas Instruments Incorporated Methods for manufacturing a thermally enhanced molded cavity package having a parallel lid
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5471011A (en) * 1994-05-26 1995-11-28 Ak Technology, Inc. Homogeneous thermoplastic semi-conductor chip carrier package
US5455387A (en) * 1994-07-18 1995-10-03 Olin Corporation Semiconductor package with chip redistribution interposer
US5567984A (en) * 1994-12-08 1996-10-22 International Business Machines Corporation Process for fabricating an electronic circuit package
US5609889A (en) * 1995-05-26 1997-03-11 Hestia Technologies, Inc. Apparatus for encapsulating electronic packages
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
JP3374732B2 (ja) * 1997-11-17 2003-02-10 三菱電機株式会社 半導体素子モジュールおよび半導体装置
EP0926729A3 (de) * 1997-12-10 1999-12-08 Mitsubishi Gas Chemical Company, Inc. Kunststoffhalbleitergehäuse und seine Herstellung
US6326696B1 (en) 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
TW430959B (en) * 1998-04-22 2001-04-21 World Wiser Electronics Inc Thermal enhanced structure of printed circuit board
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
DE60009579D1 (de) * 2000-09-08 2004-05-06 Asm Tech Singapore Pte Ltd Werkzeug und verfahren zum einkapseln elektronischer teile
US6632690B2 (en) * 2001-09-10 2003-10-14 Advanced Micro Devices, Inc. Method of fabricating reliable laminate flip-chip assembly
US6777818B2 (en) * 2001-10-24 2004-08-17 Intel Corporation Mechanical support system for a thin package
US7679096B1 (en) * 2003-08-21 2010-03-16 Opto Technology, Inc. Integrated LED heat sink
US8124459B2 (en) * 2005-04-23 2012-02-28 Stats Chippac Ltd. Bump chip carrier semiconductor package system
JP2007194434A (ja) * 2006-01-19 2007-08-02 Fujitsu Ltd 実装材整列基板、実装装置、実装方法及び回路基板製造方法
JP2007194435A (ja) * 2006-01-19 2007-08-02 Fujitsu Ltd 実装材整列基板、実装装置、実装方法及び回路基板製造方法
JP5355867B2 (ja) * 2007-07-10 2013-11-27 ローム株式会社 集積回路素子
JP5341337B2 (ja) * 2007-10-25 2013-11-13 スパンション エルエルシー 半導体装置及びその製造方法
US7791177B2 (en) * 2007-12-10 2010-09-07 Infineon Technologies Ag Electronic device
CN101983092B (zh) * 2008-02-05 2013-06-12 乐高公司 游戏骰子
US8325047B2 (en) 2009-04-08 2012-12-04 Sabic Innovative Plastics Ip B.V. Encapsulated RFID tags and methods of making same
JP2010267954A (ja) * 2009-04-15 2010-11-25 Panasonic Corp 電子機器
JP5599328B2 (ja) * 2011-01-20 2014-10-01 三菱電機株式会社 電力用半導体装置とプリント配線板との接続機構
EP2597675B1 (de) * 2011-04-05 2015-10-21 Panasonic Intellectual Property Management Co., Ltd. Eingekapselte halbleitervorrichtung und herstellungsverfahren dafür
US8884169B2 (en) 2012-07-02 2014-11-11 Delphi Technologies, Inc. Circuit assembly
TWI471988B (zh) * 2012-11-13 2015-02-01 矽品精密工業股份有限公司 半導體封裝件之製法
JP6166654B2 (ja) * 2013-12-26 2017-07-19 矢崎総業株式会社 電子回路ユニットにおける外装ケースの成形方法
CN105149722B (zh) * 2015-09-02 2017-11-07 成都凯赛尔电子有限公司 芯柱封接用模具及其使用方法
CN108155247B (zh) * 2017-12-22 2019-06-25 珠海市大鹏电子科技有限公司 一种光电耦合器封装电镀工艺
JP6989824B2 (ja) * 2018-03-29 2022-01-12 株式会社アテックス 端子、端子を備えたパワーモジュール用射出成形体、及びその製造方法
JP7453792B2 (ja) * 2020-01-16 2024-03-21 日本航空電子工業株式会社 固定具、固定方法、ケーブル組立体及び構造体
DE102020208862A1 (de) * 2020-07-15 2022-01-20 Zf Friedrichshafen Ag Formwerkzeug zum verkapseln eines pin-fin-artigen leistungsmoduls und verfahren zum herstellen eines leistungsmoduls
CN116564366A (zh) * 2023-05-23 2023-08-08 深圳市诺诚智汇科技有限公司 一种智能计算机用静态存储器

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3495023A (en) * 1968-06-14 1970-02-10 Nat Beryllia Corp Flat pack having a beryllia base and an alumina ring
US3585272A (en) * 1969-10-01 1971-06-15 Fairchild Camera Instr Co Semiconductor package of alumina and aluminum
US3684817A (en) * 1971-03-04 1972-08-15 Cogar Corp Electronic module and cap therefor
JPS5315763A (en) * 1976-07-28 1978-02-14 Hitachi Ltd Resin sealed type semiconductor device
US4126882A (en) * 1976-08-02 1978-11-21 Texas Instruments Incorporated Package for multielement electro-optical devices
US4326214A (en) * 1976-11-01 1982-04-20 National Semiconductor Corporation Thermal shock resistant package having an ultraviolet light transmitting window for a semiconductor chip
US4082394A (en) * 1977-01-03 1978-04-04 International Business Machines Corporation Metallized ceramic and printed circuit module
US4338612A (en) * 1979-10-11 1982-07-06 Ricoh Co., Ltd. Multiple deflection plate device for liquid jet printer or the like
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
JPS5796562A (en) * 1980-12-09 1982-06-15 Nec Corp Semiconductor device and manufacture thereof
JPS57145335A (en) * 1981-03-04 1982-09-08 Nec Corp Semiconductor device
JPS582054A (ja) * 1981-06-26 1983-01-07 Fujitsu Ltd 半導体装置
JPS5958851A (ja) * 1982-09-28 1984-04-04 Fujitsu Ltd 半導体装置
JPS59207645A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
US4677526A (en) * 1984-03-01 1987-06-30 Augat Inc. Plastic pin grid array chip carrier
JPS6150351A (ja) * 1984-08-20 1986-03-12 Oki Electric Ind Co Ltd Ｅｐｒｏｍ装置
JPS61174752A (ja) * 1985-01-30 1986-08-06 Seiko Epson Corp 半導体装置
US4618739A (en) * 1985-05-20 1986-10-21 General Electric Company Plastic chip carrier package
JPH0783069B2 (ja) * 1985-12-19 1995-09-06 第一精工株式会社 半導体装置およびその製造方法
DE3675321D1 (de) * 1985-08-16 1990-12-06 Dai Ichi Seiko Co Ltd Halbleiteranordnung mit packung vom steckerstifttyp.
US4750092A (en) * 1985-11-20 1988-06-07 Kollmorgen Technologies Corporation Interconnection package suitable for electronic devices and methods for producing same
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
EP0268181B1 (de) * 1986-11-15 1992-07-29 Matsushita Electric Works, Ltd. Gegossenes Kunststoff-Chip-Gehäuse mit Steckermuster
US5147854A (en) * 1990-05-22 1992-09-15 Hoffmann-La Roche Inc. Tgf-b compositions and method
JPH05258370A (ja) * 1992-03-12 1993-10-08 Ricoh Co Ltd 光磁気記録媒体
JPH06240754A (ja) * 1993-02-12 1994-08-30 Fujita Corp 柱・梁接合部構造
JPH06240749A (ja) * 1993-02-22 1994-08-30 Kajima Corp 角型鋼管柱或いは角型鋼管コンクリート柱と梁の仕口構造

Also Published As

Publication number Publication date
EP0232837A3 (en) 1989-02-22
DE3783783D1 (de) 1993-03-11
EP0232837B1 (de) 1993-01-27
US4890152A (en) 1989-12-26
EP0232837A2 (de) 1987-08-19

Similar Documents

Publication Publication Date Title
DE3783783T2 (de) Plastikumhuellter chiptraeger und verfahren zu dessen herstellung.
DE3780764T2 (de) Gegossenes kunststoff-chip-gehaeuse mit steckermuster.
DE19802347B4 (de) Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
DE3787671T2 (de) Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte.
DE69527668T2 (de) Anschlussstelle für Halbleiterbauelement
DE68928095T2 (de) Verfahren zur Herstellung eines elektronischen Moduls und elektronisches Modul, hergestellt nach diesem Verfahren
DE69315451T2 (de) Chipträgerpackung für gedruckte Schaltungsplatte, wobei der Chip teilweise eingekapselt ist, und deren Herstellung
DE69321266T2 (de) Halbleiteranordnung mit Überchipanschlüssen
DE69522182T2 (de) Halbleitergehäuse mit mehreren Chips
DE4238646B4 (de) Halbleiter-Bauelement mit spezieller Anschlusskonfiguration
DE69304304T2 (de) Kombination einer elektronischen Halbleiteranordnung und einer Wärmesenke
DE2931449C2 (de)
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE4337675B4 (de) Verfahren zur Herstellung von stapelbaren Halbleitergehäusen
DE68924452T2 (de) Packungsstruktur für integrierte Schaltungen.
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE68929367T2 (de) Kartenmodul für integrierte Schaltung
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
CH686325A5 (de) Elektronikmodul und Chip-Karte.
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE69127799T2 (de) Kunststoffgekapseltes Halbleiterbauteil und Verfahren zu dessen Herstellung
DE19755675B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE3810899C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee