DE3705140A1 - In mos-technologie ausgefuehrte einschalt-rueckstellschaltung fuer logische schaltungsanordnungen, insbesondere fuer peripherien von mikroprozessoren - Google Patents

In mos-technologie ausgefuehrte einschalt-rueckstellschaltung fuer logische schaltungsanordnungen, insbesondere fuer peripherien von mikroprozessoren

Info

Publication number
DE3705140A1
DE3705140A1 DE19873705140 DE3705140A DE3705140A1 DE 3705140 A1 DE3705140 A1 DE 3705140A1 DE 19873705140 DE19873705140 DE 19873705140 DE 3705140 A DE3705140 A DE 3705140A DE 3705140 A1 DE3705140 A1 DE 3705140A1
Authority
DE
Germany
Prior art keywords
transistor
power
drain
reset
reset circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19873705140
Other languages
English (en)
Other versions
DE3705140C2 (de
Inventor
Alberto Aguti
Maurizio Gaibotti
Vittorio Masina
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of DE3705140A1 publication Critical patent/DE3705140A1/de
Application granted granted Critical
Publication of DE3705140C2 publication Critical patent/DE3705140C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine Einschalt-Rückstell­ schaltung oder sogenannte "Power-On-Reset"-schaltung für logische Schaltungsanordnungen, insbesondere für Mikro­ prozessoren od. dergl. zugeordnete logische Schaltungen, bei denen es erforderlich ist, daß die Ausgänge und andere interne Schaltungsteile unmittelbar bei Inbetriebnahme der Schaltung auf vorbestimmte logische Zustände zurückgestellt werden. Insbesondere bezieht sich die Erfindung auf eine derartige Schaltung, welche in integrierter MOS-Technologie ausgeführt ist.
Bei logischen Schaltungen, insbesondere beispielsweise bei unter Steuerung durch Mikroprozessoren arbeitenden Peri­ pherien oder auch bei Mikroprozessoren selbst, ist es häufig erforderlich, daß jedweder mit der sofortigen Betriebs­ bereitschaft von Schnittstellen nicht kompatible interne logische Zustand unmittelbar beim Einschalten beseitigt wird.
In diesen Fällen ist es notwendig, daß eine Rückstellung der Schaltung vorgesehen und ausgeführt wird, bevor eine an die logische Schaltung gelegte Speisespannung einen Wert erreicht, bei welchem die Tätigkeit der Schaltung einsetzen kann und sich damit nach außen bemerkbar macht. Zu diesem Zweck ist es bekannt, eine solche Schaltung (im typischen Falle eine integrierte Schaltung) mit einem Rückstellein­ gang zu versehen, an welche von einer externen Schaltungs­ anordnung ein Rückstellsignal gelegt werden kann (üblicher­ weise ein positiver Spannungsimpuls, welcher infolge seiner spezifischen Funktion auf ein niedriges Niveau abfällt, so daß eben diese Funktion damit endet).
Der vorliegenden Erfindung ist es hauptsächliches Ziel die Schaffung einer Einschalt-Rückstellschaltung oder "Power-On Rest"-schaltung gesetzt, welche zur Ausübung der vorge­ nannten Rückstellfunktion unmittelbar in die logische Schaltungsanordnung integriert werden kann, so daß die nach dem Stand der Technik erforderliche aufwendige externe Schaltungsanordnung sowie der dementsprechend an der integrierten Schaltung notwendige Rückstelleingang ent­ fallen können.
Ein weiteres Ziel der Erfindung besteht darin, eine solche Schaltung derart auszubilden, daß sie unmittelbar beim Einschaltvorgang automatisch in Wirkung tritt, sobald die Speisespannung einen vorbestimmten Schwellenwert über­ schreitet.
Diese und andere aus der folgenden Beschreibung hervorge­ hende Ziele und Vorteile sind gemäß der Erfindung erreicht mit einer in MOS-Technologie ausgeführte Einschalt-Rück­ stellschaltung für logische Schaltungsanordnungen für die automatische Lieferung eines Rückstellimpulses bei Anlegen einer Speisespannung, insbesondere für Peripherien von Mikroprozessoren und dergl., gekennzeichnet durch
  • a) einen Spannungsteiler für die Lieferung einer Bezugs­ spannung, mit einem ersten und einem zweiten Transistor des im Normalzustand leitenden Typs, welche in Reihe mit einem Anschluß an Masse und dem entgegengesetzten Anschluß an der Speisespannungsquelle liegen,
  • b) ein bistabiles Schaltungsglied aus einem dritten und einem vierten Transistor des im Normalzustand nicht leiten­ den Typs, welche über ihre jeweiligen Gates und Drains überkreuz miteinander verbunden sind, wobei der Drain des dritten Transistors über eine Entkoppelungseinrichtung mit dem Verbindungspunkt zwischen den beiden Transistoren des Spannungsteilers und der Drain des vierten Transistors einerseits über einen im Normalzustand als Diode geschal­ teten fünften Transistor mit der Speisespannungsquelle und andererseits über eine Widerstandsanordnung mit Masse ver­ bunden ist, und
  • c) eine Endstufe mit einem im Normalzustand sperrenden sechsten Transistor, dessen Source an Masse liegt und dessen Gate mit dem Drain des vierten Transistors verbunden ist, sowie mit einem siebten Transistor, dessen Source mit dem Drain des sechsten Transistors und dessen Drain mit der Speisespannungsquelle verbunden ist, während das Gate mit dem Drain des dritten Transistors verbunden ist, wobei der Verbindungspunkt zwischen dem sechsten und dem siebten Transistor den Ausgang für die Lieferung des Rückstell- Spannungsimpulses darstellt.
Im folgenden sind bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnung erläutert. Es zeigt
Fig. 1 ein Schaltbild einer ersten bevorzugten Ausführungs­ form der Erfindung,
Fig. 2 eine qualitative grafische Darstellung des zeit­ lichen Verlaufs einiger kritischer Spannungen in der Schaltung nach Fig. 1,
Fig. 3 ein Schaltbild einer zweiten bevorzugten Ausführungs­ form der Erfindung,
Fig. 4 eine qualitative grafische Darstellung des Verlaufs einiger kritischer Spannungen in der Schaltung nach Fig. 3 und
Fig. 5 eine beispielshafte grafische Darstellung des zeit­ lichen Verlaufs zweier in einer praktischen Aus­ führung der Schaltung nach Fig. 3 erzeugter Rück­ stellspannungen.
In den dargestellten Schaltungsanordnungen, für welche ein Substrat des Typs P (Transistoren im N-Kanal) angenommen sei, sind mit fetten Linien implantierte (oder "Depletion-") Transistoren und mit dünnen Linien nicht implantierte (oder "Enhancement-") Transistoren dargestellt. Masse ist jeweils durch Dreiecke bezeichnet, wobei die in den dar­ gestellten Beispielen mit dem Wert Null angenommene Masse­ spannung auch eine andere gegenüber der Speisespannung V cc negative Spannung sein kann. Im Falle schließlich einer im P-Kanal arbeitenden Ausführung sind für die verschie­ denen Polaritäten der jeweiligen Kehrwerte bzw. für die Transistoren die jeweils komplementäre Ausbildung einzu­ setzen.
Eine in Fig. 1 gezeigte erste bevorzugte Ausführungsform stellt eine in integrierter MOS-Technologie ausgeführte Einschalt-Rückstellschaltung dar. Zu dieser Schaltung gehört ein Schaltkreis zum Erzeugen einer Bezugsspannung mit zwei im Normalzustand leitenden implantierten ("Depletion-") Transistoren M 01, M 02, welche in Reihe miteinander verbun­ den sind, wobei die Source des Transistors M 02 an Masse liegt und der Drain des Transistors M 01 mit einer positiven Speisespannung V cc von beispielsweise +5 V gespeist ist. Die Gates der beiden Transistoren M 01 und M 02 liegen ebenfalls an Masse. Die beiden Transistoren M 01 und M 02 bilden somit das Äquivalent eines einen äußerst geringen Verbrauch auf­ weisenden Spannungsteilers, dessen Ausgang durch den gemeinsamen Verbindungspunkt 40 gebildet ist.
In der ersten Ausführungsform der Schaltung sind ferner zwei im Normalzustand sperrende, nicht implantierte ("Enhancement-") Transistoren M 05, M 06 vorgesehen, welche mit ihren Sources an Masse liegen und mit ihren Drains und Gates überkreuz miteinander verbunden sind, so daß sie ein passives bistabiles Schaltglied bilden, in welchem der leitende Zustand des einen Transistors den Sperrzustand des jeweils Anderen bedingt, wie im folgenden näher er­ läutert.
Der Drain 42 des Transistors M 05 ist über ein durch einen implantierten ("Depletion-") Transistor M 03 gebildetes Entkopplungsgleid mit dem Ausgang 40 des Spannungsteilers M 01, M 02 verbunden. Bei dem Transistor M 03 sind die Source und das Gate miteinander verbunden, so daß der Transistor im Normalzustand leitend ist. Der Drain des Transistors M 05 ist vorzugsweise über eine implantierte Kapazität C 04 mit Masse verbunden.
Der Drain 41 des Transistors M 06 ist über einen (Depeltion-) Transistor M 07, dessen Gate und Source miteinander verbun­ den sind und welcher deshalb im Normalzustand leitend ist, mit der Speisespannung V cc gespeist. Außerdem ist der Drain 41 über einen "Deleption-" Transistor M 09, dessen Gate an Masse liegt und welcher daher im Normalzustand leitend ist, mit Masse verbunden. Vorzugsweise ist zum Transistor M 09 eine implantierte Kapazität C 08 parallel­ geschaltet.
Schließlich gehört zu der ersten bevorzugten Ausführungs­ form der Einschalt- Rückstellschaltung ein Ausgangskreis mit einem "Depletion-" Transistor M 10 und einem "Enhance­ ment-"Transistor M 11, welche in Reihe zwischen der Speise­ spannung V cc und Masse liegen. Das Gate des Transistors M 11 ist mit dem Drain 41 des Transistors M 06 verbunden, während das Gate des Transistors M 10 mit dem Drain 42 des Transistors M 05 verbunden ist. Der Verbindungspunkt 44 zwischen den beiden Transistoren M 10 und M 11 stellt den Ausgang der Einschalt-Rückstellschaltung nach Fig. 1 dar.
Im folgenden sind die Anschlußpunkte 42 und 41, d. h. die Drains der beiden Transistoren M 09 und M 08 des bistabilen Schaltungsglieds, als positiver bzw. negativer Ausgang des bistabilen Schaltungsgleid bezeichnet. Das bistabile Schaltungsglied ist wie ein gewöhnliches Flip-Flop in der Lage, seinen Zustand beizubehalten, da es für alle eine "Enhancement-" Schwellenspannung V Tenh von ca. 1 V über­ steigenden Spannungen einen hohen Ringverstärkungsfaktor aufweist.
Beim Einschaltvorgang, d. h. wenn die Speisespannung V cc von Null ansteigt, nimmt das bistabile Schaltglied immer einen Zustand an, in welchem der Anschlußpunkt 42 eine höhere Spannung führt als der Anschlußpunkt 41. Dabei bleibt der Ausgang des anfänglich nicht leitenden Transistors M 07 auf einem niedrigen Wert, welcher niedriger als (oder höchstens gleich dem) zu diesem Zeitpunkt niedrigen Pegel von V cc ist und welcher außerdem durch den (wenn auch geringen) Absorp­ tionseffekt der Impedanz von M 09 herabgesetzt wird. Die am Anschlußpunkt 41 erscheinende niedrige Spannung steuert dann das Gate des Transistors M 05, um diesen gesperrt zu halten, mit der weiteren Folge, daß die Spannung am Anschlußpunkt 42 ansteigen kann, da sie nicht über eine niedrige Impedanz zur Masse abgeleitet wird.
Betrachtet man nun unter Einbeziehung der in Fig. 1 gezeigten grafischen Darstellung, was geschieht, wenn die Anstiegsflanke der Speisespannung V cc an den Spannungs­ teiler M 01, M 02 gelegt wird, dann ist zu bemerken, daß die Spannung am Verbindungspunkt 40 bis zu einem Wert nahe unterhalb der Depletion- Schwellenspannung V Tdepl ansteigt, und daß die Spannung am Anschlußpunkt 42 diesem Anstieg zunächst folgt. Dadurch entsteht zusätzlich ein ausreichend starker Strom, welcher den Transistor M 06 leitend hält, so daß der Verbindungspunkt 41 wenigstens bis zum Erreichen der Schwellenspannung an Masse gelegt ist.
Da außerdem der Transistor M 11 nicht leitend ist (da sein Gate mit dem eine niedrige Spannung führenden Anschluß­ punkt 41 verbunden ist), während die Spannung am Transistor M 10 dem Spannungsanstieg am Anschlußpunkt 42 folgt, folgt auch die an dem den Ausgang der Einschalt-Rückstellschal­ tung darstellenden Verbindungspunkt 44 erscheinende Spannung dem Spannungsanstieg am Anschlußpunkt 42 und liefert so die positive Anfangsphase des Rückstellimpulses.
Beim weiteren Anstieg der Speisespannung V cc erreicht diese einen über der am Verbindungspunkt 40 erscheinenden Span­ nung (welche, wie vorstehend erläutert, einen nahe unter der Depletion-Schwellenspannung liegenden Wert erreicht) liegenden Wert, so daß der durch die Spannung V cc über den Transistor M 07 bewirkte Stromfluß über den Anschlußpunkt 41 das bistabile Schaltglied in den anderen Zustand umschaltet. Da dieser Umschaltvorgang regenerativ ist, wird die am Verbindungspunkt 44 liegende Spannung zur Masse abgeleitet, da der Anschlußpunkt 42 über den durch die Wirkung des Transistors M 03 vom Verbindungspunkt 40 entkoppelten Transistor M 05 nun ebenfalls an Masse liegt, während die Spannung am Anschlußpunkt 41 ansteigt, da sie nicht mehr über den Transistor M 06 und nur in geringem Maße über den Transistor M 09 abfließen kann. Der Transistor M 09 spielt dabei die Rolle eines schwachen Stromableiters oder Drains.
Die beschriebene Schaltung ist vorzugsweise so ausgelegt, daß die Umschalt-Schwellenspannung etwa bei 3,4 V, in jedem Falle jedoch unterhalb 4 V liegt, wie bei der Auslegung von Schaltungen nach der MOS-Technologie allgemein üblich.
Die Kondensatoren C 04 und C 08 sollen gegebenfalls auf­ tretende Störungen aus gleichem welche sonst die vorstehend beschriebenen Funktionen beeinträchtigen könnten.
Fig. 3 zeigt eine zweite bevorzugte Ausführungsform der Erfindung für die Verwendung insbesondere in solchen Fällen, in denen eine größere Anzahl von beispielsweise mehr als zehn Schaltungsanordnungen zurückzustellen ist, wofür die in Fig. 1 dargestellte Schaltung nicht ausreichen würde. In der zweiten Ausführungsform umfaßt die dargestellte Schaltung zunächst im wesentlichen die gleiche Schaltung, wie sie in Fig. 1 dargestellt und in Fig. 3 als geschlos­ sener Block mit B bezeichnet ist. Eine dem Schaltungs­ block B zugeordnete NICHT-ODER-Torschaltung ist aus zwei "Enhancement-"Transistoren M 12, M 13 gebildet, welche mit ihren Sources an Masse liegen und deren Drains einen gemeinsamen Verbindungspunkt 43 haben, an welchem außerdem die Source eines "Depletion-"Transitors M 14 liegt, welcher als Last (oder Stromgenerator) mit der Speisespannungs­ quelle V cc verbunden ist. Die Gate der Transistoren M 12 und M 13 sind mit dem Ausgang 44 bzw. dem Anschlußpunkt 42 des Blocks B verbunden. Der Verbindungspunkt 43 ist vor­ zugsweise außerdem über eine Kapazität C 18 mit Masse ver­ bunden, diesmal jedoch nicht allein zu dem anhand von Fig. 1 erläuterten Zweck, sondern auch zur Bildung einer Zeitkonstante mit dem Transistor M 14, wie im folgenden bei Betrachtung der Aufladung von C 18 über den Transistor M 14 deutlich wird.
Am Verbindungspunkt 43 liegt außerdem das Gate eines "Enhancement-"Transistors M 15, dessen Source an Masse liegt und dessen Drain 46 mit den Source zweier "Depletion-" Transistoren M 16 und M 17 verbunden ist, deren Gates wieder­ um mit dem Ausgang 44 bzw. mit dem Anschlußpunkt 42 des Blocks B (Fig. 1) verbunden sind. Die Transistoren M 15, M 16 und M 17 bilden zusammen eine Gegentakt-Endstufe, deren das Rückstellsignal darstellendes Ausgangssignal am gemeinsamen Verbindungspunkt 46 erscheint.
Die aus den Transistoren M 12, M 13 und M 14 gebildete NICHT ODER-Torschaltung ist über den außerdem den Transistor M 10 steuernden Anschlußpunkt 42 sowie durch den Ausgang 44 der Schaltung B nach Fig. 1 gesteuert. Das Ausgangssignal der Schaltungsanordnung nach Fig. 1 erscheint daher am Verbindungspunkt 43 in invertierter Form und steigt dabei nicht eher an, als bis die am Ausgang 44 liegende Spannung zur Masse abgeflossen ist, d. h. nicht vor dem Ende des ursprünglichen Rückstellimpulses. Diese Verzögerung ist bestimmt durch die zur Aufladung der Kapazität C 18 über den Transistor M 14 bis auf einen wenigstens der Schwellen­ spannung des "Enhancement-"Transistors M 15 entsprechenden Wert notwendige Zeit. Im Unterschied zu dem am Ausgang 44 erscheinenden Signal kann das am Ausgang 46 erscheinende Ausgangssignal daher über eine ausreichend lange Zeit auf einem hohen Pegel erhalten bleiben, d. h. bis die Spannung am Verbindungspunkt 43 den "Enhancement-"Schwellenwert erreicht. Der qualitative zeitliche Verlauf der Spannung am Ausgang 46 der Schaltung nach Fig. 3 ist unter Vernach­ lässigung der Kapazität in Fig. 4 dargestellt, und mit weiteren Einzelheiten auch in Fig. 5, in welcher der Verlängerung- oder Verzögerungseffekt in bezug auf den am Ausgang 44 erscheinenden Impuls für einen bestimmten Fall aufgezeigt ist.
Die der in Fig. 1 dargestellten Schaltung in der Ausfüh­ rung nach Fig. 3 hinzugefügten Schaltungskomponenten wirken zusammen als Puffer mit der doppelten Aufgabe, das am Aus­ gang 46 erscheinende Signal zu verstärken (und seine Ent­ koppelung zu verbessern), und falls erwünscht, das Rückstellsignal (oder den Rüclstellimpuls) durch geeignete Dimensionierung der vorstehend genannten Zeitkonstante gegenüber dem allen von der in Fig. 1 gezeigten Schaltung erzeugten Signal zu verlängern. Wenn eine solche Verlän­ gerung nicht erforderlich ist, kann die Kapazität C 18 auch entfallen.
Fig. 5 zeigt eine reale grafische Darstellung des Span­ nungsverlaufs an den Ausgängen 44 und 46 in einer speziellen Ausführung der Schaltung nach Fig. 3 bei Anlegen einer Speisespannung V cc in Form eines Impulses mit einer Dauer von einigen Mikrosekunden (d. h. also in Form eines ungewöhnlich kurzen Impulses).
Die vorstehend beschriebenen bevorzugten Ausführungsformen der Erfindung sind im Rahmen derselben sowie im Rahmen der offenbarten Lehre in verschiedener Weise abwandelbar.

Claims (11)

1. Einschalt-Rückstellschaltung für logische Schal­ tungsanordnungen in MOS-Technologie zur automatischen Erzeugung eines Rückstell-Spannungsimpulses bei Anlegen einer Speisespannung, insbesondere für Peripherien von Mikroprozessoren od. dergl., gekennzeichnet
  • a) durch einen Spannungsteiler zum Erzeugen einer Bezugs­ spannung, mit einem ersten und einem zweiten Transistor (MO 1, MO 2) des im Normalzustand leitenden Typs, welche in Reihe zwischen Masse und der Speisespannung (V cc ) liegen,
  • b) durch ein bistabiles Schaltglied mit einem dritten und einem vierten Transistor (MO 5, MO 6) des im Normalzustand nicht leitenden Typs, deren Gates und Drains überkreuz miteinander verbunden sind, wobei der Drain des dritten Transistors über eine Entkoppelungseinrichtung (MO 3) mit dem Verbindungspunkt zwischen den beiden Transistoren des Spannungsteilers und der Drain des vierten Transistors einerseits über einen im Normalzustand als Diode geschal­ teten fünften Transistor mit der Speisespannungsquelle und andererseits über eine Widerstandseinrichtung (CO 8) mit Masse verbunden ist, und
  • c) durch eine Endstufe mit einem im Normalzustand sperrenden sechsten Transistor (M 11), dessen Source an Masse liegt und dessen gate mit dem Drain des vierten Transistors verbunden ist, sowie mit einem siebten Transistor (M 10) dessen Source mit dem Drain des sechsten Transistors und dessen Drain mit der Speisespannungsquelle verbunden ist, während sein Gate mit dem Drain des dritten Transistors verbunden ist, wobei der Verbindungspunkt (44) zwischen dem sechsten und dem siebten Transistor den den Rückstellimpuls lie­ fernden Ausgang der Schaltung darstellt.
2. Einschalt-Rückstellschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Entkoppelungs­ einrichtung einen im Normalzustand leitenden Transistor (MO 3) aufweist, dessen Gate und Drain miteinander verbun­ den sind.
3. Einschalt-Rückstellschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erste und der zweiten Transistor (MO 1, MO 2) vom Typ des "Depletions- Transistors" sind.
4. Einschalt-Rückstellschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der dritte und der vierte Transistor (MO 5, MO 6) vom Typ des "Enhancement-Transistors" sind.
5. Einschalt-Rückstellschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der sechste Transistor (M 11 ) vom Typ des "Enhancement- Transistors" ist.
6. Einschalt-Rückstellschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der siebte Transistor (M 10) vom Typ des "Depletion Transistors" ist.
7. Einschalt-Rückstellschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zwischen Masse und den Drains des dritten und des vierten Transistors (MO 5, MO 6) jeweils eine Kapazität (CO 4, CO 8) geschaltet ist.
8. Einschalt-Rückstellschaltung nach einem der Ansprüche 1 bis 7, ferner gekennzeichnet
  • a) durch eine NICHT-ODER-Torschaltung (M 12, M 13, M 14) mit zwei Eingängen, die mit dem Ausgang (44) der Endstufe (M 10, M 11) bzw. mitt dem Drain (42) des dritten Transistors (M 05) verbunden sind, und
  • b) durch eine mit dem Ausgang der NICHT-ODER-Torschaltung verbundene Gegentaktstufe (M 15, M 16, M 17).
9. Einschalt- Rückstellschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die NICHT-ODER- Torschaltung zwei im Normalzustand nicht leitende Transi­ storen (M 12, M 13), welche mit ihren Drains an Masse liegen und deren Gates die Eingänge der NICHT-ODER-Torschaltung darstellen, sowie einen im Normalzustand leitenden Transi­ stor (M 14) aufweist, welcher zwischen der Speisespannung (V cc ) und den Drains der beiden anderen Transistoren geschaltet ist und dessen Gate ebenfalls mit den genannten Drains verbunden ist.
10. Einschalt-Rückstellschaltung nach Anspruch 9, dadurch gekennzeichnet, daß zwischen den Drains der beiden im Normalzustand nicht leitenden Transi­ storen (M 12, M 13) der NICHT-ODER-Torschaltung und Masse eine Kapazität (C 18) geschaltet ist, welche der Bildung einer Zeitkonstante zum Verlängern des Rückstellimpulses dient.
11. Einschalt-Rückstellschaltung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß sie in eine integrierte Schaltung einbezogen ist.
DE3705140A 1986-02-18 1987-02-18 In MOS-Technologie ausgeführte Einschalt-Rückstellschaltung für logische Schaltungsanordnungen, insbesondere für Peripherien von Mikroprozessoren Expired - Fee Related DE3705140C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT19441/86A IT1204808B (it) 1986-02-18 1986-02-18 Circuito di reset all'accensione per reti logiche in tecnologia mos,particolarmente per periferiche di microprocessori

Publications (2)

Publication Number Publication Date
DE3705140A1 true DE3705140A1 (de) 1988-01-21
DE3705140C2 DE3705140C2 (de) 1995-04-06

Family

ID=11158008

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3705140A Expired - Fee Related DE3705140C2 (de) 1986-02-18 1987-02-18 In MOS-Technologie ausgeführte Einschalt-Rückstellschaltung für logische Schaltungsanordnungen, insbesondere für Peripherien von Mikroprozessoren

Country Status (4)

Country Link
US (1) US4797584A (de)
JP (1) JPH0810822B2 (de)
DE (1) DE3705140C2 (de)
IT (1) IT1204808B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3740571A1 (de) * 1987-11-30 1989-06-08 Sgs Microelettronica Spa Schaltungsanordnung fuer betrieb- ruecksetzen von integrierten logischen schaltungen in mos-technik
EP0471542A2 (de) * 1990-08-17 1992-02-19 STMicroelectronics, Inc. Verbesserter Einschaltrücksetzschaltung zur Prüfmoduseintrittssteuerung
WO1994024762A1 (en) * 1993-04-14 1994-10-27 National Semiconductor Corporation Self-disabling power-up detection circuit

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970000560B1 (ko) * 1986-10-01 1997-01-13 아오이 죠이치 반도체집적회로
FR2625633B1 (fr) * 1987-12-30 1990-05-04 Sgs Thomson Microelectronics Circuit de remise sous tension pour circuit integre en technologie mos
JPH0229115A (ja) * 1988-07-19 1990-01-31 Toshiba Corp 出力回路
US5030845A (en) * 1989-10-02 1991-07-09 Texas Instruments Incorporated Power-up pulse generator circuit
US5121358A (en) * 1990-09-26 1992-06-09 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with power-on reset controlled latched row line repeaters
US5148051A (en) * 1990-12-14 1992-09-15 Dallas Semiconductor Corporation Power up circuit
DE59107628D1 (de) * 1991-01-29 1996-05-02 Siemens Ag Schaltungsanordnung zur Generierung eines Rücksetzsignals
US5109163A (en) * 1991-02-15 1992-04-28 Zilog, Inc. Integrated power-on reset circuit
FR2684206B1 (fr) * 1991-11-25 1994-01-07 Sgs Thomson Microelectronics Sa Circuit de lecture de fusible de redondance pour memoire integree.
US5567993A (en) * 1994-06-23 1996-10-22 Dallas Semiconductor Corporation Programmable power supply system and methods
US5537360A (en) * 1994-09-16 1996-07-16 Dallas Semiconductor Corporation Programmable power supply systems and methods providing a write protected memory having multiple interface capability
US5959926A (en) * 1996-06-07 1999-09-28 Dallas Semiconductor Corp. Programmable power supply systems and methods providing a write protected memory having multiple interface capability
US5828251A (en) * 1996-07-02 1998-10-27 Lucent Technologies Inc. Power-up detector circuit
KR100253076B1 (ko) * 1997-05-02 2000-05-01 윤종용 순차 로직들을 위한 파워-온 리셋 회로(power-on reset circuit for sequential logics)
US5940345A (en) * 1997-12-12 1999-08-17 Cypress Semiconductor Corp. Combinational logic feedback circuit to ensure correct power-on-reset of a four-bit synchronous shift register
KR100301252B1 (ko) * 1999-06-23 2001-11-01 박종섭 파워 온 리셋 회로
US6259284B1 (en) * 1999-12-22 2001-07-10 Hitachi America, Ltd. Charge free power-on-reset circuit
US6744291B2 (en) 2002-08-30 2004-06-01 Atmel Corporation Power-on reset circuit
US7868605B1 (en) 2007-07-02 2011-01-11 Altera Corporation Mixed mode power regulator circuitry for memory elements
US7705659B1 (en) * 2007-07-02 2010-04-27 Altera Corporation Power regulator circuitry with power-on-reset control
US7893566B2 (en) * 2009-03-13 2011-02-22 Fairchild Semiconductor Corporation Power latch
JP6048026B2 (ja) * 2012-09-20 2016-12-21 富士通株式会社 電源回路及び電源装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3330026A1 (de) * 1983-08-19 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Integrierte rs-flipflop-schaltung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE211027C (de) *

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3330026A1 (de) * 1983-08-19 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Integrierte rs-flipflop-schaltung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Intel MCS-48 Family of Single Chip Microcomputers User's Manual, Sept. 1981, S. 2-11, 2-13 *
Tietze, Schenk: Halbleiterschaltungstechnik, 6. Aufl., Springer-Verlag Berlin u.a. 1983, S. 637-638 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3740571A1 (de) * 1987-11-30 1989-06-08 Sgs Microelettronica Spa Schaltungsanordnung fuer betrieb- ruecksetzen von integrierten logischen schaltungen in mos-technik
EP0471542A2 (de) * 1990-08-17 1992-02-19 STMicroelectronics, Inc. Verbesserter Einschaltrücksetzschaltung zur Prüfmoduseintrittssteuerung
EP0471542A3 (en) * 1990-08-17 1993-02-24 Sgs-Thomson Microelectronics, Inc. An improved power-on reset circuit for controlling test mode entry
WO1994024762A1 (en) * 1993-04-14 1994-10-27 National Semiconductor Corporation Self-disabling power-up detection circuit

Also Published As

Publication number Publication date
JPS62203416A (ja) 1987-09-08
US4797584A (en) 1989-01-10
DE3705140C2 (de) 1995-04-06
IT1204808B (it) 1989-03-10
IT8619441A0 (it) 1986-02-18
JPH0810822B2 (ja) 1996-01-31

Similar Documents

Publication Publication Date Title
DE3705140C2 (de) In MOS-Technologie ausgeführte Einschalt-Rückstellschaltung für logische Schaltungsanordnungen, insbesondere für Peripherien von Mikroprozessoren
DE3740571C2 (de) Schaltungsanordnung zum Einschalt-Rücksetzen von integrierten logischen Schaltungen in MOS-Technik
DE3782367T2 (de) Mos-halbleiterschaltung.
DE2625007C3 (de) Adressenpufferschaltung für Halbleiterspeicher
DE3128732C2 (de) Spannungsdifferenzdetektorschaltung
EP0591750B1 (de) Verfahren zur Stromeinstellung eines monolithisch integrierten Padtreibers
DE2721851A1 (de) Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen
EP0496018B1 (de) Integrierte Schaltung zur Erzeugung eines Reset-Signals
DE3880239T2 (de) Verstärkerschaltung die eine Lastschaltung enthält.
DE2946025C2 (de)
DE69320505T2 (de) Schaltung zum automatischen Rücksetzen mit verbesserter Prüfbarkeit
DE2514582C2 (de) Schaltung zur erzeugung von leseimpulsen
DE19937829A1 (de) Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten
DE68925856T2 (de) Logische Bicmos-Schaltung
DE4201516A1 (de) Vorrichtung zum automatischen testen eines beanspruchungsbetriebes einer halbleiterspeichervorrichtung
DE69312939T2 (de) Integrierte Schaltung mit bidirektionnellem Anschlussstift
DE3525522C2 (de)
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE2825443C2 (de) Logische Schaltung mit Feldeffekt- Transistoren
DE69131532T2 (de) Schaltung zum Ansteuern einer schwebenden Schaltung mit einem digitalen Signal
DE69630203T2 (de) Synchron mit Taktsignalen arbeitende Verriegelungsschaltung
DE3717758A1 (de) Sourcevorspannungsgenerator fuer natuerliche transistoren in digitalen integrierten mos-schaltungen
EP0015364B1 (de) Multivibrator aus Feldeffekt-Transistoren
DE19906860C2 (de) Tristate-Differenz-Ausgangsstufe
DE69025844T2 (de) Ausgangsschaltung mit bipolaren Transistoren im Ausgang, zur Verwendung in einem MOS-IC

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: SGS-THOMSON MICROELECTRONICS S.P.A., CATANIA, IT

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, A., DIPL.-ING. KINKELDEY, H., DIPL.-IN

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee