DE3128732C2 - Spannungsdifferenzdetektorschaltung - Google Patents

Description

Die Erfindung betrifft elektronische Schaltkreise und insbeson­ dere Metalloxidhalbleiter-Schaltkreise (nachfolgend "MOS" abgekürzt) zum Vergleich der relativen Größe zweier unabhängig voneinander veränderli­ cher Spannungen.

Elektronische Schaltungen zum Messen oder Vergleichen von Span­ nungen sind bekannt. Die meisten dieser Schaltungen haben jedoch den Nachteil, daß sie unnötig kompliziert sind oder schwierig als inte­ grierte Schaltkreise herstellbar sind (DE-OS 28 11 074; DE-OS 28 16 577; DE-AS 25 39 911; US-PS 4.063.119).

Ferner sind Anordnungen bekannt zum Einschalten einer Hilfs­ spannungsquelle für den Fall, daß eine Hauptspannungsquelle ausfällt. Solche bekannten Anordnungen umfassen typischerweise entweder mechani­ sche Schalter oder Relais oder komplizierte elektronische Schaltkreise. Viele solche bekannte Anordnungen waren entweder gar nicht oder nur mit Schwierigkeiten als integrierte Schaltkreise herstellbar.

Schließlich ergibt sich bei Mikroprozessoren und anderen elek­ tronischen Schaltkreisen, wie löschbaren Halbleiterspeichern, die Ge­ fahr, daß eine Unterbrechung oder ein Ausfall der Versorgungsleistung wertvolle Daten und Informationen verlorengehen lassen kann. Dies macht eine Wiederholung der Eingabe solcher Informationen erforderlich, sofern sie überhaupt noch verfügbar sind, was eine mindestens potentielle zei­ taufwendige und deshalb teure Arbeit ist.

Aufgabe der Erfindung ist es, eine als integrierter Schaltkreis ausführbare Spannungsdifferenzdetektorschaltung zu schaffen, die insbe­ sondere ein Signal zum Einschalten einer Hilfsspannungsquelle liefern kann. Die erfindungsgemäß vorgesehene Lösung der Aufgabe ist im Patent­ anspruch 1 definiert; die Unteransprüche definieren zweckmäßige Weiter­ bildungen des Gegenstandes der Erfindung.

Wie erwähnt, ist die Schaltung gemäß der Erfindung eine brauch­ bare Einrichtung zum Steuern einer Sekundär-Leistungsquelle, um diese beinahe sofort einzuschalten, wenn eine Primär-Leistungsquelle ausfällt.

Die Schaltung gemäß der Erfindung ist deshalb anwendbar zum Steuern ei­ ner Reserve-Leistungsbatterie in Mikroprozessorschaltungen, die flüch­ tige Speicher aufweisen, aus denen sonst die Information verlorenginge, wenn die Primär-Leistungsquelle ausfiele.

Die Schaltung gemäß der Erfindung ist jedoch außerdem brauchbar zum Schaffen eines wieder-triggerbaren monostabilen Schaltkreises mit Präzisionsverzögerung.

Ausführungs- und Anwendungsbeispiele des Gegenstandes der Er­ findung sind in den beigefügten Zeichnungen dargestellt und werden nachstehend unter Bezugnahme auf diese im einzelnen erläutert.

Fig. 1 ist ein schematisches Schaltungsdiagramm einer ersten Ausführungsform der Schaltung gemäß der Erfindung,

Fig. 2 ist ein Zeitdiagramm zur Erläuterung der Wirkungsweise der Schaltung gemäß Fig. 1,

Fig. 3 zeigt ein Anwendungsbeispiel für die Schaltung nach Fig. 1 bei der Steuerung einer Reserve-Batterie-Leistungsquelle für einen flüchtigen Reserve-Randomspeicher ("RAM"),

Fig. 4 zeigt die Schaltung gemäß der Erfindung in der Anwendung zum Ausbilden eines wieder-triggerbaren monostabilen Schaltkreises zum Erzeugen einer genauen Verzögerung, und

Fig. 5 ist ein Zeitdiagramm zur Erläuterung der Wirkungsweise der Schaltung nach Fig. 4.

Fig. 1 zeigt das Schema einer Ausführungsform der Schaltung ge­ mäß der Erfindung. Wie in Fig. 1 erkennbar, sind die MOS-Transistoren 11 und 12 an eine erste Spannung V₁ und eine Bezugsspannung V_SS gelegt. V_SS ist typischerweise Massepotential. Es versteht sich jedoch, daß andere Potentiale ebenfalls gewählt werden können. Transistor 11 ist ein Ver­ armungsmodus-MOS-Transistor, bei dem das Gate mit der Source kurzge­ schlossen ist. Der mit Transistor 11 in Serie geschaltete Transistor 12 hat Drain und Gate an Gate und Source des Transistors 11 angeschlossen, während die Source des Transistors 12 am Potential V_SS liegt. Bekannt­ lich bilden die so kombinierten Transistoren 11 und 12 eine Stromquelle, die einen Strom I_REF von dem Knoten 1 und über Knoten 2 zu Knoten 7 (V_SS) fließen läßt.

Gemäß Fig. 1 sind zwischen das Potential V₂ und V_SS zusätzliche MOS-Transistoren 13 und 14 geschaltet. Der Transistor 14 ist ebenfalls ein Verarmungsmodus-MOS-Transistor, und in der bevorzugten Ausführungs­ form der Schaltung gemäß der Erfindung ist er an den Transistor 11 an­ gepaßt. Das heißt die typischerweise in Form eines integrierten Schaltkreises ausgeführten Transistoren 11 und 14 werden so fabriziert, daß sie in ihrer Größe im wesentlichen identisch und einander nahe sind. Gate und Source des Transistors 14 sind miteinander kurzgeschlossen, während das Gate von Transistor 13 an das Gate von Transistor 12 ange­ schlossen ist. Die Source von Transistor 13 liegt am Potential V_SS.

Wie weiter in Fig. 1 erkennbar, sind die MOS-Transistoren 15 und 16 in Serie zwischen die Potentiale V_S und V_SS gelegt, wobei der Drain von Transistor 16 am Potential V₂ und die Source von Transistor 15 am Potential V_SS liegt. Das Gate von Transistor 16 liegt am Potential V₁, während das Gate von Transistor 15 an den Drain von Transistor 13 und die kurzgeschlossene Source-Gate-Kombination von Transistor 14 gelegt ist.

Während in bestimmten Ausführungsformen der Schaltung gemäß der Erfindung der Knoten 4 verwendet werden kann, um ein Ausgangssignal ab­ zugreifen, kann es in anderen Ausführungsformen wünschenswert sein, zwei weitere Transistoren zu der Schaltung hinzuzufügen, nämlich den Transi­ stor 17 und den Transistor 18, die einen Inverter bilden, um den Ausgang vom Knoten 4 zu invertieren. Wie in Fig. 1 erkennbar, sind die Transi­ storen 17 und 18 in Serie geschaltet, mit dem Drain des Anreicherungs­ modus-Transistors 18 an das Potential V₂ angeschlossen und der Source des Transistors 17 an Potential V_SS. Die Source und das Gate von Tran­ sistor 18 sind miteinander kurzgeschlossen und liegen am Drain des Transistors 17, während das Gate des Transistors 17 am Knoten 4 liegt, d. h. verbunden ist mit dem Drain des Transistors 15 und der Source des Transistors 16. Ein Ausgangssignal wird vom Knoten 5 abgegriffen, d. h. vom Drain des Transistors 17 und den miteinander verbundenen Gate- und Source-Elektroden von Transistor 18.

Die Wirkungsweise der Schaltung nach Fig. 1 läßt sich am ein­ fachsten verstehen, wenn auf Fig. 2 bezuggenommen wird, die die Bezie­ hung zwischen Spannung und Zeit für die Knoten 1 bis 5 in Fig. 1 dar­ stellt. Die Potentiale V₂ und V_SS in Fig. 2 werden als konstant ange­ nommen; Potential V₂ deshalb, weil es als eine Sekundär-Leistungsquelle, beispielsweise eine Batterie, unterstellt wird, und das Potential V_SS, weil es sich hier typischerweise um Massepotential handelt. Die ver­ schiedenen Spannungs-/Zeit-Beziehungen nach Fig. 2 wurden mit den glei­ chen Bezugszeichen versehen wie die zugehörigen Knoten, an denen diese Verläufe zu messen sind.

Um den Betrieb der Schaltung nach Fig. 1 zu erläutern, wird an­ genommen, daß das Potential V₁ ein höher als V₂ liegendes Gleichpoten­ tial sei. Diese Bedingung ist dargestellt für die Zeitperioden t_o bis t₁ in Fig. 2. Die Differenz zwischen den Potentialen V₁ und V_SS bewirkt, daß ein Strom durch die Transistoren 11 und 12 fließt, während die Differenz zwischen den Potentialen V₂ und V_SS bewirkt, daß ein Strom durch die Transistoren 13 und 14 fließt. Da die Transistoren 11 und 14 aneinander angepaßt sind, und da das Potential V₁ höher liegt als das Potential V₂, wird auch der Strom am Knoten 2 größer sein als der Strom am Knoten 3. Das höhere Potential von V₁ relativ zu V₂ hält den Transi­ stor 16 durchgeschaltet mit dem Ergebnis, daß der Knoten 4 auf etwa das Potential V₂ angehoben ist. Der hochliegende Knoten 4 schaltet den Transistor 17 durch, womit der Knoten 5 auf etwa das Potential V_SS ge­ hoben wird mit der Folge, daß das Ausgangspotential niedrig liegt. Der Knoten 3 liegt niedrig, weil der Knoten 2, welcher das Gate von Transi­ stor 13 steuert, auf etwa einer konstanten Spannung gehalten wird, un­ abhängig vom Potential V₂. Die Transistoren 17 und 18 können als Aus­ gangstreiber angesehen werden.

Es sei nun angenommen, daß das Potential V₁ abzufallen beginnt. Dies ist in Fig. 2 als Spannungs-Zeit-Beziehung zwischen den Zeitpunkten t₁ und t₂ dargestellt. Die Ursache kann in einem Leistungsausfall liegen oder dem Versagen irgendeiner Quelle, welche die Potentialdifferenz zwischen den Potentialen V₁ und V_SS liefert, und erscheint in Fig. 2 als abfallender Abschnitt der Spannungs-Zeit-Kurve für Knoten 1. Mit dem Abfall des Potentials V₁ erreicht es einen vorgewählten Spannungspegel, bei dem sich die Bedingungen für die Schaltung nach Fig. 1 ändern. Die­ ser vorgewählte Spannungspegel kann so gewählt werden, daß er höher liegt als die Spannung V₂, gleich der Spannung V₂ ist, oder unter V₂ liegt durch entsprechende Einstellung der Abmessungen von Transistoren 11, 12, 13 und 14 während der Herstellung des integrierten Schaltkreises. Für die dargestellte Ausführungsform nach Fig. 2 war erwünscht, daß der Ausgang des Knotens 5 auf den hohen Pegel umschaltet, etwa zu dem gleichen Zeitpunkt, wenn das Potential V₁ gleich dem Potential V₂ wird. Dies wird erreicht durch Fertigung der Transistoren 11 und 14 derart, daß der Umschaltvorgang beginnt, wenn das Potential V₁ geringfügig höher liegt als V₂, um die Laufzeitverzögerung durch die Transistoren 15, 16, 17 und 18 gemäß Fig. 2 in Betracht zu ziehen. In der bevorzugten Ausführungsform, bei der die Schaltung zum Erfassen des Abfalls einer Stromquelle verwendet wird, ist dies üblicherweise bedeutungslos. In dieser Ausführungsform können die Transistoren 11, 12, 13 und 14 so gepaart werden, daß das Schalten am Knoten 5 beginnt, wenn die Potentiale V₁ und V₂ gleich sind. Dies ist zulässig, weil die Abfallzeit von V₁ hinreichend lang ist, so daß die Laufzeitverzögerung für die Transistoren 15, 16, 17 und 18 ohne Bedeutung ist. Wenn V₁ und V₂ gleich sind, wird das Potential an den Knoten 2 und 3 gleich.

Wenn V₁ auf das gleiche Potential abfällt wie V₂, hat jeder der Transistoren 11 und 14 den gleichen Potentialabfall, und Entsprechendes gilt für die Transistoren 12 und 13. Mit weiter abfallendem Potential V₁ nimmt die Leitung des Transistors 16 ab, so daß die Spannung am Knoten 4 abfällt. Der Transistor 13 sperrt durch das absinkende Potential am Knoten 2, womit das Potential am Knoten 3 ansteigt und den Transistor 15 durchschaltet, der seinerseits den Knoten 4 auf Massepotential zieht. Der niedrige Pegel am Knoten 4 schaltet den Transistor 17 ab und bewirkt, daß der Knoten 5 auf das Potential V₂ ansteigt. Solange das Potential V₁ niedriger ist als V₂, d. h. für den Zeitraum t₂ bis t₃, wird der Knoten 2 auf niedrigem Pegel gehalten, der Knoten 3 auf hohem, der Knoten 4 auf niedrigem und demgemäß der Knoten 5 auf hohem Pegel.

Wenn das Potential V₁ wieder nach einem Zeitpunkt t₄ ansteigt, beispielsweise weil die Primär-Leistungsversorgung am Knoten 1 wieder zur Verfügung steht, erzeugt die Schaltung wieder ein Tiefpegelsignal am Knoten 5. Dies tritt ein, weil mit zunehmendem V₁ das Potential von Knoten 2 und Knoten 4 wieder hochgezogen wird durch das Durchschalten der Transistoren 11 und 16. Das Potential am Knoten 3 fällt ab, weil der zunehmende Strom durch den Transistor 13 den Knoten 3 in Richtung Masse zieht. Das niedrige Potential am Knoten 3 schaltet den Transistor 15 ab, während das höhere Potential am Knoten 4 den Transistor 17 durchschaltet. Der Knoten 5 kehrt deshalb wieder zum niedrigeren Status zurück.

Die gleitende Impedanz des Transistors 16, der als Last für eine Verstärkerstufe wirkt, bestehend aus Transistoren 15 und 16, resultiert aus den Änderungen in der Leitung der Transistoren, weil das Gate-Potential als eine Funktion von V₁ zunimmt. Ein hohes V₁ impliziert ein hohes Last/Treiber- Verhältnis, während ein niedriges V₁ ein hohes Treiber/Last- Verhältnis impliziert. Wenn V₁ größer ist als V₂, wird die Impedanz des Transistors 16 verringert mit dem Ergebnis, daß der Knoten 4 auf Hochpotential geht, während das ansteigende Potential am Knoten 2 das Potential am Knoten 3 herunter­ zieht, um den Transistor 15 zu sperren.

Eine Anwendung der Schaltung nach Fig. 1 ist schema­ tisch in Fig. 3 dargestellt. Die Aufgabe der Schaltung nach Fig. 3 besteht darin, eine Batterie 21 mit einem flüchtigen Reserve-RAM (externer Schaltkreis 22) zu verbinden, falls das Potential V₁ der Primär-Leistungsquelle unter das Potential der Batterie V_Batt abfällt. Unter Normalbedingungen ist das Potential V₁ um die Spannungsabfälle über zwei Dioden (24 und 25) höher als die Potentialdifferenz über der Batterie 21, und die Batterie 21 ist demgemäß im Dauerladezustand. Wie in Verbindung mit Fig. 1 erläutert, liegt deshalb der Knoten 5 auf niedrigem Pegel und hält den Transistor 23 gesperrt, was in Verbindung mit der Diode 24 verhindert, daß das Batterie-Potential an das RAM 22 angelegt wird. Der Transistor 23 kann entweder ein Anreicherungs- oder ein Verarmungs­ modustransistor sein.

Es sei nun angenommen, daß die Leistungsquelle, welche das Potential V₁ liefert, versagt. Wie Fig. 2 zeigt, wird etwa zu dem Zeitpunkt, zu welchem das Potential V₁ auf das Potential V_Batt ab­ fällt, der Knoten 5 hochgezogen und schaltet damit den Transistor 23 durch, womit die Batterie 21 an das RAM 22 angeklemmt wird.

Ein weiterer Anwendungsfall für die Schaltung nach Fig. 1 ist in Fig. 4 dargestellt. Die Schaltung gemäß Fig. 4 dient als wieder-trig­ gerbarer monostabiler Schaltkreis zum Erzeugen eines Ausgangssignals mit Präzisionsverzögerung. In Fig. 4 arbeitet die Kombination der Transi­ storen 33, 34 und 35 als eine Wilson-Quelle 51 oder als Vorspann-Netz­ werk. Die Transistoren 36, 37, 38, 39, 40 und 41 dienen als Verriege­ lung. Die Schaltung nach Fig. 1 ist in Fig. 4 mit den gleichen Knoten­ bezifferungen wie in Fig. 1 markiert. Die Potentiale V₁ und V₂ sind ebenfalls in Fig. 4 angedeutet.

Es sei angenommen, daß ein hochliegender Impuls an die Start­ leitung angelegt wird. Die abfallende Kante dieses Impulses startet die Zeitverzögerung durch Ausschalten des Transistors 13. Während der hoch­ liegenden Periode des Startimpulses hat der Transistor 31 die Poten­ tialdifferenz über dem Kondensator 43 auf Null zurückgesetzt. Der Startimpuls verbindet auch den Ausgang von der Verriegelung zum Poten­ tial V_SS durch, indem der Transistor 41 durchgeschaltet wird. Das Signal Ausg. liegt demgemäß hoch und der Transistor 32 ist gesperrt. Nach Beendigung des Startimpulses beginnt die Wilson-Quelle 51 das Potential des Knotens 8 rampenartig zu verringern (siehe Fig. 5). Der Transistor 42 folgt dem Potential des Knotens 8. Wenn das Potential am Knoten 1 der Schaltung 10 dasselbe ist wie das Potential V₂, das am Knoten 6 der Schaltung 10 anliegt, wird der Knoten 5 in der in Verbindung mit Fig. 1 erläuterten Weise hochgezogen. Damit wird der Transistor 38 einge­ schaltet und zieht den Knoten 9 nach unten. Das niedrige Potential am Knoten 9 zusammen mit dem Fehlen eines Startimpulses hält die Transi­ storen 40 und 41 gesperrt, womit der Ausgangspegel auf hohes Niveau ge­ bracht wird. Der hochliegende Ausgang schaltet den Transistor 32 durch und setzt das Potential über Kondensatoren 43 zurück, welches erhalten bleibt bis zum nächsten Startimpuls.

Fig. 5 ist ein Zeitdiagramm zur Erläuterung der Wirkungsweise gemäß Fig. 4. Es ist anzumerken, daß die Dauer der Verzögerung, d. h. der Zeitperiode, in der das Ausgangspotential niedriger ist als das Poten­ tial V₂, einstellbar ist durch Verändern der Kapazität von Kondensator 43 oder durch Ändern der Kennlinien der Transistoren 33, 34 oder 35. Die Anstiegsflanke des Startimpulses setzt den Ausgang auf niedrigen Pegel, während die Abfallflanke die Verzögerungszeit einleitet, d. h. die Zeit­ periode, während der der Ausgang niedrig gehalten wird.

Claims (10)

1. Aus MOS-Transistoren aufgebaute Schaltungsanordnung zum Erzeugen eines Steuersignals, wenn die Differenz zwischen einer ersten Spannung (V₁) und einer zweiten Spannung (V₂) auf einen vorbestimmten Wert absinkt, gekennzeichnet durch

• - einen zwischen die erste Spannung und eine Referenzspannung (V_SS) geschalteten zwei in Serie liegende Transistoren (11, 12), die als Widerstände geschaltet sind, umfassenden Schaltungszweig (11, 2, 12) mit einem Abgriff (2) zwischen beiden Transistoren (11, 12),
• - einen zwischen die zweite Spannung und die Referenzspannung geschal­ teten invertierenden Verstärker (Transistor 13), dessen Gate mit dem Abgriff (2) des einen Referenzstrom führenden Schaltungszweigs (11, 2, 12) verbunden ist, und
• - einen ersten Inverter, der zwischen die zweite Spannung und die Referenz­ spannung gelegt ist und zwei in Serie liegende Transistoren (15, 16) umfaßt, wobei das Gate des einen Transistors (16) mit der ersten Spannung (V₁) beaufschlagt ist und das Gate des anderen Transistors (15) an den Ausgang des Verstärkers (Transistor 13) angeschlossen ist, wäh­ rend an dem zwischen den beiden Transistoren liegenden Inverterausgang (4) das Steuersignal abgreifbar ist, das bei Erreichen des vorbestimmten Wertes der Spannungsdifferenz von der zweiten Spannung auf die Referenz­ spannung springt.

2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch ei­ nen zweiten Inverter (17, 18), der an den ersten Inverter angeschlossen ist zum Erzeugen eines zweiten Inverter-Ausgangssignals, das invertiert ist relativ zu dem Ausgangssignal des ersten Inverters.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Verstärker einen weiteren Transistor (14) umfaßt, der mit seinem Drain an dem zweiten Spannungspegel (V₂) liegt, während sein Gate und seine Source an das Gate des anderen Transistors (15) angeschlossen sind.

4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der zweite Inverter umfaßt:

• - einen Transistor (17), der mit seiner Source an der Referenzspannung (V_SS) liegt, an seinem Gate mit dem Ausgangssignal des ersten Inverters beaufschlagt ist und dessen Drain mit Gate und Source eines zusätzlichen Transistors (18) verbunden ist, um das zweite Inverterausgangssignal zu liefern, und der mit seinem Drain an der zweiten Spannung liegt.

5. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß das zweite Inverter-Ausgangssignal an einem Schalttransistor (23) liegt, um den zweiten Spannungspegel an einen externen Schaltkreis (22) anzuschließen.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß eine erste und eine zweite Diode (24, 25) zwischen die erste und die zweite Spannungsklemme geschaltet sind, und daß der Schalttransistor parallel zur zweite Diode zwischen den zweiten Spannungspegel und den externen Schaltkreis (22) gelegt ist.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß der externe Schaltkreis (22) einen flüchtigen Halbleiterspeicher umfaßt.

8. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß einer der seriengeschalteten Transistoren (11) und der weitere Transistor (14) aneinander angepaßt sind.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die angepaßten Transistoren Verarmungsmodus-MOS-Transistoren sind.

10. Schaltungsanordnung nach Anspruch 1 zum Erzeugen eines Zeit­ verzögerungssignals an einer Ausgangsklemme, dadurch gekennzeichnet, daß das Ausgangssignal des Inverters an einen Latchschaltkreis (36-41) mit einer Ausgangsklemme angelegt ist,

• - daß ein Kondensator (43) zwischen die erste Spannungsklemme und den Schaltungszweig gelegt ist und zwischen die erste Spannungsklemme und den ersten Inverter,
• - daß eine Entladestrecke zwischen die zweite Spannungsklemme und den Kondensator gelegt ist zum allmählichen Entladen des Kondensators,
• - daß Rücksetzschaltkreise (31, 41) an den Latchschaltkreis ange­ schlossen sind und an einen Steuereingang eines ersten Schalters über dem Kondensator, und
• - daß der Latchschaltkreis zum Steuern eines zweiten Schalters (32) über dem Kondensator angeschlossen ist.