DE3740571C2 - Schaltungsanordnung zum Einschalt-Rücksetzen von integrierten logischen Schaltungen in MOS-Technik - Google Patents

Schaltungsanordnung zum Einschalt-Rücksetzen von integrierten logischen Schaltungen in MOS-Technik

Info

Publication number
DE3740571C2
DE3740571C2 DE3740571A DE3740571A DE3740571C2 DE 3740571 C2 DE3740571 C2 DE 3740571C2 DE 3740571 A DE3740571 A DE 3740571A DE 3740571 A DE3740571 A DE 3740571A DE 3740571 C2 DE3740571 C2 DE 3740571C2
Authority
DE
Germany
Prior art keywords
transistors
supply voltage
circuit arrangement
ref
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3740571A
Other languages
English (en)
Other versions
DE3740571A1 (de
Inventor
Giovanni Campardo
David Novosel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US07/125,344 priority Critical patent/US4874965A/en
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Priority to DE3740571A priority patent/DE3740571C2/de
Publication of DE3740571A1 publication Critical patent/DE3740571A1/de
Application granted granted Critical
Publication of DE3740571C2 publication Critical patent/DE3740571C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • H03K3/356008Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Landscapes

  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Einschalt- Rücksetzen von integrierten logischen Schaltungen, in MOS- Technik, d. h. eine Schaltung, die ihren eigenen Ausgangszu­ stand ändern kann und einen Rücksetzimpuls vorsieht in Ab­ hängigkeit von einem einfachen Anstieg der Versorgungsspan­ nung von einem Wert Null auf einen Wert, der höher ist als ein bestimmter Schwellenwert, insbesondere über 3,5 bis 4 Volt für eine 5 Volt-Versorgungsspannung.
In der DE 37 05 140 A1 ist eine Einschalt-Rückstellschaltung zum automatischen Erzeugen eines positiven Rückstell-Spannungsimpulses beim Anlegen einer positiven Speisespannung bereits vorgeschlagen worden. Die Rückstellschaltung umfaßt ein Paar zwischen Masse und Speiseschaltung liegende Transistoren, die einen Spannungsteiler zum Liefern einer Bezugsspannung bilden, ein bistabiles Schaltglied, welches über ein Entkopplungsglied mit einem Verbindungspunkt des Spannungsteilers verbunden ist sowie eine Endstufe mit zwei Transistoren, wobei der Verbindungspunkt zwischen den beiden Transistoren den Rückstellimpuls liefernden Ausgang der Schaltung darstellt.
Aus der US-PS 4,649,291 ist eine integrierte Halbleiterschaltung bekannt, mit einer Vielzahl von aktiven Elementen, die eine bestimmte Schaltungsfunktion ausführen. Die aktiven Elemente sind zwischen einem Knotenpunkt und einem Bezugsspannungsanschluß angeschlossen. Das Potential an diesem Knotenpunkt wird von einer Spannungseinstellschaltung eingestellt und in einem vorgegebenen Bereich gehalten unabhängig von dem Strom, welcher in den aktiven Elementen verbraucht wird. Die Einstellung erfolgt mittels eines von den aktiven Elementen erzeugten Steuersignale, welches die Leitfähigkeit zwischen dem Versorgungsspannungsanschluß und dem Knoten geeignet verändert.
Das Problem des Rücksetzens integrierter Schaltungen auf einen vorbestimmten Anfangszustand im Zeitpunkt des Anlegens der Anfangsversorgungsspannung ist bislang dadurch gelöst worden, daß am integrierten Schaltkreis ein Rücksetzstift vorgesehen wurde, an welchem ein äußerer Schaltkreis einen kurzen Rücksetzimpuls lieferte, sobald die Versorgungsspannung über einen vorbestimmten Schwellenwert anstieg.
Aufgabe der Erfindung ist es, eine Schaltungsanordnung zum Einschalt-Rücksetzen zu schaffen, welche in der Einrichtung, bei welcher sie zur Anwendung kommt, integriert werden kann, so daß sowohl ein äußerer Rücksetzschaltkreis und ein angepaßter Rücksetzstift an der integrierten Schaltung, wie es normalerweise beim Stand der Technik der Fall ist, über­ flüssig werden.
Ferner soll eine Einschalt-Rücksetzschaltung geschaffen wer­ den, die geringe Abmessungen aufweist und eine gute Rück­ weisung von Änderungen beim Herstellungsvorgang in integrier­ ter MOS-Technologie aufweist.
Diese Aufgabe wird von einer Schaltungsanordnung mit den Merkmalen des Patentanspruchs 1 gelöst.
Unter Bezugnahme auf die beigefügte Zeichnung wird ein Aus­ führungsbeispiel der Einschalt-Rücksetzschaltung nach der Erfindung näher erläutert.
Es zeigt:
Fig. 1 eine schematisch Darstellung typischer Kenn­ linien von drei Transistortypen, welche bei der Schaltung nach der Erfindung zum Einsatz kommen,
Fig. 2 in schematischer Darstellung eine Betrieb- Rücksetzschaltung, die ein Ausführungsbeispiel der Erfindung ist und
Fig. 3 in schematischer Darstellung das zeitliche Ver­ halten einiger Spannungen, welche beim Betrieb der in Fig. 2 dargestellten Schaltung auftreten.
In der schematischen Schaltungsdarstellung sind die Transistoren, welche mit ihren Kanälen in dick ausgezo­ genen Linien dargestellt sind, Transistoren vom Verarmungs­ typ. Die Transistoren, welche mit ihren Kanälen in dünnen Linien dargestellt sind, sind Transistoren vom An­ reicherungstyp. Bei den Transistoren, welche einen kleinen Kreis am Gate aufweisen, handelt es sich um natürliche Transistoren. Die schematische Darstellung der Fig. 1 ver­ deutlicht die typische Kennlinien der drei Transistor­ typen. Die Spannung zwischen Gate und Source ist in Volt auf der Ordinate aufgetragen. Der Strom, welcher durch den Kanal fließt, ist in Milliampere auf der Abszisse aufgetra­ gen.
Ein bevorzugtes Ausführungsbeispiel ist in NMOS-Technologie ausgeführt und wird daher mit einer positiven Versorgungs­ spannung Vcc versorgt.
Unter Bezugnahme auf die Fig. 2 enthält ein bevorzugtes Aus­ führungsbeispiel einer Einschalt-Rücksetzschaltung nach der Erfindung einen Bezugsspannungsgenerator, der durch zwei Transistoren M1, M2 vom Verarmungstyp gebildet wird. Dieser Bezugsspannungsgenerator ist in Reihe geschaltet zwischen die Versorgungsspannung Vcc und Masse. Die Gate-Anschlüsse der Transistoren sind an Masse gelegt und werden daher norma­ lerweise im Sättigungsbereich betrieben. Ein Bezugsspan­ nungssignal Vref wird vom Knotenpunkt zwischen der Source des Transistors M1 und der Drain des Transistors M2 gelie­ fert.
Ferner enthält die Rücksetzschaltung einen Spannungsfolger, welcher durch einen Transistor M4 vom Verarmungstyp gebil­ det wird, dessen Gate ebenfalls geerdet ist und der eine Last (verbunden mit der Spannungsquelle Vcc) aufweist, die von zwei natürlichen Transistoren M3 und M5 gebildet wird, welche in Reihe geschaltet sind und mit ihren Gates Dioden- Strecken bilden. Der Transistor M4 wirkt daher wie ein Stromgenerator und die Transistoren M3 und M5 entsprechen einer Ohmschen Belastung. Der so gebildete Spannungsfolger M3, M4, M5 liefert von der Drain des Transistors M4 ein Span­ nungssignal, welches im folgenden als Eingangssignal Vin bezeichnet wird. Die Verwendung von natürlichen Transistoren für die Last verhindert, daß die Last abgeschaltet wird, wenn die Versorgungsspannung Vcc abfällt.
Wie aus der Fig. 2 hervorgeht, enthält die dargestellte Einschalt-Rücksetzschaltung ferner einen bistabilen Kompa­ rator bzw. eine "Sperre", welcher bzw. welche von vier natürlichen Transistoren M6, M7, M8 und M9 gebildet wird. Die beiden Transistoren M8 und M9 sind mit ihren Sources mit Masse verbunden und ihre Gates sind mit den Drains des je­ weils anderen Transistors verbunden und bilden einen bi­ stabilen Schaltkreis. Ferner erreichen die Drains der Transistoren M8 und M9 die Versorgungsspannung Vcc über die entsprechenden Transistoren M6 und M7, an deren Gates die Signale Vref und Vin angelegt sind.
Schließlich sind die Drains der Transistoren M8 und M9 mit den Gates der beiden Transistoren M10 und M11 verbunden, welche in Reihe zwischen die Versorgungsspannung Vcc und Masse geschaltet sind. Der Transistor M11 ist vom An­ reicherungstyp und der Transistor M10 vom Verarmungstyp. Die Komplementärwirkung der beiden Transistoren M10 und M11 verbessert die Schaltgeschwindigkeit des bistabilen Kompara­ tors, der an seinem Knotenpunkt ein Ausgangssignal POR vor­ sieht, das das gewünschte Rücksetzsignal ist.
Zur Erläuterung des Betriebs der oben beschriebenen Schal­ tung ist zunächst zu beachten, daß angenommen wird, daß während des Anfangsanstiegs der Versorgungsspannung der bistabile Komparator einen Betriebszustand aufweist, bei welchem der Transistor M8 ausgeschaltet und der Transistor M9 eingeschaltet ist und somit V8 einen hohen Wert und V9 einen niedrigen Wert aufweist. Tatsächlich leiten die Transistoren M3 und M5 anfangs nicht und halten daher den Transistor M7 ausgeschaltet. Der Transistor M1 hinwiederum ist sofort eingeschaltet und V8 wird hochgetrieben und auf­ grund der Rückkopplungswirkung der bistabilen Schaltung bleibt der Transistor M8 ausgeschaltet und der Transistor M9 eingeschaltet. Dieser Zustand wird beibehalten, bis Vin größer als Vref und das Schalten des Komparators bewirkt wird.
Zum besseren Verständnis des Betriebs der Schaltung und zur Erläuterung der Dimensionierung der Bauteile ist zunächst zu beachten, daß die folgende Beziehung gilt, da die beiden Transistoren M1 und M2 sich in ihrem Sättigungsbereich be­ finden:
Hierbei bedeuten W1, W2 und L1, L2 die Kanalbreiten und Kanal­ längen für die beiden Transistoren M1 und M2, VTdep die Verarmungsschwellenspannung und k′ das Produkt aus der Be­ weglichkeit der Ladungsträger im Kanal und der Kapazität der Oxydschicht. Aus (1) erhält man bei k=W2/L2 × L1/W1 folgende Beziehung:
Vref = -VTdep · (1 - √K).
Wenn in bevorzugter Weise W1/L1=100/4 und W2/L2=3/40 verwendet werden, erhält man Vref=3 Volt. In Abhängigkeit vom Aufbau des Bezugsspannungsgenerators und, wie es in Fig. 3 dargestellt ist, erreicht Vref diesen Wert, sobald die Versorgungsspannung dies erlaubt, und dieser Wert wird dann strikt konstant gehalten.
Die Fig. 3 zeigt außerdem, wie die Schaltung wieder ein­ schaltet, wenn sie unter den gewünschten Schwellenwert ab­ sinkt. Hierbei bildet Vin eine verringerte Kopie der Ver­ sorgungsspannung.
Auf diese Weise kann der Komparator in der Nähe einer Ver­ sorgungsspannungsschwelle von etwa 4 Volt schalten, wie es eingangs erläutert wurde. Dabei sieht der Spannungsfolger ein Eingangssignal von 3 Volt vor, wenn Vcc=4 Volt. Das bedeutet, daß der im wesentlichen Ohmsche Widerstand, welcher von den beiden Transistoren M3 und M5 gebildet wird, einen Spannungsabfall von 1 Volt für den vom Transistor M4 gelie­ ferten Strom vorsieht. Mit W4 und L4 sind die Breite und die Länge des Kanals des Transistors M4 bezeichnet. Der Strom Idep im Kanal des Transistors M4 ist dann:
Wenn mit Vx das Potential des Knotenpunkts zwischen den Transistoren M3 und M5 bezeichnet wird, beträgt der Strom in der Last des Transistors M4, d. h. im Transistor M3 (mit ersichtlicher Bedeutung für W3 und L3)
wobei Vx=(Vcc+Vin)/2 ist, da die Potentialabfälle an den Transistoren M5 und M3 etwa gleich sind. Wenn man die Gleichungen (2) und (3) gleichsetzt, erhält man:
Vin = Vcc - 2 · VTdep · K,
da
Wenn man W3/L3=W5/L5=20/3 und W4/L4=3/15 wählt, erhält man
Vin = Vcc - 0,6 · y,
Hierbei bedeutet y einen Faktor, der größer als 1 ist, und welcher für den sogenannten "Körpereffekt" eingesetzt ist.
Es ist ersichtlich, daß durch die Verwendung von 4 homogenen (alle natürlich) MOS-Transistoren im bistabilen Komparator die Rückweisung von Änderungen im Herstellungsvorgang ver­ bessert wird, da alle Transistoren in der gleichen Weise be­ einflußt werden. Ferner wird die Dimensionierung der Bau­ teile aufgrund der Entkopplung des Komparators sowohl vom Bezugssignalgenerator als auch vom Spannungsfolger wegen der Anwesenheit der beiden Transistoren M6 und M7, die am Gate gesteuert sind, wesentlich erleichtert und das Triggern des Schwellenwertes läßt sich ebenfalls leicht modifizieren.
Beim Analysieren des Verhaltens des Komparators in dem Bereich mit Gegenkopplungsgrad kleiner als 1, kann man fer­ ner feststellen, daß der Komparator eine differentielle Verstärkung aufweist, welche so hoch wie gewünscht gegeben sein kann, während gleichzeitig die Gleichtaktverstärkung zu ½ tendiert. Hierdurch wird eine Verbesserung der Be­ triebsdynamik des Komparators bewirkt, wodurch sein Betrieb innerhalb eines breiten Bereichs von Schaltschwellenwerten möglich wird, und ferner die Betriebssicherheit verbessert ist, selbst bei geringen Differenzen zwischen den Eingangs­ spannungen.

Claims (6)

1. Schaltungsanordnung zum Einschalt-Rücksetzen von inte­ grierten logischen Schaltungen in MOS-, insbesondere NMOS- Technologie, welche einen Rücksetzimpuls vorsieht, wenn eine Versorgungsspannung über einen bestimmten Schwellenwert an­ steigt, umfassend:
  • a) einen Bezugsspannungsgenerator (M1, M2), der zwischen die Versorgungsspannung Vcc und Masse geschaltet ist und ein Be­ zugssignal Vref mit einem konstanten vorbestimmten Wert vor­ sieht, wenn die Versorgungsspannung Vcc höher ist als der vorbestimmte Schwellenwert;
  • b) einen Versorgungsspannungsfolger (M3, M4, M5), der ein Ein­ gangssignal Vin vorsieht, welches das Verhalten der Ver­ sorgungsspannung Vcc mit einem bestimmten Reduktionsfaktor kopiert; und
  • c) einen bistabilen Komparator (M6, M7, M8, M9), welcher einen ersten vom Bezugssignal Vref angesteuerten Eingang und einen zweiten vom Eingangssignal Vin angesteuerten Eingang auf­ weist und von einem ersten anfangs angenommenen Zustand in einen zweiten Zustand schaltet, wenn das Eingangssignal Vin das Bezugssignal Vref übersteigt.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn­ zeichnet, daß der Bezugssignalgenerator (M1, M2) durch zwei Transistoren (M1) und (M2) vom Verarmungstyp gebildet ist, die in Reihe zwischen die Versorgungsspannung Vcc und Masse geschaltet sind und deren Gate jeweils mit Masse verbunden ist, wobei der Knotenpunkt zwischen den beiden Transistoren das Bezugssignal Vref vorsieht.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß der Versorgungsspannungsfolger (M3, M4, M5) zwei natürliche Transistoren (M3) und (M5) aufweist, von de­ nen jeder zu einer Diode geschaltet ist und die miteinander in Reihe geschaltet sind, so daß sie als Last für einen Transistor (M4) vom Verarmungstyp mit geerdetem Gate wirken, wobei der Drain-Anschluß des Transistors (M4) vom Verarmungstyp das Eingangssignal Vin vorsieht.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der bistabile Komparator vier na­ türliche Transistoren (M6, M7, M8 und M9) in Reihe zwei zu zwei zwischen der Versorgungsspannung Vcc und Masse aufweist, wo­ bei die Gate-Anschlüsse der Transistoren (M6 und M7), die mit der Versorgungsspannung Vcc verbunden sind, durch das Bezugssignale Vref und das Eingangssignal Vin angesteuert sind und die Gate-Anschlüsse der beiden Transistoren (M8 und M9), deren Sources geerdet sind, mit dem Drain-Anschluß des jeweils anderen Transistors (M9 bzw. M8) verbunden sind.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ferner eine Hilfsstufe (M10, M11) vorgesehen ist, welche vom bistabilen Komparator (M6, M7, M8, M9) angesteuert ist und die Schaltgeschwindigkeit des bistabilen Komparators verbessert.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Hilfsstufe (M10, M11) zwei Transistoren aufweist, von denen der eine Transistor vom Verarmungstyp und der andere Transistor vom Anreicherungstyp ist und die in Reihe zwischen die Versorgungsspannung Vcc und Masse geschaltet sind, wobei die Gate-Anschlüsse der Transistoren an ent­ sprechende Ausgänge des bistabilen Komparators (M6, M7, M8, M9) angeschlossen sind.
DE3740571A 1987-11-30 1987-11-30 Schaltungsanordnung zum Einschalt-Rücksetzen von integrierten logischen Schaltungen in MOS-Technik Expired - Fee Related DE3740571C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US07/125,344 US4874965A (en) 1987-11-30 1987-11-25 Circuital device for the power-on reset of digital integrated circuits in MOS technology
DE3740571A DE3740571C2 (de) 1987-11-30 1987-11-30 Schaltungsanordnung zum Einschalt-Rücksetzen von integrierten logischen Schaltungen in MOS-Technik

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3740571A DE3740571C2 (de) 1987-11-30 1987-11-30 Schaltungsanordnung zum Einschalt-Rücksetzen von integrierten logischen Schaltungen in MOS-Technik

Publications (2)

Publication Number Publication Date
DE3740571A1 DE3740571A1 (de) 1989-06-08
DE3740571C2 true DE3740571C2 (de) 1996-02-29

Family

ID=6341583

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3740571A Expired - Fee Related DE3740571C2 (de) 1987-11-30 1987-11-30 Schaltungsanordnung zum Einschalt-Rücksetzen von integrierten logischen Schaltungen in MOS-Technik

Country Status (2)

Country Link
US (1) US4874965A (de)
DE (1) DE3740571C2 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6427094A (en) * 1987-07-23 1989-01-30 Mitsubishi Electric Corp Mos-type semiconductor memory
JPH0743952B2 (ja) * 1988-11-30 1995-05-15 日本電気株式会社 電源電圧低下検出回路
US4970408A (en) * 1989-10-30 1990-11-13 Motorola, Inc. CMOS power-on reset circuit
US5619066A (en) * 1990-05-15 1997-04-08 Dallas Semiconductor Corporation Memory for an electronic token
US5144159A (en) * 1990-11-26 1992-09-01 Delco Electronics Corporation Power-on-reset (POR) circuit having power supply rise time independence
US5148051A (en) * 1990-12-14 1992-09-15 Dallas Semiconductor Corporation Power up circuit
US5109163A (en) * 1991-02-15 1992-04-28 Zilog, Inc. Integrated power-on reset circuit
US5994770A (en) * 1991-07-09 1999-11-30 Dallas Semiconductor Corporation Portable electronic data carrier
US5166545A (en) * 1991-07-10 1992-11-24 Dallas Semiconductor Corporation Power-on-reset circuit including integration capacitor
US5297099A (en) * 1991-07-10 1994-03-22 Dallas Semiconductor Corp. Integrated circuit with both battery-powered and signal-line-powered areas
US5338984A (en) * 1991-08-29 1994-08-16 National Semiconductor Corp. Local and express diagonal busses in a configurable logic array
FR2684206B1 (fr) * 1991-11-25 1994-01-07 Sgs Thomson Microelectronics Sa Circuit de lecture de fusible de redondance pour memoire integree.
JP2797844B2 (ja) * 1992-06-17 1998-09-17 三菱電機株式会社 半導体集積回路
US5394104A (en) * 1992-06-25 1995-02-28 Xilinx, Inc. Power-on reset circuit including dual sense amplifiers
KR950002084B1 (ko) * 1992-12-16 1995-03-10 현대전자산업주식회사 고전압 노이즈 감소용 데이타 출력 버퍼회로
US5450417A (en) * 1993-10-26 1995-09-12 Texas Instruments Incorporated Circuit for testing power-on-reset circuitry
US5848541A (en) * 1994-03-30 1998-12-15 Dallas Semiconductor Corporation Electrical/mechanical access control systems
US5831827A (en) * 1994-04-28 1998-11-03 Dallas Semiconductor Corporation Token shaped module for housing an electronic circuit
US5604343A (en) * 1994-05-24 1997-02-18 Dallas Semiconductor Corporation Secure storage of monetary equivalent data systems and processes
US5679944A (en) * 1994-06-15 1997-10-21 Dallas Semiconductor Corporation Portable electronic module having EPROM memory, systems and processes
US5567993A (en) * 1994-06-23 1996-10-22 Dallas Semiconductor Corporation Programmable power supply system and methods
US5537360A (en) * 1994-09-16 1996-07-16 Dallas Semiconductor Corporation Programmable power supply systems and methods providing a write protected memory having multiple interface capability
US5959926A (en) * 1996-06-07 1999-09-28 Dallas Semiconductor Corp. Programmable power supply systems and methods providing a write protected memory having multiple interface capability
US5940345A (en) * 1997-12-12 1999-08-17 Cypress Semiconductor Corp. Combinational logic feedback circuit to ensure correct power-on-reset of a four-bit synchronous shift register
US6160429A (en) * 1998-11-12 2000-12-12 Fairchild Semiconductor Corporation Power-on reset circuit
US7221199B2 (en) * 2003-12-24 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit and method for generating level-triggered power up reset signal
US7895426B2 (en) * 2007-08-24 2011-02-22 International Business Machines Corporation Secure power-on reset engine
US8208312B1 (en) 2009-09-22 2012-06-26 Novocell Semiconductor, Inc. Non-volatile memory element integratable with standard CMOS circuitry
US8199590B1 (en) 2009-09-25 2012-06-12 Novocell Semiconductor, Inc. Multiple time programmable non-volatile memory element
US8134859B1 (en) 2009-09-25 2012-03-13 Novocell Semiconductor, Inc. Method of sensing a programmable non-volatile memory element
US8872554B2 (en) 2012-01-06 2014-10-28 Silicon Laboratories Inc. Externally configurable power-on-reset systems and methods for integrated circuits

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753011A (en) * 1972-03-13 1973-08-14 Intel Corp Power supply settable bi-stable circuit
GB2020437B (en) * 1978-04-14 1982-08-04 Seiko Instr & Electronics Voltage detecting circuit
US4385245A (en) * 1981-06-01 1983-05-24 Motorola, Inc. MOS Power-on reset circuit
US4441039A (en) * 1981-11-20 1984-04-03 International Business Machines Corporation Input buffer circuit for semiconductor memory
JPS5932024A (ja) * 1982-08-13 1984-02-21 Hitachi Ltd 半導体集積回路
US4585957A (en) * 1983-04-25 1986-04-29 Motorola Inc. Diode load emitter coupled logic circuits
JPS59218042A (ja) * 1983-05-26 1984-12-08 Toshiba Corp 半導体集積回路
NL8400453A (nl) * 1984-02-13 1985-09-02 Philips Nv Ladingssensor.
US4654547A (en) * 1985-06-28 1987-03-31 Itt Corporation Balanced enhancement/depletion mode gallium arsenide buffer/comparator circuit
IT1204808B (it) * 1986-02-18 1989-03-10 Sgs Microelettronica Spa Circuito di reset all'accensione per reti logiche in tecnologia mos,particolarmente per periferiche di microprocessori

Also Published As

Publication number Publication date
DE3740571A1 (de) 1989-06-08
US4874965A (en) 1989-10-17

Similar Documents

Publication Publication Date Title
DE3740571C2 (de) Schaltungsanordnung zum Einschalt-Rücksetzen von integrierten logischen Schaltungen in MOS-Technik
DE4226047C2 (de) Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test")
DE3872762T2 (de) Referenzspannungsgeneratorschaltung.
DE2541131C2 (de) Schaltungsanordnung zum Konstanthalten der Schaltverzögerung von FET-Inverterstufen in einer integrierten Schaltung
DE3705140C2 (de) In MOS-Technologie ausgeführte Einschalt-Rückstellschaltung für logische Schaltungsanordnungen, insbesondere für Peripherien von Mikroprozessoren
DE2254618A1 (de) Schaltungsanordnung zur referenzspannungserzeugung
DE69206335T2 (de) Unter niedriger Spannung betriebener Stromspiegel.
EP0010137A1 (de) Substratvorspannungs-Generatorschaltung
DE2359647A1 (de) Schaltungsanordnung zur erzeugung einer kompensierten steuerspannung
DE4201516C2 (de) Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung
DE2510604A1 (de) Integrierte digitalschaltung
DE3232843C2 (de) MOS-Logikschaltung
DE4107870C2 (de)
DE4131075C2 (de)
DE4236072A1 (de) Treiberschaltung zur erzeugung digitaler ausgangssignale
DE2802595C2 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung
DE3343700C2 (de)
EP0010149A1 (de) Referenzquelle auf einem integrierten FET-Baustein sowie Verfahren zum Betrieb der Referenzquelle
EP1064726A1 (de) Schaltungsanordnung zur reduzierung des leckstromes
DE2552849C3 (de) Logische Schaltung
DE2165160C2 (de) CMOS-Schaltung als exklusives ODER-Glied
DE3844387C2 (de) Schaltung zur Erzeugung einer über weite Bereiche der Versorgungsspannung konstanten Bezugsspannung, insb. für einen dynamischen Direktzugriffsspeicher
WO1999059249A1 (de) Verfahren und vorrichtung zum umschalten eines feldeffekttransistors
DE10146849A1 (de) Verfahren zur Erzeugung einer Ausgangsspannung
DE2045634A1 (de) Spannungs und temperaturkompensier ter Multivibrator

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: SGS-THOMSON MICROELECTRONICS S.P.A., CATANIA, IT

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, A., DIPL.-ING. KINKELDEY, H., DIPL.-IN

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee