DE3642951A1 - Detektorsystem, insbesondere sicherungssystem, und verfahren zur erzeugung einer anzeige eines zustandes an mindestens einer entfernten stelle - Google Patents

Description

Die vorliegende Erfindung betrifft ein Detektorsystem, insbesondere ein Sicherungssystem sowie ein Verfahren zur Erzeugung einer Anzeige eines Zustandes, insbesondere zur Erzeugung einer Anzeige eines Zustandes an einer durch ein Sicherungssystem überwachten Stelle.

Es sind Sicherungssysteme bekannt, die mindestens eine Sendeeinheit und eine zentrale Empfangseinheit enthalten, wobei die Sendeeinheit codierte HF-Signale zur zentralen Empfangseinheit überträgt, welche diese Signale decodiert, um einen Alarm oder eine andere Anzeige eines Zustandes an der Stelle der Sendeeinheit zu erzeugen. Der Zustand kann das Vorhandensein eines Feuers, eines Einbruchs, eines Notfalls bzw. von Wasser oder einem anderen strömenden Medium sein. Ggf. können auch noch andere Zustände überwacht werden. Es kann sich dabei beispielsweise um einen Zustand der Sendeeinheit, beispielsweise den Zustand ihrer Batterie oder den Zustand eines Sensors handeln. Generell enthält die ausgesendete Information auch die Identität oder den Ort der Sendeeinheit. Ein Hauptproblem bei drahtlosen HF-Sicherungssystemen ist die Zuverlässigkeit der Kommunikationsdaten. Die Information bzw. der Zustand, der Status oder der Ort werden generell als Folge von digitalen Daten-Bits seriell übertragen, welche einem HF-Träger aufmoduliert sind. Dieser modulierte Träger wird in der zentralen Empfangseinheit empfangen und demoduliert, um eine digitale Datenfolge für eine Verarbeitungsschaltung zu erzeugen, welche die Daten analysiert. Aufgrund der Natur der HF-Kommunikation können Störungen durch Rauschen auftreten, wobei unerwünschte Signalsprünge in sonst gültigen übertragenen Daten auftreten oder Scheindaten erzeugt werden, bei denen es sich tatsächlich lediglich um Rauschen handelt. Da die Verarbeitungsschaltung die empfangenen Daten hinsichtlich der Information über den Zustand von verschiedenen Sensoren analysiert, kann Rauschen in den Daten dazu führen, daß das System entweder eine gültige Übertragung ignoriert oder einen Alarmzustand für einen der Sensoren falsch meldet. Bisherige Versuche zur Lösung dieses Problems bestehen darin, die Daten mehrfach zu senden und durch die Verarbeitungsschaltung lediglich einen Alarmzustand zu melden, wenn diese identische Datenfolgen mehrfach empfangen hat. Dies führt jedoch zu einer ineffizienten Ausnutzung der Sendezeit, zu Problemen hinsichtlich der Batterielebensdauer, zu gegenseitigen Beeinflussungen (bzw. Kollisionen) der Sendungen unterschiedlicher Sendeeinheiten sowie zu Schwierigkeiten bei der Einhaltung der FCC-Vorschriften über die Netzsendeenergie.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, Möglichkeiten zur Sicherung der Signalgenauigkeit anzugeben, ohne daß die Gesamtübertragungszeit verdoppelt oder verdreifacht werden muß, wie dies bei wiederholten Datenaussendungen der Fall ist.

Bei einem Detektorsystem mit mindestens einer Sendeeinheit, die einen Sensor zur Erfassung eines Zustandes und eine vom Sensor angesteuerten Sendeeinheit zur Aussendung eines für den Zustand repräsentativen Datensignals aufweist, und mit einer Empfängereinheit zum Empfang der Datensignale und zur Erzeugung eines den Zustand anzeigenden Ausgangsgröße sieht die Erfindung zur Lösung dieser Aufgabe vor, daß die Sendeeinheit derart ausgebildet ist, daß sie das Datensignal in zufallsmäßig angeordneten Zeitintervallen aussendet.

Die Sendeeinheit enthält vorzugsweise eine Anordnung zur Erzeugung einer Pseudo-Zufallszahl sowie eine Anordnung zur Verzögerung der Aussendung des Datensignals um eine auf die Pseudo-Zufallszahl bezogene Zeitperiode.

Bei einem insbesondere als Sicherungssystem ausgebildeten Detektorsystem mit mindestens einem Sensor zur Erfassung eines Zustandes an einer Stelle in einem Sicherheitsbereich und zur Erzeugung eines für den Zustand an der Stelle repräsentativen Datensignals, mit mindestens einem Sender zur Aussendung eines mit dem Datensignal modulierten HF- Signals und mit einem Empfänger zum Empfang des modulierten HF-Signals sieht die Erfindung eine Anordnung zur Erzeugung eines Fehlerprüfsignals, das kürzer als das Datensignal ist, eine Aufmodulierung des Datensignals und des Datenprüfsignals auf das HF-Signal, eine das empfangene Fehlerprüfsignal zur Prüfung des empfangenen Datensignals und zur Auswahl richtiger empfangener Signale ausnutzende Anordnung und eine von den richtigen Signalen angesteuerte Anordnung zur Erzeugung eines den Zustand repräsentierenden Ausgangssignals vor.

Das Fehlerprüfsignal ist vorzugsweise ein zyklischer Redundanzprüf-Code (CRC-Code). Dieser CRC-Code bildet einen Rest, wenn eine Polynom-Darstellung des Datensignals durch das Polynom A ⁵ + A ² + 1 geteilt wird. Die Anordnung zur Erzeugung eines Fehlerprüfsignals umfaßt vorzugsweise einen Mikrocomputer mit einem durch Programmierung realisierten Schieberegister, wobei die Teilung durch Schiebung des Datensignals durch das Schieberegister erfolgt und wobei wenigstens ein Bit in ein weiteres Bit rückgeführt wird.

Bei einem Verfahren zur Erzeugung einer Anzeige eines Zustandes an einer entfernten Stelle, bei dem der Zustand erfaßt, ein den Zustand repräsentierendes Datensignal ausgesendet und das Datensignal empfangen sowie zur Erzeugung der Zustandsanzeige ausgenutzt wird, ist erfindungsgemäß vorgesehen, daß die Aussendung des Datensignals nach einem zufallsmäßig gewählten Zeitintervall erfolgt.

Bei einer bevorzugten Ausführungsform dieses Verfahrens umfaßt die Aussendung des Datensignals nach einem zufallsmäßig gewählten Zeitintervall, das auf eine Pseudo-Zufallszahl bezogen ist, eine zyklische Führung durch eine Zeitschleife, und zwar sooft, wie dies durch die Pseudo-Zufallszahl gegeben ist. Das Aussenden nach einem zufällsmäßig gewählten Zeitintervall kann auch noch nach einem zusätzlichen vorgegebenen Zeitintervall erfolgen.

Bei einem Verfahren zur Erzeugung einer Anzeige eines Zustandes an einer durch ein Sicherungssystem überwachten Stelle, bei dem der Zustand erfaßt und ein ihn repräsentierendes Datensignal erzeugt und übertragen wird und das empfangene Signal zur Erzeugung der Zustandsanzeige ausgenutzt wird, ist erfindungsgemäß vorgesehen, daß das durch die Zustandserfassung erzeugte Datensignal zur Festlegung eines im Vergleich zu ihm kürzeren Fehlerprüfsignals analysiert wird, das Datensignal und das Fehlerprüfsignal übertragen werden, das empfangene übertragene Signal auf Richtigkeit überprüft wird und die richtigen Signale zur Erzeugung der Zustandsanzeige ausgenutzt werden.

Das Datensignal ist dabei vorzugsweise ein Digitalsignal, das zur Analysierung durch eine Digitaldarstellung eines algebraischen Polynoms geteilt wird, wobei der nach Teilung (CRC-Code) verbleibende Rest mit dem Datensignal übertragen wird. Die Überprüfung erfolgt vorzugsweise durch Teilung des Datenanteils des empfangenen Signals durch das algebraische Polynom und durch Vergleich des Restes (CRC-Code) mit dem Prüfanteil des Signals, d. h., mit dem im Sender berechneten CRC-Code. Vorzugsweise umfassen die Daten 18 Bits und der CRC-Code 5 Bits.

Die Erfindung gibt eine neue Lösungsmöglichkeit für Sicherungssysteme zur Gewährleistung der Genauigkeit und der Zuverlässigkeit der empfangenen Daten an.

Das Datensignal wird dabei zuverlässig hinsichtlich Genauigkeit unter Ausnutzung eines codierten Fehlerprüfsignals geprüft, das wesentlich kürzer als das Datensignal ist und dennoch gegenüber einer Wiederholung des Datensignals eine zuverlässigere Fehlerprüfung gewährleistet.

Dies wird dadurch erreicht, daß mit den Daten ein zyklischer Redundanz-Prüf-Code (CRC-Code) übertragen wird.

Durch zufallsmäßige Anordnung der Perioden zwischen den Aussendungen einzelner Sendeeinheiten in einem Detektorsystem wird die Wahrscheinlichkeit von synchronen Interferenzen wesentlich verringert.

Gemäß der algebraischen Codierungstheorie führen bis zu zwei Fehler in den empfangenen Daten immer zu einer Fehlübereinstimmung zwischen zwei berechneten CRC-Codes. Im Vergleich dazu können zwei Aussendungen des gleichen Datensignals miteinander übereinstimmen, wenn zwei Fehler vorhanden sind, d. h., wenn das gleiche Bit in jeder Aussendung fehlerhaft ist. Erfindungsgemäß ergibt sich also eine bessere Genauigkeit im Vergleich zur Wiederholung von Aussendungen, selbst wenn 18 Bits zum Ersatz einer Aussendungswiederholung und 5 Bits für den CRC-Code bei einem bevorzugten erfindungsgemäßen Ausführungsbeispiel vorhanden sind.

Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt:

Fig. 1 eine schematische Darstellung eines beispielhaften erfindungsgemäßen Detektorsystems;

Fig. 2 ein Schaltbild eines Teils einer erfindungsgemäß ausgebildeten Sendeeinheit sowie deren elektrische Verbindungen mit einem Mikrocomputer;

Fig. 3 ein Schaltbild einer erfindungsgemäßen Empfangseinheit sowie deren Verbindungen mit einem Mikroprozessor;

Fig. 4 ein Flußdiagramm der Schritte einer bevorzugten Ausführungsform eines Mikrocomputer-Programms;

Fig. 5 ein Flußdiagramm der Schritte einer bevorzugten Ausführungsform eines Mikroprozessor-Programms; und

Fig. 6 ein Beispiel der Berechnung eines CRC-Codes unter Verwendung eines Schieberegisters.

Ein in Fig. 1 dargestelltes Ausführungsbeispiel eines erfindungsgemäßen Sicherungssystems enthält drei Fernsendeeinheiten 10, 11 und 12 sowie eine zentrale Empfangseinheit 18. Die Sendeeinheiten umfassen einen Einbruchsdetektor 10 an einer Tür, eine Panik-Druckknopfeinheit 11 sowie eine Feuerdetektoreinheit 12, die jeweils ein Signal erzeugen, wenn der spezielle Zustand eintritt, für dessen Detektierung sie vorgesehen sind. Jede Ferndetektoreinheit 10, 11 und 12 besitzt einen zugeordneten HF-Sender 14, 15 bzw. 16, der ein moduliertes HF-Signal überträgt, das einen zyklischen Redundanzprüf-Code (CRC-Code) enthält. Dieses Signal wird durch die zentrale Empfangseinheit 18 empfangen. Diese zentrale Empfangseinheit 18 demoduliert die Signale, berechnet einen zweiten CRC-Code und vergleicht ihn mit dem gesendeten CRC-Code, um zu bestimmen, ob das übertragene Signal richtig ist. Sodann decodiert sie die richtigen Signale und liefert Ausgangsgrößen, beispielsweise optische Anzeigen über Blinklampen 20, eine akkustische Anzeige über einen Summer 21 oder ein Signal auf einer Telefonleitung 23 zu einer (nicht dargestellten) Überwachungsstation, wodurch die detektierten Zustände angezeigt werden.

Im einzelnen ist darauf hinzuweisen, daß bei dem bevorzugten Ausführungsbeispiel des erfindungsgemäßen Detektorsystems gemäß Fig. 1 die Einbruchsdetektoreinheit 10, die Panik-Druckknopfeinheit 11 sowie die Feuerdetektoreinheit 12 lediglich beispielhaft angegeben sind. Statt dieser Einheiten können auch beispielsweise nur zwei oder viele hundert Einheiten vorgesehen sein. Es können auch andere Detektor-Typen, d. h., nicht nur ein Einbruchs-, Panik- oder Feuer-Detektor, vorgesehen sein. Beispielsweise können Detektoren vorgesehen sein, welche das Vorhandensein von nicht erwünschtem Wasser oder andere unsichere oder unerwünschte Zustände anzeigen. Die Ferndetektoreinheit 10 enthält eine Magnetkontaktanordnung 31 an einer Tür, welche über eine Leitung 32 mit einer Signalverarbeitungsschaltung 33 verbunden ist. Diese Signalverarbeitungsschaltung 33 ist mit dem HF-Sender 14 verbunden, welcher über eine Antenne 34 ein Signal zur zentralen Einheit 18 überträgt. Entsprechend enthält die Panikeinheit 11 einen Panikdruckknopf 35, welcher mit einer Signalverarbeitungsschaltung 36 verbunden ist, die ihrerseits mit dem eine Antenne 37 aufweisenden Sender 15 verbunden ist. Die Feuerdetektoreinheit 12 enthält einen Feuerdetektor 38, der mit einer Signalprozessorschaltung 39 verbunden ist, welche ihrerseits mit dem eine Antenne 40 aufweisenden Sender 16 verbunden ist. Die zentrale Einheit 18 enthält eine mit einem Empfänger (Fig. 3) und einer Signalverarbeitungsschaltung in einem Chassis 43 gekoppelte Antenne 42. Die Signalverarbeitungsschaltung ist mit den Anzeigelampen 20, dem Summer 21 und der Telefonleitung 23 verbunden. Es ist darauf hinzuweisen, daß die Eingangs- und Ausgangsgrößen lediglich beispielhaft angegeben sind. In bestimmten Ausführungsformen kann eine Vielzahl anderer Größen verwendet werden. Es ist weiterhin darauf hinzuweisen, daß eine große Anzahl von anderen Signalen, beispielsweise Batteriezustandssignale oder Überwachungssignale zwischen den Ferndetektoreinheiten 10, 11 und 12 und der zentralen Einheit 18 übertragen werden können.

Ein Teilblockschaltbild einer Signalverarbeitungsschaltung, beispielsweise der Signalverarbeitungsschaltung 36, einer beispielhaften Sendeeinheit, beispielsweise der Sendeeinheit 11, ist in Fig. 2 dargestellt, während ein Teilblockschaltbild der Schaltung der zentralen Empfangseinheit 18 in Fig. 3 dargestellt ist. In diesen Figuren bezeichnen die Zahlen an in einem Mikrocomputer 50 und einen Mikroprozessor 80 führenden Leitungen, beispielsweise die Zahl "1" im oberen linken Teil des Mikroprozessors 50, die jeweilige Zahl des Pins dieser beiden Komponenten. Die Bezeichnungen im Mikrocomputer bzw. Mikroprozessor an den Pins, beispielsweise die Bezeichnung "OSC1", am Pin 1 beziehen sich auf interne Signale dieser Computereinheiten. Die Pin-Zahlen und andere Einzelheiten anderer Komponenten, beispielsweise eines EE-PROM 51, des Senders 15, des Empfängers 88 und eines Speichers 90 sind nicht im einzelnen angegeben, da diese Komponenten an sich bekannt sind.

Die spezielle Ausführungsform der Verarbeitungsschaltung und des Senders gemäß Fig. 2 hat insofern einen mehrfachen Zweck, als an sie mehrere unterschiedliche Sensoren, beispielsweise der Panik-Druckknopf 35, der Feuerdetektor 38, der Einbruchsdetektor 31 oder andere Elemente angeschlossen werden können. Die Schnittstelle (nicht dargestellt) zwischen den Sensoren, beispielsweise dem Sensor 35 und der Signalverarbeitungsschaltung 36, ist so ausgebildet, daß die Triggerung ein Signal mit tiefem Pegel auf einer Leitung 56 und einer Leitung von Eingangsleitungen 57, 58 und 59 erzeugt. Die Einzelheiten der Sensoren 31, 35 und 38 sowie der Schnittstelle werden nicht gesondert beschrieben, da sie an sich bekannt sind.

Die Signalverarbeitungsschaltung, beispielsweise die Signalverarbeitungsschaltung 36, enthält den Mikrocomputer 50, das EE-PROM 51, einen Taktgeber 53, einen Inverter 54, einen keramischen Resonator 62, Widerstände 63 bis 66, einen Kondensator 68 sowie Dioden 70, 71 und 72. Die Signalverarbeitungsschaltung 36 enthält weiterhin eine (nicht dargestellte) Versorgungsspannungsquelle, welche die für die Schaltung notwendige Spannung, beispielsweise Vdd an einem Anschluß 75 und Massepotential an einem Anschluß 76 zur Verfügung stellt. Schließlich enthält die Signalverarbeitungsschaltung 36 auch eine nicht dargestellte Batteriezustandsschaltung (nicht dargestellt), welche ein Signal mit tiefem Pegel auf einer Leitung 60 liefert, wenn die Ladung der Batterie unter einen bestimmten Pegel fällt. Die Betriebsspannungsquelle und die Batteriezustandsschaltung sind an sich bekannt.

Der Pin 1 des Mikrocomputers 50 ist über den keramischen Resonator 62 mit Masse und über den Widerstand 63 mit der Spannung Vdd verbunden. Ein Pin 2 ist mit der Spannung Vdd verbunden. Ein Pin 3 ist mit einem Pin 26 verbunden. Ein Pin 28 ist über den Widerstand 64 mit dem Ausgang des Inverters 54 verbunden. Der Eingang des Inverters 54 ist mit der Eingangsleitung 56 verbunden. Der Pin 28 ist weiterhin über die Parallelschaltung des Widerstandes 65 und der Diode 70 mit einem Pin 27 verbunden, wobei die Kathode der Diode am Pin 28 liegt. Der Pin 27 ist weiterhin über den Kondensator 68 mit Masse verbunden. Pins 6 bis 9 sind mit den Eingangsleitungen 57 bis 60 verbunden. Ein Pin 24 ist mit dem Ausgang des Taktgebers 53 verbunden. Der Ausgang des Taktgebers 53 ist weiterhin über die Diode 71 mit dem Eingang des Inverters 54 verbunden, wobei die Kathode dieser Diode am Taktgeber liegt. Ein Pin 25 ist mit dem Datenausgang des EE-PROM 51 verbunden. Pins 4 und 5 sind mit Masse verbunden. Ein Pin 16 des Mikrocomputers 50 ist mit einem Eingang des Taktgebers 53 und über den Widerstand 66 mit Masse verbunden. Ein Pin 14 ist über die Diode 72 mit dem Eingang des Inverters 54 verbunden, wobei die Kathode dieser Diode am Mikrocomputer liegt. Ein Pin 13 ist mit dem Einschalteingang des Senders 15 und ein Pin 17 mit dem Dateneingang des Senders verbunden. Ein Pin 15 ist mit dem Einschalteingang des EE-PROM 51 verbunden. Pins 10, 11 und 12 sind mit dem Dateneingang, dem Chip-Ausgang- bzw. Takteingang des EE-PROM 51 verbunden.

Fig. 3 zeigt die verschiedenen Komponenten der zentralen Einheit 18 sowie deren Verbindungen mit dem Mikroprozessor 80. Diese Komponenten umfassen ein Bandgerät 81, eine Schnittstelle 83, eine Programmiereinheit 85, eine Schnittstelle 87, den Empfänger 88, eine Betriebsspannungsversorgung 89, einen Speicher 90, Parallelausgänge 91, Paralleleingänge 92, serielle Ausgänge 93, Fernfunktionen 94, einen Oszillator 99, einen Transistor 100, Widerstände 101 bis 105 sowie Kondensatoren 109 und 110. Pins 2 und 3 des Mikroprozessors 80 sind mit den Programmiereingängen der Zentraleinheit 18 verbunden. Die Programmiereinheit 85 kann über die Schnittstelle 87 mit diesen Pins verbunden sein, wobei andererseits auch das Bandgerät 81 über die Schnittstelle 83 mit diesen Pins verbunden sein kann. Die Komponenten 85 und 87 bzw. 81 und 83 sind lediglich während des Programmierens der Einheit 18 angeschlossen. Ein Pin 40 des Mikroprozessors 80 ist mit der Systemspannungsquelle Vcc und über den Widerstand 101 mit dem Datenausgang des Empfängers 88 verbunden. Weiterhin ist der Datenausgang des Empfängers 88 mit Pin 4 des Mikroprozessors verbunden. Pin 12 ist mit dem Trägerdetektorausgang des Empfängers 88 und über den Widerstand 102 mit der Spannung Vcc verbunden. Pin 9 ist mit der Drain des Transistors 100 und über den Widerstand 103 mit der Spannung Vcc verbunden. Die Source des Transistors 100 ist mit Masse verbunden, während dessen Gate mit dem Rücksetzausgang der Betriebsspannungsversorgung 89 verbunden ist. Diese Betriebsspannungsversorgung 89 liefert die Spannung Vcc an einem Anschluß 114 und Masse an einem Anschluß 115. Pin 13 ist über den Widerstand 104 mit der Spannung Vcc verbunden. Ein Pin 18 des Mikroprozessors ist über den Oszillator 99 mit einem Pin 19 und über den Kondensator 109 mit Masse verbunden. Weiterhin ist der Pin 19 über den Kondensator 110 ebenfalls mit Masse verbunden. Ein Pin 20 liegt an Masse, während ein Pin 31 über den Widerstand 105 an Masse liegt. Pins 6, 10, 11, 14 und 15 sind mit verschiedenen Fernfunktionen, beispielsweise einem Modem oder einer Wähleinrichtung verbunden. Diese Funktionen umfassen die Telefonleitung 23 (Fig. 1). Die Pins 1, 7 und 8 sind mit den seriellen Ausgängen verbunden, welche durch Relais oder andere Einrichtungen gebildet werden können. Pin 5 ist mit dem Rücksetzeingang einer Rauchdetektor-Hilfsversorgungsschaltung verbunden. Pins 32 bis 39 dienen zur Realisierung der Paralleleingangs/Ausgangs-Funktion und sind sowohl mit den Parallelausgängen, beispielsweise Relais, den LED's 20 und dem Summer 21, sowie den Paralleleingängen verbunden, bei denen es sich um festverdrahtete Eingänge für verschiedene Sensoren (eine festverdrahtete Realisierungsmöglichkeit für das System) und verschiedene Zustandseingänge, beispielsweise einen Eingang für den Batteriezustand und den Zustand der Speichereinheit handeln kann. Pins 16, 17 sowie 21 bis 30 sind mit der zentralen Speichereinheit 90 verbunden.

In der bevorzugten erfindungsgemäßen Ausführungsform handelt es sich bei den Teilen der Schaltungen nach den Fig. 2 und 3 um folgende Typen: Der Mikrocomputer 50 ist ein Typ PIC 16C58, das EE-PROM 51 entweder ein Typ ER59256 oder NMC9306N, wobei der Feldeffekttransistor und die zugehörige Schaltung zur Spannungsversorgung der Schaltkreise hinzukommt. Der Sender 15 kann ein an sich bekannter Typ mit zugehörigen Puffern, Transistoren usw. sein, um ihn Ein-Auszuschalten und die Daten vor der Aussendung zu formen. Der Taktgeber 53 ist ein programmierbarer Taktgeber 4541 mit zugehörigen Komponenten, der Inverter 54 ein hexagonaler Inverter in Form eines Schmitt-Triggers 40106, der Resonator 62 ein keramischer Resonator mit einer Frequenz von 2 MHz, der Widerstand 63, 64, 65 und 66 jeweils ein Widerstand mit 2,2 MOhm, 4,7 kOhm, 82 kOhm bzw. 100 kOhm, der Kondensator 68 ein Kondensator mit einer Kapazität von 0,1 MFarad und die Diode 70, 71 und 72 jeweils eine Diode des Typs 1N4148. Der Mikroprozessor 80 ist vorzugsweise ein Prozessor des Typs 8031 der Firma Intel, das Bandgerät 81 und die Schnittstelle 83 ein Kassettengerät oder ein anderer Typ ein Bandgerätes mit einer zugehörigen Schnittstelle zur Anpassung an den Mikroprozessor, die Programmiereinheit 85 und die Schnittstelle 87 ein Mini- oder Personal-Computer oder ein anderer Computer mit einer entsprechenden Schnittstelle, der Empfänger 88 ein an sich bekannter Empfänger, während die Betriebsspannungsversorgung der Speicher, die Parallelausgänge und -Eingänge, die seriellen Ausgänge und die Fernfunktionen an sich bekannte Komponenten sind. Die Widerstände 101, 102 und 104 besitzen vorzugsweise einen Widerstandswert von 10 kOhm, während die Widerstände 103 und 105 einen Widerstand von 4,7 kOhm bzw. 1 kOhm besitzen. Die Kondensatoren 109 und 110 besitzen vorzugsweise eine Kapazität von 30 Picofarad. Der Oszillator 99 ist ein Kristalloszillator mit einer Frequenz von 8 MHz, während der Transistor 100 ein Transistor vom Typ VN10KM ist.

Fig. 4 zeigt ein Flußdiagramm des erfindungsgemäßen Programms für den Mikrocomputer 50. Fig. 5 zeigt ein Flußdiagramm des erfindungsgemäßen Programms für den Mikrocomputer 80. Gemäß dem Flußdiagrammen und den Fig. 2, 3 und 6 ist die Funktion des erfindungsgemäßen Systems sowie des erfindungsgemäßen Verfahrens die folgende: Um Batterieleistung zu sparen, wird der Mikrocomputer 50 normalerweise durch ein Signal mit tiefem Pegel am Pin 28 im Bereitschaftsbetrieb gehalten. Der Taktgeber 53 arbeitet jedoch kontinuierlich solange, wie eine ausreichend geladene Batterie an das System angeschlossen ist. Der Taktgeber 53 ist so programmiert, daß er zur Durchführung einer Überwachungsfunktion sein Ausgangssignal (auf der an die Kathode der Diode 71 angekoppelten Leitung) in geeigneten Zeitpunkten von einem hohen auf einen tiefen Pegel ändert. Dieses Signal mit tiefem Pegel wird in den Eingang des Inverters 54 eingespeist, wodurch dessen Ausgangssignal einen hohen Pegel annimmt und damit ein Signal hohen Pegels am Pin 28 des Mikrocomputers 50 zu dessen Einschaltung entsteht. Andererseits bewirkt ein Signal mit tiefem Pegel von einem der an den Eingang 56 angekoppelten Sensoren (beispielsweise 31, 35 oder 38) ein Signal hohen Pegels am Eingangspin 28 des Mikrocomputers, um diesen einzuschalten. Kurze Zeit, nachdem der Pin 28 einen hohen Pegel angenommen hat, nimmt auch der Pin 27 (mit einer durch den Widerstand 65 und den Kondensator 68 festgelegten Verzögerung) einen hohen Pegel an und löscht den Mikrocomputer. Nach Einschaltung schaltet der Mikrocomputer seinen Pin 14 auf einen tiefen Pegel, um sich selbst eingeschaltet zu halten. Sodann wird das Programm ausgelöst, das EE-PROM 51 durch Erzeugung eines Signals hohen Pegels am Pin 15 eingeschaltet, das EE-PROM durch Anlegen eines Signal hohen Pegels am Pin 11 (Chip-Auswahl) freigegeben, und es werden Sendeeinheit-Identifikationsdaten aus dem EE-PROM am Pin 25 ausgelesen, während das EE-PROM mit einem Ausgangssignal am Pin 12 getaktet und die Adresse gesendet wird, aus der Daten über den Pin 10 auszulesen sind. Die Identifikationsdaten bestehen aus einem Einleitungsteil, einer Systemidentifikationszahl und einer Senderidentifikationszahl. Der Mikrocomputer 50 addiert den laufenden Status (wie er an den Eingängen 6 bis 8 gegeben ist) und die Identifikationsdaten zur Erzeugung eines zu sendenden Datensignals. Der Mikrocomputer 50 berechnet sodann eine Pseudo-Zufallszahl mit 4 Bit (0 bis 15) wie folgt: Ein Schieberegister mit 15 Bit wird mit einem von Null-verschiedenen Wert aufgelöst. Der Inhalt des Registers wird nach links verschoben, wobei das ganz rechts befindliche Bit (Bit 1) durch eine EXCLUSIV-ODER-Verknüpfung der Bits 14 und 15 (die beiden ganz links befindlichen Bits) ersetzt wird. Diese neue Zahl im Register wird als Pseudo-Zufallssystem zur Festlegung der Anzahl von durch den Mikrocomputer abzuarbeitenden Verzögerungsschleifen von 20 ms verwendet. Die willkürlich festggelegte Verzögerung liegt im Bereich von 30 bis 300 ms (15 × 20 ms) und im Mittel bei 150 ms. Jede nachfolgende Schiebung im Register mit 15 Bit führt zur Erzeugung einer neuen Zahl mit 15 Bit in einer Pseudo-Zufallssequenz. Die Sequenz wiederholt sich, nachdem 32.767 Zahlen erzeugt worden sind. Lediglich 4 Bits der Zahl mit 15 Bit werden zur Festlegung der willkürlich ausgelegten Verzögerung ausgenutzt.

Der Mikrocomputer 50 wartet die Anzahl von durch die Pseudo-Zufallszahl festgelegten Schleifenzeitperioden ab und erzeugt sodann am Pin 13 ein Signal mit hohem Pegel. Dieses Signal mit hohem Pegel schaltet den Sender 15 und eine Batteriepegel-Indikatorschaltung (nicht dargestellt) ein. Der Einleitungsteil, die Systemidentifikationszahl, die Senderidentifikationszahl sowie der Zustand werden sodann am Pin 17 ausgegeben. Der Batteriezustand wird sodann auf die Leitung 9 gelesen (ein Signal mit tiefem Pegel zeigt einen geringen Batteriespannungswert an) und übertragen, während ein zyklischer Redundanzprüf-Code (CRC-Code) wie folgt berechnet wird: Sind die Daten A 8, . . ., A 1, T 6, . . ., T 1, S 4, . . ., S 1, worin A 1 bis A 8 den Systemidentifikationscode mit 8 Bit, T 1 bis T 6 den Sendercode mit 6 Bit und S 1 bis S 4 den Sensorzustandscode mit 4 Bit repräsentieren, so können die Daten und der CRC-Code unter Verwendung der algebraischen Codierungstheorie als algebraisches Polynom, nämlich A 8 a ²² + A 7 a ²¹ . . . + S 1 a ⁵ + C 5 a ⁴ + C 4 a ³ + C 3 a ² + C 2 a + C 1 interprediert werden, worin C 5 bis C 1 der CRC-Code mit 5 Bit ist. Gemäß der algebraischen Codierungstheorie sollte der CRC-Code so gewählt werden, daß das vorgenannte Polynom, das als "erstes Polynom" bezeichnet wird, genau durch ein zweites Polynom teilbar ist. Bei der bevorzugten Ausführungsform wird das zweite Polynom zu a ⁵ + a ² + 1 gewählt. Der CRC-Code kann durch Teilung des ersten Polynoms mit auf Null gesetztem CRC-Code (C 1 bis C 5 auf Null gesetzt) durch das zweite Polynom festgelegt werden, wobei der Rest dann der CRC-Code ist. Der Teilungsvorgang erfolgt vorzugsweise im Mikrocomputer 50 durch ein zweites durch ein Programm realisiertes Schieberegister mit Rückkopplung. Bei der bevorzugten Ausführungsform wird ein Schieberegister mit 6 Bit mit einer Rückkopplung vom sechsten Bit ohne Übertrag zu den Bits 1 bis 3 realisiert. Die Teilung, d. h. der Durchgang der Daten durch das Schieberegister ist in Fig. 6 für das Tastdatensignal 000000010000011011 dargestellt. Es ist zu bemerken, daß bis zum Schritt 13 keine Einsen in a ⁵ geschoben werden, so daß Daten bis dahin ohne Änderung durch das Register geschoben werden. Im Schritt 13 wird die 1 in a ⁵ ohne Übertrag zu a ² und a ⁰ addiert. Das Schieben wird bis zum Schritt 18 fortgesetzt, wobei dann der CRC-Code durch die 5 Bits geringerer Ordnung des Schieberegisters gegeben ist. Der berechnete CRC-Code und ein Übertragungsendesignal werden sodann übertragen und der Sender abgeschaltet. Nach einer Überwachungsübertragung (ausgelöst durch den Taktgeber 53) setzt der Mikrocomputer den Taktgeber sodann durch ein Signal mit hohem Pegel am Pin 16 zurück und führt sich selbst in den Bereitschaftsbetrieb zurück. Bevor der Mikrocomputer den Taktgeber rücksetzt und in den Bereitschaftsbetrieb zurückkehrt, werden jedoch nicht Überwachungsaussendungen mit einer vorgegebenen festen Verzögerung plus einer Pseudo-Zufallsverzögerung wiederholt. Ist der zu meldende Zustand am Pin 6 oder 7 vorhanden, so wird die Aussendung mit einer vorgegebenen festen Verzögerung von 100 ms plus der willkürlichen Verzögerung neun mal wiederholt. Ist der zu meldende Zustand am Eingang 8 vorhanden (Eingang für den Panikdruckknopf), so handelt es sich bei dem Sender gewöhnlich um eine tragbare Einheit. Da der Senderort nicht festliegt, kann die Signalstärke gering sein, so daß die Aussendung mit einer festen Verzögerung von 850 ms plus der willkürlichen Verzögerung dreissig mal wiederholt wird. Bei der bevorzugten Ausführungsform dauert das gesendete Datenwort 18 ms. Eine Überwachungssendungsmeldung wird durch Programmierung des Taktgebers 53 auf etwa 60 s gesetzt.

Das gesendete Signal wird vom Empfänger 88 über die Antenne 42 empfangen. Bei Empfang eines Signals gibt der Empfänger ein Signal mit tiefem Pegel auf seinen Trägerdetektierungsausgang, das auf den Pin 12 des Mikroprozessors 80 gegeben wird, um diesen einzuschalten. Es ist darauf hinzuweisen, daß der einleitende Teil des gesendeten Signals die Prozesseinschaltung auslöst, so daß der Mikroprozessor im Zeitpunkt der Datenankunft zu deren Empfang bereit ist. Der Mikroprozessor 80 berechnet einen CRC-Code unter Ausnutzung des empfangenen Datensignals im oben beschriebenen Sinne. Der resultierende Rest bzw. der zweite CRC-Code wird vom empfangenen CRC-Code subtrahiert, wobei das Ergebnis Null ist und das empfangene Signal auf die Ausgänge gegeben wird, wenn die beiden Codes gleich sind. Ist das Ergebnis von Null verschieden, so wird das Signal nicht zum Ausgang durchgelassen.

Die bevorzugten Ausführungsformen der Computerprogramme, durch welche die Pseudo-Zufallsignal und der CRC-Code im Sender berechnet und der CRC-Code im Empfänger berechnet und geprüft wird, werden nachfolgend angegeben. Es ist darauf hinzuweisen, daß im Senderprogramm die Berechnungen gleichzeitig in der Mitte anderer Operationen durchgeführt werden.

Gemäß der algebraischen Codierungstheorie werden bis zum zwei Fehler in den empfangenen Daten immer durch eine Fehlanpassung zwischen dem empfangenen CRC-Code und dem in der Empfangseinheit 18 berechneten CRC-Code angezeigt. Daher werden alle Einzel- und Doppelfehler ausgelöscht. Weiterhin werden auch die meisten Dreifach- und Vierfachfehler detektiert. Der CRC-Code mit fünf Ziffern ist daher für die Erfassung von Fehlern wirksamer als eine Wiederholung der Aussendung des vollständigen Datensignals, wobei in diesem Falle eine Sendebreite von 18 Bits erforderlich ist.

Anstelle der beschriebenen Ausführungsformen sind im Rahmen der Erfindung Abwandlungen möglich. Beispielsweise können zur Berechnung des Fehlerprüf-Codes andere Polynome verwendet werden. Auch kann eine Programmierung mit anderer Software erfolgen. Anstelle einer Software-Lösung kann die Berechnung auch unter Ausnutzung von Hardware- bzw. von festverdrahteten Schaltungen durchgeführt werden. Schließlich sind äquivalente elektronische Teile und Komponenten verwendbar.

Programm zur Berechnung der Pseudo-Zufallszahl-Codes im Sender

Claims (29)

1. Detektorsystem mit mindestens einer Sendereinheit (beispielsweise 10), die einen Sensor (beispielsweise 31) zur Erfassung eines Zustandes und einer vom Sensor angesteuerten Sendereinheit (beispielsweise 14, 33, 34) zur Aussendung eines für den Zustand repräsentativen Datensignals aufweist, und mit einer Empfängereinheit (18) zum Empfang der Datensignale und zur Erzeugung einer den Zustand anzeigenden Ausgangsgröße, dadurch gekennzeichnet, daß die Sendereinheit (beispielsweise 14, 33, 34) derart ausgebildet ist, daß sie das Datensignal in zufallsmäßig angeordneten Zeitintervallen aussendet.

2. Detektorsystem nach Anspruch 1, dadurch gekennzeichnet, daß die Sendereinheit (beispielsweise 14, 33, 34) Mittel zur Erzeugung einer Pseudo-Zufallszahl sowie Mittel zur Verzögerung der Aussendung des Datensignals für ein auf die Pseudo-Zufallszahl bezogenes Zeitintervall erhält.

3. Detektorsystem nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Mittel zur Erzeugung einer Pseudo-Zufallszahl ein Schieberegister enthalten.

4. Detektorsystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Verzögerungsmittel zur Realisierung eines Durchlaufs durch eine der Pseudo-Zufallszahl gleiche Anzahl von Zeitperioden dienen.

5. Detektorsystem nach einem der Ansprüche 1 bis 4, gekennzeichnet durch Mittel zur Verzögerung um ein vorgegebenes Zeitintervall zusätzlich zum Pseudo-Zufallszeitintervall.

6. Sicherungssystem mit mindestens einem Sensor (beispielsweise 31) zur Erfassung eines Zustandes an einer Stelle im Sicherheitsbereich und zur Erzeugung eines für den Zustand an der Stelle repräsentativen Datensignals,
mit mindestens einem Sender (beispielsweise 14) zur Aussendung eines mit dem Datensignal modulierten HF-Signals,
und mit einem Empfänger (88) zum Empfang des modulierten HF-Signals, insbesondere nach einem der Ansprüche 1 bis 5, gekennzeichnet durch
eine Anordnung (beispielsweise in 33) zur Erzeugung eines Fehlerprüfsignals, das kürzer als das Datensignal ist, eine Aufmodulierung des Datensignals und des Datenprüfsignals auf das HF-Signal,
eine das empfangene Fehlersignal zur Prüfung des empfangenen Datensignals und zur Auswahl richtiger empfangener Signale ausnutzende Anordnung (in 18) und eine von den richtigen Signalen angesteuerte Anordnung (beispielsweise 21) zur Erzeugung eines den Zustand repräsentierenden Ausgangssignals.

7. Sicherungssystem nach Anspruch 6, dadurch gekennzeichnet, daß das Fehlerprüfsignal ein einen algebraischen Code repräsentierendes Signal ist.

8. Sicherungssystem nach Anspruch 6 und 7, dadurch gekennzeichnet, daß der algebraische Code ein zyklischer Code ist.

9. Sicherungssystem nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß das Datensignal durch ein erstes Polynom repräsentiert ist und daß das Fehlerprüfsignal durch den Rest gebildet ist, wenn das erste Polynom durch ein zweites Polynom geteilt wird.

10. Sicherungssystem nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß das erste Polynom gleich a ⁵ + a ² + 1 ist.

11. Sicherungssystem nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß das Datensignal und das Fehlerprüfsignal jeweils ein Digitalsignal ist und daß die Anzahl von Bit des Fehlerprüfsignals kleiner als die Anzahl der Bits des Datensignals ist.

12. Sicherungssystem nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, daß das Fehlerprüfsignal eine digitale Darstellung eines algebraischen Polynoms ist.

13. Sicherungssystem nach einem der Ansprüche 6 bis 12, dadurch gekennzeichnet, daß das Fehlerprüfsignal den Rest bildet, wenn das Datensignal durch ein algebraisches Polynom geteilt wird.

14. Sicherungssystem nach einem der Ansprüche 6 bis 13, dadurch gekennzeichnet, daß die Anordnung zur Prüfung der Genauigkeit des empfangenen Signals Mittel zur Teilung des Datensignals durch das algebraische Polynom und zum Vergleich des Ergebnisses mit dem Fehlerprüfsignal enthält.

15. Sicherungssystem nach einem der Ansprüche 6 bis 14, dadurch gekennzeichnet, daß das algebraische Polynom gleich a ⁵ + a ² + 1 ist.

16. Sicherungssystem nach einem der Ansprüche 6 bis 15, dadurch gekennzeichnet, daß die Anordnung zur Erzeugung des Fehlerprüfsignals durch ein Rückkoppel-Schieberegister gebildet ist.

17. Sicherungssystem nach einem der Ansprüche 6 bis 16, dadurch gekennzeichnet, daß die Anordnung zur Erzeugung des Fehlerprüfsignals einen Computer enthält und daß das Rückkoppel-Schieberegister ein durch Programm realisiertes Schieberegister ist.

18. Sicherungssystem nach einem der Ansprüche 6 bis 17, dadurch gekennzeichnet, daß die Prüfanordnung ein Rückkoppel-Schieberegister ist.

19. Sicherungssystem nach einem der Ansprüche 6 bis 18, dadurch gekennzeichnet, daß die Prüfanordnung einen Computer aufweist und daß das Rückkoppel-Schieberegister ein durch Programm realisiertes Schieberegister ist.

20. Verfahren zur Erzeugung einer Anzeige eines Zustandes an einer entfernten Stelle, bei dem der Zustand erfaßt, ein den Zustand repräsentierendes Datensignal ausgesendet und das Datensignal empfangen sowie zur Erzeugung der Zustandsanzeige ausgenutzt wird, dadurch gekennzeichnet, daß die Aussendung des Datensignals nach einem zufällig gewählten Zeitintervall erfolgt.

21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß zur verzögerten Aussendung eine Pseudo-Zufallszahl erzeugt und die Aussendung nach einem auf die Pseudo-Zufallszahl bezogenen Zeitintervall erfolgt.

22. Verfahren nach Anspruch 20 und 21, dadurch gekennzeichnet, daß zur Erzeugung der Pseudo-Zufallszahl eine von Null verschiedene Zahl in ein Schieberegister eingegeben wird und der Registerinhalt geschoben wird, während wenigstens ein Bit durch eine EXCLUSIV-ODER-Verknüpfung von wenigstens zwei weiteren Bits ersetzt wird.

23. Verfahren nach einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, daß zur verzögerten Aussendung eine mehrfache Führung durch eine Taktgeberschleife entsprechend der Pseudo-Zufallszahl erfolgt.

24. Verfahren nach einem der Ansprüche 20 bis 23, dadurch gekennzeichnet, daß die verzögerte Aussendung des Datensignals nach einem vorgegebenen Zeitintervall zusätzlich zu dem willkürlichen Zeitintervall erfolgt.

25. Verfahren zur Erzeugung einer Anzeige eines Zustandes an einer durch ein Sicherungssystem überwachten Stelle, bei dem der Zustand erfaßt und ein ihn repräsentierendes Datensignal erzeugt und übertragen wird
und das empfangene Signal zur Erzeugung der Zustandsanzeige ausgenutzt wird, insbesondere nach einem der Ansprüche 20 bis 24, dadurch gekennzeichnet, daß das durch die Zustandserfassung erzeugte Datensignal zur Festlegung eines im Vergleich zu ihm kürzeren Fehlerprüfsignal analysiert wird,
das Datensignal und das Fehlerprüfsignal übertragen werden,
das empfangene übertragene Signal auf Richtigkeit überprüft wird
und die richtigen Signale zur Erzeugung der Zustandsanzeige ausgenutzt werden.

26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß zur Erfassung und Erzeugung eines Datensignals ein Digitalsignal erzeugt wird und daß das Datensignal zur Analyse durch eine digitale Darstellung eines algebraischen Polynoms geteilt und der durch Teilung erhaltene Rest übertragen wird.

27. Verfahren nach Anspruch 25 und 26, dadurch gekennzeichnet, daß zur Prüfung der Datenteil des empfangenen Signals durch das algebraische Polynom geteilt und der Rest mit dem Fehlerprüfteil des empfangenen Signals verglichen wird.

28. Verfahren nach einem der Ansprüche 25 bis 27, dadurch gekennzeichnet, daß das digitale Datensignal zur Teilung durch ein Schieberegister geschoben wird, wobei wenigstens ein Bit in wenigstens ein weiteres Bit zurückgeführt wird.

29. Verfahren nach einem der Ansprüche 25 bis 28, dadurch gekennzeichnet, daß das Datensignal durch ein Schieberegister mit sechs Bit in Richtung von Bit 1 bis Bit 6 verschoben wird, und daß zur Rückführung das sechste Bit ohne Übertrag zu den Bits 1 und 3 hinzuaddiert wird.