DE3642234C2 - Verfahren zum Herstellen einer Halbleiterspeichereinrichtung - Google Patents
Verfahren zum Herstellen einer HalbleiterspeichereinrichtungInfo
- Publication number
- DE3642234C2 DE3642234C2 DE3642234A DE3642234A DE3642234C2 DE 3642234 C2 DE3642234 C2 DE 3642234C2 DE 3642234 A DE3642234 A DE 3642234A DE 3642234 A DE3642234 A DE 3642234A DE 3642234 C2 DE3642234 C2 DE 3642234C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- capacitor
- trench
- film
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000003990 capacitor Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 33
- 239000013078 crystal Substances 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 16
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 26
- 239000011241 protective layer Substances 0.000 claims 4
- 238000000206 photolithography Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 25
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 238000000926 separation method Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 241001212789 Dynamis Species 0.000 description 1
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 229910008938 W—Si Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Herstel
lung einer Halbleiterspeichereinrichtung.
Speziell
bezieht sich die Erfindung auf die Herstellung
einer dynamischen Halbleiterspeichereinrichtung vom
DRAM-Typ (Dynamic Random Access Memory), die mit hoher In
tegrationsdichte und hoher Güte hergestellt werden kann und
in der sich Gräben bzw. Ausnehmungen innerhalb jeweiliger
Kondensator- bzw. Kapazitätsbereiche befinden.
Dynamische Speicherzellen werden zunehmend als Speicherele
mente verwendet, da sie, wie bereits erwähnt, mit hoher In
tegrationsdichte auf einem Substrat angeordnet werden kön
nen. Eine dynamische Speicherzelle enthält einen einzelnen
Speicherkondensator und einen einzelnen Schalttransistor,
der mit dem Speicherkondensator verbunden ist.
Bei zunehmender Integrationsdichte der IC-Spei
chereinrichtungen wird jedoch die in Anspruch genommene
Fläche pro Speicherzelle immer kleiner, so daß die in jedem
Kondensator zu speichernde elektrische Ladung merklich her
abgesetzt wird. Das kann zur Folge haben, daß der Inhalt
einiger Speicherzellen fehlerhaft ausgelesen wird.
Um dieses Problem zu überwinden, wird ein Graben innerhalb
der Oberfläche eines Substrats des Speicherkondensatorbe
reichs gebildet, um die Oberfläche zu vergrößern. Auf diese
Weise läßt sich die Kapazität des Speicherkondensators er
höhen, so daß ein größerer Betrag an elektrischer Ladung
speicherbar ist.
Ein Verfahren zum Herstellen eines Halbleiterspeichers mit
Kondensatoren, die jeweils in einem Graben liegen, ist aus
dem Dokument EP 0 088 451 A1 bekannt. Gemäß diesem Verfahren
werden zunächst durch einen LOCOS-Schritt aktive Bereiche
abgegrenzt. Innerhalb der aktiven Bereiche liegt die Oberfläche
des Si-Substrats frei. An vorgegebenen Stellen werden
Gräben in das Substrat eingeätzt. Dann wird die gesamte
Oberfläche der Anordnung mit einem SiO₂- und anschließend
einem Si₃N₄-Film versehen. Außerdem wird ein Film aus polykristallinem
Silizium aufgebracht. Die danach im Bereich
jedes Grabens immer noch vorhandene Vertiefung wird durch
örtliches Abscheiden von polykristallinem Silizium aufgefüllt.
Nachdem auf diese Weise jeder Kondensator hergestellt
wurde, wird neben jedem Kondensator ein Transistor ausgebildet.
Durch diese getrennte Herstellung von zunächst Kondensatoren
und dann Transistoren ist es schwierig, diese beiden
Funktionselemente jeweils zuverlässig ganz dicht aneinanderzusetzen
und damit eine hohe Integrationsdichte zu erzielen.
Aufgabe der Erfindung ist es, ein Verfahren zum Herstellen
einer Halbleiterspeichereinrichtung zu schaffen, bei dem ein
Grabenkondensator und ein zugehöriger Transistor in selbstausrichtender
Weise gebildet werden können. Der Grabenkondensator
soll dabei so beschaffen sein, daß er eine hohe
Integration der Halbleiterspeichereinrichtung ermöglicht.
Die Halbleiterspeichereinrichtung ist eine dynamische Halbleiterspeichereinrichtung
mit wahlfreiem Zugriff (DRAM-Halbleiterspeichereinrichtung)
und weist sehr kleine Speicherzellen
mit Kondensatoren hoher Kapazität auf.
Das erfindungsgemäße Verfahren ist durch die Lehre von Anspruch
1 gegeben. Es zeichnet sich dadurch aus, daß zunächst
in einer Isolationsschicht eine Öffnung und dann in einer
darüber aufgebrachten Halbleiterschicht ein Fenster ausgebildet
wird, das leicht gegenüber der Öffnung versetzt ist,
wodurch selbst nach der Ausbildung des Fensters noch ein
Kontakt zwischen der Halbleiterschicht und dem Substrat in
einem Randbereich der Öffnung in der Isolierschicht besteht.
So können der Kondensator und der Transistor bei kleinsten
Abmessungen zuverlässig miteinander verbunden werden.
Die Zeichnung stellt ein Aus
führungsbeispiel der Erfindung dar. Es zeigt
Fig. 1(A) bis 1(F) Teilquerschnitte im Grabenbereich einer
jeweiligen Speicherzelle zur Erläuterung der Her
stellungsweise einer dynamischen Halbleiterspei
chereinrichtung (DRAM) mit wahlfreiem Zugriff
nach der Erfindung,
Fig. 2 einen in Kanallängsrichtung verlaufenden Teil
querschnitt durch die Halbleiterspeichereinrich
tung entlang der Linie A-A in Fig. 4,
Fig. 3 einen in Kanalbreitenrichtung verlaufenden Teil
querschnitt durch die Halbleiterspeichereinrich
tung entlang der Linie B-B in Fig. 4 und
Fig. 4 eine schematische Darstellung einer Maskenanord
nung innerhalb der Halbleiterspeichereinrichtung.
Bei einer Schaltungsanordnung eines dynamischen Speichers mit
wahlfreiem Zugriff (DRAM)
ist eine Elektrode des Kondensa
tors mit einem Source-Anschluß des MOS-Transistors verbun
den. Ein Gate-Anschluß des MOS-Transistors ist mit einer
Wortleitung verbunden, während ein Drain-Anschluß des
MOS-Transistors mit einer Bit-Leitung verbunden ist.
Im nachfolgenden wird anhand der Fig. 1(A) bis 1(F) der
Herstellungsprozeß einer dynamischen Halbleiterspeicher
einrichtung mit wahlfreiem Zugriff nach der Erfindung
(DRAM) näher beschrieben.
In dem in Fig. 1(A) gezeigten Schritt wird ein lateraler
Kristallwachstumsvorgang durchgeführt, um durch ein Fenster
mit einer Breite von 1 µm hindurch, das sich innerhalb ei
ner SiO2-Schicht 2 befindet, mit Hilfe eines Siliciumein
kristallsubstrats 1 vom P-Typ als Kristallkeim ein Silicium
einkristall vom P-Typ wachsen zu lassen, um auf diese Weise
auch eine Silicium-Einkristallschicht 3 auf der SiO2Schicht
2 zu erhalten. Auf der Silicium-Einkristallschicht 3 wird
anschließend ein Film 4 gebildet, der aus drei Schichten
besteht. Die erste und auf der Schicht 3 liegende Schicht
besteht aus SiO2 (Siliciumdioxid) und weist eine Dicke von
20 nm (200 Å) auf. Die zweite und mittlere Schicht besteht
aus Si3N4 (Trisiliciumtetranitrid) und weist eine Dicke von
10 nm (100 Å) auf. Die dritte und letzte Schicht besteht
aus einem SiO2-Film mit einer Dicke von 500 nm (5000 Å).
Für den Fall, daß ein Superdünnfilmtransistor innerhalb ei
nes multi- bzw. polykristallinen Siliciums gebildet wird,
besteht die Siliciumschicht 3 ebenfalls aus multi- bzw. po
lykristallinem Silicium.
Die einkristalline Siliciumschicht 3 und das einkristalline
Siliciumsubstrat 1 vom P-Typ sind durch das Fenster inner
halb der Schicht 2 miteinander verbunden.
Gemäß dem in Fig. 1(B) dargestellten Schritt wird innerhalb
einer Photoresistschicht auf dem Dreischichtfilm 4 ein Fen
ster mit einer Breite von 1 µm durch ein geeignetes Photo
ätzverfahren hergestellt, und zwar an einer Position auf
dem Dreischichtfilm 4, die gegenüber einem Ende der SiO2-
Schicht 2 um 0,3 µm verschoben ist. Mit Hilfe eines an
schließenden RIE-Verfahrens (reaktives Ionenätzverfahren)
werden der Dreischichtfilm 4 und die Siliciumeinkristall
schicht 3 so weit entfernt, daß ein Rest der Siliciumein
kristallschicht 3 an einem Ende der SiO2-Schicht 2 an der
linken Seite in Fig. 1(B) verbleibt. Um eine Trennung zwi
schen dem Kondensator und dem benachbarten Transistor einer
weiteren Speicherzelle im fertiggestellten DRAM zu gewähr
leisten, wird diese Si-Einkristallschicht 3 am Ende der als
Isolierschicht dienenden SiO2-Schicht 2 an der linken Seite
in Fig. 1(B) nicht vollständig abgetragen. Dies ist jedoch
nicht in jedem Fall erforderlich.
Im nächsten Schritt entsprechend der Fig. 1(C) wird wieder
um das RIE-Verfahren eingesetzt, um eine Ausnehmung heraus
zugraben, und zwar nach einer Oxidation der Oberfläche der
Ausnehmung, die im Schritt entsprechend der Fig. 1(B) er
halten worden ist. Die in diesem Schritt gebildeten Oxid
filme sind mit dem Bezugszeichen 4′ versehen. Da das mit
einer Breite von 1 µm gebildete Fenster um 0,3 µm gegenüber
dem Ende der SiO2-Schicht 2 verschoben ist, wie auch in
Fig. 1(C) zu erkennen ist, weist die in diesem Schritt er
haltene Ausnehmung eine Breite von 0,7 µm auf.
Entsprechend der Fig. 1(D) wird nunmehr zur Bildung eines
Bereichs 5 vom N⁺-Typ ein Donator durch die Innenoberfläche
der Ausnehmung in den Einkristallbereich 1 hineindiffun
diert. Der Bereich 5 vom N⁺-Typ kann alternativ auch da
durch hergestellt werden, daß der Donator aus einer festen
Phase in den Bereich 1 hineindiffundiert, nachdem ein PSG-
Film (Phospho-Silikat-Glas) epitaktisch durch einen geeigneten Wachs
tumsprozeß auf der Innenoberfläche der Ausnehmung gebildet
worden ist, beispielsweise durch ein CVD-Verfahren (Chemi
cal Vapor Deposition). Es sei darauf hingewiesen, daß der
Bereich 5 vom N⁺-Typ als eine Elektrode des Kondensators
dient, wobei dieser Bereich 5 integral mit dem Source-An
schluß des Transistors TFT (Dünnfilmtransistor) verbunden
ist, der innerhalb der Silicium-Einkristallschicht 3 liegt.
Um einen Kondensatortrennfilm 6 zu erzeugen, wird die In
nenseite der Ausnehmung in dem in Fig. 1(E) dargestellten
Schritt einer Wärmeoxidationsbehandlung unterzogen.
Anschließend wird entsprechend dem in Fig. 1(F) gezeigten
Schritt multikristallines bzw. polykristallines Silicium 7
in die Ausnehmung eingebracht, wobei dieses Silicium 7 die
Funktion der Zellenplatte übernimmt. Nach Entfernung des
SiO2-Films, der den obersten Film des Dreischichtfilms 4
bildet, wird die Oberfläche des multi- bzw. polykristalli
nen Siliciums 7 oxidiert. Die Oberfläche mit Ausnahme des
poly- bzw. multikristallinen Siliciums 7 ist mit dem
Si3N4-Film bedeckt. Im Anschluß daran wird der Si3N4-Film
des Dreischichtfilms 4 entfernt, wonach ein Gateoxidfilm
des Transistors durch einen geeigneten Wachstumsvorgang
aufgebracht wird, um den Transistor zu vervollständigen.
In der Fig. 2 ist ein Querschnitt entlang der Kanallängs
richtung des nach der Erfindung hergestellten dynamischen
Speichers mit wahlfreiem Zugriff (DRAM) dargestellt. Dage
gen zeigt Fig. 3 einen Querschnitt entlang der Kanalbrei
tenrichtung des nach der Erfindung hergestellten dynami
schen Speichers mit wahlfreiem Zugriff (DRAM). Der N⁺-Be
reich 5 dient als jeweilige Elektrode des Kondensators, wobei
der N⁺-Bereich durch Diffusion von Donatoren durch die In
nenfläche des Grabens zur Bildung des Kondensators hindurch
erzeugt worden ist. Der Wärmeoxidationsfilm 11 weist eine
Länge bzw. Dicke von 10 nm (100 Å) auf und dient als Kon
densatortrennfilm, während die multi- bzw. polykristalline
Siliciumschicht 7 innerhalb des Grabens als Zellenplatte
des Kondensators arbeitet. Ein Dünnfilmtransistor TFT (Thin
Film Transistor) ist auf einem selektiven Oxidfilmbereich
10 gebildet, der auf einer P-Diffusionsschicht 9 eines
Siliciumsubstrats vom P-Typ liegt. Die Siliciumhalbleiter
schicht 11 ist als einkristalline Schicht ausgebildet, und
zwar mit Hilfe der sogenannten Rekristallisationstechnik.
Mit Hilfe eines Gateoxidfilms 24, einer multikristallinen
bzw. polykristallinen Gate-Elektrode 13 und einer W-(Wolf
ram)-Si-Elektrode 14 als Masken sind sowohl ein Source-Be
reich und ein Drain-Bereich gebildet, und zwar mit Hilfe
eines Ionenimplantationsverfahrens, wobei die Bereiche 24, 13
und 14 aufeinander ausgerichtet bzw. übereinander liegen.
Der Source-Bereich ist mit der Kondensatorelektrode N⁺ und
der Drain-Bereich mit der Bit-Leitung 16 der Drain-Elektro
de 4 Al verbunden. Eine Wortleitung, zu der die multi- bzw.
polykristalline Siliciumschicht 13 und die W-Si-Schicht 14
gehören, ist mit einem Oxidfilm 8 bedeckt, der mit Hilfe
des CVD (Chemical Vaporized Diffusion)-Verfahrens herge
stellt worden ist.
In der Fig. 4 sind in schematischer Weise die Wortleitun
gen, Bitleitungen, Grabenmaskenverteilungen 35 und Transi
stormaskenverteilungen 36 gezeigt. Es sei darauf hingewie
sen, daß der in Fig. 2 dargestellte Querschnitt entlang der
strichpunktierten Linie A-A in Fig. 4 verläuft, während der
in Fig. 3 dargestellte andere Querschnitt entlang der
strichpunktierten Linie B-B in Fig. 4 verläuft. Ein jewei
liger Transistor ist mit dem zugehörigen Kondensator über
die N⁺-Schicht an einer Position verbunden, über der sich
das Grabenmaskenmuster 35 und das Transistormaskenmuster 36
überlappen. Bei einem bevorzugten Ausführungsbeispiel eines
nach dem Verfahren gemäß der Erfindung hergestellten dyna
mischen Speichers mit wahlfreiem Zugriff (DRAM) werden fol
gende Abmessungen eingehalten:
Zellengröße: 1,5×2,5=3,75 µm²
Kondensator: 5,8 (Umfang bzw. Rand)×2,5 (Graben) µm²+ 1,2 (planar) µm²=15,7 µm²
Transistor: W=0,8 µm, L=1,0 µm.
Kondensator: 5,8 (Umfang bzw. Rand)×2,5 (Graben) µm²+ 1,2 (planar) µm²=15,7 µm²
Transistor: W=0,8 µm, L=1,0 µm.
Da beim Herstellungsprozeß nach der Erfindung das zur Bil
dung des TFT dienende Siliciumeinkristallmaterial 3 auf der
SiO2-Schicht 2 aufwächst, wobei als Substrat ebenfalls ein
Si-Einkristall verwendet wird, sind der Grabenkondensator
und der Transistor über den Siliciumeinkristall miteinander
verbunden und aufeinander selbst ausgerichtet. Da anderer
seits der TFT auf der SiO2-Schicht 2 gebildet ist, wird
gleichzeitig bei der Bildung des TFT ein Trennelement zur
Trennung des Kondensators vom benachbarten Transistor er
zeugt. Ferner sind der Grabenkondensator und der Transistor
über den Einkristallbereich 5 in aufeinander ausgerichteter
Weise miteinander verbunden, da der Dreischichtfilm 4 bzw.
die Ätzmaske der Siliciumeinkristallschicht 3 des TFT ge
genüber dem Fenster verschoben sind, das sich innerhalb der
SiO2-Schicht 2 befindet. Auch wird gleichzeitig eine Tren
nung zwischen den jeweiligen Speicherzellen erhalten, so
daß sich der Herstellungsprozeß der Halbleiterspeicherein
richtung mit Grabenkondensatoren einfach durchführen läßt.
Beim Aufbau der Halbleiterspeichereinrichtung
kann darüber hinaus der Raum bzw. Abstand, der zur
Trennung der einzelnen Elemente voneinander erforderlich
ist, kleiner als bei der konventionellen Halbleiterspei
chereinrichtung ausgeführt werden, da der auf der SiO2-
Schicht 3 liegende Transistor einen SOI-Aufbau (Silicon On
Insulating Substrate) aufweist. Bei diesem Transistor liegt
also eine Siliciumschicht auf einem isolierenden Substrat.
Das bedeutet, daß Transistor und Kondensator in Tiefenrich
tung und lateraler bzw. seitlicher Richtung durch die SiO2-
Schicht 3 voneinander getrennt sind, die einen Feldoxida
tionsfilm bildet.
Jedes Element des dynamischen Speichers mit wahlfreiem Zu
griff kann gegenüber der konventionellen
Speichereinrichtung einfacher separiert werden, da ein PN-
Übergang mit einer P⁺-Region 2 zur Trennung eines jeweili
gen Kondensators vom benachbarten Kondensator dient.
Aufgrund der N⁺-Diffusionsschicht wird die eine Elektrode
des Kondensators der Speicherzelle mit dem Source-Bereich
des TFT über einen Einkristall verbunden, so daß die Ver
bindung zwischen Kondensator und Transistor genauer als
beim konventionellen DRAM hergestellt werden kann.
Die erfindungsgemäß hergestellte Halbleiterspeicherein
richtung weist einen einfachen
Aufbau auf, wobei die Trennung zwischen verschiedenen
Elementen in einfacher Weise erreicht wird. Kondensator
und Transistor sind durch den Feldoxidationsfilm 3 in Tie
fenrichtung sowie in lateraler Richtung voneinander ge
trennt. Zwischen den jeweiligen Kondensatoren befindet sich
zur Trennung ein PN-Übergang. Das bedeutet, daß die Zellen
größe kleiner oder gleich 3,75 µm² sein kann, während die
Kapazität ihres Kondensators einen Wert annehmen kann, der
gleich oder größer 55,6 fF ist.
Jeder Kondensator ist mit dem entspre
chenden Transistor über eine Einkristallschicht in
selbstausgerichteter Weise miteinander verbunden.
Da die Abtrennung jedes Kondensators mit Hilfe einer PN-
Verbindung erfolgt, die einen P⁺-Bereich enthält, läßt sich
jedes Element des DRAM in viel einfache
rer Weise separieren als beim konventionellen DRAM.
Claims (13)
1. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
mit einer Vielzahl von Zellen, von denen jede aus
einem in einem Graben im Substrat der Einrichtung ausgebildeten
Kondensator und einem Transistor neben dem Kondensator
besteht, mit den folgenden Herstellschritten:
- a) Ausbilden einer Isolationsschicht (2) auf einem Halbleitersubstrat (1) und Ausbilden einer Öffnung in der Isolierschicht an einer Stelle, an der ein Kondensator ausgebildet werden soll;
- b) Ausbilden einer Halbleiterschicht (3) auf der Isolations schicht (2) und dem Halbleitersubstrat im Bereich der Öffnung in der Isolierschicht;
- c) Ausbilden einer Schutzschicht (4) auf der Halbleiter schicht (3);
- d) Ausbilden eines Fensters durch die Schutzschicht (4) hindurch an einer Stelle, die gegenüber der Öffnung in der Isolationsschicht leicht so versetzt ist, daß das Fenster und die Öffnung einander weitgehend, jedoch nicht vollständig überlappen, und Ausbilden eines Grabens durch das Fenster hindurch, wobei die Isolationsschicht und die Schutzschicht als Masken dienen, wobei die Halbleiterschicht im Bereich, in dem sich die Öffnung und das Fenster nicht überlappen, noch mit dem Halbleitersubstrat in Kontakt bleibt; und
- e) Ausbilden des Kondensators im Graben und des Transistors benachbart zum Kondensator.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
das Fenster im Schritt d) nur so tief ausgeführt wird, daß
ein Teil der Halbleiterschicht (3) auf der Isolationsschicht
(2) neben der Öffnung verbleibt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die Schritte a), b) und c) so ausgeführt werden, daß laterales
Kristallwachstum durch ein SiO₂-Fenster mit einer
Breite von im wesentlichen 1 µm ausgeführt wird, wobei der
Einkristall des P-Si-Halbleitersubstrats als Kristallisationskeim
dient.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß
die Isolationsschicht (2) eine SiO2-Schicht ist und die
Halbleiterschicht (3) ein auf die SiO₂-Schicht aufgewachsener
Si-Kristall ist und daß die Schutzschicht (4) eine erste
Schicht aus einem SiO₂-Film, eine zweite Schicht aus einem
Si₃N₄-Film und eine dritte Schicht aus einem SiO₂-Film aufweist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß
im Schritt d) ein Photoresist auf den dreischichtigen Film
aufgebracht wird, der Photoresist durch Photolithographie im
Bereich des herzustellenden Fensters entfernt wird und der
dreischichtige Film zusammen mit einem Teil der Si-Kristallschicht
(3) abgeätzt wird, um das Fenster zu bilden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
im Schritt d) die Innenfläche des Grabens oxidiert wird.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet , daß
das Fenster durch einen Photoätzprozeß gebildet wird.
8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
der Graben durch ein reaktives Ionenätzverfahren (RIE-Verfahren)
gebildet wird.
9. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
die Breite des Fensters im wesentlichen der Breite der Öffnung
entspricht, und daß die Breite des Grabens etwa 0,7 µm
beträgt.
10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
im Schritt e) durch Donatordiffusion ein N⁺-Bereich (5) an
der Innenfläche des Grabens gebildet wird, wobei der N⁺-Bereich
als eine Elektrode des Kondensators dient und er mit
einem Source-Anschluß des Transistors verbunden ist, der mit
Hilfe der verbliebenen Halbleiterschicht (3) hergestellt
wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß
im Schritt e) die Innenfläche des Grabens einem Wärmeoxidationsprozeß
unterzogen wird, um einen Kondensatorisolationsfilm
(6) zu bilden, und daß anschließend polykristallines
Silicium in den Graben eingebracht wird, um eine Zellplatte
(7) für den Kondensator zu bilden.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß
im Schritt d) die oberste, dritte Schicht des SiO₂-Films
entfernt wird, die Oberfläche des polykristallinen Siliziums
innerhalb des Grabens oxidiert wird, dann die Si₃N₄-Schicht
des Dreischichtfilms entfernt wird und schließlich ein Gateoxidfilm
(24) aufgebracht wird.
13. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß
die verbliebene Halbleiterschicht (3) einem Wärmeoxidationsprozeß
unterzogen wird, um auf ihr einen Oxidationsfilm auszubilden.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60278182A JPS62136868A (ja) | 1985-12-11 | 1985-12-11 | 半導体記憶装置 |
JP60278183A JPS62136869A (ja) | 1985-12-11 | 1985-12-11 | 半導体記憶装置 |
JP60279957A JPS62137865A (ja) | 1985-12-12 | 1985-12-12 | 半導体記憶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3642234A1 DE3642234A1 (de) | 1987-06-19 |
DE3642234C2 true DE3642234C2 (de) | 1994-08-04 |
Family
ID=27336533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3642234A Expired - Fee Related DE3642234C2 (de) | 1985-12-11 | 1986-12-10 | Verfahren zum Herstellen einer Halbleiterspeichereinrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US4820652A (de) |
DE (1) | DE3642234C2 (de) |
FR (1) | FR2591380B1 (de) |
GB (1) | GB2184290B (de) |
NL (1) | NL8603144A (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0691212B2 (ja) * | 1986-10-07 | 1994-11-14 | 日本電気株式会社 | 半導体メモリ |
US4912535A (en) * | 1987-08-08 | 1990-03-27 | Mitsubishi Denki Kabushiki Kaisha | Trench type semiconductor memory device having side wall contact |
JPH0262073A (ja) * | 1988-08-26 | 1990-03-01 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5310696A (en) * | 1989-06-16 | 1994-05-10 | Massachusetts Institute Of Technology | Chemical method for the modification of a substrate surface to accomplish heteroepitaxial crystal growth |
KR910013554A (ko) * | 1989-12-08 | 1991-08-08 | 김광호 | 반도체 장치 및 그 제조방법 |
US4988637A (en) * | 1990-06-29 | 1991-01-29 | International Business Machines Corp. | Method for fabricating a mesa transistor-trench capacitor memory cell structure |
KR950001159B1 (ko) * | 1991-12-27 | 1995-02-11 | 삼성전자 주식회사 | 반도체 메모리장치의 박막트랜지스터 및 그 제조방법 |
US5543348A (en) * | 1995-03-29 | 1996-08-06 | Kabushiki Kaisha Toshiba | Controlled recrystallization of buried strap in a semiconductor memory device |
GB2318681B (en) * | 1996-10-22 | 2001-08-29 | United Microelectronics Corp | Silicon on insulator (soi) dram cell structure and process |
US5770484A (en) * | 1996-12-13 | 1998-06-23 | International Business Machines Corporation | Method of making silicon on insulator buried plate trench capacitor |
US6207493B1 (en) | 1998-08-19 | 2001-03-27 | International Business Machines Corporation | Formation of out-diffused bitline by laser anneal |
DE19941148B4 (de) * | 1999-08-30 | 2006-08-10 | Infineon Technologies Ag | Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung |
US6472702B1 (en) * | 2000-02-01 | 2002-10-29 | Winbond Electronics Corporation | Deep trench DRAM with SOI and STI |
DE10321496B4 (de) * | 2003-05-13 | 2006-07-27 | Infineon Technologies Ag | Herstellungsverfahren für einen einseitig angeschlossenen Grabenkondensator |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58154256A (ja) * | 1982-03-10 | 1983-09-13 | Hitachi Ltd | 半導体装置 |
KR920010461B1 (ko) * | 1983-09-28 | 1992-11-28 | 가부시끼가이샤 히다찌세이사꾸쇼 | 반도체 메모리와 그 제조 방법 |
JPS60189964A (ja) * | 1984-03-12 | 1985-09-27 | Hitachi Ltd | 半導体メモリ |
DE3477102D1 (en) * | 1984-04-25 | 1989-04-13 | Siemens Ag | One-transistor memory cell for high-density integrated dynamic semiconductor memories, and method for manufacturing the same |
-
1986
- 1986-12-01 US US06/936,512 patent/US4820652A/en not_active Expired - Lifetime
- 1986-12-10 NL NL8603144A patent/NL8603144A/nl not_active Application Discontinuation
- 1986-12-10 DE DE3642234A patent/DE3642234C2/de not_active Expired - Fee Related
- 1986-12-11 FR FR868617375A patent/FR2591380B1/fr not_active Expired - Lifetime
- 1986-12-11 GB GB8629605A patent/GB2184290B/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB8629605D0 (en) | 1987-01-21 |
GB2184290A (en) | 1987-06-17 |
NL8603144A (nl) | 1987-07-01 |
US4820652A (en) | 1989-04-11 |
DE3642234A1 (de) | 1987-06-19 |
FR2591380A1 (fr) | 1987-06-12 |
GB2184290B (en) | 1990-02-07 |
FR2591380B1 (fr) | 1991-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4418352B4 (de) | Halbleiterbauelement mit einer Siliziumsäulen-Transistorstruktur mit ringförmig umgebendem Gate sowie Verfahren zu dessen Herstellung | |
DE69014486T2 (de) | Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung. | |
DE3856528T2 (de) | Dynamisches Speicherbauteil mit wahlfreiem Zugriff und Verfahren zu seiner Herstellung | |
DE4332074C2 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
DE3642234C2 (de) | Verfahren zum Herstellen einer Halbleiterspeichereinrichtung | |
DE19941148B4 (de) | Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung | |
DE2630571B2 (de) | Ein-Transistor-Speicherzelle mit in V-MOS-Technik | |
EP1180796A2 (de) | Grabenkondensator und Verfahren zu seiner Herstellung | |
DE4239142A1 (de) | ||
DE2756855A1 (de) | Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet | |
DE3785317T2 (de) | Matrix hoher Packungsdichte aus dynamischen VMOS RAM. | |
DE3787687T2 (de) | Halbleiterspeicher. | |
DE2916098A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE3437512A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
DE4408565C2 (de) | Verfahren zur Herstellung von Halbleiterspeichereinrichtungen | |
EP0875937A2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE3825701A1 (de) | Verfahren zur herstellung eines bipolaren transistors | |
DE3543937C2 (de) | ||
DE19832095C1 (de) | Stapelkondensator-Herstellungsverfahren | |
DE69030433T2 (de) | Herstellungsmethode für Halbleiterspeicher | |
EP0317934A1 (de) | Dreidimensionale 1-Transistorzellenanordnung für dynamische Halbleiterspeicher mit Grabenkondensator und Verfahren zu ihrer Herstellung | |
DE19954867C1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE19853432A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen derselben | |
DE102005001904A1 (de) | Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung | |
DE3714338C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 27/108 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |