DE4408565C2 - Verfahren zur Herstellung von Halbleiterspeichereinrichtungen - Google Patents
Verfahren zur Herstellung von HalbleiterspeichereinrichtungenInfo
- Publication number
- DE4408565C2 DE4408565C2 DE4408565A DE4408565A DE4408565C2 DE 4408565 C2 DE4408565 C2 DE 4408565C2 DE 4408565 A DE4408565 A DE 4408565A DE 4408565 A DE4408565 A DE 4408565A DE 4408565 C2 DE4408565 C2 DE 4408565C2
- Authority
- DE
- Germany
- Prior art keywords
- conductive layer
- layer
- etching
- insulation layer
- insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000009413 insulation Methods 0.000 claims description 81
- 238000000034 method Methods 0.000 claims description 73
- 229920002120 photoresistant polymer Polymers 0.000 claims description 61
- 239000003990 capacitor Substances 0.000 claims description 54
- 238000005530 etching Methods 0.000 claims description 40
- 238000003860 storage Methods 0.000 claims description 34
- 150000004767 nitrides Chemical class 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims 6
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 3
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- -1 B. As + ions Chemical class 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft Verfahren zur Herstellung von Halbleiterspeicher
einrichtungen.
Aus der US 5,268,322 ist bereits ein Verfahren der genannten Art mit den
Merkmalen a)-e), i) und l)-n) des Anspruchs 1 bekannt. Ähnliche Struk
turen sind bereits aus der DE 40 16 686 A1, der US 5,108,943 und der DE
43 06 318 A1 bekannt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung
einer Halbleiterspeichereinrichtung mit einem Kondensator zu schaffen,
der eine große Kapazität auch dann aufweist, wenn die für die Speicherzel
le zur Verfügung stehende Fläche auf dem Halbleitersubstrat gering ist.
Lösungen der gestellten Aufgabe sind den nebengeordneten Ansprüchen
1, 6, 7 und 8 zu entnehmen. Vorteilhafte Ausgestaltungen der Erfindung
sind in den Unteransprüchen gekennzeichnet.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung nä
her beschrieben. Es zeigen:
Fig. 1 eine Halbleiterspeichereinrichtung nach einem ersten
Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 2 eine perspektivische Ansicht, die nur den Kondensator
speicherelektrodenteil der Halbleiterspeichereinrich
tung nach dem ersten Ausführungsbeispiel der vorlie
genden Erfindung zeigt;
Fig. 3a bis 3f Querschnittsansichten zur Erläuterung eines Verfah
rens zur Herstellung der Halbleiterspeichereinrich
tung nach dem ersten Ausführungsbeispiel der vorlie
genden Erfindung;
Fig. 4a und 4b Querschnittsansichten zur Erläuterung eines Verfah
rens zur Herstellung einer Halbleiterspeichereinrich
tung nach einem zweiten Ausführungsbeispiel der vor
liegenden Erfindung;
Fig. 5a bis 5g Querschnittsansichten zur Erläuterung eines Verfah
rens zur Herstellung einer Halbleiterspeichereinrich
tung in Übereinstimmung mit einem dritten Ausfüh
rungsbeispiel der vorliegenden Erfindung;
Fig. 6a bis 6g Querschnittsansichten zur Erläuterung eines Verfah
rens zur Herstellung einer Halbleiterspeichereinrich
tung in Übereinstimmung mit einem vierten Ausfüh
rungsbeispiel der vorliegenden Erfindung; und
Fig. 7a bis 7g Querschnittsansichten zur Erläuterung eines Verfah
rens zur Herstellung einer Halbleiterspeichereinrich
tung in Übereinstimmung mit einem fünften Ausfüh
rungsbeispiel der vorliegenden Erfindung.
Nachfolgend wird ein erstes Ausführungsbeispiel der vorliegenden Erfin
dung unter Bezugnahme auf die Fig. 1 bis 3f näher beschrieben.
Im allgemeinen besteht eine DRAM-Zelle aus einem Übertragungstransis
tor (Schalttransistor) und einem Ladungsspeicherkondensator. Der Über
tragungstransistor weist eine Gateelektrode, einen Gateisolationsfilm, ei
ne Sourceelektrode und eine Drainelektrode auf. Dagegen soll der La
dungsspeicherkondensator Ladungen sammeln, die er über den Übertra
gungstransistor erhält, wobei dieser Kondensator eine Speicherelektrode
aufweist, die mit der Drainelektrode oder der Sourceelektrode des Über
tragungstransistors verbunden ist.
Die Fig. 1 zeigt eine Querschnittsansicht einer Halbleiterspeichereinrich
tung in Übereinstimmung mit dem ersten Ausführungsbeispiel der vorlie
genden Erfindung. Gemäß Fig. 1 enthält die Halbleiterspeichereinrich
tung einen Übertragungstransistor, gebildet durch eine Gateelektrode 13,
einen Gateisolationsfilm 12 und einen Sourcebereich bzw. Drainbereich
S/D. Zur Halbleiterspeichereinrichtung gehört ferner ein oberhalb des
Übertragungstransistors liegender Speicherkondensator, wobei zwischen
dem Speicherkondensator und dem Übertragungstransistor ein Isola
tionsfilm 14 vorhanden ist. Der Speicherkondensator ist dabei mit der
Sourceelektrode oder der Drainelektrode des Übertragungstransistors
elektrisch verbunden. Erfindungsgemäß weist der Speicherkondensator
eine zylindrische oder kastenförmige untere Struktur auf, die mit der
Sourceelektrode oder der Drainelektrode des Übertragungstransistors in
Kontakt steht, sowie eine als Abdeckung dienende obere Struktur im Inne
ren und oberhalb der unteren Struktur.
Die Fig. 2 zeigt eine perspektivische Ansicht des Kondensatorspeicher
elektrodenteils der Halbleiterspeichereinrichtung in Übereinstimmung
mit dem ersten Ausführungsbeispiel der Erfindung. Wie zu erkennen ist,
weist der Kondensator eine zylindrische oder kastenförmige Struktur 16
auf (untere Struktur), und eine als Abdeckung dienende Struktur 19 (obe
re Struktur), die zusammen eine Kondensatorspeicherelektrode ergeben.
Hierdurch läßt sich die wirksame Kondensatorfläche maximal vergrößern,
was zu einer maximalen Kapazität pro Substratflächenbereich führt.
Die Fig. 3a bis 3f zeigen Querschnitte zur Erläuterung eines Verfahrens
zur Herstellung der Halbleiterspeichereinrichtung nach dem ersten Aus
führungsbeispiel der vorliegenden Erfindung.
In Übereinstimmung mit diesem Verfahren wird zunächst ein Feldoxidfilm
11 mit einer Dicke von 400 Nanometern (4000 Å) auf einem Halbleitersub
strat 100 gebildet, und zwar durch einen herkömmlichen LOCOS-Prozeß
(lokale Oxidation von Silicium), um einen Elementeisolationsbereich
durch den Feldoxidfilm 11 und einen aktiven Bereich auf dem Halbleiter
substrat 100 zu erhalten, wie die Fig. 3a erkennen läßt. Auf die gesamte
freiliegende Oberfläche der so erhaltenen Struktur wird dann ein Gate
oxidfilm 12 mit einer Dicke von 10 bis 20 Nanometern (100 bis 200 Å) gebil
det, und zwar durch einen Oxidationsprozeß.
Sodann wird eine mit Verunreinigungen dotierte Polysiliciumschicht mit
einer Dicke von 300 bis 400 Nanometern (3000 bis 4000 Å) auf die gesamte
freiliegende Oberfläche der so erhaltenen Struktur aufgebracht, wozu ein
Chemical-Vapor-Deposition-Verfahren (CVD-Verfahren) durchgeführt
wird. Die Polysiliciumschicht wird anschließend strukturiert, und zwar
unter Verwendung eines geeigneten Gateelektrodenmusters, um auf diese
Weise eine Gateelektrode 13 zu erhalten.
Unter Verwendung der Gateelektrode 13 als Maske werden Verunreini
gungsionen, z. B. As+-Ionen, in einen freiliegenden Bereich des Halbleiter
substrats 100 implantiert, und zwar mit einer Konzentration von 1014 bis
1015 cm-3 sowie bei einer Beschleunigungsenergie von 60 bis 80 KeV. An
schließend erfolgt ein Temperungsschritt, wodurch ein Verunreinigungs
diffusionsbereich vom n-Typ entsteht, der als Sourceelektrode bzw. Drain
elektrode S/D dient.
Auf diese Weise wird ein Übertragungs- bzw. Schalttransistor erhalten,
der aus der Gateelektrode 13, dem Gateisolationsfilm 12 und den Source-
und Drainelektroden S/D besteht.
Auf die gesamte freiliegende Oberfläche der so erhaltenen Struktur und
auch auf den Übertragungstransistor wird ein erster Isolationsfilm 14 auf
gebracht, der entweder ein Oxidfilm oder ein Nitridfilm ist. Diese Filmbil
dung kann durch einen CVD-Prozeß oder durch einen LPCVD-Prozeß
(Low-Pressure-Chemical-Vapor-Deposition-Prozeß) erfolgen. Danach
wird der erste Isolationsfilm 14 selektiv geätzt, und zwar durch Anwen
dung eines photolithographischen Prozesses, um auf diese Weise eine
Kontaktöffnung 15 im Film 14 zu erhalten, durch die die Sourceelektrode
oder die Drainelektrode des Übertragungstransistors freigelegt wird.
Wie die Fig. 3b erkennen läßt, wird anschließend auf der gesamten freilie
genden Oberfläche der so erhaltenen Struktur und auch auf der ersten Iso
lationsschicht 14 eine erste leitende Schicht 16 gebildet, die eine dotierte
amorphe Siliciumschicht oder eine dotierte Polysiliciumschicht sein
kann, welche eine Dicke von 300 bis 500 Nanometern (3000 bis 5000 Å)
aufweist. Dabei kann die erste leitende Schicht 16 durch einen LPCVD-
Prozeß bei Temperaturen im Bereich von 520 bis 620°C und unter der Be
dingung erzeugt werden, daß ein Gas aus SiH4 oder Si2H6 sowie ein Gas
aus PH3 verwendet werden. Zu diesem Zeitpunkt wird die Dicke der ersten
leitenden Schicht so gewählt, daß sie die Kontaktöffnung 15 ausfüllt. Vor
zugsweise ist die Dicke der ersten leitenden Schicht 16 größer als der Radi
us der Kontaktöffnung 15. Die Dicke der Schicht 16 kann aber auch größer
als der Durchmesser der Kontaktöffnung 15 sein.
Anschließend wird eine zweite Isolationsschicht 17, die beispielsweise aus
einem Oxidfilm oder aus einem Nitridfilm besteht, mit einer Dicke von etwa
100 Nanometern (1000 Å) auf die erste leitende Schicht 16 aufgebracht,
wobei wiederum ein CVD-Prozeß oder ein plasmaverstärkter CVD-Prozeß
(PECVD-Prozeß) zum Einsatz kommen kann.
Sodann wird gem. Fig. 3c die zweite Isolationsschicht 17 mit einem Photo
resistfilm abgedeckt. Dieser Photoresistfilm wird dann auf photolithogra
phischem Wege strukturiert, um ein gewünschtes Photoresistmuster PR1
zu erhalten. Unter Verwendung des Photoresistmusters PR1 als Maske
werden dann die zweite Isolationsschicht 17 und die erste leitende Schicht
16 selektiv geätzt, und zwar durch ein anisotropes Trockenätzverfahren,
beispielsweise durch ein reaktives Ionenätzverfahren (RIE-Verfahren).
Das Ätzen der zweiten Isolationsschicht 17 erfolgt unter Verwendung
eines CF4 und H2 enthaltenden Gases. Auf der anderen Seite wird die erste
leitende Schicht 16, die aus der Siliciumschicht besteht, unter Verwen
dung eines Gases geätzt, das z. B. CCl2 und O2 enthält. Wie in Fig. 3c dar
gestellt ist, wird die erste leitende Schicht 16 bis zu einer vorbestimmten
Tiefe weggeätzt, um eine Stufe zu erhalten, die in Übereinstimmung mit
der Höhe einer jeden Seitenwand einer zylindrischen oder kastenförmigen
Struktur steht, die noch zu bilden ist, wobei ein Teil der ersten leitenden
Schicht 16 noch verbleibt, um einen Boden der zylindrischen bzw. kasten
förmigen Struktur zu formen.
Anschließend wird das Photoresistmuster PR1 entfernt, wie in Fig. 3d ge
zeigt ist. Auf die gesamte freiliegende Oberfläche der so erhaltenen Struk
tur wird dann eine dritte Isolationsschicht aufgebracht, bestehend aus
einem Oxidfilm oder aus einem Nitridfilm. Diese dritte Isolationsschicht
erhält eine Dicke von 100 Nanometern (1000 Å) und wird durch einen CVD-
Prozeß oder durch einen PECVD-Prozeß gebildet. Anschließend wird die
resultierende Struktur einem Rückätzprozeß unterworfen, und zwar ohne
Verwendung einer Maske, um Seitenwandstücke 18 an den Seitenoberflä
chen der zweiten Isolationsschicht 17 und der ersten leitenden Schicht 16
zu erhalten.
Auf die gesamte freiliegende Oberfläche der so erhaltenen Struktur wird
eine zweite leitende Schicht 19 aufgebracht, bestehend aus einer Silicium
schicht, wobei die zweite leitende Schicht 19 eine Dicke von 100 Nanome
tern (1000 Å) aufweist und durch einen LPCVD-Prozeß hergestellt wird.
Sodann wird die zweite leitende Schicht 19 mit einem anderen Photoresist
film bedeckt, wie in Fig. 4e gezeigt ist. Dieser Photoresistfilm wird dann auf
photolithographischem Wege strukturiert, und zwar unter Verwendung
eines vorbestimmten Kondensatorspeicherelektrodenmusters als Maske,
um ein Photoresistmuster PR2 zu erhalten.
Unter Verwendung des Photoresistmusters PR2 als Maske wird die zweite
leitende Schicht 19 selektiv geätzt, um auf diese Weise die zweite Isola
tionsschicht 17 freizulegen. Sodann werden die zweite Isolationsschicht
17 und die Seitenwandstücke 18 entfernt, und zwar unter Anwendung
eines Naßätzprozesses. Besteht die zweite Isolationsschicht 17 aus dem
Oxidfilm, so kommt während des Ätzschrittes eine HF enthaltende Lösung
zum Einsatz. Besteht dagegen die zweite Isolationsschicht 17 aus dem Ni
tridfilm, so wird während des Ätzschrittes eine Phosphorsäure (H3PO4)
enthaltende Lösung verwendet.
Sodann wird ein Teil der ersten leitenden Schicht 16, freigelegt nach Ent
fernung der zweiten Isolationsschicht 17 und der Seitenwandstücke 18,
selektiv geätzt, wobei das Photoresistmuster PR2 als Maske verwendet
wird.
Wie die Fig. 3f erkennen läßt, wird anschließend das Photoresistmuster
PR2 entfernt. Im Ergebnis wird eine Kondensatorspeicherelektrode 20 er
halten, zu der eine zylindrische oder kastenförmige untere Struktur ge
hört, die aus der ersten leitenden Schicht 16 besteht, und zu der ferner ei
ne als Abdeckung dienende obere Struktur gehört, die mit einem unteren
Teil versehen ist, welcher im Inneren der unteren Struktur sitzt, wobei die
obere Struktur durch die zweite leitende Schicht 19 gebildet ist, die rund
oder rechteckförmig bzw. quadratisch in der Flächenausdehnung sein
kann, entsprechend der Ausdehnung der unteren Struktur 16.
Sodann wird auf die gesamte Oberfläche der Kondensatorspeicherelektro
de 20 ein dielektrischer Kondenssatorfilm 21 aufgebracht. Danach wird
auf dem dielektrischen Kondensatorfilm 21 eine Schicht aus leitendem
Material gebildet, um eine Kondensatorplattenelektrode 22 zu erhalten.
Mit anderen Worten liegt jetzt eine Halbleiterspeichereinrichtung nach
dem ersten Ausführungsbeispiel der Erfindung mit der in Fig. 1 gezeigten
Struktur vor.
Die Fig. 4a und 4b zeigen Querschnittsansichten zur Erläuterung eines
Verfahrens zur Herstellung einer Halbleiterspeichereinrichtung in Über
einstimmung mit einem zweiten Ausführungsbeispiel der vorliegenden Er
findung. Dabei sind in den Fig. 4a und 4b gleiche Elemente wie in den Fig.
3a bis 3f mit denselben Bezugszeichen versehen.
In Übereinstimmung mit diesem zweiten Herstellungsverfahren wird ein
Photoresistfilm PR1 auf eine zweite Isolationsschicht 17 aufgebracht, die
hergestellt wird, nachdem dieselben Schritte wie in den Fig. 3a bis 3c des
ersten Ausführungsbeispiels ausgeführt worden sind. Die Bildung des
Photoresistfilms PR1 erfolgt ebenfalls in derselben Weise wie beim ersten
Ausführungsbeispiel. Der Photoresistfilm PR1 wird dann auf photolitho
graphischem Wege strukturiert, um ein vorbestimmtes Photoresistmuster
(nicht dargestellt) zu erhalten. Unter Verwendung des Photoresistmusters
als Maske wird die zweite Isolationsschicht 17 selektiv geätzt, und zwar
durch ein anisotropes Trockenätzverfahren, das z. B. ein RIE-Verfahren
sein kann. Dies dient zur Freilegung einer ersten leitenden Schicht 16, die
unterhalb der zweiten Isolationsschicht 17 liegt, wie in Fig. 4a zu erkennen
ist. Das Ätzen der zweiten Isoaltionsschicht 17 erfolgt unter Verwendung
eines Ätzgases, das CF4 und H2 enthält. Anschließend wird die erste lei
tende Schicht 16 isotrop geätzt, und zwar durch Anwendung eines isotro
pen Ätzverfahrens und danach anisotrop geätzt durch Anwendung eines
anisotropen Ätzverfahrens, so daß eine Unterschneidung bzw. Stufe an
jeder Seitenwand im Inneren der zylindrischen Struktur erhalten wird, wie
in Fig. 4b dargestellt ist. Im Anschluß daran werden dieselben Schritte wie
in den Fig. 3d bis 3f des ersten Ausführungsbeispiels ausgeführt, um einen
Kondensator für eine Halbleiterspeichereinrichtung in Übereinstimmung
mit dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zu er
halten.
Beim zweiten Ausführungsbeispiel kann die erste leitende Schicht 16 auch
nur isotrop geätzt werden. Auch in diesem Fall werden anschließend die
weiteren und bereits oben erwähnten Schritte ausgeführt.
Die Fig. 5a bis 5g sind Querschnittsansichten zur Erläuterung eines Ver
fahrens zur Herstellung einer Halbleiterspeichereinrichtung in Überein
stimmung mit einem dritten Ausführungsbeispiel der vorliegenden Erfin
dung. Dabei sind in den Fig. 5a bis 5g gleiche Elemente wie in den Fig. 3a
bis 3f mit denselben Bezugszeichen versehen.
Beim vorliegenden Ausführungsbeispiel wird zunächst ein Feldoxidfilm 11
zur Elementisolation mit einer Dicke von 400 Nanometern (4000 Å) durch
ein herkömmliches LOCOS-Verfahren auf einem Halbleitersubstrat 100
gebildet, um einen Elementeisolationsbereich und einen aktiven Bereich
zu definieren, wie in Fig. 5a zu erkennen ist. Auf die gesamte freiliegende
Oberfläche der so erhaltenen Struktur wird anschließend ein Gateoxidfilm
12 mit einer Dicke von 10 bis 20 Nanometern (100 bis 200 Å) hergestellt,
und zwar durch einen Oxidationsprozeß.
Anschließend wird auf die gesamte freiliegende Oberfläche der so erhalte
nen Struktur durch ein CVD-Verfahren eine mit Verunreinigungen dotier
te Polysiliciumschicht aufgebracht, und zwar mit einer Dicke von 300 bis
400 Nanometern (3000 bis 4000 Å). Diese Polysiliciumschicht wird struk
turiert, und zwar unter Verwendung eines geeigneten Gateelektrodenmu
sters, um auf diese Weise eine Gateelektrode 13 zu erhalten.
Unter Verwendung der Gateelektrode 13 als Maske werden Verunreini
gungsionen, z. B. As+-Ionen, in einen freiliegenden Teil des Halbleitersub
strats 100 implantiert, und zwar mit einer Konzentration von 1014 bis
1015 cm-3 sowie bei einer Beschleunigungsenergie von 60 bis 80 KeV. An
schließend erfolgt ein Temperungsschritt, wodurch Verunreinigungsdif
fusionsbereiche vom n-Typ entstehen, die als Source- und Drainelektro
den S/D dienen.
Im Ergebnis wird somit ein Übertragungstransistor (Schalttransistor) er
halten, der aus der Gateelektrode 13, dem Gateisolationsfilm 12 und den
Source- und Drainelektroden S/D besteht.
Auf die gesamte freiliegende Oberfläche der so erhaltenen Struktur und
auch auf den Übertragungstransistor wird sodann ein erster Isolations
film 14 aufgebracht, der aus einem Oxidfilm oder aus einem Nitridfilm be
steht, wozu ein CVD-Prozeß oder ein LPCVD-Prozeß durchgeführt werden.
Im Anschluß daran wird der erste Isolationsfilm 14 selektiv geätzt, und
zwar auf photolithographischem Wege, um eine Kontaktöffnung 15 zu er
halten, durch die die Sourceelektrode oder die Drainelektrode des Über
tragungstransistors freigelegt wird.
In einem nachfolgenden Schritt wird eine erste leitende Schicht 16 aus
einer dotierten amorphen Siliciumschicht oder einer dotierten Polysilici
umschicht mit einer Dicke von 300 bis 500 Nanometern (3000 bis 5000 Å)
auf die gesamte freiliegende Oberfläche der resultierenden Struktur und
auch auf die erste Isolationsschicht 14 aufgebracht, und zwar mit einem
LPCVD-Prozeß, wie in Fig. 5b gezeigt ist. Die Bildung der ersten leitenden
Schicht 16 wird bei einer Temperatur im Bereich von 520 bis 620°C ausge
führt und unter der Bedingung, daß ein Gas aus SiH4 oder Si2H6 und ein
Gas aus PH3 verwendet werden. Zu dieser Zeit wird die Dicke der ersten
leitenden Schicht 16 so bestimmt, daß durch die erste leitende Schicht 16
die Kontaktöffnung 15 gefüllt wird. Vorzugsweise ist die Dicke der ersten
leitenden Schicht 16 größer als der Radius der Kontaktöffnung 15. Die
Dicke der ersten leitenden Schicht 16 kann aber auch größer als der
Durchmesser der Kontaktöffnung 15 sein.
Sodann wird ein Photoresistfilm auf die erste leitende Schicht 16 aufge
bracht, wie in Fig. 5c dargestellt ist. Dieser Photoresistfilm wird auf photo
lithographischem Wege strukturiert, um ein vorbestimmtes Photoresist
muster PR1 zu erhalten. Unter Verwendung des Photoresistmusters PR1
als Maske wird dann die erste leitende Schicht 16 selektiv geätzt, und zwar
durch ein anisotropes Trockenätzverfahren, beispielsweise durch ein RIE-
Verfahren. Beim Ätzen der ersten leitenden Schicht 16, die aus der Silici
umschicht besteht, wird dabei ein Gas verwendet, das CCl2 und O2 ent
hält. Gemäß Fig. 3c wird die erste leitende Schicht 16 bis zu einer vorbe
stimmten Tiefe weggeätzt, um eine Stufe zu erhalten, die in Übereinstim
mung mit der Höhe einer jeden Seitenwand einer zylindrischen Struktur
steht, die noch zu bilden ist, wobei ein Teil der ersten leitenden Schicht 16
noch verbleibt, um einen Boden der zylindrischen Struktur zu erhalten.
Danach wird das Photoresistmuster PR1 entfernt, wie die Fig. 5d erkennen
läßt. Auf die gesamte freiliegende Oberfläche der resultierenden Struktur
wird eine zweite Isolationsschicht 17 aufgebracht, die beispielsweise
einen Oxidfilm oder einen Nitridfilm enthalten kann, wobei die Dicke der
zweiten Isolationsschicht 17 im Bereich von etwa 100 Nanometern (1000
Å) liegt. Die zweite Isolationsschicht 17 kann ebenfalls durch einen CVD-
Prozeß oder durch einen PECVD-Prozeß gebildet werden. Ein weiterer Pho
toresistfilm wird sodann auf der zweiten Isolationsschicht 17 gebildet. Der
Photoresistfilm wird auf photolitographischem Wege strukturiert, um ein
vorbestimmtes Photoresistmuster PR3 zu erhalten.
Unter Verwendung des Photoresistmusters PR3 als Maske wird die zweite
Isolationsschicht 17 selektiv geätzt, um die erste leitende Schicht 16 be
reichsweise freizulegen, wie in Fig. 5e gezeigt ist. Dann wird das Muster
PR3 entfernt. Auf die gesamte freiliegende Oberfläche der resultierenden
Struktur wird eine zweite leitende Schicht 19 aufgebracht, die eine dotierte
Siliciumschicht mit einer Dicke von etwa 100 Nanometern (1000 Å) sein
kann. Auch diese Schicht 19 kann z. B. durch ein LPCVD-Verfahren gebil
det werden.
Anschließend wird ein anderer Photoresistfilm auf die zweite leitende
Schicht 19 aufgebracht, und zwar gemäß Fig. 5f. Dieser Photoresistfilm
wird auf photolithographischem Wege strukturiert, wobei als Maske ein
vorbestimmtes Kondensatorspeicherelektrodenmuster verwendet wird,
um auf diese Weise ein Photoresistmuster PR2 zu erhalten.
Unter Verwendung des Photoresistmusters PR2 als Maske wird die zweite
leitende Schicht 19 selektiv geätzt, um auf diese Weise die zweite Isola
tionsschicht 17 bereichsweise freizulegen. Anschließend wird die gesamte
zweite Isolationsschicht 17 durch einen Naßätzprozeß entfernt. Besteht
die zweite Isolationsschicht 17 aus dem Oxidfilm, so kommt während des
Ätzschrittes eine HF enthaltende Ätzlösung zum Einsatz. Besteht dagegen
die zweite Isolationsschicht 17 aus dem Nitridfilm, so wird während des
Ätzschrittes eine Phosphorsäure (H3PO4) enthaltende Lösung als Ätzlö
sung verwendet.
Ein Teil der ersten leitenden Schicht 16, freigelegt nach der Beseitigung
der zweiten Isolationsschicht 17, wird dann selektiv geätzt, und zwar un
ter Verwendung des Photoresistmusters PR2 als Maske, wie in Fig. 5g dar
gestellt ist. Anschließend wird das Photoresistmuster PR2 entfernt. Im Er
gebnis wird eine Kondensatorspeicherelektrode 20 erhalten, zu der eine
zylindrische untere Struktur gehört, welche aus der ersten leitenden
Schicht 16 besteht, und zu der ferner eine als Abdeckung dienende obere
Struktur gehört, welche mit einem unteren Teil versehen ist, der im Inne
ren der unteren Struktur sitzt, wobei die obere Struktur durch die zweite
leitende Schicht 19 gebildet ist. Im Anschluß daran wird ein dielektrischer
Kondensatorfilm auf die gesamte Oberfläche der Kondensatorspeicher
elektrode 20 aufgebracht. Danach wird auf den dielektrischen Kondensa
torfilm 21 leitendes Material aufgebracht bzw. niedergeschlagen, um eine
Kondensatorplattenelektrode 22 zu erhalten. Der Kondensator einer Halb
leiterspeichereinrichtung in Übereinstimmung mit dem dritten Ausfüh
rungsbeispiel der vorliegenden Erfindung ist somit fertiggestellt. Auch
hier können die Zylinderstrukturen durch kastenförmige bzw. rechteckige
ersetzt werden.
Die Fig. 6a bis 6g zeigen Querschnittsansichten zur Erläuterung eines
Verfahrens zur Herstellung einer Halbleiterspeichereinrichtung in Über
einstimmung mit einem vierten Ausführungsbeispiel der vorliegenden Er
findung. Dabei sind in den Fig. 6a bis 6g gleiche Elemente wie in den Fig. 3a
bis 3f mit denselben Bezugszeichen versehen.
Beim vorliegenden Ausführungsbeispiel wird ein Übertragungstransistor
(Schalttransistor) durch eine Gatelektrode 13, einen Gateisolationsfilm
12 und Source-/Drainelektroden S/D gebildet, und zwar auf einem Halb
leitersubstrat 100 und in derselben Weise wie im ersten bis dritten Aus
führungsbeispiel. Auf die gesamte freiliegende Oberfläche der resultieren
den Struktur sowie auf den Übertragungstransistor wird dann ein erster
Isolationsfilm 14 aufgebracht, der ein Oxidfilm oder ein Nitridfilm sein
kann. Dabei wird der erste Isolationsfilm 14 durch einen CVD-Prozeß oder
durch einen LPCVD-Prozeß hergestellt. Anschließend wird der erste Isola
tionsfilm 14 selektiv weggeätzt, und zwar auf photolitographischem Wege,
um eine Kontaktöffnung 15 zu erhalten, durch die hindurch die
Sourceelektrode oder die Drainelektrode des Übertragungstransistors
freigelegt wird.
Gemäß Fig. 6a wird sodann eine erste leitende Schicht 16 aus einer dotier
ten amorphen Siliciumschicht oder einer dotierten Polysiliciumschicht
mit einer Dicke von 300 bis 500 Nanometern (3000 bis 5000 Å) auf die ge
samte freiliegende Oberfläche der resultierenden Struktur und auch auf
die erste Isolationsschicht 14 mit Hilfe eines LPCVD-Prozesses aufge
bracht. Die Bildung der ersten leitenden Schicht 16 wird bei Temperaturen
im Bereich von 520 bis 620°C ausgeführt und unter der Bedingung, daß
ein Gas aus SiH4 oder Si2H6 und ein Gas aus PH3 verwendet werden. Zu
dieser Zeit wird die Dicke der ersten leitenden Schicht 16 so bestimmt, daß
durch die erste leitende Schicht 16 die Kontaktöffnung 15 ausgefüllt ist.
Vorzugsweise kann die leitende Schicht 16 größer sein als der Radius der
Kontaktöffnung 15 oder auch größer als der Durchmesser der Kontaktöff
nung 15.
Sodann wird ein Photoresistfilm auf die erste leitende Schicht 16 aufge
bracht. Der Photoresistfilm wird auf photolithographischem Wege struk
turiert, um ein vorbestimmtes Photoresistmuster PR4 zu erhalten. Unter
Verwendung des Photoresistmusters PR4 als Maske wird die erste leitende
Schicht 16 selektiv geätzt, und zwar durch einen anisotropen Trockenätz
prozeß, beispielsweise durch einen RIE-Prozeß. Dabei wird die erste lei
tende Schicht 16 bis zu einer vorbestimmten Tiefe weggeätzt, ohne also
vollständig weggeätzt zu werden, so daß sie Stufen aufweist.
Im Anschluß daran, wird das Photoresistmuster PR4 entfernt, wie in Fig.
6b zu erkennen ist. Auf die gesamte freiliegende Oberfläche der so erhalte
nen Struktur wird eine Isolationsschicht aufgebracht, die beispielsweise
einen Oxidfilm oder einen Nitridfilm enthält, und zwar mit einer Dicke von
etwa 100 Nanometern (1000 Å) sowie durch einen CVD-Prozeß oder durch
einen PECVD-Prozeß. Anschließend wird die Isolationsschicht einem
Rückätzprozeß unterworfen, wobei keine Maske verwendet wird, um auf
diese Weise erste Seitenwandstücke 23 an den Seiten der Stufen der ersten
leitenden Schicht 16 zu erhalten.
Unter Verwendung der ersten Seitenwandstücke 23 als Maske wird die
erste leitende Schicht 16 bis zu einer vorbestimmten Tiefe weggeätzt, wo
bei die Tiefe der Höhe der jeweiligen Seitenwände einer noch zu bildenden
zylindrischen Struktur entspricht, wie in Fig. 6c gezeigt ist.
Auf die gesamte freiliegende Oberfläche der resultierenden Struktur wird
sodann eine andere Isolationsschicht aufgebracht, die beispielsweise ein
Oxidfilm oder ein Nitridfilm sein kann, wobei diese andere Isolations
schicht eine Dicke von etwa 100 Nanometern (1000 Å) aufweist und durch
einen CVD-Prozeß oder durch einen PECVD-Prozeß gebildet wird, und
zwar gemäß Fig. 6d. Danach wird die Isolationsschicht einem Rückätzpro
zeß unterworfen, wobei keine Maske verwendet wird, so daß zweite Seiten
wandstücke 24 erhalten werden, und zwar im Bereich der Stufen der er
sten leitenden Schicht 16, also jeweils rechts und links von den Seiten
wandstücken 23.
Sodann wird auf die gesamte freiliegende Oberfläche der resultierenden
Struktur, z. B. mittels eines LPCVD-Prozesses gem. Fig. 6e eine zweite lei
tende Schicht 19 aufgebracht, die eine Dicke von 100 Nanometern (1000 Å)
aufweist und eine dotierte Siliciumschicht sein kann. Diese zweite leiten
de Schicht 19 wird anschließend gem. Fig. 6f mit einem weiteren Photoresist
film bedeckt. Dieser Photoresistfilm wird auf photolithographischem Wege
strukturiert, und zwar unter Verwendung eines vorbestimmten Konden
satorspeicherelektrodenmusters als Maske, um auf diese Weise ein Photo
resistmuster PR2 zu erhalten.
Unter Verwendung des Photoresistmusters PR2 als Maske wird die zweite
leitende Schicht 19 selektiv geätzt. Sodann werden die ersten Seitenwand
stücke 23 und die zweiten Seitenwandstücke 24 durch einen Naßätzpro
zeß entfernt. Bestehen die Seitenwandstücke 23 und 24 aus Oxidfilmen,
so wird während des Ätzschrittes eine HF enthaltende Ätzlösung verwen
det. Bestehen dagegen die Seitenwandstücke 23 und 24 aus Nitridfilmen,
so kommt im Ätzschritt eine Phosphorsäure (H3PO4) enthaltende Lösung
als Ätzlösung zum Einsatz.
Sodann wird ein Teil der ersten leitenden Schicht 16, die nach Entfernen
der Seitenwandstücke 23 und 24 freiliegt, selektiv geätzt, wobei das Pho
toresistmuster PR2 als Ätzmaske verwendet wird. Die erste leitende
Schicht 16 und die zweite leitende Schicht 19 sind jetzt nur noch unter
halb des Photoresistmusters PR2 vorhanden.
Anschließend wird gemäß Fig. 6g das Photoresistmuster PR2 entfernt. Im
Ergebnis wird eine Kondensatorspeicherelektrode 20 erhalten, zu der eine
zylindrische untere Struktur gehört, die durch die erste leitende Schicht
16 gebildet wird. Zur Kondensatorspeicherelektrode 20 gehört ferner eine
als Abdeckung dienende obere Struktur, die einen unteren Teil aufweist,
der im Inneren der unteren Struktur sitzt, wobei die obere Struktur durch
die zweite leitende Schicht 19 gebildet wird. Im Anschluß daran wird ein
dielektrischer Kondensatorfilm 21 auf die gesamte Oberfläche der Kon
densatorspeicherelektrode 20 aufgebracht. Danach wird auf den dielektri
schen Kondensatorfilm 21 leitendes Material aufgebracht bzw. niederge
schlagen, um eine Kondensatorplattenelektrode 22 zu erhalten. Die Her
stellung eines Kondensators einer Halbleiterspeichereinrichtung in Über
einstimmung mit dem vierten Ausführungsbeispiel der vorliegenden Er
findung ist damit beendet.
Die Fig. 7a bis 7g zeigen Querschnittsansichten zur Erläuterung eines
Verfahrens zur Herstellung einer Halbleiterspeichereinrichtung in Über
einstimmung mit einem fünften Ausführungsbeispiel der vorliegenden Er
findung. Dabei sind in den Fig. 8a bis 8g gleiche Elemente wie in den Fig. 3a
bis 3f mit denselben Bezugszeichen versehen.
In Übereinstimmung mit diesem Verfahren wird auf einem Halbleitersub
strat 100 in derselben Weise wie beim ersten bis dritten Ausführungsbei
spiel ein Übertragungstransistor (Schalttransistor) hergestellt, bestehend
aus einer Gateelektrode 13, einem Gateisolationsfilm 12 und
Source/Drainelektroden S/D. Auf die gesamte freiliegende Oberfläche der
resultierenden Struktur und auf den Übertragungstransistor wird so
dann ein erster Isolationsfilm 14 aufgebracht, der ein Oxidfilm oder ein Ni
tridfilm sein kann und der durch ein CVD-Verfahren oder durch ein
LPCVD-Verfahren hergestellt wird. Anschließend wird der erste Isola
tionsfilm 14 selektiv geätzt, und zwar auf photolithographischem Wege,
um eine Kontaktöffnung 15 zu erhalten, durch die die Sourceelektrode
oder die Drainelektrode des Übertragungstransistors freigelegt wird.
Sodann wird auf die gesamte freiliegende Oberfläche der resultierenden
Struktur sowie auf die erste Isolationsschicht 14 eine erste leitende
Schicht 16 mit einer Dicke von 300 bis 500 Nanometern (3000 bis 5000 Å)
sowie durch einen LPCVD-Prozeß aufgebracht, wie die Fig. 7a erkennen
läßt. Diese erste leitende Schicht 16 kann eine dotierte amorphe Silicium
schicht oder eine dotierte Polysiliciumschicht sein. Die Bildung der ersten
leitenden Schicht 16 erfolgt bei einer Temperatur im Bereich von 520 bis
620°C unter der Bedingung, daß ein Gas aus SiH4 oder Si2H6 und ein Gas
aus PH3 verwendet werden. Zu dieser Zeit ist die Dicke der ersten leitenden
Schicht 16 so bestimmt, daß durch die erste leitende Schicht 16 die Kon
taktöffnung 15 ausgefüllt wird. Vorzugsweise ist die Dicke der ersten lei
tenden Schicht 16 größer als der Radius der Kontaktöffnung 15 oder grö
ßer als deren Durchmesser.
Sodann wird ein Photoresistfilm auf die erste leitende Schicht 16 aufge
bracht. Der Photoresistfilm wird auf photolithographischem Wege struk
turiert, um ein vorbestimmtes Photoresistmuster PR4 zu erhalten. Dies
kommt oberhalb der Öffnung zu liegen. Unter Verwendung des Photore
sistmusters PR4 als Maske wird sodann die erste leitende Schicht 16 se
lektiv geätzt, und zwar bis herab zu einer vorbestimmten Tiefe, ohne daß
die Schicht 16 vollständig weggeätzt wird, so daß in ihr Stufen entstehen.
Danach wird das Photoresistmuster PR4 entfernt, wie in Fig. 7b zu erken
nen ist. Auf die gesamte freiliegende Oberfläche der resultierenden Struk
tur wird ein Nitridfilm 25 als Isolationsschicht aufgebracht, und zwar mit
einer Dicke von etwa 100 Nanometern (1000 Å) sowie durch einen CVD-
Prozeß oder durch einen PECVD-Prozeß. Auf den Nitridfilm 25 wird ein an
derer Photoresistfilm aufgebracht, um ein vorbestimmtes Photoresistmu
ster PR5 zu erhalten. Unter Verwendung des Photoresistmusters PR5 als
Maske wird der Nitridfilm 25 selektiv weggeätzt, um auf diese Weise einen
vorbestimmten Bereich der ersten leitenden Schicht 16 freizulegen. Dabei
liegt dieser vorbestimmte Bereich oberhalb der Öffnung 15.
Unter Verwendung des verbleibenden Teils des Nitridfilms 25 als Maske
wird der freigelegte Bereich der ersten leitenden Schicht 16 selektiv geätzt,
und zwar bis herab zu einer vorbestimmten Tiefe, sowie unter Anwendung
eines anisotropen Ätzprozesses, wie in Fig. 7c zu erkennen ist.
Eine zweite leitende Schicht 19 aus dotiertem Silicium wird sodann mit
einer Dicke von etwa 100 Nanometern (1000 Å) auf die gesamte freiliegende
Oberfläche der resultierenden Struktur aufgebracht, und zwar ebenfalls
durch einen LPCVD-Prozeß, wie in Fig. 7d gezeigt ist. Auch andere Nieder
schlagsverfahren können hier zum Einsatz kommen.
Danach wird ein weiterer Photoresistfilm auf die zweite leitende Schicht 19
aufgebracht, und zwar gemäß Fig. 7e. Dieser Photoresistfilm wird dann auf
photolithographischem Wege strukturiert, und zwar unter Verwendung
eines vorbestimmten Kondensatorspeicherelektrodenmusters als Maske,
um ein Photoresistfilmmuster PR6 zu erhalten. Unter Verwendung des
Photoresistmusters PR6 als Maske werden die zweite leitende Schicht 19
und der Nitridfilm 25 durch ein Trockenätzverfahren anisotrop geätzt,
derart, daß Seitenwandstücke im Bereich der Stufen der ersten leitenden
Schicht 16 erhalten werden. Diese Seitenwandstücke tragen das Bezugs
zeichen 25A. Die zweite leitende Schicht 19 und der Nitridfilm 25 verblei
ben daher nur noch unterhalb des Musters PR6.
Anschließend wird die erste leitende Schicht 16 bis herab zu einer vorbe
stimmten Tiefe weggeätzt, wobei das Photoresistmuster PR6 und die Sei
tenwandstücke 25A als Masken verwendet werden. Dies ist in Fig. 7f zu er
kennen. Dabei wird der Bereich der Schicht 16, der zwischen der Maske
PR6 und den Seitenwandstücken 25A liegt, nicht vollständig weggeätzt,
während der Bereich der Schicht 16 rechts neben den Seitenwandstücken
25A in Fig. 7e bis herab zur Schicht 14 weggeätzt werden kann.
Sodann werden gemäß Fig. 7g die Seitenwandstücke 25A und der Nitrid
film 25, der sich noch zwischen der zweiten leitenden Schicht 19 und der
ersten leitenden Schicht 16 befindet, durch einen Naßätzprozeß entfernt.
Im Ergebnis wird eine Kondensatorspeicherelektrode 20 erhalten, die eine
doppelt zylindrische Struktur aufweist.
Auf die gesamte Oberfläche der Kondensatorspeicherelektrode 20 wird ein
dielektrischer Kondensatorfilm aufgebracht, und zwar in derselben und
bereits zuvor beschriebenen Weise. Auf den dielektrischen Kondensator
film wird dann leitendes Material aufgebracht bzw. niedergeschlagen, um
eine Kondensatorplattenelektrode zu erhalten. Die Herstellung des Kon
densators der Halbleiterspeichereinrichtung nach dem fünften Ausfüh
rungsbeispiel der vorliegenden Erfindung ist somit beendet.
Claims (9)
1. Verfahren zur Herstellung einer Halbleiterspeichereinrichtung mit
einem Speicherkondensator, mit folgenden Schritten:
- a) Bildung eines Übertragungstransistors auf einem Halbleitersubstrat (100), der einen Gateisolationsfilm (12), eine Gateelektrode (13), einen Sourcebereich (S) und einen Drainbereich (D) aufweist;
- b) Bildung einer ersten Isolationsschicht (14) auf der gesamten freilie genden Oberfläche der resultierenden Struktur einschließlich des Über tragungstransistors;
- c) selektives Ätzen zum Erzeugen einer Öffnung (15) in der ersten Isola tionsschicht (14), um entweder den Sourcebereich (S) oder den Drainbe reich (D) des Übertragungstransistors freizulegen;
- d) Aufbringen einer ersten leitenden Schicht (16) auf die gesamte frei liegende Oberfläche der resultierenden Struktur;
- e) Aufbringen einer zweiten Isolationsschicht (17);
- f) selektives Ätzen der zweiten Isolationsschicht (17) und anschließend der ersten leitenden Schicht (16), derart, daß oberhalb der Öffnung (15) in der ersten leitenden Schicht (16) Stufen erhalten werden, die in Überein stimmung mit der Höhe einer jeden Seitenwand einer zylindrischen oder kastenförmigen Struktur stehen;
- g) Bildung von isolierenden Seitenwandstücken (18) an den Seitenober flächen der zweiten Isolationsschicht (17) und der ersten leitenden Schicht (16);
- h) Bildung einer zweiten leitenden Schicht (19) auf der gesamten freilie genden Oberfläche der resultierenden Struktur, derart, daß die zweite lei tende Schicht (19) bereichsweise in Kontakt mit der ersten leitenden Schicht (16) steht;
- i) Strukturieren der zweiten leitenden Schicht (19) entsprechend ei nem vorbestimmten Speicherelektrodenmuster;
- j) Entfernen der zweiten Isolationsschicht (17) und der Seitenwand stücke (18), die auf der ersten leitenden Schicht (16) liegen;
- k) Strukturieren der ersten leitenden Schicht (16) entsprechend dem Speicherelektrodenmuster;
- l) Bildung eines dielektrischen Kondensatorfilms (21); und
- m) Aufbringen eines leitenden Materials zur Bildung einer Kondensator plattenelektrode (22).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Ät
zen der ersten leitenden Schicht (16) im Schritt f) unter Anwendung eines
anisotropen Trockenätzprozesses durchgeführt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Ät
zen der ersten leitenden Schicht (16) im Schritt f) unter Anwendung eines
isotropen Ätzprozesses durchgeführt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Ät
zen der ersten leitenden Schicht (16) im Schritt f) unter Anwendung einer
Kombination aus einem anisotropen Ätzprozeß und einem isotropen Ätz
prozeß durchgeführt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeich
net, daß der Schritt g) die folgenden Schritte aufweist:
- 1. Bildung einer dritten Isolationsschicht auf der gesamten freiliegen den Oberfläche der resultierenden Struktur; und Rückätzen der resultie renden Struktur, um die Seitenwandstücke (18) zu erhalten.
6. Verfahren zur Herstellung einer Halbleiterspeichereinrichtung mit
einem Speicherkondensator, mit folgenden Schritten:
- a) Bildung eines Übertragungstransistors auf einem Halbleitersubstrat (100), der einen Gateisolationsfilm (12), eine Gateelektrode (13), einen Sourcebereich (S) und einen Drainbereich (D) aufweist;
- b) Bildung einer ersten Isolationsschicht (14) auf der gesamten freilie genden Oberfläche der resultierenden Struktur einschließlich des Über tragungstransistors;
- c) selektives Ätzen zum Erzeugen einer Öffnung (15) in der ersten Isola tionsschicht (14), um entweder den Sourcebereich (S) oder den Drainbe reich (D) des Übertragungstransistors freizulegen;
- d) Aufbringen einer ersten leitenden Schicht (16) auf die gesamte frei liegende Oberfläche der resultierenden Struktur;
- e) selektives Ätzen der ersten leitenden Schicht (16), derart, daß in der ersten leitenden Schicht (16) Stufen erhalten werden, die in Übereinstim mung mit der Höhe einer jeden Seitenwand einer zylindrischen oder ka stenförmigen Struktur stehen;
- f) Bildung einer zweiten Isolationsschicht (17) auf der gesamten freilie genden Oberfläche der resultierenden Struktur;
- g) selektives Ätzen der zweiten Isolationsschicht (17) oberhalb der Öff nung (15), so daß die zweite Isolationsschicht (17) im Bereich der Stufen verbleibt;
- h) Bildung einer zweiten leitenden Schicht (19) auf der gesamten freilie genden Oberfläche der resultierenden Struktur, derart, daß die zweite lei tende Schicht (19) bereichsweise in Kontakt mit der ersten leitenden Schicht (16) steht;
- i) Strukturieren der zweiten leitenden Schicht (19) entsprechend ei nem vorbestimmten Speicherelektrodenmuster;
- j) Entfernen der zweiten Isolationsschicht (17), die auf der ersten lei tenden Schicht (16) liegt;
- k) Strukturieren der ersten leitenden Schicht (16) entsprechend dem Speicherelektrodenmuster;
- l) Bildung eines dielektrischen Kondensatorfilms (21); und
- m) Aufbringen eines leitenden Materials zur Bildung einer Kondensator plattenelektrode (22).
7. Verfahren zur Herstellung einer Halbleiterspeichereinrichtung mit
einem Speicherkondensator, mit folgenden Schritten:
- a) Bildung eines Übertragungstransistors auf einem Halbleitersubstrat (100), der einen Gateisolationsfilm (12), eine Gateelektrode (13), einen Sourcebereich (S) und einen Drainbereich (D) aufweist;
- b) Bildung einer ersten Isolationsschicht (14) auf der gesamten freilie genden Oberfläche der resultierenden Struktur einschließlich des Über tragungstransistors;
- c) selektives Ätzen zum Erzeugen einer Öffnung (15) in der ersten Isola tionsschicht (14), um entweder den Sourcebereich (S) oder den Drainbe reich (D) des Übertragungstransistors freizulegen;
- d) Aufbringen einer ersten leitenden Schicht (16) auf die gesamte frei liegende Oberfläche der resultierenden Struktur;
- e) Ätzen eines bezogen auf die Öffnung (15) äußeren Bereichs der ersten leitenden Schicht (16) bis herab zu einer vorbestimmten Tiefe;
- f) Bildung einer vierten Isolationsschicht auf der gesamten freiliegen den Oberfläche der resultierenden Struktur;
- g) Rückätzen der resultierenden Struktur, so daß Seitenwandstücke (23) an den Seitenoberflächen der ersten leitenden Schicht (16) infolge des Rückätzens erhalten werden;
- h) Ätzen der ersten leitenden Schicht (16) unter Verwendung der Seiten wandstücke (23) als Ätzmaske bis zu einer vorbestimmten Tiefe;
- i) Bildung einer weiteren Isolationsschicht auf der gesamten freiliegen den Oberfläche der resultierenden Struktur;
- j) Rückätzen der weiteren Isolationsschicht, so daß zweite Seitenwand stücke (24) erhalten werden;
- k) Bildung einer zweiten leitenden Schicht (19) auf der gesamten freilie genden Oberfläche der resultierenden Struktur, derart, daß die zweite lei tende Schicht (19) bereichsweise in Kontakt mit der ersten leitenden Schicht (16) steht;
- l) Strukturieren der zweiten leitenden Schicht (19) entsprechend ei nem vorbestimmten Speicherelektrodenmuster;
- m) Entfernen der ersten und zweiten Seitenwandstücke (23, 24), die auf der ersten leitenden Schicht (16) liegen;
- n) Strukturieren der ersten leitenden Schicht (16) entsprechend dem Speicherelektrodenmuster;
- o) Bildung eines dielektrischen Kondensatorfilms (21); und
- p) Aufbringen eines leitenden Materials zur Bildung einer Kondensator plattenelektrode (22).
8. Verfahren zur Herstellung einer Halbleiterspeichereinrichtung mit
einem Speicherkondensator, mit folgenden Schritten:
- a) Bildung eines Übertragungstransistors auf einem Halbleitersubstrat (100), der einen Gateisolationsfilm (12), eine Gateelektrode (13), einen Sourcebereich (S) und einen Drainbereich (D) aufweist;
- b) Bildung einer ersten Isolationsschicht (14) auf der gesamten freilie genden Oberfläche der resultierenden Struktur einschließlich des Über tragungstransistors;
- c) selektives Ätzen zum Erzeugen einer Öffnung (15) in der ersten Isola tionsschicht (14), um entweder den Sourcebereich (S) oder den Drainbe reich (D) des Übertragungstransistors freizulegen;
- d) Aufbringen einer ersten leitenden Schicht (16) auf die gesamte frei liegende Oberfläche der resultierenden Struktur;
- e) Ätzen eines bezogen auf die Öffnung (15) äußeren Bereichs der ersten leitenden Schicht (16), um oberhalb der Öffnung (15) Stufen in der ersten leitenden Schicht (16) zu erhalten;
- f) Bildung einer zweiten Isolationsschicht (25) auf der ersten leitenden Schicht (16);
- g) selektives Ätzen der auf der ersten leitenden Schicht (16) liegenden Isolationsschicht (25) derart, daß ein oberhalb der Öffnung (15) liegender Zentralbereich der ersten leitenden Schicht (16) freigelegt wird;
- h) Ätzen der ersten leitenden Schicht (16) bis herab zu einer vorbe stimmten Tiefe, wobei die zweite Isolationsschicht (25) als Maske verwen det wird;
- i) Bildung einer zweiten leitenden Schicht (19) auf der gesamten freilie genden Oberfläche der resultierenden Struktur;
- j) Bildung eines Photoresistmusters (PR6) oberhalb der Öffnung (15), dessen äußerer Rand zwischen den Stufen und dem Rand des Zentralbe reichs der ersten leitenden Schicht (16) liegt;
- k) Anisotropes Trockenätzen der zweiten leitenden Schicht (19) und der auf der ersten leitenden Schicht (16) liegenden zweiten Isolationsschicht (25) unter Verwendung des Photoresistmusters (PR6) als Maske, um auf diese Weise Seitenwandstücke (25a) im Bereich der Stufen der ersten lei tenden Schicht (16) zu erhalten;
- l) Ätzen der ersten leitenden Schicht (16) unter Verwendung des Photo resistmusters (PR6) und der Seitenwandstücke (25A) als Masken, derge stalt, daß der Bereich der leitenden Schicht (16), der zwischen dem Photo resistmuster (PR6) und den Seitenwandstücken (25A) liegt, nicht vollstän dig weggeätzt wird und der Bereich der leitenden Schicht (16) außerhalb der Seitenwandstücke (25A) vollständig weggeätzt wird;
- m) Entfernen des Photoresistmusters (PR6);
- n) Entfernen des verbleibenden zweiten Isolationsfilms (25) sowie der Seitenwandstücke (25A);
- o) Bildung eines dielektrischen Kondensatorfilms (21); und
- p) Aufbringen eines leitenden Materials zur Bildung einer Kondensator plattenelektrode (22).
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die
zweite Isolationsschicht (25) aus einem Nitridfilm besteht oder einen sol
chen enthält.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940000428A KR0140644B1 (ko) | 1994-01-12 | 1994-01-12 | 반도체 메모리장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4408565A1 DE4408565A1 (de) | 1995-07-13 |
DE4408565C2 true DE4408565C2 (de) | 1999-03-04 |
Family
ID=19375533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4408565A Expired - Fee Related DE4408565C2 (de) | 1994-01-12 | 1994-03-14 | Verfahren zur Herstellung von Halbleiterspeichereinrichtungen |
Country Status (4)
Country | Link |
---|---|
US (2) | US5459094A (de) |
JP (1) | JP2689083B2 (de) |
KR (1) | KR0140644B1 (de) |
DE (1) | DE4408565C2 (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3903189B2 (ja) * | 1995-03-07 | 2007-04-11 | マイクロン・テクノロジー・インコーポレーテッド | Dram半導体装置 |
JPH1098163A (ja) | 1996-09-24 | 1998-04-14 | Oki Electric Ind Co Ltd | 半導体記憶装置のキャパシタ構造及びその形成方法 |
US6563192B1 (en) | 1995-12-22 | 2003-05-13 | Micron Technology, Inc. | Semiconductor die with integral decoupling capacitor |
US6285070B1 (en) | 1995-12-22 | 2001-09-04 | Micron Technology, Inc. | Method of forming semiconductor die with integral decoupling capacitor |
US5591664A (en) * | 1996-03-20 | 1997-01-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of increasing the capacitance area in DRAM stacked capacitors using a simplified process |
TW304288B (en) * | 1996-08-16 | 1997-05-01 | United Microelectronics Corp | Manufacturing method of semiconductor memory device with capacitor |
GB2321776A (en) * | 1996-08-16 | 1998-08-05 | United Microelectronics Corp | Method of fabricating a stacked capacitor |
US5759892A (en) * | 1996-09-24 | 1998-06-02 | Taiwan Semiconductor Manufacturing Company Ltd | Formation of self-aligned capacitor contact module in stacked cyclindrical dram cell |
US6010932A (en) | 1996-12-05 | 2000-01-04 | Micron Technology, Inc. | Fork-like memory structure for ULSI DRAM and method of fabrication |
US6066539A (en) | 1997-04-11 | 2000-05-23 | Micron Technology, Inc. | Honeycomb capacitor and method of fabrication |
US6063656A (en) * | 1997-04-18 | 2000-05-16 | Micron Technology, Inc. | Cell capacitors, memory cells, memory arrays, and method of fabrication |
US6188097B1 (en) | 1997-07-02 | 2001-02-13 | Micron Technology, Inc. | Rough electrode (high surface area) from Ti and TiN |
EP0954030A1 (de) * | 1998-04-30 | 1999-11-03 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung |
US6204118B1 (en) | 1998-08-14 | 2001-03-20 | Texas Instruments Incorporated | Method for fabrication an open can-type stacked capacitor on local topology |
US6291293B1 (en) | 1998-08-31 | 2001-09-18 | Texas Instruments Incorporated | Method for fabricating an open can-type stacked capacitor on an uneven surface |
US6303956B1 (en) * | 1999-02-26 | 2001-10-16 | Micron Technology, Inc. | Conductive container structures having a dielectric cap |
US6281543B1 (en) | 1999-08-31 | 2001-08-28 | Micron Technology, Inc. | Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same |
US6498088B1 (en) * | 2000-11-09 | 2002-12-24 | Micron Technology, Inc. | Stacked local interconnect structure and method of fabricating same |
KR101631165B1 (ko) * | 2009-12-14 | 2016-06-17 | 삼성전자주식회사 | 반도체 셀 구조체의 형성방법, 상기 반도체 셀 구조체를 포함하는 반도체 장치의 형성 방법 및 상기 반도체 장치를 포함하는 반도체 모듈의 형성방법 |
US9524982B2 (en) * | 2015-03-09 | 2016-12-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4016686A1 (de) * | 1989-05-26 | 1990-11-29 | Toshiba Kawasaki Kk | Halbleiterspeicher und verfahren zu seiner herstellung |
US5108943A (en) * | 1991-01-02 | 1992-04-28 | Micron Technology, Inc. | Mushroom double stacked capacitor |
DE4306318A1 (de) * | 1992-03-27 | 1993-09-30 | Mitsubishi Electric Corp | Halbleitervorrichtung mit Kondensator vom gestapelten Typ und Herstellungsverfahren dafür |
US5268322A (en) * | 1990-10-25 | 1993-12-07 | Hyundai Electronics Industries Co., Ltd. | Method of making DRAM having a stacked capacitor |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2627515B2 (ja) * | 1987-12-10 | 1997-07-09 | 富士通株式会社 | 半導体記憶装置及びその製造方法 |
JPH038061A (ja) * | 1989-04-20 | 1991-01-16 | Fuji Xerox Co Ltd | 文書変換装置 |
JPH0824169B2 (ja) * | 1989-05-10 | 1996-03-06 | 富士通株式会社 | 半導体記憶装置の製造方法 |
JPH0321062A (ja) * | 1989-06-19 | 1991-01-29 | Toshiba Corp | 半導体記憶装置 |
JPH04216666A (ja) * | 1990-12-17 | 1992-08-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
KR930009594B1 (ko) * | 1991-01-30 | 1993-10-07 | 삼성전자 주식회사 | 고집적 반도체 메모리장치 및 그 제조방법 |
US5219780A (en) * | 1991-03-14 | 1993-06-15 | Gold Star Electron Co., Ltd. | Method for fabricating a semiconductor memory cell |
US5084405A (en) * | 1991-06-07 | 1992-01-28 | Micron Technology, Inc. | Process to fabricate a double ring stacked cell structure |
JPH04361565A (ja) * | 1991-06-10 | 1992-12-15 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3048417B2 (ja) * | 1991-07-15 | 2000-06-05 | 沖電気工業株式会社 | 半導体装置の製造方法 |
JP2838337B2 (ja) * | 1992-03-27 | 1998-12-16 | 三菱電機株式会社 | 半導体装置 |
JPH05283643A (ja) * | 1992-03-31 | 1993-10-29 | Sanyo Electric Co Ltd | 半導体素子の製造方法 |
US5244826A (en) * | 1992-04-16 | 1993-09-14 | Micron Technology, Inc. | Method of forming an array of finned memory cell capacitors on a semiconductor substrate |
-
1994
- 1994-01-12 KR KR1019940000428A patent/KR0140644B1/ko not_active IP Right Cessation
- 1994-02-08 US US08/193,703 patent/US5459094A/en not_active Expired - Lifetime
- 1994-03-14 DE DE4408565A patent/DE4408565C2/de not_active Expired - Fee Related
- 1994-06-24 JP JP6164835A patent/JP2689083B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-25 US US08/804,664 patent/US5864154A/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4016686A1 (de) * | 1989-05-26 | 1990-11-29 | Toshiba Kawasaki Kk | Halbleiterspeicher und verfahren zu seiner herstellung |
US5268322A (en) * | 1990-10-25 | 1993-12-07 | Hyundai Electronics Industries Co., Ltd. | Method of making DRAM having a stacked capacitor |
US5108943A (en) * | 1991-01-02 | 1992-04-28 | Micron Technology, Inc. | Mushroom double stacked capacitor |
DE4306318A1 (de) * | 1992-03-27 | 1993-09-30 | Mitsubishi Electric Corp | Halbleitervorrichtung mit Kondensator vom gestapelten Typ und Herstellungsverfahren dafür |
Also Published As
Publication number | Publication date |
---|---|
KR950024333A (ko) | 1995-08-21 |
KR0140644B1 (ko) | 1998-06-01 |
DE4408565A1 (de) | 1995-07-13 |
JPH07211794A (ja) | 1995-08-11 |
US5459094A (en) | 1995-10-17 |
US5864154A (en) | 1999-01-26 |
JP2689083B2 (ja) | 1997-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4408565C2 (de) | Verfahren zur Herstellung von Halbleiterspeichereinrichtungen | |
DE69119354T2 (de) | DRAM Zelle mit Stapelkondensator | |
DE4016686C2 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
DE3788499T2 (de) | Halbleiter-Grabenkondensator-Struktur. | |
DE69113579T2 (de) | Verfahren zur Herstellung einer DRAM-Zelle mit Stapelkondensator. | |
DE19523743C2 (de) | Verfahren zur Herstellung eines Kondensators auf einem Halbleiterbauelement | |
DE4412089A1 (de) | Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement | |
DE4031411A1 (de) | Verfahren zur herstellung eines halbleiters | |
DE4418352A1 (de) | Halbleiterbauelement mit einer Siliziumsäulen-Transistorstruktur mit ringförmig umgebendem Gate sowie Verfahren zu dessen Herstellung | |
DE2756855A1 (de) | Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet | |
DE3525418A1 (de) | Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung | |
DE3842474A1 (de) | Stapelkondensator-dram und verfahren zur herstellung derselben | |
DE4328510C2 (de) | Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator | |
DE69024112T2 (de) | Halbleiterspeicheranordnung | |
DE3543937C2 (de) | ||
EP1129482B1 (de) | Verfahren zur Herstellung von einer DRAM-Zellenanordnung | |
DE4406850C1 (de) | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode | |
DE4229837C2 (de) | Verfahren zur Herstellung eines Speicherkondensators für eine Halbleiter-Speicherzelle | |
DE69324524T2 (de) | Verfahren zur Herstellung eines Halbleiter-Speicherbauteils | |
DE19845004A1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE4441153C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung | |
DE4230512C2 (de) | Verfahren zur Herstellung von Halbleiterspeicherelementen | |
DE4400034C1 (de) | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode | |
DE4215010C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE10310080B4 (de) | Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20131001 |