DE3640692A1 - Digitales pll-system hoher ordnung - Google Patents

Description

Die Erfindung betrifft ein digitales PLL-System hoher Ordnung nach dem Oberbegriff des Patentanspruchs 1.

Phase-Locked-Loops-Schaltungen (phasenstarre Schal­ tungen, im folgenden kurz PLL-Schaltungen genannt) werden eingesetzt, um ein Taktsignal zu erzeugen, das sich in Frequenz und/oder Phase auf ein externes Ein­ gangssignal bezieht. PLL-Systeme werden in vielen Be­ reichen der Kommunikation verwendet, unter anderem auch für die Datensynchronisation von peripheren Datenquel­ len bei Computeranwendungen. PLL-Schaltungen werden auch zur Datentrennung in Plattenlaufwerken beim Lesen von Dateninformationen, zwischen denen sich Taktinformationen befinden, eingesetzt.

In Fig. 1 ist ein typisches Computersystem dargestellt, bei dem Daten zwischen einem Speicherplattenlaufwerk 10 und einer zentralen Verarbeitungseinheit (CPU) 12 über­ tragen werden. Eine Laufwerk-Steuereinrichtung 14 (Controller) ist für die Ausführung der Initiali­ sierungsbefehle der CPU auf die Elektronik des Platten­ laufwerks verantwortlich. Dies schließt das Schreiben geeignet formatierter serieller Daten auf die Platte und das genaue Lesen dieser Daten von der Platte ein. Das Computersystem weist darüber hinaus einen internen Speicher 16 und eine Steuereinrichtung 18 für den di­ rekten Speicherzugriff (DMA-Steuerung) auf.

Die auf die Platte geschriebenen Daten bestehen aus logischen Einsen und Nullen, die mit einer bestimmten Daten- oder Binärspeicherzellenrate geschrieben werden. Um die Daten von der Platte genau lesen zu können, muß die Datenrate des Signals bekannt sein. Dies wird durch das Kodieren der auf die Platte geschriebenen Daten erleichtert, so daß die Signale sowohl Takt- als auch Dateninformationen aufweisen. Die eingebettete Taktin­ formation wird zur Bestimmung der Datenrate verwendet, wenn die Signale von der Platte gelesen werden.

Die Daten werden für gewöhnlich auf einer Platte in einem modifizierten Frequenzmodulationsformat (MFM- Format) kodiert. Die modifizierte Frequenzmodulation ist ein digitales Signal, das aus der ursprünglichen NRZ- (non-return-to-zero-) Datenkette und einem Synchronisationstaktsignal abgeleitet ist. Die MFM- Kodierung besagt, daß jede logische Eins der NRZ-Daten­ kette einen Übergang von "high" nach "low" oder um­ gekehrt in dem MFM-Signal in der Mitte der Binär­ speicherzelle bewirkt, und wenn in der NRZ-Datenkette eine logische Null einer logischen Eins folgt, ändert sich der Zustand des MFM-Signals nicht. Wenn zwei logische Einsen aufeinanderfolgen, entsteht auf der Grenze zwischen den beiden Binärspeicherzellen ein MFM-Übergang. Ein Beispiel der MFM-Kodierung ist in Fig. 2 dargestellt. Die in Fig. 2A dargestellten NRZ- Daten bestehen aus einer Reihe von Einsen und Nullen, die jeweils einer Binärspeicherzelle entsprechen. Das in Fig. 2B dargestellte Taktsignal definiert die Binär­ speicherzellen. Das MFM-Signal in Fig. 2C kann aus den NRZ-Daten und dem Taktsignal durch eine exklusive Oder- Verknüpfung der Daten und des Taktes erzeugt werden, so daß sich ein phasenkodiertes Signal ergibt, wobei anschließend die Anzahl der Übergänge mit einem Toggle- Flip-Flop durch zwei dividiert wird. Es sind die MFM- Übergänge, nicht deren Bedeutungen, die für die Deko­ dierung wesentlich sind. Normalerweise wird eine Plattenlese-Elektronik verwendet, so daß das von einer Platte zurückgewonnene Signal in Form eines schmalen Impulses für jeden MFM-Übergang vorliegt, wie es in Fig. 2d dargestellt ist.

Die NRZ-Daten können gemäß Fig. 3 aus den MFM-Über­ gängen zurückgewonnen werden. Ein Fenster-Signal W, das ein verzögertes Taktsignal C ist, wird erzeugt und dazu verwendet, die Impulse in der Mitte der Binärspeicher­ zellen (Daten) von denjenigen am Rand der Binär­ speicherzellen (Takt) zu unterscheiden. Jeder Übergang- Impuls T, der sich in einem Fenster befindet, hält ein Fensterausdehnungssignal E bis zum positiven Taktüber­ gang am Ende der Binärspeicherzelle. Wenn E am Ende des Fensters "high" ist, (negativer Übergang des W-Signals) weist die NRZ-Datenkette eine Eins auf; wenn E zu dieser Zeit "low" ist, weist die NRZ-Datenkette eine logische Null auf.

Im Idealfall ist die Taktrate der von der Platte ge­ lesenen ein bekannter fester Wert. Infolge ver­ schiedener Faktoren jedoch ist dies nicht der Fall, und die Taktrate der Daten muß bestimmt werden, indem die Daten selbst betrachtet werden und die Takt- und Fenster-Signale mit einer geeigneten Frequenz erzeugt werden, um den Daten zu folgen. Das Taktsignal wird aus den MFM-Daten zurückgewonnen, indem eine von den Über­ gang-Impulsen gesteuerte PLL-Schaltung verwendet wird. Die Funktion der PLL-Schaltung besteht darin, Taktsig­ nale zu erzeugen, die gleich der Taktrate der gelesenen Daten sind. Obwohl die Taktrate einen bekannten idealen Wert hat, weicht die tatsächliche Taktrate von der Idealen infolge verschiedener Faktoren ab. Bei diesen Faktoren handelt es sich beispielsweise um Variationen der Geschwindigkeit, mit der sich die Datenspur an dem Lesekopf des Plattenlaufwerks vorbeibewegt, einschließ­ lich kurzzeitiger und langzeitigen Plattengeschwindig­ keitsvariationen. Gründe dafür sind beispielsweise eine Exzentrizität und ein Verwerfen bzw. ein Wellen der kreisförmigen Datenspuren. Der Zweck der PLL-Schaltung besteht darin, Taktsignale zu erzeugen, die solchen Variationen der Datenrate folgen.

Zusätzlich zu den Variationen der tatsächlichen Daten­ rate weicht der Zeitverlauf der von einer Platte ge­ lesenen MFM-Impulse von dem Idealen ab. Dies liegt an einem von externen Quellen und benachbarten Spuren ver­ ursachten hochfrequenten Rauschen im Lesekopf und einem Rauschen in der Lese-Elektronik, und an einer "Peak- Verschiebung", d.h. einer Verschiebung der Bit-Position infolge des Magnetfeldes benachbarter Bits mit um­ gekehrter Polarität. Das Rauschen und die Peak-Ver­ schiebung führen zu einer zufälligen Bit-Sychronisa­ tionsstörung (Bewegung der Übergang-Impulse von ihren idealen Positionen), die nicht in Beziehung mit den Datenratenvariationen steht. Da der Takt durch Lesen der MFM-Impulse wiedergewonnen wird, kann die Bit- Sychronisationsstörung die Wiedergewinnung der Takt­ signale nachteilig beeinträchtigen.

Um die ursprünglichen NRZ-Daten und den Takt zurück­ zugewinnen, rekonstruiert eine bekannte PLL-Schaltung (in Fig. 4 dargestellt) das Taktsignal und das zurück­ gewonnene Taktsignal, wobei die Übergang-Impulse werden anschließend dekodiert, um die NRZ-Daten zu erhalten. Normalerweise sind die Taktsignale um ein Viertel der Taktperiode verzögert, und dieses verzögerte Signal wird als Fenster verwendet, um Übergang in der Mitte der Binärspeicherzelle von solchen in der Nähe des Randes jeder Binärspeicherzelle zu unterscheiden. Da nur die MFM-Übergänge verfügbar sind, können der Takt und die Datenbereiche des Fenster-Signals (Fig. 8) nicht eindeutig in bezug auf die Datenkette identi­ fiziert werden. In der Praxis erfolgt die MFM-Deko­ dierung bei Verwendung beider Signale als Fenster, und die Ermittlung des eindeutigen Kodes wird verwendet, um zu entscheiden, welches das korrekte dekodierte MFM- Signal ist.

Im Idealfall erfolgt jeder Übergang genau in der Mitte des Fenster-Signals. Das ist jedoch wegen Nieder­ frequenter Datenratenvariationen, denen mit der PLL-Schaltung nicht genau gefolgt werden kann, und wegen hochfrequenter Bit-Sychronisationsstörungen nicht der Fall. Wenn der Übergang außerhalb der Grenzen des Fensters erfolgt, entsteht ein Lesefehler. Um der Datenrate der MFM-Datenübergänge genau zu folgen, muß die sich aus der Bit-Synchronisation ergebende Positionsverschiebung der Übergänge ignoriert werden, wohingegen die aufgrund der Frequenzänderung der Daten erfolgenden Positionsverschiebungen der Übergänge dazu verwendet werden müssen, die Frequenz des zurück­ gewonnenen Taktes und die entstehenden Fenster zu korrigieren.

Die meisten bekannten Systeme verwendet eine analoge PLL-Schaltung mit einer Tiefpaßfilterung, um die Effekte der Bit-Synchronisationsstörung in der Er­ zeugung des zurückgewonnenen Taktes zu eliminieren. Ein derartiges System ist in Fig. 5 dargestellt. Ein spannungsgesteuerter Oszillator (VCO) 20 erzeugt die Taktsignale. Die Ausgangsspannung des VCO wird an einen Phasendetektor 22 gelegt, in dem die Phase des Aus­ gangssignal mit der Phase des Eingangssignal (Übergang- Impulse) verglichen wird. Das Ausgangssignal des Phasendetektors 22 ist ein Signal mit niederfrequenten Komponenten, die proportional zum Phasenfehler sind und mit hochfrequenten Komponenten, die sich aus der Bit- Synchronisationsstörung ergeben. Dieses Signal wird auf ein Tiefpaß-Filter und einen Verstärker 24 gegeben, die die sich aus den Bit-Synchronisationsstörungen er­ gebenden hochfrequenten Komponenten dämpfen. Das Aus­ gangssignal des Filters und Verstärkers stellt eine Steuerspannung dar, die zur Steuerung der Ausgangs­ frequenz des spannungsgesteuerten Oszillators 20 auf diesen gegeben wird.

Obwohl die in Fig. 5 dargestellte analoge PLL-Schaltung im allgemeinen gut funktioniert, hat sie doch einige Nachteile. Derartige analoge Schaltungen sind schwierig zu entwerfen und aufzubauen und erfordern einen großen Platzbedarf. Zusätzlich erfordern sie Einstellungen, um die Schaltungen in dem System geeignet aufeinander ab­ zustimmen, d.h. um die VCO-Frequenz und Verstärkungen und Ströme der verschiedenen Komponenten einzustellen. Diese Einstellungen sind teuer und verursachen hohe Produktionskosten, da sie zu einer niedrigen Durch­ satzmenge führen und während der Herstellung des Controler Kosten für technisches Personal erfordern.

Neben den analogen sind auch digitale PLL-Schaltungen bekannt. In Fig. 6 ist ein solches digitales System dargestellt. Bei einem derartigen System führt eine variable Komponente, die mehrfache Zustände annehmen kann, wie zum Beispiel ein Zähler oder ein Schiebe­ register 30, eine Funktion aus, die analog zu der­ jenigen des VCO der analogen PLL-Schaltung ist. Das Schieberegister ist von einem Abtasttaktgeber 32 ge­ steuert. Am Trägersignalausgang des Schieberegisters steht ein Ausgangssignal an, das eine variable Frequenz aufweist und zum Umschalten ("Togglen") des zurück­ gewonnenen Takt-Fenster-Signal verwendet wird. Die Aus­ gangsfrequenz des Schieberegisters wird gemäß Fig. 7 durch Addieren oder Subtrahieren von Zuständen vari­ iert. Beispielsweise kann das Schieberegister 30 gemäß Fig. 7B fünfzehn Normal-(Nenn-)Zustände aufweisen. Um die Frequenz des Fenster-Signals zu verringern, wird gemäß Fig. 7c ein Zustand hinzugeführt, während gemäß Fig. 7A ein Zustand subtrahiert wird, um die Fequenz des Fenster-Signals zu erhöhen.

Aus einem Mikroprozessor oder einem Logik-Array ist ein Phasendetektor 34 aufgebaut, der feststellt, wann die Übergang-Impulse in bezug auf die Zustände des Schiebe­ registers ankommen. Das Logik-Array beinhaltet einen Algorithmus, um Frequenzkorrektoren als Funktion des ermittelten Zustandes der auftretenden Übergang-Impulse zu ermitteln. Wenn ein Übergang-Impuls nicht im richtigen Zustand ankommt, erzeugt der Phasendetektor auf der Leitung 36 ein Fehlersignal, um die Anzahl der Zustände des Schieberegisters und damit dessen Aus­ gangsfrequenz zu verändern. Einige bekannte Systeme korrigieren lediglich sogleich die Anzahl der Zustände pro Fenster als Funktion des Erscheinens eines Über­ gang-Impulses in dem betreffenden Fenster. Andere bekannte Systeme nehmen sowohl auf der Grundlage des Erscheinens eines Übergang-Impulses in einem Fenster sogleich Korrekturen in diesem Fenster als auch auf der Grundlage des Erscheinens von Übergang-Impulsen be­ züglich vorhergehender Fenster Langzeitkorrekturen vor.

Die bekannten digitalen PLL-Schaltungen sind erster Ordnung, das heißt, sie verwenden kein Filter. Dem­ zufolge beeinflussen Bit-Synchronisationsstörungen die Arbeitsweise der PLL-Schaltung nachteilig. Im Gegensatz dazu beeinträchtigen Bit-Synchronisationsstörungen bei analogen PLL-Schaltungen höherer Ordnung, bei denen diese Störungen herausgefiltert werden, nicht die Frequenz-Nachführungsoperation der Schaltung. Da die bekannten digitalen PLL-Schaltungen nur erster Ordnung sind, haben die als Datenseparatoren bei Platten ein­ gesetzten PLL-Schaltungen eine sehr geringe Funktions­ tüchtigkeit, d.h. hohe Fehlerraten bei der Datenrück­ gewinnung.

Eine komplexere digitale PLL-Schaltung ist in US-PS 43 57 707 beschrieben. Bei diesem bekannten System werden die Längeneinstellungen jedes Fensters in Über­ einstimmung mit der Position des augenblicklich an­ kommenden Datenimpulses und des unmittelbar zuvor ange­ kommenen Datenimpulses vorgenommen. Diese Einstellungen werden vorgenommen, um die Phase des erzeugten Fenster­ signals bezüglich der ankommenden Daten zu korrigieren. Zusätzlich wird die Nennfrequenz des Fenstersignals eingestellt, um Frequenzvariationen der Daten nach­ zuführen. Frequenzänderungen werden vorgenommen, wenn zwei aufeinanderfolgende Datenimpulse in einem vor­ bestimmten Fehlerbereich ankommen. Obwohl dieses System Vorteile gegenüber einfacheren digitalen PLL- Schaltungen hat, erreicht seine Funktionstüchtigkeit noch nicht diejenige von analogen PLL-Schaltungen.

Der Erfindung liegt die Aufgabe zugrunde, eine ver­ besserte digital PLL-Schaltung zu schaffen.

Die Lösung dieser Aufgabe erfolgt erfindungsgemäß mit einer PLL-Schaltung, die die Merkmale des kennzeichnen­ den Teils des Patentanspruchs 1 aufweist.

Bei der erfindungsgemäßen PLL-Schaltung handelt es sich um ein PLL-System, das die Leistungsfähigkeit eines Systems zweiter oder höherer Ordnung aufweist. Bei Ein­ satz als Teil eines Datenseparators für Platten arbei­ tet das System derart, daß Bit-Synchronisations­ störungen und Nachführfrequenz-Variationen in der Datenkette wirkungsvoll ignoriert werden. Die Phasen­ erkennung und die Fehlerverstärkung erfolgt durch pro­ grammierte Maschinen, die einen digital gesteuerten Oszillator ansteuern, der ein Schieberegister mit variablen Zuständen aufweist, um die Frequenz des Aus­ gangssignals des Schieberegisters falls erforderlich zu ändern. Die Filteroperation wird durch Halten der Aus­ gangszustände der programmierbaren Maschine und durch Rückführung dieser Zustände zu späteren Taktzeiten be­ wirkt. Da bei dem erfindungsgemäßen System Ver­ schiebungen beim Auftauchen der Übergang-Impulse in­ folge von Bit-Synchronisationsstörungen bei der Er­ zeugung des Fenstersignals übergangen werden, wird eine sehr genaue Datentrennung erzielt, d.h. Lesefehler werden minimiert.

Der digital gesteuerte Oszillator ist veränderbar, um eine von mehreren voreingestellten Ausgangsfrequenzen zu erzeugen. Dies wird durch Steuerung der Anzahl der Zustände in dem Schieberegister für jedes Fenstersignal erzielt. Die Frequenz- und Phasennachführung wird dadurch erreicht, daß das Ankommen jedes Datenimpulses in bezug auf sein zugehöriges Fenster überwacht wird und Änderungen der Länge eines individuellen Fensters und/oder der voreingestellten Frequenz vorgenommen werden. Um sicherzustellen, daß alle Frequenzänderungen in der richtigen Richtung erfolgen, werden die Ver­ änderungen nicht eher vorgenommen, bis die Positionen von mindestens drei aufeinanderfolgenden Datenimpulsen in bezug auf ihre entsprechenden Fenster anzeigen, daß eine Frequenzänderung vorgenommen werden muß.

Sofortige Korrekturen der Länge eines einzelnen Fensters werden sowohl als Funktion der Position eines Datenimpulses innerhalb dieses Fensters als auch als Funktion der Position eines oder mehrerer Datenimpulse vorgenommen. Diese sofortigen Änderungen dienen zur Korrektur großer Phasenfehler und solchen Phasen­ fehlern, die aus Verzögerungen bei der Frequenzänderung resultieren. Die Arbeitsweise des Systems ist voll­ ständig symmetrisch, um lineare Filteroperationen sicherzustellen.

Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Ansprüchen 2 bis 14.

Nachfolgend wird anhand der Figuren ein Ausführungs­ beispiel der Erfindung näher erläutert. Im einzelnen zeigen:

Fig. 1 das Blockdiagramm eines herkömmlichen Platten­ laufwerk-CPU-Systems,

Fig. 2A bis 2D Wellenformen, die MFM-kodierte Signale ver­ deutlichen,

Fig. 3A bis 3E Wellenformen, die MFM-dekodierte Signale zeigen,

Fig. 4 das Blockdiagramm eines PLL-Systems, das zur Datentrennung das Taktsignal zurückgewinnt und das Fenster erzeugt,

Fig. 5 das Blockschaltbild einer PLL-Schaltung,

Fig. 6 das Blockschaltbild einer digitalen PLL- Schaltung,

Fig. 7A bis 7C Wellenformen der Fenstersignale des Schiebe­ registers nach Fig. 6 mit 15, 16 und 17 Zu­ ständen,

Fig. 8 ein vergrößertes Wellenformdiagramm, das die Beziehung zwischen einer Datenkette und Fenstersignalen verdeutlicht,

Fig. 9 das Blockdiagramm der erfindungsgemäßen PLL- Schaltung,

Fig. 10A bis 10D Diagramme des Abtasttastsignals und ver­ schiedener Fenstersignale, die bei der Schal­ tung nach Fig. 9 verwendet werden,

Fig. 11A und 11B das Zustandsdiagramm des digital gesteuerten Oszillators, das verschiedene voreingestellte Operationsfrequenzen verdeutlicht,

Fig. 12A und 12B ein Flußdiagramm für die Frequenznachführung und Korrekturmaschine,

Fig. 13A bis 13C Zustandsdiagramme für die Transientenanwort- und Phasenkorrekturmaschine, die die Phasen­ korrekturen für die drei verschiedenen zur Erzeugung der voreingestellten Frequenzen ver­ wendeten Fenster verdeutlichen,

Fig. 14 ein Graph, der die Übergang-Impuls-Verteilung innerhalb der Fenster für Zufallsdaten zeigt und

Fig. 15 ein Graph, der die Übergang-Impuls-Verteilung für Signale von bestimmten Dateninhalten ver­ deutlicht, die in einem Plattenlaufwerk normalerweise zusammentreffen.

In Fig. 8 ist eine Stichproben-Datenkette von Übergang- Impulsen dargestellt, die das Datenmuster 11001 re­ präsentieren. Die Übergang-Impulse 40, 42 und 44 be­ finden sich in der Mitte ihrer jeweiligen Binär­ speicherzellen, während der Übergang-Impuls 46 sich am Rand seiner Binärspeicherzelle befindet. Die Aufgabe der PLL-Schaltung des digitalen Datenseparators besteht darin, ein Fenstersignal 48 zu erzeugen, das die Mitte der Binärspeicherzellen Übergang-Impulse von ihrem Rand zu unterscheiden erlaubt. Bei einem idealen System fällt die Mitte eines Binärspeicherzellen-Übergang­ impulses mit der Mitte eines Fensters zusammen. Infolge niederfrequenter Datenratenvariationen oder hoch­ frequenter Bit-Synchronisationsstörungen können sich die Impulse jedoch zu einer Seite des Zentrums ver­ schieben, wie es durch die Pfeile 50 und 52 ver­ deutlicht ist. Der Zweck des Datenseparators mit digitaler PLL-Schaltung besteht darin, die Frequenz und Phase des Fenstersignals zu ändern, um niederfrequente Variationen der Datenkette nachzuführen, jedoch die Auswirkungen hochfrequenter Bit-Synchronisations­ störungen auf die Datenkette zu ignorieren. Durch die genaue Nachführung niederfrequenter Variationen erhöht sich die Toleranz für die Bit-Synchronisations­ störungen, d.h. die Übergang-Impulse liegen trotz einer relativ großen Bit-Synchronisationsstörung innerhalb der Fenster.

Fig. 9 zeigt ein funktionales Blockdiagramm der digi­ talen PLL-Schaltung. Das System weist drei Zustands­ maschinen auf, d.h. sequentielle Logiksysteme, deren Ausgangssignale von vorherigen und anwesenden Ein­ gangssignalen abhängen, und ihre dargestellten Ver­ bindungen sind funktionale Darstellungen. Das direkt von dem Plattenlaufwerk in den PLL-Abschnitt des Daten­ separators kommende Eingangssignal weist sowohl MFM- Taktinformation als auch Dateninformation auf. Der Takt wird aus dem Eingangssignal zurückgewonnen, um ein Fenstersignal für die Datenseparation zu schaffen, um damit zu entscheiden, ob ein Übergang-Impuls in einen Daten- oder in einen Taktbereich fällt. Der Separator kennzeichnet daraufhin die Position des Übergang- Impulses bezüglich des Fensters und justiert das Fenster entsprechend einem bestimmten Algorhithmus. Das Ziel des Algorhithmus ist es, die Impulse so nahe wie möglich in der Mitte des Fensters zu halten (d.h. Nullphasenfehler), um eine maximale Toleranz für Bit- Synchronisationsstörungen zu ermöglichen. Wenn die Übergang-Impulse stets in der Mitte des Fensters plaziert sind, dann läuft der zurückgewonnene Takt mit einer festen Rate. Wenn jedoch die Impulse zu früh kommen, dann wird der zurückgewonnene Takt so ein­ gestellt, daß er schneller läuft. Wenn demgegenüber die Impulse zu langsam kommen, wird der zurückgewonnene Takt so eingestellt, daß er langsamer läuft.

Die Hauptkomponenten des PLL-Systems sind ein Phasen­ detektor 58, ein digital gesteuerter Oszillator 60, der aus einem Schieberegister 60 a mit variabler Länge und mehreren Segmenten oder "Zuständen" und einem endlichen Automaten (finite state mashine) besteht, eine Tran­ sientenanwort- und Phasenkorrektur-Zustandsmaschine 64 (nachfolgend "Phasenkorrekturmaschine" genannt) und eine Frequenznachführungs- und Korrektur-Zustands­ maschine 66 (nachfolgend "Frequenzkorrekturmaschine" genannt). Der digital gesteuerte Oszillator 60 stellt ein zurückgewonnenes Taktsignal, oder RCLK-Signal, das aus abwechselnden Fenstern hohen und niedrigen Pegels besteht, auf der Leitung 62 zur Verfügung. Dieses Signal wird in bekannter Weise verwendet, um in der ursprünglichen von dem Plattenlaufwerk kommenden Datenkette Datensignale von Taktsignalen zu trennen.

Eine einzelne "1" durchläuft das Schieberegister und schaltet das Ausgangssignal auf der Leitung 62 um ("toggelt es"), wenn es den letzten Zustand des Schieberegisters erreicht. Die Phase des Oszillators wird durch den Phasendetektor 58 mit dem Dateneingangs­ signal verglichen. Die Zustandsmaschinen 64 und 66 bewirken Korrekturen sowohl der Frequenz und der Phase des Ausgangssignals des Oszillators auf der Basis des ermittelten Phasenfehlers.

Die Übergang-Impulse von dem Plattenlaufwerk werden an eine Synchronisationslogik-Einheit 54 angelegt, die einen Asynchron-zu-Synchron-Detektor aufweist, der die Übergang-Impulse mit Impulsen von einem Abtasttaktgeber 56 synchronisiert. Jeder synchronisierte Übergang- Impuls von der Logik 54 hat eine Impulsbreite von einem Abtasttaktimpuls. Bei dem Ausführungsbeispiel der Er­ findung wird der digitale Datenseparator in Verbindung mit einem Floppy-Laufwerk verwendet und die Nennrate für die Binärspeicherzellen ist 250 kHz. Der Abtasttakt­ geber 56 gibt ein Signal aus, das eine Frequenz auf­ weist, die 32mal so groß wie die Binärspeicherrate ist, d.h. eine Frequenz von 8 mHz. Ein 500 kHz (16 mHz Abtasttakt) CMOS-System ist ebenfalls entwickelt wor­ den. Das synchronisierte Ausgangssignal wird auf den Phasendetektor 58 gegeben und mit den Zuständen des Schieberegisters verglichen, um die relative Phase zwischen einem Übergang-Impuls und dem Ausgangssignal des Oszillators 60 zu ermitteln. Bei diesem Aus­ führungsbeispiel ist der Phasendetektor in diskreter Logik aufgebaut. Jedoch kann die Phasendetektions­ funktion alternativ auch in Software implementiert sein.

Der Phasendetektor 58 erzeugt ein Phasenfehlersignal, das den Ankunftzustand eines Übergang-Impulses an der Phasenkorrekturmaschine 64 und der Frequenzkorrektur­ maschine 66 anzeigt. Auf der Grundlage des ermittelten Ankunftzustandes, d.h. des Zustandes, in dem sich die in dem Schieberegister umlaufende "1" befindet, wenn der Übergang-Impuls ankommt, ermitteln die Maschinen 64 und 66, welche Korrekturen - wenn überhaupt - für den digital gesteuerten Oszillator 60 erforderlich sind. Der Oszillator ist steuerbar, um bei einer der vorein­ gestellten festen Zustandsfrequenzen zu arbeiten, und die Frequenzkorrekturmaschine 66 arbeitet, um zu ermitteln, wann eine Änderung der voreingestellten Frequenz erforderlich ist. Die Phasenkorrekturmaschine bestimmt, ob sogleich Phasenkorrekturen erforderlich sind, d.h. ob ein oder mehrere Zustände für ein ein­ zelnes Fenster addiert oder subtrahiert werden müssen, und zwar unabhängig von irgendeiner Änderung der vor­ eingestellten Frequenz.

Die Arbeitsweise des Systems der Fig. 9 zur Erzielung der Frequenznachführung wird nachfolgend anhand von Fig. 10 beschrieben. In Fig. 10D ist das Abtasttakt­ signal dargestellt, das die 32fache Frequenz der Binärspeicherzellenrate aufweist. Der digital ge­ steuerte Oszillator 60 steuert das Schieberegister, damit es bei einer von dreizehn verschiedenen zeitlich gemittelten Frequenzen arbeitet. Dabei wird jede Frequenz durch Kombination von Fenstern mit einer Dauer von fünfzehn, sechszehn und siebzehn Schieberegister­ zuständen erzielt, wie es jeweils in den Fig. 10A, B und C dargestellt ist. Die Nennfrequenz des RCLK- Signals ist 250 kHz (das ist gleich der Nennrate für die Binärspeicherzellen) und wird erreicht durch wieder­ holtes Erzeugen von "Nennfenstern" (normalen Fenstern), die sechzehn Zustände lang sind. Das Ausführungs­ beispiel ist derart ausgelegt, daß Frequenzvariationen von bis zu ± 6% der Nennrate für die Binärspeicher­ zellen nachgeführt werden können. Veränderungen der zeitlich gemittelten Ausgangsfrequenz des Schiebe­ registers erfolgen in Schritten von 1%. Um die Frequenz um 6% zu erhöhen, wird die Schieberegisterlänge derart verändert, daß nur "schnelle" Fenster mit einer Länge von fünfzehn Zuständen verwendet werden. Umgekehrt wird bei einer Reduktion der Frequenz um 6% das Schiebe­ register derart angesteuert, daß nur "langsame" Fenster mit einer Länge von siebzehn Zuständen verwendet wer­ den. Die schnellen und langsamen Fenster sind jeweils in den Fig. 10A und 10C dargestellt. Für andere Frequenzen als die Nennfrequenz, die um 6% schnellere und um 6% langsamere Frequenzen werden zwei unter­ schiedliche Fenstertypen kombiniert, um die gewünschte zeitlich gemittelte Frequenz zu erreichen. Die Kombi­ nation von schnellen, normalen und langsamen Fenstern zur Erzielung der verschiedenen Ausgangsfrequenzen sind in der nachfolgenden Tabelle I aufgeführt.

Tabelle I

Durch die Wiederholung der oben angegebenen Sequenzen von Fenstern erfolgt die Steuerung der zeitlich ge­ mittelten Frequenz in 1%-Schritten, obwohl jedes ein­ zelne Fenster nur in 6%-Schritten (ein Zustand von sechszehn) verändert werden kann. Es ist anzumerken, daß die ± 6%ige Variation und die 1%-Schritte will­ kürlich sind und größere Variationen und feinere Schritte verwendet werden können, wobei Kosten für zusätzliche Hardware aufgebracht werden müssen. Das gewählte Ausführungsbeispiel stellt einen zufrieden­ stellenden Ausgleich zwischen Funktionstüchtigkeit und Komplexität dar.

Die Frequenznachführung wird erreicht, indem die sich ändernde eingestellte Frequenz des digital gesteuerten Oszillators kombiniert wird und sogleich Änderungen der Länge eines einzelnen Fensters unabhängig von der ein­ gestellten Frequenz vorgenommen werden. Die Kombination von Frequenzvariation und sofortiger Veränderung schafft ein System, das die Funktion eines Filters zweiter Ordnung hat und wenig gedämpft ist, um eine schnelle Antwort mit minimalem Nach- bzw. Überschwingen zu erzeugen.

Veränderungen der eingestellten Frequenz des Oszilla­ tors beginnen als Antwort auf eine von zwei unter­ schiedlichen Bedingungen. Gemäß Fig. 10 ist jedes Fenster in einen oberen Bereich, der alle Zustände links von der Mitte des Fensters umfaßt, und einen unteren Bereich, der alle Zustände rechts von der Mitte des Fensters umfaßt, unterteilt. Da ein normales Fenster sechzehn Zustände aufweist, beinhaltet seine Mitte definitionsgemäß zwei Zustände, so daß der obere und der untere Bereich zueinander symmetrisch sind. Dies ist wichtig, da symmetrische Operation zur Er­ zielung linearer Optimierung, d.h. maximaler Annäherung an eine echte lineare Operation erforderlich ist, bei der sich die Filterverstärkung von der Mitte des Fensters zu dessen Rand linear ändert.

Die Frequenzkorrekturmaschine 66 überwacht das Er­ scheinen von Übergangimpulsen, um zu ermitteln, ob sie im oberen Bereich, im Mittenbereich oder im unteren Bereich erscheinen. Das Erscheinen eines einzelnen Übergang-Impulses in einem unteren oder einem oberen Bereich ist nicht notwendigerweise ein Anzeichen für einen Frequenzfehler, da die Impulse infolge von Bit- Synchronisationsstörungen außerhalb der Mitte liegen können. Das Auftauchen von zwei aufeinanderfolgenden Impulsen im oberen Bereich oder von zwei aufeinander­ folgenden Impulsen im unteren Bereich ist ein besseres Anzeichen dafür, daß der Positionsfehler eher auf einen Frequenzfehler als auf Bit-Synchronisationsstörungen zurückzuführen ist. Jedoch bieten auch zwei aufein­ anderfolgende Impulse nur eine Wahrscheinlichkeit von ungefähr 50% dafür, daß in der angezeigten Richtung ein Frequenzfehler existiert. Dies liegt daran, daß die durch Bit-Synchronisationsstörungen hervorgerufenen Fehler im allgemeinen eine Gauß′sche Verteilung haben, wie es in Fig. 14 dargestellt ist (mit kleinen Buckeln zu jeder Seite der Mitte wegen Peak-Verschiebung), und daß das Erscheinen von zwei aufeinanderfolgenden Im­ pulsen auf beiden Seiten der Fenstermitte im Gegensatz zu Frequenzfehlern auch das Ergebnis von Bit- Synchronisationsstörungen sein kann.

Bei den PLL-System wird das Erscheinen der Übergang- Impulse überwacht und die eingestellte Frequenz des Oszillators wird solange nicht verändert, bis drei auf­ einanderfolgende Übergang-Impulse in einem oberen Bereich oder drei aufeinanderfolgende Übergangsimpulse in einem unteren Bereich erscheinen. Dadurch, daß ab­ gewartet wird, bis drei aufeinanderfolgende Impulse in einem bestimmten Bereich liegen, ist die Wahrschein­ lichkeit dafür, daß ein Frequenzfehler in der an­ gezeigten Richtung tatsächlich vorhanden ist, wesent­ lich vergrößert. Der wesentliche Nachteil beim Abwarten dreier aufeinanderfolgender Impulse ist der, daß, wenn tatsächlich ein Frequenzfehler vorliegt, die Antwort relativ langsam erfolgt und sich eine große Phasen­ verschiebung ergibt, bevor die Frequenz korrigiert werden kann. Um diese Verzögerungs- bzw. Nacheil­ operation zu kompensieren, werden Einmal-Phasen­ korrekturen bei einzelnen Fenstern vorgenommen, um die Übergang-Impulse auf die Mitte des Fensters zurück­ zuschieben. Wenn zwei aufeinanderfolgende Übergang- Impulse in dem oberen Bereich oder zwei aufeinander­ folgende Übergang-Impulse in dem unteren Bereich erfaßt werden, wird eine Phasenkorrektur der Länge des ein­ zelnen Fensters, das der zweite Impulse erreicht, vor­ genommen. Die Korrektur in allen Fällen besteht ent­ weder in der Addition oder in der Subtraktion eines Zustandes in dem Fenster. Eine ähnliche Phasenkorrektur eines Zustandes wird bei Detektion von drei aufein­ anderfolgenden Übergang-Impulsen in dem oberen Bereich oder drei aufeinanderfolgenden Übergang-Impulsen in dem unteren Bereich vorgenommen (zusätzlich zur Frequenz­ korrektur, die in diesem Fall vorgenommen wird). Diese Phasenkorrekturen der Länge eines einzelnen Fensters dienen nicht nur zum Verschieben der Phase des rück­ gewonnenen Taktsignals, um damit eine Drift infolge einer nacheilenden Frequenzkorrektur zu kompensieren, sondern sie dienen auch zur weiteren Erhöhung der Wahr­ scheinlichkeit dafür, daß Veränderungen der einge­ stellten Frequenz in der geeigneten Richtung erfolgen, da nachfolgende Übergang-Impulse ebenso phasenver­ schoben zur Mitte des Fensters sind. Im Ergebnis ver­ kleinert die Phasenkorrektur die Anstiegsflanke der Frequenzkorrekturfunktion.

Die Frequenz- und Phasenkorrekturen sind äußerst wir­ kungsvoll bei der Nachführung tatsächlicher Frequenz­ variationen. Jedoch verbleiben Filterungsfehler, und zwar aufgrund der Tatsache, daß die Bit-Synchroni­ sationsstörung in einem tatsächlichen System mit bestimmten für gewöhnlich zusammentreffenden Daten­ mustern gemäß Fig. 14 nicht gleichmäßig verteilt ist. Statt dessen gibt es eine Musterabhängigkeit, d.h. daß in einem tatsächlichen System einige der zusammen­ treffenden Datenmustern derart sind, daß die Bit- Synchronisationsstörung in bezug auf die Mitte des Fensters unsymmetrisch verteilt ist, wie es in Fig. 15 dargestellt ist. Das führt dazu, daß einige Frequenz­ driften durch Überwachung des oberen und des unteren Bereichs nicht genau erkannt werden können. Um dies zu kompensieren, erfolgt eine zusätzliche Filterung durch Überwachung von Randbereichen an den Außenseitenrändern jedes Fensters. Diese Randbereiche sind in Fig. 10 gezeigt. Nach jeder Frequenzänderung wird die Gesamt­ zahl der in einem Randbereich auftauchenden Übergang- Impulse (egal, ob sie aufeinanderfolgen) überwacht. Wenn die Gesamtzahl einen vorbestimmten Wert über­ schreitet, wird eine Frequenzkorrektur vorgenommen. Wenn drei Impulse in einem einzelnen Randbereich seit der vorhergehenden Frequenzänderung auftauchen, wird dies bei dem hier beschriebenen Ausführungsbeispiel als ein Anzeichen dafür gewertet, daß ein Frequenzfehler vorliegt, und die eingestellte Frequenz wird geändert. Wie in Fig. 15 zu sehen ist, ist die Anzahl der in dem Randbereich erscheinenden Übergang-Impulse im wesent­ lichen symmetrisch und wird daher nicht durch die un­ symmetrische Musterabhängigkeit zwischen den Rand­ bereichen beeinträchtigt.

Obwohl die durch die Überwachung der Randbereiche er­ reichte Filterfunktion eine höhere Verstärkung als die Filterfunktion der oberen und unteren Bereiche hat, da sie nicht durch das aufeinanderfolgende Auftreten von Übergang-Impulsen begrenzt ist, ist ihre Wirkung redu­ ziert, da sie auf Übergang-Impulse begrenzt ist, die sehr nahe am Rand des Fensters auftauchen. Durch Steuerung von Frequenzänderungen auf der Grundlage des Erscheinens von Übergang-Impulsen in Randbereichen und oberen und unteren Bereichen kann trotz der Muster­ abhängigkeit der Bit-Synchronisationsstörung eine sehr genaue Frequenznachführung erreicht werden. Die Frequenzkorrekturen werden zusammen mit sofortigen Phasenkorrekturen bewerkstelligt, um eine schnelle Ant­ wort zu erzeugen, jedoch Frequenzänderungen in der falschen Richtung zu vermeiden.

Zusätzlich zu den oben beschriebenen Frequenz- und Phasenkorrekturen nimmt das PLL-System zusätzliche Phasenkorrekturen an einem einzelnen Fenster als Funk­ tion des Auftauchens eines Übergang-Impulses in bezug auf den Zustand des Schieberegisters vor. Wenn ein Übergang-Impuls am Rand eines Fensters ankommt, ist es wahrscheinlicher, daß die Verschiebung von einer Bit- Synchronisationsstörung als von einem Frequenzfehler herrührt. Um diese Bit-Synchronisationsstörung heraus­ zufiltern, werden an einem einzelnen Fenster Phasen­ korrekturen vorgenommen, ohne die eingestellte Frequenz zu beeinträchtigen. Die Korrekturwichtungen, die zu einer Veränderung der Fensterlänge gehören, sind in Fig. 10 dargestellt. Wenn es sich beispielsweise bei einem Fenster um ein Nennfenster (normales Fenster) handelt und ein Übergang-Impuls im Fensterzustand 5 ankommt, werden zu dem Fenster zwei Zustände hinzu­ gefügt. Auf ähnliche Weise wird ein Zustand von dem Fenster abgezogen, wenn das Erscheinen des Übergang­ impulses im Zustand B erfaßt worden ist. Diese Phasen­ korrekturen dienen der Aufrechterhaltung der Phasen­ starrheit und steuern die Anstiegsflanke der Frequenz­ korrekturen. Obwohl sie unabhängig von Frequenz­ korrekturen ausgeführt werden, beeinträchtigen sie die Frequenzkorrekturen, da sie sich auf die Position nach­ folgender Übergang-Impulse auswirken.

Anhand der Bereichsunterteilungen und Wichtungen in Fig. 10 erkennt man, daß die Arbeitsweise des Systems vollständig symmetrisch ist, d.h. alle Bereiche und Wichtungen zu einer Seite der definierten Mitte eines Fensters sind gleich. Dieses Merkmal ist äußerst wichtig zur Erzielung linearer Filterung, da es sicher­ stellt, daß die Filterverstärkung über die Mitte jedes Fensters symmetrisch ist.

Spezifische Arbeitsweisen des digital gesteuerten Oszillators 60, der Phasenkorrekturmaschine 64 und der Frequenzkorrekturmaschine 66 werden nachfolgend anhand der Fig. 11 bis 13 beschrieben. Fig. 11 stellt ein Zustandsdiagramm dar, das die Arbeitsweise des digital gesteuerten Oszillators 60 zur Erzielung verschiedener voreingestellter Frequenzen zeigt. Jeder Kreis stellt ein Fenster dar. In jedem Kreis befindet sich ein ein­ deutiges Bitmuster aus vier Informationselementen, die das Fenster beschreiben. Die ersten beiden Bits stellen den (gegenwärtigen) Fenstertyp (normal, schnell oder langsam), die nächsten beiden Bits stellen den Frequenztyp (normal, schnell oder langsam), um an­ zuzeigen, ob eine Frequenz höher oder niedriger als die Nennfrequenz sein soll, und die nächsten drei Bits stellen einen Frequenzzeiger dar, der die Größe der voreingestellten Frequenz anzeigt (0, 1, 2, 3, 4, 5 oder 6%). Die letzten drei Bits des Bitmusters reprä­ sentieren den Zählerstand eines internen Abwärtszählers in der Maschine des digital gesteuerten Oszillators 60, der die augenblickliche Stelle innerhalb einer Folge von Fenstern anzeigt. Dieser Zähler ist mit der abso­ luten Anzahl von Fenstern in einer Sequenz an dem ersten Fenster der Sequenz voreingestellt. Die Bit­ bedeutungen sind in der folgenden Tabelle II auf­ geführt.

Tabelle II

Frequenztyp

00normal 01schnell 10langsam

Frequenzzeiger

0000% 0011% 0102% 0113% 1004% 1015% 1106%

augenblicklicher Fenstertyp

00normal 01schnell 10langsam

Pfeile zwischen den Kreisen zeigen die Schritte von einem Fenster zum nächsten in Abhängigkeit von den erforderlichen Änderungen, die durch die Frequenz­ korrekturmaschine bestimmt werden, an. Wenn keine Änderungen notwendig sind, werden die Fenster entlang einer vertikalen Sequenz erzeugt, um das gewünschte zeitlich gemittelte Frequenzausgangssignal für den digital gesteuerten Oszillator zu ergeben. Der interne Abwärtszähler wird während dieser Sequenz dekremen­ tiert, wobei das letzte Fenster in jeder vertikalen Sequenz einen Zählerwert von Null hat. Um beispiels­ weise fortlaufend bei einer um 2% langsameren Frequenz zu arbeiten, werden die in den Kreisen 70, 72 und 74 gezeigten Fenster aufeinanderfolgend erzeugt und dann wiederholt, wobei dem durch die Pfeile 75 und 78 an­ gezeigten Pfad gefolgt wird. Dieser Zyklus wird solange fortgesetzt, wie keine Änderungen der eingestellten Frequenz erforderlich sind. Wenn die Frequenzkorrektur­ maschine 66 während eines bestimmten Fensters er­ mittelt, daß eine Frequenzkorrektur notwendig ist, wird die Sequenz unterbrochen und das nächste Fenster ist das erste Fenster der benachbarten Sequenz. Wenn bei­ spielsweise während des im Kreis 72 dargestellten Fensters die Frequenzkorrekturmaschine feststellt, daß eine Erhöhung der Frequenz notwendig ist, ist das nächste Fenster nicht das durch den Kreis 74 , sondern statt dessen das durch den Kreis 76 angedeutete, das entlang der durch die Pfeile 79, 80 und 82 gekenn­ zeichneten Route mit dem Kreis 72 verbunden ist. Wenn eine Verringerung der Frequenz erforderlich ist, so ist das nächste Fenster dasjenige, das im Kreis 84 gezeigt ist und über Pfeile 86 und 88 mit dem Kreis 72 ver­ bunden ist. Die Pfeile für eine Erhöhung der Frequenz sind mit IF und die Pfeile für eine Verringerung der Frequenz DF in den Fig. 11A und 11B markiert.

Die Arbeitsweise der Frequenzkorrekturmaschine 66 wird nachfolgend anhand der Fig. 12A und 12B, die zusammen das Flußdiagramm für die Maschine 66 bilden, be­ schrieben. Das Flußdiagramm verdeutlicht die Implemen­ tierung zur Erzielung der Frequenzsteuerungsoperation, die weiter oben im Zusammenhang mit Fig. 10 beschrieben wurde. Die Frequenzkorrekturmaschine 66 weist sechs interne Zähler auf. Der erste Zähler ist ein fort­ laufender Inkrementalfrequenzzähler, der die aufein­ anderfolgenden Übergang-Impulse im oberen Bereich der Fenster nachführt. Der zweite Zähler ist ein fort­ laufender Dekrementalfrequenzzähler, der die aufein­ anderfolgenden Übergang-Impulse in dem unteren Bereich der Fenster nachführt. Der dritte Zähler ist ein akku­ mulativer Inkrementalfrequenzzähler, der seit der letzten Frequenzänderung die Gesamtzahl der Übergang- Impulse in demjenigen Randbereich nachführt, der den oberen Bereich überdeckt. Auf ähnliche Weise führt ein akkumulativer Dekrementarfrequenzzähler seit der vor­ herigen Frequenzänderung die Gesamtzahl der Übergang- Impulse in demjenigen Randbereich nach, der den unteren Bereich überdeckt. Die Inhalte dieser vier Zähler werden überwacht, um festzustellen, wann Änderungen der eingestellten Frequenz notwendig sind. Die Zähler werden bei jeder Frequenzänderung rückgesetzt.

Zusätzlich zu den Frequenzzählern weist die Maschine 66 einen Aufwärts-Phasenkorrekturzähler auf, der auch die aufeinanderfolgenden Impulse in dem oberen Bereich nachführt, um zu ermitteln, wann eine Phasenkorrektur notwendig ist. Ein Abwärts-Phasenkorrekturzähler führt die aufeinanderfolgenden Übergang-Impulse in dem unteren Bereich nach, um zu ermitteln, wann eine Phasenkorrektur notwendig ist.

Die Fig. 12A und 12B zeigen beide den mittleren Be­ reich des Gesamtflußdiagrammes der Maschine, ein­ schließlich eines Initialisierungsschrittes 100 und verschiedener unmittelbar unter dem Schritt 100 an­ gezeigter Schritte. Die Flußdiagrammschritte, die sich auf Übergang-Impulse im Fensterzustand Null oder in Fensterzuständen der oberen Region beziehen, sind in Fig. 12A dargestellt, und Flußdiagrammschritte für Übergang-Impulse im Fensterzustand Null oder in Fensterzuständen des unteren Bereichs sind in Fig. 12B dargestellt. Die in den Figuren eingezeichneten Variablen haben die folgenden in der Tabelle III auf­ geführten Bedeutungen.

Tabelle III

Variablenbeschreibung

IF:Inkrementalfrequenz (richtig oder falsch) DF:Dekrementalfrequenz (richtig oder falsch) UPC:Aufwärts-Phasenkorrektur (richtig oder falsch) DPC:Abwärts-Phasenkorrektur (richtig oder falsch) IPC:Sofortige Phasenkorrektur (richtig oder falsch) CIFCNT:Fortlaufender Inkrementalfrequenzzähler bzw. -zählerstand (Integer) AIFCNT:Akkumulativer Inkrementalfrequenzzähler bzw. -zählerstand (Integer) CDFCNT:Fortlaufender Dekrementalfrequenzzähler bzw. -zählerstand (Integer) ADFCNT:Akkumulativer Dekrementalfrequenzzähler bzw. -zählerstand (Integer) UPCCNT:Aufwärts-Phasenkorrekturzähler bzw. -zählerstand (Integer) DPCCNT:Abwärts-Phasenkorrekturzähler bzw. -zählerstand (Integer) WT:Fenstertyp (normal, schnell oder langsam)

In dem Initialisierungsschritt (Schritt 100) werden alle Zähler auf Null gesetzt, die Variablen IF, DF, UPC, DPC und IPC auf "FALSE" und die Variable WT auf normal gesetzt. Dieser Initialisierungsschritt läuft beim Starten des PLL-Systems ab. Der nächste Schritt ist ein Impulsschritt (Schritt 102), bei dem ermittelt wird, ob ein Übergang-Impuls angekommen ist. Wenn der Übergang-Impuls ankommt, wird IPC auf "TRUE" gesetzt (Schritt 101), um nachfolgende Phasenkorrekturen zu ermöglichen (aber nicht auszuführen). Anschließend wird der Fensterzustand bestimmt, in dem der Übergang-Impuls angekommen ist (Schritt 106). Wenn der Übergang-Impuls im Zustand 0 ankommt (wie in Fig. 10 gezeigt), erfolgen keine Frequenzkorrekturen. In diesem Fall ist der nächste Schritt der Phasenkorrekturschritt (Schritt 108), bei dem die notwendigen Phasenkorrekturen, die von der Ankunftsposition des augenblicklichen Impulses, ohne vorhergehende Impulse zu berücksichtigen, er­ forderlich ist, ausgeführt werden, wie nachfolgend an­ hand der Fig. 13 beschrieben wird. Nach der Phasen­ korrektur wird IPC auf "FALSE" gesetzt (Schritt 110) und die Maschine kehrt zu Schritt 102 zurück, um die Anwesenheit eines nachfolgenden Übergang-Impulses zu ermitteln.

Wenn ein Übergang-Impuls bei Schritt 106 in den Zu­ ständen 8, 9, A, B, C, E oder F erkannt wird, wird dann ermittelt, ob der lmpuls in einem der Zustände 8, 9 oder A oder in einem der Zustände B, C, D, E oder F eingetreten ist (Schritt 112). Liegt der Impuls 12 in den Fensterzuständen B, C, D, E oder F, wird weiter ermittelt, ob der Impuls in dem Fensterzustand F liegt (Schritt 114). Wenn dies so ist, wird der Fenstertyp überprüft, um herauszufinden, ob es sich um ein Nenn­ fenster (normales Fenster) handelt (Schritt 116). Wenn das so ist, wird der Zustand F als im mittleren Bereich liegend angesehen (Fig. 10B). ln diesem Fall springt die Maschine zurück zu Schritt 108. Wenn es sich jedoch bei dem Fenstertyp um das schnelle oder langsame Fenster handelt, liegt ein im Zustand F liegender Über­ gang-Impuls in dem oberen Bereich und wird daher genau­ so wie ein Übergang-Impuls behandelt, der in den Fensterzuständen B, C, D oder E erscheint. In diesem Fall werden der Abwärts-Phasenkorrekturzähler und der fortlaufende Dekrementalfrequenzzähler rückgesetzt (da aufeinanderfolgende Übergang-Impulse nicht in dem unteren Bereich erschienen sind), wohingegen der Aufwärts-Phasenkorrekturzähler und der fortlaufende Inkrementalfrequenzzähler inkrementiert werden (Schritt 118). Die Inhalte des oberen Phasenkorrekturzählers und des fortlaufenden Inkrementalfrequenzzählers werden dann jeweils mit zwei und drei verglichen (Schritt 120). Wenn der Inhalt des oberen Phasenkorrekturzählers größer oder gleich zwei ist, ist eine Phasenkorrektur erforderlich. Somit wird die Aufwärts-Phasenkorrektur­ flagge auf "TRUE" gesetzt und der Aufwärts-Phasen­ korrekturzähler rückgesetzt (Schritt 122). Die Phasen­ korrektur wird daraufhin ausgeführt (Schritt 124) (ein­ schließlich zusätzlicher Phasenkorrekturen, die von der Phasenkorrekturmaschine 66 angefordert werden können), und die Aufwärts-Phasenkorrekturflagge wird dann auf "FALSE" gesetzt (Schritt 126). Die Maschine kehrt dann zu Schritt 110 zurück.

Wenn bei Schritt 120 der Inhalt des fortlaufenden Inkrementalfrequenzzählers größer oder gleich drei ist, ist eine Frequenzänderung erforderlich und die Inkrementalflagge wird auf "TRUE" gesetzt (Schritt 128). Alle Frequenzzähler werden in diesem Schritt ebenfalls auf Null zurückgesetzt. Daraufhin erfolgt eine Phasenkorrektur (eines Zustandes infolge des Zählerstandes, der gleich drei ist, und jedes zu­ sätzlichen Zustandes infolge des Ankunftzustandes des Übergang-Impulses des augenblicklichen Fensters) (Schritt 130), und die Frequenz wird daraufhin inkrementiert (Schritt 132). Die Inkrementierung der Frequenz wird, wie oben im Zusammenhang mit der Fig. 11 beschrieben, ausgeführt. Die Inkrementalfrequenzflagge wird daraufhin auf "FALSE" gesetzt (Schritt 134), und die Maschine kehrt zu Schritt 110 zurück.

Wenn bei Schritt 120 die Bedingungen weder für eine Phasen- noch für eine Frequenzkorrektur vorliegen, kehrt die Maschine zu Schritt 108 zurück, um eine not­ wendige Phasenkorrektur durchzuführen, die von der Phasenkorrekturmaschine 64 angefordert worden ist.

Wenn ein Übergang-Impuls in den Fensterzuständen 8, 9 oder A, d.h. in einem Randbereich erscheint, wirkt sich dies sowohl auf den fortlaufenden Inkrementalfrequenz­ zähler als auch auf den akkumulativen Frequenzzähler aus. Daher springt die Maschine von Schritt 112 auf Schritt 136. In diesem Schritt werden der unteren Phasenkorrekturzähler und der fortlaufende Dekremental­ frequenzzähler rückgesetzt, wohingegen der akkumulative Inkrementalfrequenzzähler und fortlaufende Inkremental­ frequenzzähler und der obere Phasenkorrekturzähler mit "1" inkrementiert werden. Die Inhalte des akkumulativen Inkrementalfrequenzzählers und fortlaufenden Frequenz­ zählers werden dann mit drei und der Inhalt des oberen Phasenkorrekturzählers mit zwei (Schritt 138) ver­ glichen. Wenn entweder der Inhalt des akkumulativen Inkrementalfrequenzzählers oder der Inhalt des fort­ laufenden Inkrementalfrequenzzählers größer oder gleich drei ist, sind Frequenz- und Phasenkorrekturen not­ wendig, und die Inkrementalfrequenzflagge wird daher auf "TRUE" gesetzt (Schritt 140). Die Zähler werden bei diesem Schritt ebenfalls rückgesetzt. Die notwendige Phasenkorrektur wird dann ausgeführt (Schritt 142), woraufhin nachfolgend die Frequenz inkrementiert wird (Schritt 144). Die Inkrementalfrequenzflagge wird dann auf "FALSE" gesetzt (Schritt 146), und die Maschine kehrt zu Schritt 110 zurück.

Wenn die Inhalte des akkumulativen Inkrementalfrequenz­ zählers und des fortlaufenden Inkrementalfrequenz­ zählers kleiner als drei sind, wird bestimmt, ob der Wert des oberen Phasenzählers größer oder gleich zwei ist (Schritt 148). Wenn dies so ist, ist eine Phasen­ korrektur erforderlich, und die Maschine springt zu Schritt 122 über, um die Aufwärts-Phasenkorrekturflagge vor den Phasenkorrekturen bei Schritt 124 auf "TRUE" zu setzen. Wenn nicht, springt die Maschine zu Schritt 108, um jede notwendige Phasenkorrektur vorzunehmen, die von dem Ankunftzustand des Übergang-Impulses in diesem speziellen Fenster abhängt, aber nicht von dem Ankunftszustand eines Übergang-Impulses in vorher­ gehenden Fenstern abhängt.

Das Flußdiagramm in Fig. 12A zeigt, wie die Phasen- und Frequenzkorrekturen als Antwort auf die Erfassung auf­ einanderfolgender Übergang-Impulse in dem oberen Bereich und die Erfassung der Gesamtzahl von Übergang- Impulsen in den Randbereich seit der vorherigen Frequenzänderung ausgeführt werden. Obwohl Phasen­ korrekturen in einem Fenster auf der Grundlage der Inhalte der Phasenkorrekturzähler nicht erforderlich sein können, kann eine Phasenkorrektur aufgrund des Erscheinens eines Impulses in einem Zustand mit einer Korrekturwichtung ungleich Null (Fig. 10) erforderlich sein, weshalb der Phasenkorrekturschritt 108 ein­ geschlossen ist.

Die Dekrementierung der eingestellten Frequenz und zu­ gehörige Phasenkorrekturen werden gemäß den in Fig. 12B dargestellten Schritten ausgeführt. Eine Ankunftzustand 5 wird genauso behandelt wie eine Ankunftzustand F, da diese Zustände in Abhängigkeit von dem Fenstertyp in einem Randbereich liegen oder nicht liegen können. Die Schritte 150, 152 und 154 haben daher die Funktion, zu ermitteln, ob ein Übergang-Impuls nur im unteren Be­ reich oder sowohl im unteren Bereich als auch im Rand­ bereich liegt. Wenn er nur im unteren Bereich liegt, geht die Maschine zu Schritt 150 über, wohingegen die Maschine zu Schritt 158 übergeht, wenn der Impuls in einem unteren und in einem Randbereich liegt. Die nach­ folgenden Schritte entsprechen unmittelbar den in Fig. 12A gezeigten Schritten. Die Schritte 160, 162, 164, 166 und 168 entsprechen demnach jeweils den Schritten 120, 128, 130, 132 und 134. Die Schritte 170, 172 und 174 entsprechen jeweils den Schritten 122, 124 und 126. Schritt 176 entspricht Schritt 148 und die Schritte 178, 180, 182, 184 und 186 entsprechen jeweils den Schritten 138, 140, 142, 144 und 146.

Die Phasenkorrekturen für das einzelne Fenster werden gemäß den Zustandsdiagrammen der Fig. 13A, 13B und 13C ausgeführt. Diese Diagramme sind jeweils für normale, schnelle und langsame Fenster. Die in Fig. 9 dar­ gestellte Phasenkorrekturmaschine 24 nimmt Korrekturen der Länge eines einzelnen Fensters auf der Grundlage des Ankunftzustandes eines Übergang-Impulses in diesem Fenster und auf der Grundlage der von der Frequenz­ korrekturmaschine 66 vorgenommenen Ermittlungen vor, wie es im Zusammenhang mit Fig. 12 oben beschrieben ist. Die Fig. 13A, 13B und 13C verdeutlichen die ein­ zelnen Zustände des Schieberegisters des digital ge­ steuerten Oszillators, wobei Bedingungspfeile anzeigen, wie Phasenkorrekturen durch Addition oder Subtraktion von Zuständen in einem Fenster ausgeführt werden. Wenn keine Phasenkorrekturen erforderlich sind, schreitet die "1" fortlaufend durch die Zustände des Schiebe­ registers vorwärts. Wenn jedoch irgendeine der ver­ schiedenen Bedingungen existiert und eine Phasen­ korrektur hervorruft, überspringt die "1" Zustände ent­ weder in Vorwärts- oder Rückwärtsrichtung, um die Länge des Schieberegisters und damit die Länge des einzelnen Fensters zu vergrößern oder zu verringern. Drei unter­ schiedliche Bedingungen können die Fensterlänge beein­ trächtigen. Die Bedingung 1 (Cl) betrifft die Variable IF (Inkrementalfrequenz) oder UPC (Aufwärtsphasen­ korrektur), die von der Frequenzkorrekturmaschine 66 zugeführt werden und "TRUE" sind. Diese Bedingung steht für ein Verkürzen der Fensterlänge. Die Bedingung 2 (C 2) betrifft eine der Variablen DF (Dekremental­ frequenz) oder DPC (Abwärtsphasenkorrektur), die von der Frequenzkorrekturmaschine geliefert werden und "TRUE" sind. Diese Bedingung steht für eine Ver­ längerung eines Fensters. Die Bedingungen 1 und 2 be­ inhalten sowohl eine Subtraktion oder Addition eines einzigen Zustandes von bzw. zu einem Fenster, wie es durch die Frequenzkorrekturmaschine angefordert worden ist, als auch zusätzliche Phasenkorrekturen gemäß den in Fig. 10 gezeigten Wichtungen.

Die Bedingung 3 (C 3) betrifft die Variable IPC (so­ fortige Phasenkorrektur), die "TRUE" ist und auf der Grundlage des Ankunftzustandes in einem einzelnen Fenster Phasenkorrekturen ermöglichen, die in Überein­ stimmung mit den Korrekturwichtungen in Fig. 10 vor­ zunehmen sind. Diese Bedingung kann daher entweder zu einer Verlängerung oder einer Verkürzung eines Fensters führen. Diese Bedingung tritt ein, wenn keine Phasen­ änderung durch die Frequenzkorrekturmaschine an­ gefordert wird. Wenn beispielsweise in Fig. 13A im Zu­ stand 9 ein Übergang-Impuls auftaucht und nur Bedingung 3 zutrifft, werden die nachfolgenden Zustände A und B übersprungen und der nächste Zustand des Schiebe­ registers ist der Zustand C. Wenn jedoch Bedingung 1 ebenfalls zutrifft, hat die Bedingung 1 den Vorrang gegenüber der Bedingung 3, und die Zustände A, B und C werden übersprungen und der nächste Zustand ist der Zustand D. In beiden Fällen wird die Länge des Fensters verkürzt. Wenn der Übergang-Impuls im Zustand 3 auf­ taucht und die Bedingung 3 zutrifft, springt das Schieberegister in den Zustand 2 zurück, um das Fenster zu verlängern. Wenn die Bedingung 2 ebenfalls zutrifft, werden zwei zusätzliche Zustände zu dem Fenster addiert. Die Bedingungen 1 und 2 rufen also im Ver­ gleich zur Bedingung 3 eine Phasenkorrektur um einen zusätzlichen Zustand hervor. Insgesamt ergibt sich, daß jedes einzelne Fenster eine Länge aufweisen kann, die zwischen elf und einundzwanzig Zuständen variiert.

Alle Berechnungen der Maschinen laufen in Echtzeit ab. Da bei dem Ausführungsbeispiel einige Berechnungen eine längere Zeit benötigen als die Zeit für einen einzelnen Schieberegisterzustand, wird eine Offset-Arithmetik verwendet, so daß die "1" in dem Schieberegister am Ende einer Berechnung in dem geeigneten Zustand ist. Wenn beispielsweise die notwendigen Berechnungen zur Ermittlung, ob Phasenkorrekturen notwendig sind, vier Schieberegisterzustände andauern, dann wird die "1" in dem Ankunftzustand "eingefroren", und nach der Be­ endigung der Berechnung werden vier Zustände über­ sprungen, um die Berechnungszeit zu kompensieren. Eine derartige Offset-Arithmetik ist natürlich nicht er­ forderlich, wenn die Maschinen schnell genug sind, so daß sie alle Berechnungen innerhalb eines Schiebe­ registerzustandes erledigen können.

Obwohl ein spezifischer Algorhithmus für die Bestimmung von Frequenz- und Phasenkorrekturen zur Erzielung eines Nullphasenfehlers beschrieben worden ist, sind die ver­ schiedenen Operationen alle untereinander zusammen­ hängend. Es können also viele verschiedene Wichtungen, fortlaufende Zählerquoten, akkumulative Zählerquoten, Bereichsdefinitionen usw. verwendet werden und dabei noch eine geeignete Filteroperation erzielt werden, solange der Zusammenhang zwischen den verschiedenen Faktoren geeignet bestimmt ist. In allen entwickelten Algorhithmen werden Frequenzänderungen jedoch nur in­ folge der Überwachung von mindestens drei Übergang- Impulsen vorgenommen (unabhängig davon, ob Ver­ änderungen durch aufeinanderfolgende oder akkumulative Erscheinungen von Impulsen in vorbestimmten Gebieten bedingt sind), so daß sichergestellt ist, daß Frequenz­ änderungen in der falschen Richtung nicht vorgenommen werden können. Um die Verzögerungsoperation beim Ab­ warten von mindestens drei Impulsen vor der Vornahme von Frequenzänderungen zu kompensieren, werden Phasen­ änderungen auf der Grundlage der Entwicklung (Ent­ stehungsgeschichte) von mindestens zwei aufeinander­ folgenden Übergang-Impulsen vorgenommen. Durch eine derartige Steuerung von Frequenz- und Phasenänderungen kann eine äußerst genaue digitale PLL-Operation er­ reicht werden.

Claims (14)

1. Digitales PLL-System zur Erzeugung eines digitalen Ausgangssignals, das mit einer Kette von Daten­ impulsen synchronisiert ist, gekennzeichnet durch eine variable Oszillationsvorrichtung (60) zur Erzeugung eines digitalen Ausgangssignals, das aus abwechselnd hohen und niedrigen Impulsfenstern besteht, von denen jedes aus mehreren sukzessiven Elementen gleicher Länge besteht, wobei die variable Oszillationsvorrichtung (60) derart ver­ änderbar ist, daß die Anzahl der Segmente in jedem Fenster einer Folge von Fenstern steuerbar ist, um eine von mehreren voreingestellten Ausgangs­ frequenzen zu erzielen,
eine Phasendetektionsvorrichtung (58) zur Be­ stimmung der Position jedes Datenimpulses relativ zu dem oder den Segmenten eines Fensters, in dem bzw. in denen er auftritt, und
eine Verarbeitungsvorrichtung (64, 66) als Ant­ wort auf die Phasendetektionsvorrichtung (58)
zum Ändern der eingestellten Ausgangs­ frequenz als Funktion der Positionen von mindestens drei Datenimpulsen be­ züglich der Segmente des Fensters, in denen sie auftauchen, und
zum Ändern der Anzahl der Segmente in einem einzelnen Fenster als Funktion der Position eines Datenimpulses be­ züglich der Segmente des einzelnen Fensters und als Funktion der Posi­ tionen von mindestens zwei Daten­ impulsen bezüglich der Segmente der Fenster, in denen sie erscheinen.

2. Digitales PLL-System nach Anspruch 1, dadurch gekennzeichnet, daß jedes Fenster in einem oberen Bereich von benachbarten Segmenten und einen unteren Bereich von benachbarten Segmenten unter­ teilt ist und daß die Verarbeitungsvorrichtung (64, 66) die eingestellte Frequenz nach oben ver­ ändert, wenn die mindestens drei aufeinander­ folgenden Datenimpulse im oberen Bereich liegen und die Verarbeitungsvorrichtung (64, 66) die ein­ gestellte Frequenz nach unten verändert, wenn die mindestens drei aufeinanderfolgenden Datenimpulse im unteren Bereich liegen.

3. Digitales PLL-System nach Anspruch 2, dadurch gekennzeichnet, daß jedes Fenster einen mittleren Bereich von mindestens einem den oberen Bereich von dem unteren Bereich trennenden Segment auf­ weist und daß der obere Bereich und der untere Bereich eine gleiche Anzahl von Segmenten auf­ weisen.

4. Digitales PLL-System nach Anspruch 2 und/oder 3, dadurch gekennzeichnet, daß der obere Bereich einen ersten Randbereich aufweist, der aus einer vorgegebenen Anzahl von Segmenten an dem einen Ende des Fensters besteht, und der untere Bereich einen zweiten Randbereich aufweist, der aus einer vorbestimmten Anzahl von Segmenten an dem anderen Ende des Fensters besteht, und daß die Ver­ arbeitungsvorrichtung (64, 66) die eingestellte Frequenz nach oben hin verändert, wenn die Gesamt­ zahl der in dem ersten Randbereich liegenden Daten­ impulse seit der letzten Änderung der ein­ gestellten Frequenz eine vorbestimmte Zahl über­ schreitet, und die Verarbeitungsvorrichtung (64, 66) die eingestellte Frequenz nach unten hin verändert, wenn die Gesamtzahl der in dem zweiten Randbereich liegenden Datenimpulse die vor­ bestimmte Anzahl überschreitet.

5. Digitales PLL-System nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Verarbeitungsvorrichtung (64, 66) eine Einheit zum Ändern der eingestellten Ausgangsfrequenz als Funktion der Positionen mehrerer Datenimpulse in bezug auf die Fenstersegmente, in denen sie liegen, aufweist, wobei die Datenimpulse nach der letzten Änderung der eingestellten Frequenz er­ scheinen.

6. Digitales PLL-System nach Anspruch 5, dadurch gekennzeichnet, daß die Einheit zum Ändern der eingestellten Ausgangsfrequenz diese ändert, wenn die Anzahl der seit der letzten Änderung in einer bestimmten Gruppe von Segmenten liegenden Daten­ impulse eine bestimmte Gesamtzahl überschreitet.

7. Digitales PLL-System nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Oszillationsvorrichtung (60) ein Schieberegister (60 a) variabler Länge aufweist, das mehrere Zu­ stände hat, wobei jeder Zustand einem Segment ent­ spricht und die Anzahl der Zustände die Länge eines Fensters bestimmt.

8. Digitales PLL-System nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß zu jedem Segment eine Wichtung gehört und die Wich­ tungen von der Mitte eines Fensters zu dem Rand eines Fensters anwachsen, und daß bei dem Er­ scheinen eines Datenimpulses in einem Segment, das eine Wichtung von ungleich Null hat und vor der Mitte des Fensters liegt, mindestens ein Segment von dem Fenster subtrahiert wird, und daß bei dem Erscheinen eines Datenimpulses in einem Segment, das eine Wichtung von ungleich Null und hinter der Mitte des Fensters liegt, mindestens ein Segment zu dem Fenster addiert wird.

9. Digitales PLL-System nach Anspruch 8, dadurch gekennzeichnet, daß jedes Fenster in einen oberen Bereich von benachbarten Sequenten und einen unteren Bereich von benachbarten Sequenten unter­ teilt ist und daß die Verarbeitungsvorrichtung (64, 66) die Anzahl der Segmente in dem Fenster, in denen der letzte Datenimpuls erscheint, ver­ ringert, wenn aufeinanderfolgende Datenimpulse in dem oberen Bereich liegen, und daß die Ver­ arbeitungsvorrichtung (64, 66) die Anzahl der Seg­ mente in dem Fenster, in denen der letzte Daten­ impuls erscheint, erhöht, wenn aufeinanderfolgende Datenimpulse in dem oberen Bereich erscheinen.

10. Digitales PLL-System zur Erzeugung eines digitalen Ausgangssignals, das mit einer Kette von Daten­ impulsen synchronisiert ist, gekennzeichnet durch eine variable Oszillationsvorrichtung (60) zur Erzeugung eines digitalen Ausgangssignals, das aus abwechselnd hohen und niedrigen Impulsfenstern besteht, von denen jedes aus mehreren sukzessiven Elementen gleicher Länge besteht, wobei die variable Oszillationsvorrichtung (60) derart ver­ änderbar ist, daß die Anzahl der Segmente in jedem Fenster einer Folge von Fenstern steuerbar ist, um eine von mehreren voreingestellten Ausgangs­ frequenzen erzielt wird,
eine Phasendetektionsvorrichtung (58) zur Be­ stimmung der Position jedes Datenimpulses relativ zu dem oder den Segmenten eines Fensters, in dem bzw. in denen er auftritt, und
eine Verarbeitungsvorrichtung als Antwort auf die Phasendetektionsvorrichtung (58) zum Steuern der Oszillationsvorrichtung (60), um die Anzahl der Segmente in jedem Fenster zu steuern, wobei die Verarbeitungsvorrichtung folgende Elemente aufweist:

• a) eine Frequenzsteuervorrichtung (66), die die Oszillationsvorrichtung (60) derart ansteuert, daß diese zur Erzielung einer voreingestellten Ausgangsfrequenz Fenster mit einer gesteuerten Länge erzeugt, und die die eingestellte Ausgangsfrequenz als Funktion der Positionen von mindestens drei Datenimpulsen bezüglich der Fenster, in denen sie erscheinen, und als Funktion der Positionen von mindestens zwei seit der letzten Änderung der eingestellten Aus­ gangsfrequenz erscheinenden Datenimpulse bezüglich der Fenster, in denen sie er­ scheinen, ändert, und
• b) eine Phasensteuervorrichtung (64), die die Anzahl der Segmente in einem einzelnen Fenster als Funktion der Position eines Datenimpulses bezüglich des einzelnen Fensters, in dem er erscheint, und als Funktion der Position von mindestens einem vorhergehenden Datenimpuls bezüglich des Fensters, in dem er erscheint, ändert.

11. Digitales PLL-System nach Anspruch 10, dadurch gekennzeichnet, daß jedes Fenster einen mittleren Bereich von mindestens einem Segment, einen oberen Bereich aus zu einer Seite des mittleren Bereichs benachbarten Segmenten und einen unteren Bereich aus zu der anderen Seite des mittleren Bereichs benachbarten Segmenten aufweist, daß die Frequenz­ steuervorrichtung (64) die eingestellte Ausgangs­ frequenz nach oben hin verändert, wenn drei auf­ einanderfolgende Datenimpulse in dem oberen Bereich liegen und daß die Frequenzsteuer­ vorrichtung (64) die eingestellte Frequenz nach unten hin verändert, wenn drei aufeinanderfolgende Datenimpulse in dem unteren Bereich liegen.

12. Digitales PLL-System nach Anspruch 11, dadurch gekennzeichnet, daß der obere Bereich einen ersten Randbereich aufweist, der aus einer vor­ gegebenen Anzahl von Segmenten an dem einen Ende des Fensters besteht, und der untere Bereich einen zweiten Randbereich aufweist, der aus einer vor­ bestimmten Anzahl von Segmenten an dem anderen Ende des Fensters besteht, und daß die Frequenz­ steuervorrichtung (66) die eingestellte Frequenz nach oben hin verändert, wenn die Gesamtzahl der in dem ersten Randbereich liegenden Datenimpulse seit der letzten Änderung der eingestellten Frequenz gleich drei ist, und die Frequenzsteuer­ vorrichtung (66) die eingestellte Frequenz nach unten hin verändert, wenn die Gesamtzahl der in dem zweiten Randbereich liegenden Datenimpulsen gleich ist.

13. Digitales PLL-System nach einem oder mehreren der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß zu jedem Segment eine Wichtung gehört und die Wichtungen von der Mitte eines Fensters zu dem Rand eines Fensters in ihrer Größe anwachsen, und daß die Phasensteuervorrichtung (64) bewirkt, daß bei dem Erscheinen eines Datenimpulses in einem Segment, das eine Wichtung von ungleich Null hat und vor der Mitte des Fensters liegt, mindestens ein Segment von dem Fenster subtrahiert wird, und daß bei dem Erscheinen eines Datenimpulses in einem Segment, das eine Wichtung von ungleich Null und hinter der Mitte des Fensters liegt, min­ destens ein Segment zu dem Fenster addiert wird.

14. Digitales PLL-System nach Anspruch 13, dadurch gekennzeichnet, daß die Phasensteuervorrichtung (64) bewirkt, daß mindestens ein Segment von einem Fenster subtrahiert wird, wenn mindestens zwei aufeinanderfolgende Datenimpulse in dem oberen Bereich der Fenster erscheinen und daß mindestens ein Segment zu einem Fenster addiert wird, wenn mindestens zwei aufeinanderfolgende Datenimpulse in dem unteren Bereich ihrer Fenster erscheinen.