DE2702047C3 - Schaltungsanordnung zur Wiedergewinnung von Daten - Google Patents

Schaltungsanordnung zur Wiedergewinnung von Daten

Info

Publication number
DE2702047C3
DE2702047C3 DE2702047A DE2702047A DE2702047C3 DE 2702047 C3 DE2702047 C3 DE 2702047C3 DE 2702047 A DE2702047 A DE 2702047A DE 2702047 A DE2702047 A DE 2702047A DE 2702047 C3 DE2702047 C3 DE 2702047C3
Authority
DE
Germany
Prior art keywords
pulse
input
input data
pulses
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2702047A
Other languages
English (en)
Other versions
DE2702047A1 (de
DE2702047B2 (de
Inventor
Bruce James Collegeville Pa. Rogers (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sperry Corp
Original Assignee
Sperry Rand Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sperry Rand Corp filed Critical Sperry Rand Corp
Publication of DE2702047A1 publication Critical patent/DE2702047A1/de
Publication of DE2702047B2 publication Critical patent/DE2702047B2/de
Application granted granted Critical
Publication of DE2702047C3 publication Critical patent/DE2702047C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/20Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a harmonic phase-locked loop, i.e. a loop which can be locked to one of a number of harmonically related frequencies applied to it

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Wiedergewinnung von Daten, bestehend aus einer gesteuerten Oszillatoreinrichtung, einem der Oszillatoreinrichtung nachgeschalteten Zähler, die wiederholt auf einen vorbestimmten Zählschritt zählt, aus einer den Zähler enthaltenden Vergleichseinrichtung zum Erzeugen eines Signals, welches die zeitliche Verschiebung zwischen jedem Eingangsimpuls einer Eingangsdatenimpulsfolge und des auf den Eingangsimpuls bezogenen Bezugsimpulses wiedergibt, um die Oszillatoreinrichtung derart zu steuert], daß die Periode des Impulssignals gleich ist der Grundperiode der Eingangsimpulsfolge.
Der Fachwelt ist die Verwendung von phasenstarren Oszillatoren in digitalen Datenverarbeitungssystemen gut bekannt. Bei derartigen Systemen dient der phasenstarre Oszillator dazu, die Eingangsdatenimpulse im Gleichlauf zu halten, die beispielsweise von einem magnetischen Lesekopf her geliefert werden, um aufgezeichnete Daten wiederzugewinnen. Es ist allgemein wünschenswert, die Datenbits so dicht wie möglich im Interesse einer Erhöhung der Speicherkapazität der Aufzeichnungsmedien aufzuzeichnen. Als Folge dieser Speicherdichte oder hohen Packungsdichte können die ausgelesenen Impulse, die kennzeichnend für die jeweiligen Datenbits sind, von ihren geeigneten Positionen relativ zueinander verschoben werden. Eine Bitverschiebung wird durch eine Einwirkung jedes Leseimpulses mit benachbarten Leseimpulsen bewirkt. Das Ausmaß der Bitverschiebung, die auftreten kann, hängt von der Packungsdichte und dem Datenmuster ab. Im Falle eines Datenmusters, bei welchem die Impulse einen einheifüchen Abstand zueinander haben oder periodisch einen Abstand zueinander haben, ist die Bitverschiebung, wenn sie überhaupt stattfindet, gewöhnlich inkonsequent. Andererseits werden die einzelnen Impulse dort, wo das Datenmuster nicht einheitlich oder aperiodisch ist, proportional zum sowohl dem Nennabstand zwischen den Impulsen als auch des Differenzabstandes jedes Impulses von den unmittelbar benachbarten gegenüberliegenden Seiten jedes Impulses verschoben, wobei die Bitverschiebung für Impulse mit relativ kleinem Abstand größer ist und für Impulse mit relativ großem Abstand geringer ist, die die gleiche Abstandsdifferenz besitzen.
Mit dem Auftauchen des Problems hinsichtlich einer Bitverschiebung verlief die Entwicklung der magnetischen Datenaufzeichnung und Wiedergewinnung in Richtung der Entwicklung von Kodiertechnilcen, durch die nicht nur die Bitverschiebühg reduziert wird, sondern auch eine eigene Taklsteuerung geboten wird, um das Erfordernis nach einer getrennten oder eigenen
25
jn
Gleichlauftaktsteuerung am Aufzeichnungsmedium zu beseitigen. Der NRZ-Code, der beispielsweise durch eine Änderung von einem Signalpegel zu einem anderen Signalpegel bei Auftreten eines Eins-Datenbits gefolgt von einem Null-Datenbit und durch eine Rückänderung ϊ zum ursprünglichen Signalpegel gekennzeichnet ist, wenn eine Null einer Eins folgt, führt nicht zu der Möglichkeit einer eigenen Taktsteuerung, und zwar aufgrund des langen Intervalls, der zwischen den Signalübergängen bei einer Aufeinanderfolge von entweder Einsen oder Nullen vorhanden ist. Der Phasenmodulationskode (PM), der durch einen Signalübergang in einer Richtung für ein Eins-Bit und einen Signalübergang in entgegengesetzter Richtung für ein Null-Bit gekennzeichnet ist, stellt das häufige Auftreten ι > der Signalübergänge sicher und bietet daher eine eigene Taktsteuerung. Es müssen jedoch Signalübergänge ebenfalls zwischen Eisen und Nullen auftreten, um sicherzustellen, daß die Eins- und Nullsignalübergänge in der richtigen Richtung durchgeführt werden. Die in Forderung nach diesen zusätzlichen Übergängen zwischen den Datenbitübergängen erschwert n. türlich das Bitschiebeproblem.
Der Frequenzmodulationskode (FM) ist gekannzeichnet durch die Vorteile und Einschränkungen ähnlich denjenigen beim PM-Kode.
Eine weitere Kodiertechnik, die allgemein als modifizierte Frequenzmodulationstechnik (MFM) bekannt ist, beseitigt die Übergänge zwischen den Datenbits und vermeidet auch große Intervalle ohne irgendwelche Übergänge, so daß dabei die Vorteile von sowohl einer hohen Packungsdichte als auch einer Eigen-Taktsteuerung geboten werden. Eine Variation des MFM-Kodes, der als doppelt modifizierter Frequenzmodulation (M2FM) bekannt ist, bietet ebenfalls !■> diese Vorteile und wird aus dem einen oder anderen Grund in einigen Fällen bevorzugt Sowohl bei dem MFM- als auch dem M2FM-Kodesystem werden Eins-Bits aufgezeichnet und zu einem Zeitpunkt in einer Bitzelle oder ehern Intervall beispielsweise am Zentrum -to desselben reproduziert, während Null-Bits in Einklang mit spezifischen Kodierregeln aufgezeichnet und reproduziert werden, so daß sie zu einem anderen Zeitpunkt in der Bitzelle auftreten, beispielsweise an der Vorder- oder Hinterflanke. Die spezifischen Kodierre- ■»> geln bestimmen diejenigen Nullen, dL· aufgezeichnet werden und diejenigen, die nicht aufgezeichnet werden. Mit anderen Worten werden die Nullen nur aus dem Grund aufgezeichnet, um eine eigene Taktsteuerung zu erzielen. Nach dem Auslese"! aus dem Aufzeichnungs- ri0 medium werden sowohl die Einsen als auch die aufgezeichneten Nullen reproduziert, so daß das Datenwiedergewinnungsgerät in einer Weise arbeiten muß. derart, daß es auf die reproduzierten Einsen anspricht und die reproduzierten Nullen unbeachtet ϊΐ läßt.
Aus der US-PS 35 44 907 ist bereits eine Schaltungsanordnung zum Zuführen einer Reihe von Eingangsimpulsen mit jeweils vorbestimmter Dauer in Abhängigkeit von einer Eingangsimpulsfolge bekannt, die eine bo iteuerbare Osziliatoreinrichtung zum Vorsehen einer Reihe von Oszillatorimpulsen, einen auf die Oszillatorimpulse ansprechenden Zähler, der wiederholt auf einen vorbestimmten Zählschritt zählt und eine Vergleichseinrichtung zum Erzeugen von Vergleichssignalen enthält, die die zeitliche Verschiebung zwischen jedem Einfangsimpuls und dessen bezogenen Bezugsimpuls wiedergeben. Die Ostfillatbreinrichtung wird dabei derart gesteuert, daß die Periode des erzeugten Impulssignalb gleich ist der Grundperiode der Eingangsimpulsfolge. Diese bekannte Schaltungsanordnung spricht jedoch auch auf eine kurzzeitige bzw. einmalige Verschiebung eines Datenimpulses relativ zur vorausgegangenen bzw. nachfolgenden Datenimpulsen an, obwohl dies für den Wiedergewinnungsprozeß nicht erforderlich ist
Tritt jedoch bei dieser bekannten Schaltungsanordnung eine allgemeine Drift sämtlicher Eingangsdaten auf, so stellt die Impulsfolgefrequenz der Oszillatoreinrichtung nicht mehr genau ein ganzzeiliges Vielfaches der Datenimpulsfolgefrequenz dar, und eine der Oszillatoreinrichtung zugeordnete Teilerstufe muß für diesen Fall dauernd von dem Zähler betätigt werden, was jedoch nur beschränkt möglich ist, da pro Ausgangssignal jeweils nur ein Zuschalten oder Zurückschalten entsprechend einem einzigen Impuls möglich ist
Bei dieser bekannten Schaltungsanordnung liegt die Oszillatoreinrichtung auch nicht in einei geschlossenen Regelschleife.
Aus der deutschen Offenlegungsschrift 20 61 032 ist ein Taktimpulserzeuger mit Frequenzregelung and Datenimpulssynchronisierung bekannt der derart ausgelegt ist, um den Einfluß einer allgemeinen Drift aller Eingangsimpulse zur Wiedergewinnung von Daten auszuschalten.
Die Schaltungsanordnung des Taktimnulserzeugers weist eine Oszillatoreinrichtung auf, die aus einem spannungsgesteuerten Oszillator besteht und enthält auch eine Vergleichseinrichtung in Form einer phasenstarren Oszillatorschleifenschaltung, die eine Phasenvergleichsstufe enthält, welcher ein Bezugsfrequenzsignal und die Eingangsdatenimpulsfolge zugeführt werden, um diese zu vergleichen und um den spannungsgesteuerten Oszillator über zwei logische Schaltkreise und über zwei entgegengesetzt gepolte Stromquellen und schließlich über einen nachfolgenden Integrierkreis zu speisen.
In äp.r Phasenvergleichsstufe wird jeder Datenimpuls und folgende Taktimpuls von je einem logischen Schaltkreis einem vergleichenden Veriegelungskreis zugeführt der über einen Inverter das Phasendifferenzsignal liefert. Die Phasenvergleichsstufe enthält weitere Verriegelungskreise, dip von dem ersten Verriegelungskreis und den Daten- bzw. Taktimpulsen gesteuert werden und enthält schließlich Verzögerungskreise, welche für eine kurzzeitige Belegung und eine schnelle erneute Aufnahmebereitschaft der logischen Schaltkreise so.gen.
Diese bekannte Schaltungsanordnung ist jedoch vergleichsweise sehr aufwendig und kompliziert aufgebaut.
Die der Erfindung zugrunde liegende Aufgabe besteht darin, eine Schaltungsanordnung der eingangs definierten Art zu schaffen, die bei geringer Komplexität den negativen Einfluß einer allgemeinen Drift aller Eingangstaktimpulse zur Wiedergewinnung von Daten auszuschalten vermag.
Ausgehend von der Schaltungsanordnung der eingangs definierten Art wird diese Aufgabe erf/ndungsgemäß dadurch gelöst, daß die Oszillatoreinrichtung aus einem spannungsgesteuerten Oszillator besteht, daß die Vergleichseinrichtung ins einer phasenstarren Oszillatorschleifenschaftung besteht, die eine Phasenvergleichsstufe enthält, die einen Bezugsfrequenzeingang und einen Eingang für die Eingangsdatenimpulsfolge
aufweist und den spannungsgesteuerten Oszillator speist, daß der Zähler mehrere den Zählschritten entsprechende Ausgänge aufweist, von denen einer zur Erzeugung von Torsteuerimpulsen (Fenslerimpulsen) zur Wiedergewinnung der Eingangsdatenimpulsfolge dient, und daß eine vom Zähler angesteuerte logische Schaltung in der Schleifenschaltung vorgesehen ist, welche die Eingangsdatenimpulse speichert und aus diesen und den Zählerimpulsen die Bezugsfrequenzeingangssignale für die Phasenvergleichsstufe entwikkelt.
Bei der Schaltungsanordnung nach der Erfindung treibt somit der spannungsgesteuerte Oszillator zunächst einen Zähler, der mehrere diskrete Ausgänge aufweist. Einer dieser diskreten Ausgänge bzw. dessen Ausgangsimpulse definieren ein Wiedergewinnungsfensler entsprechend der Impulswelle 38, die in Fig.3 gezeigt ist.
Die logische Schaltung erzeugt jedoch in Verbindung mit dem Zähler nicht nur Wiedergewinnungsfenster, sondern der Torsteuerimpuls, der der Phasenvergleichsstufe zugeführt wird, zentriert auch fortwährend dieses Wiedergewinnungsfenster bzw. Impulswelle, so daß die Eingangsgrößen aus der Eingangsdatenimpulsfolge immer im Zentrum dieses Wiedergewinnungsfensters bzw. Impulswelle auftreten, obwohl diese asymmetrisch gestaltet ist.
Ein weiterer Vorteil der Schaltungsanordnung nach der Erfindung besteht auch darin, daß die Schaltungsanordnung nicht von Folgen von 1 -Bits oder O-Bits, die in einer definierten Frequenz auftreten, abhängig ist.
Bei dem Schaltungsaufbau nach der vorliegenden Erfindung wird merklich die Komplexität eines derartigen Systems reduziert, v/as gleichzeitig auch mit einer Reduzierung der Herstellungskosten und der Wartungskosten verbunden ist.
Der Gegenstand der vorliegenden Erfindung wird im folgenden in Verbindung mit der Wiedergewinnung von M2FM-kodierten Daten beschrieben, die noch näher erläutert werden sollen.
Besonders vorteilhafte Ausgestaltungen und Weiterbildungen der hrtindung ergeben sich aus den Patentansprüchen 2-7.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels unter Hinweis auf die Zeichnungen näher erläutert. Es zeigt
F i g. 1 ein Blockschaltbild der Schaltungsanordnung zur Wiedergewinnung von Daten mit Merkmalen nach "der Erfindung;
F i g. 2 eine Eingangsdatenwellenform, welche dem veranschaulichten Datenmuster entspricht;
F i g. 3 verschiedene Wellenformen, die zur Erläuterung der Betriebsweise der Schaltungsanordnung nützlich sind;
Fig.4 die Schaltungsanordnung von Fig. 1, wobei die logische Schaltung in größeren Einzelheiten gezeigt ist; und
F i g. 5 eine Tabelle, weiche die binäre Zähl-Schreibweise für die wiederholte dezimale Zählung veranschaulicht, die bei dem bevorzugten Ausführungsbeispiel verwendet wird.
Wie bereits erwähnt wurde, wird das bevorzugte Ausführungsbeispiel nach der Erfindung in Verbindung mit der Wiedergewinnung eines M2FM-kodierten
ι ,i ;„i __i-,i
a vrciac uui
Auslesen von einer magnetischen Scheibe erhalten werden kann und in Form eines Eingangsdatenimpulsstromes oder Impulsfolge dem Datenwiedergewinnungsgerät gemäß F i g; 1 zugeführt wird. In F i g. 2 ist ein M2FM-kodiertes Datenmuster und die bezogene Eirigangsdalehimpülsfölge gezeigt, wobei sich erkennen läßt, daß die Eins-Datenbits durch einen impuls am Zentrum eines Zeitsteuerintervalls (Bitzelle) wiederge^ geben sind, und daß Null-Bits durch einen Impuls am Gfenzbefeich eines Zeitsteuefintefvalls wiedergegeben sind. Jedes Eins-Datenbit wird durch einen Impuls wiedergegeben, die Null-Datenbits werden jedoch nur dann durch einen Impuls wiedergegeben, wenn weder ein Eins-Bit noch ein Null-Bit in dem unmittelbar vorhergehenden Zeitsteuerintervall vorhanden war. Der minimale Intervall zwischen den Impulsen ist mit T bezeichnet, der für aufeinanderfolgende Eins-Bits auftritt, und der maximale Intervall zwischen den Impulsen beträgt 2,5 T, der für ein Eins-Bit, auf welches drei aufeinanderfolgende Null-Bits folgen, auftritt. Es treten auch Zwischenimpulsintervalle von 1.5 7"und 2 T in Einklang mit dem Impulsmuster auf.
Im folgenden wird nun auf die Fig. 1 und 3 eingegangen. Die letztere Figur zeigt Wellenformen, die an verschiedenen Punkten in dem phasenstarren Oszillator 6 auftreten relativ zu den ersten vier Zeitsteuerintervallen, und zwar in F i g. 2 von links nach rechts, wobei lediglich ein Teil des ersten und vierten Zeitsteuerintervalls in Fig.3 gezeigt ist. Die M2-FM-kodierte Eingangsimpulsdatenfolge gelangt zum Eingangsanschluß 7 des phasenstarren Oszillators. Der monostabile Flip-Flop 8 dient dazu, jeden Eingangsdatenimpuls zu dehnen, um positive und jiegative in die Länge gezogene Impulse an dem Q und (^-Anschluß des Flip-Flops jeweils vorzusehen. Diese in die Länge gezogenen Impulse besitzen eine Dauer, die gleich ist ein Halb des Nennwertes von T. Während der Datenwiedergewinnungsoperation liegt das Signal CLAMP am Anschluß T auf einem hohen Pegel and ist somit inaktiv, so daß die negativen Impulse am (^-Anschluß des Flip-Flops 8 durch das Negations-Eingangs-ODER-Glied 9 hindurchgelangen und als positive veränderliche Eingangsimpulse der Phasenvergleichsstufe gemäß F i g. 3 verwendet werden, und zwar am Vi-EingangsanschiuD der Phasenvergieichssiufe und der Ladepumpe 10. Die Phasenvergleichsstufe und die Ladepumpe 10 besteht aus einem Motorola-Modell MC4044 bzw. einer integrierten Schaltung, die gemäß der Zeichnung gekoppelt bzw. geschaltet ist Die am (^-Anschluß des Flip-Flops 8 erscheinenden positiven Impulse gelangen zur logischen Schaltung 11, und zwar aus einem Grund, der sich noch aus der folgenden Beschreibung in Verbindung mit F i g. 4 ergeben w'-tf.
Der spannungsgesteuerte Oszillator 12 wird so gesteuert, daß er auf einer Frequenz schwingt, die eine Harmonische der Frequenz ist, die den Abständen T, 1,5 T, 2 Tund 2£ T der Eingangsdatenimpulsfolge entsprechen. Die Ausgangsimpulse des Oszillators gelangen zum Eingangsanschluß des Zählers 13, der aus einem Vierstufenbinärzähler besteht und der so geschaltet ist, daß er jeweils von eins bis auf neun zäh!t Die Zählerstufen erzeugen jeweils Ausgangssignale an den Anschlüssen A, B, C und D und verändern sich in Abhängigkeit von den angelegten Oszillatoreingangsimpulsen in der herkömmlichen binären Weise, wie dies in F i g. 5 gezeigt ist Die logische Schaltung 11 arbeitet in Abhängigkeit von den Ausgangssignalen des Zählers,
CC lim ill·»Qi· (4*0. I ηΐ<Ίΐηΐν <λ **ns4 *4n» kTnnn*!nnf>am»nnm· \}J Ulli \A\J\,1 VlIW I_fV>llUllg 1~T UlIVI VlOO llVgaUUHübllIgailg3~ ODER-Glied 15 dem Eingangsanschluß Rl der Phasenvergleichsstufe und der Ladepumpe 10 für jeden am Eingangsanschluß 7 des phasenstarren Oszillators
empfangenen Eihgangsdatenimpuls einen Phasenvergleichsstufen-Bezugseingangsimpuls vorzusehen. Die Phasenvergleichsstufe und die Ladepumpe (charge pump) vergleicht die Zeitverschiebung zwischen den Hinterflanken der veränderlichen Eingangsgröße der Phasenvergleichsstufe und den Bezugseingangsimpul-•sen, ur? am Ausgang der Ladepumpe ein Phasenfehlersignäi zu erzeugen, welches diese Zeitvefschiebürig wiedergibt. Dieses Fehlersignal wird über das Filter 16 ■geschickt, um die Frequenz des spannungsgesteuerten Oszillators 12 zu steuern. Entsprechend des herkömmlichen phasenstarren Oszillatorbetriebes wird die Verstärkung und die Bandbreite des Filters 16 während des Datenwiedergewinnungsbetriebes eingestellt, so daß ein Ansprechen auf eine Langzeitdrift der Eingangsdatenimpulsfolge, die über mehrere Zyklen hinweg auftritt, stattfindet und ein Ansprechen auf momentanes Zittern nicht staltfindet, welches beispielsweise durch eine Bitverschiebung auftreten kann, was an späterer Stelle noch erläutert werden soll.
Es sei darauf hingewiesen, daß das Signal am Zähleranschluß Casymmetrisch ist und ein Tastverhältnis von 40/60 besitzt. Die 40%- und 60%-Teile des Signals am Zähleranschluß Cdienen als Datentorsteuersignale jeweils für Null-Bits und Eins-Bits. Der 60%-Teil des Signals am Zähleranschluß C, der den Eins-Bits entspricht, die zum Zwecke der Wiedergewinnung des Datenmusters wiedererneuert oder wiedergewonnen werden, wird typischerweise als Wiedergewinnungsfenster bezeichnet. Der phasenstarre Oszillator arbeitet derart, daß er das Wiedergewinnungsfenster zentriert auf den Eins-Datenbits zählt, und zwar ungeachtet von Frequenzschwankungen der Eingangsdatenimpulsfolge, die entweder eine Zunahme oder eine Abnahme der Nennabstände zwischen den Datenbits verursacht. In gleicher Weise wird der 40%-Teil des Signals am Zähleranschluß C auf den Null-Datenbits zentriert gehalten. Wie sich aus Fig.3 entnehmen läßt, besitzt das Signal am Zähleranschluß Ceine Periode T, die der Grundperiode der Eingangsdatenimpulsfolge entspricht. Wenn die Frequenz der Eingangsdatenimpulsi'uigc auiiiiiiiiii, wuuuri.ii cmc Zunahme uci AoMÜnue zwischen den Datenbits verursacht wird, wird der spannungsgesteuerte Oszillator 12 verändert, so daß er auf einer niedrigeren Frequenz schwingt und daher die Periode des Signals am Zähleranschluß C so weit zunimmt, daß sie dem vergrößerten Abstand zwischen den Datenbits entspricht; die 40- und 60%-Abschnitte des Signals bleiben jedoch bei diesen Prozentwerten für die verlängerte Periode. Wenn in ähnlicher Weise die Frequenz der Eingangsimpulsdatenfolge zunimmt, wodurch die Abstände zwischen den Datenbits verringert werden, wird der spannungsgesteuerte Oszillator derart 'verändert, daß er auf einer höheren Frequenz schwingt, bis die Periode des Signals am Zähleranschluß Cso weit abgenommen hat, daß sie dem reduzierten Abstand zwischen den Datenbits entspricht, wobei wiederum der 40%- und 60%-Anteil des Signals bei diesen Prozentwerten für die verringerte Periode beibehalten wird.
Eine Wiedergewinnung des ursprünglichen Datenmusters wird dadurch erreicht, indem man die Eingangsdatenimpulsfolge auf der Leitung 17 dem einen Eingangsanschluß des UND-Gliedes 18 zuführt und indem man das Signal am Zähleranschluß Cauf der Leitung 19 über den Inverter 20 dem anderen Eingangsanschluß des UND-Gliedes 18 zuführt Eine Übereinstimmung des invertierten 60%-Wiedergewinnungsfensters mit den Eins-Bits hat zur Folge, daß diese Bits durch das UND-Glied 18 übertragen werden, während die Null-Bits blockiert werden. Da das 60%-Wiedergewinhuhgsfertstef im Zentrum jedes Zeitintervalls aüflfltf, kennzeichnet das Fehlen eines Eins-Bits in Irgendeinem Intervall das Vorhandensein eines Null-Bits für diese Intervalle.
Die Art Und Weise, auf welche der phäseriblöckiefte Oszillator und speziell der Rückkopplungsabschnitt desselben, welcher den Zähler und die logischen
ίο Schaltungen umfaßt, arbeiten, Um das 60/40-Torsteuer^ signal den Eingangsdatenimpulsen nachzuführen, wird nun speziell unter Hinweis auf die Fig.3, 4 und 5 beschrieben. Es sei darauf hingewiesen, daß dann, wenn der phasenstarre Oszillator zu Beginn eingeschaltet
is wird, die gewünschte Zeitbeziehung zwischen den Datenbits und den jeweiligen Abschnitten des Wiedergewinnungssignals nicht auftreten kann, d. h. die Eins-Bits und die Null-Bits brauchen jeweils nicht mit den 60%- und 40%-Teilen des Wiedergewinnungstor-Steuersignals zu koinzidieren. Die Art und Weise, auf welche dieser Fangvorgang erreicht wird, sei im folgenden näher erläutert. Zur Fortführung der Erläuterung sei jedoch angenommen, daß der Fangvorgang oder Blockiervorgang stattgefunden hat, so daß die Eins-Bits in dem 60%-Abschnitt und die Null-Bits in dem 40%-Abschnitt des Wiedergewinnungssignals liegen. Es sei weiter angenommen, daß die Flip-Flops 23, 24 und 26 zu Beginn so eingestellt sind, daß die Signale an den (^-Anschlüssen derselben spannungsmäßig hoch liegen und daß der spannungsgesteuerte Oszillator 12 auf einer Frequenz schwingt, die das Zehnfache der Frequenz beträgt, welche der Grundperiode T der Eingangsdatenimpulsfolge entspricht. Aus der folgenden Beschreibung läßt sich dann erkennen, daß die Flip-Flops 23 und 24 sich in der Tat zu Beginn so einstellen, daß ein Signal mit hohem Spannungspegel an den (^-Anschlüssen auftritt, wenn der spannungsgesteuerte Oszillator läuft und keine Eingangsimpulse dem phasenstarren Oszillator zugeführt werden, während
•40 das Signal an dem (P-Anschluß des Flip-Flops 26 bei den Zählschritten eins und sechs spannungsmäßig niedrig iiegi und fur aiie anderen Zähischntie spaniiungsmäGig hoch liegt. Es sei nun angenommen, daß der Datenwiedergewinnungsbetrieb mit dem Empfang von Eingangsdaten bzw. Impulsen 21a beginnt, der kennzeichnend für ein Eins-Bit ist, welches im Zentrum des 60%-Teiles des Wiedergewinnungssignals auftritt. Unter den angenommenen Bedingungen triggert das Anlegen des Datenimpulses 21a an den Eingangsan-Schluß 7 den monostabilen Flip-Flop 8, so daß am Q Anschluß desselben ein gedehnter negativer Impuls erzeugt wird, der über das Negationseingangs-ODER-Glied 9 übertragen wird und der am Ausgang desselben ein positives veränderliches Eingangssignal 22a für die Phasenvergleichsstufe erzeugt, welches zum Anschluß Vi der Phasenvergleichsstufe und der Ladepumpe 10 gelangt Der am (^-Anschluß des Flip-Flops 8 erzeugte Impuls und der veränderliche Eingangsimpuls 22a der Phasenvergleichsstufe besitzen beide eine zeitliche Dauer, die gleich ist ein Halb von dem Nenn-Zeitsteuerintervall T. Das Anlegen des Eingangsdatenimpulses 21 a an den Flip-Flop 8 führt auch zum Erzeugen eines positiven gedehnten Impulses am (^-Anschluß desselben, der dem Takt fCX>Anschluß des Flip-Flops 23 zugeführt wird. Die positiv verlaufende Vorderflanke dieses Taktsignals treibt den Anschluß Q des Flip-Flops 23 auf einen hohen Signalwert, der zum Anschluß / des Flip-Flops 24 gelangt Wie sich aus den Zeichnungen
entnehmen läßt, koinzidieren die Vorderflanken des Eingangsdatenimpulses 21a und des bezogenen veränderlichen Eingangsimpulses 22a der Phäsenvergleichs^ stufe mit dem Zählschritt eins der sich wiederholenden Zählung des Zählers 13. Die Art und Weise, in welcher der Zählschritt von eins mit dem Eingangsdatenimpuls ausgerichtet wird, soll mehr im einzelnen bei der nachfolgenden Beschreibung des Fangvorganges erläutert werden.
Um nun mit der Beschreibung der Betriebsweise entsprechend dem Wiedergewinnungsbetrieb fortzufahren, schaltet beim Zählschritt von vier das Signal am Zähleranschluß B von einem hohen Wert (1) auf einen niedrigen Wert (0), wodurch ein positiv verlaufendes Signal am Ausgang des Inverters 29 erzeugt wird, welches über die Leitung 33 zum TaktanschluD des Flip-Flops_24 gelangt und bewirkt, daß das Signal am Anschluß Q auf einen niedrigen Spannungswert springt. Das Signal entsprechend dem niedrigen Spannungswert wirkt über die Leitung 34 und stellt den Flip-Flop 23 zurück und schaltet das Signal am Anschluß Q des Flip-Flops 23 auf einen niedrigen Spannungswert. Das Signal entsprechend dem niedrigen Spannungswert am Anschluß Q des Flip-Flops 24 gelangt auch über das Negations-Eingangs-ODER-Glied 15. so daß ein Bezugseingangsimpuls 37a mit hohem Pegel der Phasenvergleichsstufe am Anschluß R 1 der Phasenvergleichsstufe und der Ladepumpe 10 erscheint. Beim Zählschritt von fünf liegt das Signal an den Zähleranschlüssen A und C spannungsmäßig hoch, und das Signal am Zähleranschluß B liegt spannungsmäßig tief. Die Zählersignale entsprechend einem hohen Spannungswert an den Anschlüssen A und C gelangen zum UND-Glied 36, und zwar in Koinzidenz mit dem Hochpegelsignal, welches am Ausgang des Inverters 29 erscheint, um am Ausgang des UND-Gliedes 36 ein Signal mit hohem Pegel zu erzeugen, welches über das ODER-Glied 32 zum Anschluß D des Flip-Flops 26 gelangt. Der nächste Oszillatorimpuls, der dem Zählschritt sechs entspricht, schaltet daher den Flip-Flop 26 und treibt das Signal am Anschluß Q dieses Flip-Flops auf einen niedrigen Spannimgswert. Dieses Signal mit dem niedrigen Spannungswert, welches in den Zeichnungen als Bezugseingangssteuerimpuls bezeichnet ist, stellt den Flip-Flop 24 zurück, wodurch das Signal am Anschluß Q spannungsmäßig hoch geschaltet wird und der Bezugseingangsimpuls 37a der Phasenvergleichsstufe beendet wird. In diesem Fall, wenn also der Eingangsdatenimpuls 21a am Zentrum des 60%-Wiedergewinnungsfensters auftritt, enden die veränderlichen Eingangsimpulse und Bezugseingangsimpulse der Phasenvergleichsstufe gleichzeitig, so daß also die Phasenvergleichsstufe und die Ladepumpe 10 ,einen Signalwert am Ausgang des Filters 16 erzeugen, um den spannungsgesteuerten Oszillator 12 auf seiner Nennfrequenz zu halten, wie dies in F i g. 3 angezeigt ist Die Betriebsweise der Schaltung ist für den Eingangsdatenimpuls 216 die gleiche, der dann zum Erzeugen des veränderlichen Eingangsimpulses 226 der Phasenvergleichsstufe und des Bezugseingangsimpulses SJb der Phasenvergleichsstufe führt, die ebenfalls gleichzeitig beendet werden, und zwar als Folge davon, daß der Eingangsdatenimpuls 226 auf im Zentrum seines Wiedergewinnungsfensters lokalisiert ist Diese Wirkung tritt auch auf, da beim Zählschritt von sechs das Signal am Anschluß D des Flip-Fiops 26 spannungsmäßig niedrig wird, woraufhin beim Zählschritt sieben durch die Taktsteuerung desselben das Signal am Anschluß Q zurück auf den hohen Spannungswert getrieben wird. Bei<n nächsten Zählschritt von Null sind die Signale an den Zähleranschlüssen A, B, Cund DaIIe gleichzeitig spanfiungsmäßig niedrig und bewirken daher das Entstehen vori Signalen mit hohem Spannungswert gleichzeitig an den Ausgängen der Inverter 28, 29 und 30, wobei diese Signale über das UND-Glied 31 und das ODER-Glied 32 zugeführt werden, um am Anschluß D des Flip-Flops 26 ein Signal mit hohem
ίο Pegel zu erzeugen, und zwar in Bereitschaft für die Taktsleuerung beim Zählschritt von eins, der in
Übereinstimmung mit dem Empfang des Eingangsimpulses 21oauftritt.
Wenn der Eingangsimpuls in dem Wiedergewinfiungsfenster früher auftritt, wie dies durch den Impuls 216'angezeigt ist, so endet der bezogene veränderliche Eingangsimpuls 226' der Vergleichsstufe. der eine vorbestimmte Dauer entsprechend den vorangegangenen Ausführungen aufweist, vor der Beendigung des Bezugseingangsimpulses 37bder Phasenvergleichsstufe, so daß dadurch die Phasenvergleichsstufe und die Ladepumpe 10 und das Filter 16 die Oszillatorfrequenz ändern und der Bezugseingangsimpuls der Vergleichsstufe gleichzeitig mit der Beendigung des veränderlichen Eingangsimpulses 22b' der Vergleichsstufe beendet wird. Es sei darauf hingewiesen, daß dieser Vorgang bewirkt, daß die Ausgangssignale des Zählers derart verschoben werden, daß das Zentrum des Wiedergewinnungsfensters 38 des Signpls am Zähleranschluß C in
Übereinstimmung der Vorderflanke des Eingangsdatenimpulses 21b' bewegt wird. Wie bereits an früherer Stelle dargelegt wurde, ist die Zeitkonstante des Filters 16 typisch so ausgewählt, daß eine Verschiebung des Wiedergewinnungsfensters nur in Abhängigkeit von einer allgemeinen Drift aller Eingangsdatenimpulse 21a, 216 usw. in der gleichen Richtung auftritt. Ein ähnlicher Vorgang tritt auf, wenn das Wiedergewinnungsfenster in die entgegengesetzte Richtung verschoben wird, wenn die Datenimpulse relativ zur angegebenen
•ίο Nennlage zu spät auftreten, wie dies beispielsweise durch den Impuls 2ib" angezeigt ist. In diesem Fall endet der bezogene veränderliche Eingangsimpuls 226" der Vergleichsstule nach dem bnde des Bezugseingangsimpulses 376 der Vergleichsstufe, wodurch die Oszillatorfrequenz verändert wird, bis der Bezugseingangsimpuls der Phasenvergleichsstufe in Übereinstimmung mit dem veränderlichen Eingangsimpuls 226"der Phasenvergleichsstufe endet
Im Falle eines Null-Bits, wie dies durch den Impuls 21c wiedergegeben ist, werden ein veränderlicher Eingangsimpuls 22c der Vergleichsstufe und ein Bezugseingangsimpuls 37c der Vergleichsstufe für einen Phasenvergleich erzeugt, wie dies unter Hinweis auf die Eins-Bits ^erläutert wurde, mit der Ausnahme, daß in diesem Fall die Zählschritte von acht und eins jeweils dazu dienen, den Bezugseingangsimpuls der Vergleichsstufe zu erzeugen und zu beenden. Nach einem Zählschritt von acht wird das Signal am Zähleranschluß B von einem hohen Spannungswert (1) auf einen niedrigen Spannungswert (0) geschaltet, was auch bei einem Zählschritt von vier der Fall ist, um den Bezugseingangsimpuls 37c der Vergleichsstufe durch Taktsteuerung des Flip-Flops 24 einzuleiten. Bei einem Zählschritt von eins wird der veränderliche Eingangsimpuls 37c der Phasenverglrachsstufe durch die Taktsteuerung des Flip-Flops 26 und eine daraus resultierende Rückstellung des Fiip-FIops 24 beendet Ein zu frühes und ein zu spätes Auftreten von Null-Bits bewirkt ein Verschieben des
Wiedergewinnungsfensters in der gleichen V/eise, wie dies für die Eins-Bits erläutert wurde.
Aus der vorangegangenen Beschreibung läßt sich ,/fkennen, daß ein Bezugseingangsimpuls der Vergleichsstufe für einen Phasenvergleich mit einem veränderlichen Eingangsimpuls der Phasenvergleichsstufe nur dann erzeugt wird, wenn ein Eingangsdatenimpuls vorhanden ist. Bei Fehlen eines Eingangsdatenimpulses wird weder ein veränderlicher Eingangsimpuls noch ein Bezugseingangsimpuls der Phasenvergleichsstufe für einen Phasenvergleich erzeugt und eine Steuerung des spannungsgesteuerten Oszillators vorgenommen. Der phasenstarre Oszillator arbeitet daher für sowohl periodische als auch aperiodische Eingangsimpulsdatenfolgen in zufriedenstellender Weise.
Ein Fangvorgang vor der Datenwiedergewinnung katin auf die folgende Weise erzielt werden. Zu Beginn wird ein Taktsignal, welches beispielsweise von einem Kristalloszillator abgeleitet wird, der genau gesteuerte periodische Impulse mit einem Nennabstand Γ vorsieht, die dem für öle Aufzeichnung der Daten auf einer magnetischen Scheibe verwendeten Takt entsprechen, dem Eingangsanschluß 7 zugeführt, während das CLAMP-S\gn&\ spannungsmäßig hoch liegt und inaktiv ist. Der phasenstarre Oszillator 6 arbeitet in Abhängigiceit vom Takteingangssignal in der Weise, daß das Signal am Ausgang des Filters 16 auf einen Pegel eingestellt wird, der das Zentrum der Toleranzgrenzen des phasenstarren Oszillators wiedergibt.
Die magnetische Scheibe, auf welcher die Daten aufgezeichnet sein können, enthält typisch eine Preambel, die aus einer Folge von Eins-Bits besteht, die jeweils um einen Intervall T von benachbarten Bits getrennt sind. Nachdem der phasenstarre Oszillator auf einem Ruhezustand angelangt ist, und zwar in Abhängigkeit von den Kristalloszillatorimpulsen, wird der Kristalloszillator von dem Eingang des phasenstarren Oszillators abgetrennt und durch die Preambel-Impulse ersetzt. Im Moment des Anlegens des ersten Preambel-Impulses wird das CLAMP-Signal auf einen niedrigen Pegel geschaltet Dadurch wird der monostabile Flip-Flop 8 außer Bereitschaft gesetzt, so daß er nicht auf den Preambel-Impuls anspricht, es wird weiter der Flip-Flop 26 gesetzt, so daß das Signal am Anschluß Q desselben auf einen niedrigen Spannungswen gebfacht wird und gleichzeitig positiv verlaufende Impulse an den Eingangsanschlüssen Vi und R 1 der Phasen vergleichsstufe und der Ladepumpe 10 erzeugt werden. Das auf den niedrigen Spannungswen abfallende CL/lW-Signal setzt auch den spannungsgesteuerten Oszillator 12 außer Bereitschaft und lädt einen Zählschritt von eins in den Zähler 13 ein. Beim Auftreten des letzten Preambel-Impulses, wie dies beispielsweise durch die Koinzidenz dieses Impulses und eines verzögerten Abbildes des ersten Preambel-Impulses bestimmt sein kann, wird das CLAΛ/P-Signal zurück auf den hohen Pegel geschaltet. Dadurch wird das Sperrsignal vom Flip-Flop 8 entfernt, jedoch nicht zu einem Zeitpunkt, daß dieser auf den momentanen Preambel-Impuls ansprechen kann. Das auf den hohen Spannungswer! hochschaltende CL/tjW-Signal bewirkt somit, daß die Signale an den Anschlüssen Vt und Ri der Phasenverglpichsstüfe und der Ladenumne "!eichzeiti" auf einen niedrigen Spannungswert fallen, wobei jedoch das Ausgangs-iignal des Filters auf seinem Ruhewert bleibt. Das hochschaltende CLAMP-S\gna\ entfernt auch das Sperr- oder Verhinderungssignal vom spannungsgesteuerten Oszillator 12, so daß dieser anfängt zu schwingen, und zwar nach einer Verzögerung von einem Zyklus. Der spannungsgesteuerte Oszillator von Texas Instruments Modell 74S124 arbeitet in dieser Weise. Danach gelangen weitere Preambel-Impulse zum Eingangsanschluß 7, und der phasenstarre Oszillator spricht wie in der an früherer Stelle erläuterten Weise für die Datengewinnung an, wobei das Signal am Ausgang des Filters 16 auf einen Ruhewert gebracht wird, der dem Intervall Γ zwischen den Preambel-Impulsen entspricht. Dieser Intervall T kann größer oder kleiner sein als der Intervall zwischen den Kristalloszillator-Aufzeichnungsimpulsen, was von der Drehgeschwindigkeit der magnetischen Scheibe während der Wiedergewinnung relativ zu ihrer Drehgeschwindigkeit währerd des Aufzeichr.ungsvorganges abhängig ist. Nach dem Erscheinen einer vorbestimmten Anzahl von Preambel-Impulsen ist dann der phasenstarre Oszillator bereit für die Wiedergewinnung von Datenimpulsen.
Hierzu 4 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Schaltungsanordnung zur Wiedergewinnung von Daten, bestehend aus einer gesteuerten Oszillatoreinrichtung, einem der Oszillatoreinrichtung nachgeschalteten Zähler, der wiederholt auf einen vorbestimmten Zählschritt zählt, aus einer den Zähler enthaltenden Vergleichseinrichtung zum Erzeugen eines Signals, welches die zeitliche Verschiebung zwischen jedem Eingangsimpuls einer Eingangsdatenimpulsfolge und des auf den Eingangsimpuls bezogenen Bezugsimpulses wiedergibt, um die Oszillatoreinrichtung derart zu steuern, d?ß die Periode des Impulssignals gleich ist der Grundperiode der Eingangsimpulsfolge, dadurch gekennzeichnet, daß die Oszillatoreinrichtung aus einem spannungsgesteuerten Oszillator (12) besteht, daß die Vergleichseinrichtung aus einer phasenstarren Oszillatorschleifenschaltung (10, 16, 12,13,11,15) besteht, die eine Phasenvergleichsstufe (10) enthält, die einen Bezugsfrequenzeingang (R 1) und einen Eingang (V \) für die Eingangsdatenimpulsfolge aufweist und den spannungsgesteuerten Oszillator (12) speist, daß der Zähler (13) mehrere den Zählschritten entsprechende Ausgänge (A-D) aufweist, von denen einer (C) <mr Erzeugung von Torsteuerimpulsen (Fensterimpulsen) zur Wiedergewinnung der Eingangsdatenimpulsfolge dient und daß eine vom Zähler angesteuerte logische Schaltung (11) in der Schleifenschaltung vorgesehen ist, welche die Eingangsdatenimpulse speichert (bei 23 und 24) und aus diesen und den lählerimpulsen die Bezugsfrequenzeingangssrjnale für die Phasenvergleichsstufe (10) entwickelt.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Speichereinrichtung in der logischen Schaltung (11) zum Speichern der Eingangsdatensignale (23, 24) eine erste bistabile Schaltung (FF24) enthält, die von einem ersten Zustand dann in einen zweiten Zustand umschaltbar ist, wenn sie durch einen Impuls der Eingangsdatenimpulsfolge (7) gesetzt wird.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Speichereinrichtung zum Speichern der Eingangsdatensignale (23, 24) eine »weite bistabile Schaltung (23) enthält, die aus einem •rsten Zustand in einen zweiten Schaltzustand durch •inen Impuls aus der Eingangsdatenimpulsfolge Ichaltbar ist und einen zum Setzen der ersten bistabilen Schaltung (24) dienenden Ausgang aufweist.
4. Schaltungsanordnung nach Anspruch 1, dadurch
{ekennzeichnet, daß die logische Schaltung (11, 26, 7—32) eine dritte bistabile Schaltungsanordnung (26> zum Erzeugen von Bezugssteuerimpulsen (Q 26) tnthält.
5. Schaltungsanordnung nach einem oder mehrefen der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die Phasenvergleichsstufe (10) die hinteren Flanken der Bezugseingangsdatens,l· gnale (7) mit den Bezugsfrequenzeingangssignalen (bei Vl) vergleicht.
6. Schaltungsanordnung nach Anspruch 1, mit einer monostabilen Schaltung, der die Eingangsdatenimpulsfolge zugefütirt wird, um aus den Eingangsdatensignalen verbesserte Datensignale zu gewinnen, dadurch gekennzeichnet, daß die mono*
stabile Schaltung (8) zum Erzeugen von invertierten Datensignalen aus den Eingangsdatensignalen ausgebildet ist, die nahezu halb so lang sind als einer der Torsteuer- bzw. Fensterimpulse (38).
7. Schaltungsanordnung nach einem oder mehreren der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß der Torsteuer- bzw. Fensterimpuls (38) asymmetrisch ausgebildet ist und daß der Abschnitt mit längerer Zeitdauer dazu vervendet wird, die Datenbits (Eins-Bits), weiche die größte Wiedergewinnungsverzerrung aufweisen, tormäßig zu steuern.
DE2702047A 1976-01-26 1977-01-19 Schaltungsanordnung zur Wiedergewinnung von Daten Expired DE2702047C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/652,369 US4017806A (en) 1976-01-26 1976-01-26 Phase locked oscillator

Publications (3)

Publication Number Publication Date
DE2702047A1 DE2702047A1 (de) 1977-08-04
DE2702047B2 DE2702047B2 (de) 1979-09-06
DE2702047C3 true DE2702047C3 (de) 1980-07-03

Family

ID=24616578

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2702047A Expired DE2702047C3 (de) 1976-01-26 1977-01-19 Schaltungsanordnung zur Wiedergewinnung von Daten

Country Status (7)

Country Link
US (1) US4017806A (de)
JP (1) JPS5291634A (de)
CA (1) CA1060960A (de)
DE (1) DE2702047C3 (de)
FR (1) FR2339289A1 (de)
GB (1) GB1565244A (de)
IT (1) IT1065846B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2748075C3 (de) * 1977-10-26 1980-08-07 Siemens Ag, 1000 Berlin Und 8000 Muenchen Phasenregelkreis
US4244043A (en) * 1978-03-31 1981-01-06 Citizen Watch Co., Ltd. Frequency division system
DE3006340C2 (de) * 1979-02-21 1986-09-18 Sharp K.K., Osaka Abtastzeitsteuerungsschaltung für ein Kassettenmagnetband-Datenwiedergabegerät
BR8004455A (pt) * 1979-07-19 1981-01-27 Exxon Research Engineering Co Circuito separador de dados e circuito para emprego na recuperacao de um sinal de relogio de um sinal codificado de dados dos
JPS5935218B2 (ja) * 1979-12-29 1984-08-27 クラリオン株式会社 Pll回路
US4424497A (en) 1981-04-30 1984-01-03 Monolithic Systems Corporation System for phase locking clock signals to a frequency encoded data stream
JPS5850827A (ja) * 1981-09-08 1983-03-25 Fujitsu Ltd フェーズ・ロック・ループ回路
US4549148A (en) * 1983-12-16 1985-10-22 International Standard Electric Corporation Pulse corrector for phase comparator inputs
US4527276A (en) * 1984-01-16 1985-07-02 The United States Of America As Represented By The Secretary Of The Army Digital pulse position modulation communications system with threshold extension
IT1197969B (it) * 1986-11-12 1988-12-21 Honeywell Inf Systems Circuito ad aggancio di fase
US4750193A (en) * 1987-04-20 1988-06-07 International Business Machines Corporation Phase-locked data detector
US4818950A (en) * 1987-04-24 1989-04-04 Ncr Corporation Low jitter phase-locked loop
US5124669A (en) * 1990-09-18 1992-06-23 Silicon Systems, Inc. One-shot circuit for use in a PLL clock recovery circuit
US5302916A (en) * 1992-12-21 1994-04-12 At&T Bell Laboratories Wide range digital frequency detector
US5512860A (en) * 1994-12-02 1996-04-30 Pmc-Sierra, Inc. Clock recovery phase locked loop control using clock difference detection and forced low frequency startup
JP3024614B2 (ja) * 1997-10-24 2000-03-21 日本電気株式会社 ばらつき補償技術による半導体集積回路
FR2868891B1 (fr) * 2004-04-08 2006-07-07 Eads Telecom Soc Par Actions S Boucle a asservissement de phase a demi-pas

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3731220A (en) * 1972-05-30 1973-05-01 Honeywell Inf Systems Phase locked oscillator for use with variable speed data source
US3898574A (en) * 1974-01-02 1975-08-05 Honeywell Inf Systems Information detection apparatus having a digital tracking oscillator
GB1456453A (en) * 1974-01-31 1976-11-24 Ibm Phase locked oscillators

Also Published As

Publication number Publication date
JPS5291634A (en) 1977-08-02
GB1565244A (en) 1980-04-16
DE2702047A1 (de) 1977-08-04
FR2339289B1 (de) 1982-02-12
DE2702047B2 (de) 1979-09-06
FR2339289A1 (fr) 1977-08-19
US4017806A (en) 1977-04-12
IT1065846B (it) 1985-03-04
CA1060960A (en) 1979-08-21

Similar Documents

Publication Publication Date Title
DE2702047C3 (de) Schaltungsanordnung zur Wiedergewinnung von Daten
DE2711526C2 (de) Verfahren und Anordnung zur Codierung von sequentiell in aufeinanderfolgenden Bitzellen eines Übertragungskanals übertragenen Binärdaten in einem Signalzug
DE2427225C3 (de) Schaltungsanordnung zur Demodulation digitaler Information
DE2648976C3 (de) Zeitsteuerungsschaltung in Kombination mit einem Demodulator in einer differentiell kohärenten PSK-Datenfibertragnngsanlage
DE2618031C2 (de) Auswerteschaltung für Binärdaten
DE3126941C2 (de) Eingabedaten-Synchronisierungsschaltung
DE2645638C2 (de) Phasendetektor in einer phasenstarren Schleife
DE3116054C2 (de)
DE3200491A1 (de) Phasentoleranter bitsynchronisierer fuer digitale signale
DE3640692A1 (de) Digitales pll-system hoher ordnung
DE2703395C3 (de) Schaltungsanordnung zum Rückgewinnen kodierter Binärinformation
DE2440636C2 (de) Einrichtung zum Lesen und Schreiben selbsttaktender binär kodierter Daten von bzw. auf einen bewegten Speicher
CH642795A5 (de) Signal-verarbeitungseinrichtung fuer daten im miller-kode.
DE3226642C2 (de)
DE19546632A1 (de) Digitale Detektorschaltung zur Rückgewinnung des Bittaktes aus einem Datenstrom
DE2349685C2 (de) Verfahren und Einrichtung zur Wiedergewinnung binärer Datensignale
DE2637963A1 (de) Verfahren und vorrichtung zur aufnahme digitaler daten auf ein magnetband
DE3102782C2 (de) Festratenverzögerungskreis mit einem Binarzähler
DE2719309C3 (de) Serielle Datenempfangsvorrichtung
DE2457435B2 (de) Schaltung zur Wiedergewinnung von Daten aus einem Daten- und Taktsignale enthaltenden Signalzug
DE2903329C2 (de) Anordnung zum Kodieren binärer Daten
EP0262609A2 (de) Digitaler Phasenregelkreis
DE1299309B (de) Datenempfangsanlage
DE3615952A1 (de) Taktgenerator fuer digitale demodulatoren
DE2428444A1 (de) Einrichtung zur codierung bzw. decodierung von binaerdaten

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee