DE3626795A1 - Interne versorgungsspannungsquelle fuer einen integrierten halbleitschaltkreis - Google Patents
Interne versorgungsspannungsquelle fuer einen integrierten halbleitschaltkreisInfo
- Publication number
- DE3626795A1 DE3626795A1 DE19863626795 DE3626795A DE3626795A1 DE 3626795 A1 DE3626795 A1 DE 3626795A1 DE 19863626795 DE19863626795 DE 19863626795 DE 3626795 A DE3626795 A DE 3626795A DE 3626795 A1 DE3626795 A1 DE 3626795A1
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- supply voltage
- channel mos
- vcc
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
Die Erfindung bezieht sich auf eine interne Versorgungsspannungsquelle gemäß dem
Oberbegriff des Hauptanspruchs.
In Fig. 7 ist eine bekannte interne Versorgungsspannungsquelle dargestellt, die in
Form eines Spannungsteilers realisiert ist. Sie umfaßt einen Widerstand 8 mit einem
Widerstandswert R 8. Der eine Anschluß dieses Widerstands 8 liegt an einer externen
Versorgungsspannung Vcc, der andere Anschluß liegt an einem Verbindungspunkt
N 8. Weiterer Bestandteil der Schaltungsanordnung ist der Widerstand 9 mit einem
Widerstandswert R 9. Der eine Anschluß desselben ist an den Verbindungspunkt N 8
angeschlossen, der andere Anschluß liegt an Erde (Masse).
Bei diesem bekannten Schaltkreis wird durch Spannungsteilung mittels der Widerstände
8 und 9 am Ausgangsanschluß V 1, der durch den Anschlußpunkt N 8 gebildet
wird, eine Spannung V 1 = R 9/(R 8+R 9).Vcc erhalten. Diese Spannung wird als interne
Versorgungsspannung für einen integrierten Halbleiterschaltkreis herangezogen.
Unter der Voraussetzung, daß die Widerstandswerte R 8 und R 9 gleich groß, sind, wird
am Anschluß V 1 eine Spannung des Werts 1/2 Vcc erhalten.
Bei dieser bekannten internen Versorgungsspannungsquelle fließt gewöhnlich von der
externen, die Versorgungsspannung Vcc liefernden Spannungsquelle nach Erde über
die Widerstände 8 und 9 ein Strom, der zu einer erhöhten Verlustleistung führt.
Ein die Widerstandswerte R 8 und R 9 der Widerstände 8 und 9 groß gemacht weden,
um die Verlustleistung zu verringern, steigt die Impedanz am Verbindungspunkt N 8 an,
womit die Abnahme eines großen Stroms an diesem Verbindungspunkt verhindert ist.
Der Erfindung liegt die Aufgabe zugrunde, eine verbesserte interne Versorgungsspannungsquelle
für einen integrierten Halbleiterschaltkreis anzugeben, bei der die Verlustleistung
und die Ausgangsimpedanz jeweils kleiner als bei der bekannten Spannungsquelle
sind.
Diese Aufgabe wird durch die im Kennzeichen des Hauptanspruchs angegebenen
Merkmale gelöst. Weitere Ausgestaltungen der Erfindung sind durch Unteransprüche
gekennzeichnet.
Eine erfindungsgemäße interne Versorgungsspannungsquelle ist demnach gekennzeichnet
durch eine erste Bezugsspannungsquelle, bestehend aus einem ersten und
einem zweiten Widerstandselement und einem ersten und zweiten N-Kanal-MOS-
Transistor, die in Reihe geschaltet sind und zwischen der genannten externen Versorgungsspannung
und Erde liegen, zur Abgabe einer ersten Bezugsspannung, die in
ihrem Niveau gegenüber der Schwellwertspannung der genannten N-Kanal-MOS-
Transistors gegenüber einer abzugebenden internen Versorgungsspannung verschoben
ist, durch eine zweite Bezugsspannungsquelle bestehend aus einem dritten
und einem vierten Widerstandselement und einem dritten und einem vierten P-Kanal-
MOS-Transistor, die in Reihe geschaltet sind und zwischen der internen Versorgungsspannung
und Erde liegen, zur Abgabe einer zweiten Bezugsspannungs, die in ihrem
Niveau gegenüber der Schwellwertspannung des genannten P-Kanal-MOS-Transistors
gegenüber der genannten internen abzugebenden Versorgungsspannung verschoben
ist, sowie durch eine interne Versorgungsspannungsendstufe, die aus der
Reihenschaltung eines N-Kanal- und eines P-Kanal-MOS-Transistors besteht, die
zwischen der externen Versorgungsspannung und Erde angeschlossen sind, wobei die
Transistoren durch die Ausgangsspannungen der ersten und zweiten Bezugsspannungsquelle
gesteuert werden.
Nachstehend wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme
auf eine Zeichnung näher erläutert.
In der Zeichnung zeigen:
Fig. 1 das Schaltbild eines ersten Ausführungsbeispiels einer erfindungsgemäßen
internen Versorgungsspannungsquelle
für einen integrierten Halbleiterschaltkreis;
Fig. 2 bis 6 Schaltbilder von zweiten bis sechsten Ausführungsbeispielen
der Erfindung, und
Fig. 7 das Schaltbild einer zum Stand der Technik gehörenden
internen Versorgungsspannungsquelle für einen
integrierten Halbleiterschaltkreis.
Zur weiteren Erläuterung der Erfindung wird im wesentlichen auf die Fig. 1 Bezug genommen,
die jedoch ohne Begrenzung des Erfindungsgedankens lediglich ein erstes
grundlegendes Ausführungsbeispiel zeigt.
Die Erfindung wird dabei für die Verwendung von C-MOS-Schaltkreise beschrieben,
die N-Kanal-MOS-Transistoren und P-Kanal-MOS-Transistoren enthalten, da im Zusammenhang
mit dieser Konstellation die Erfindung besonders effektiv realisiert
werden kann.
Bei ersten Ausführungsbeispiel der Erfindung gemäß Fig. 1 ist mit 3 eine erste Bezugsspannungsquelle
bezeichnet, die durch die Reihenschaltung eines Widerstandes
1, zweiter N-Kanal-MOS-Transistoren Q 1 und Q 2 und eines Widerstandes 2 gebildet
wird, die zwischen einer externen Versorgungsspannung Vcc und Erde liegt. Die Gate-
Elektrode und die Drain-Elektrode des N-Kanal-MOS-Transistors 1 ist mit dem einen
Anschluß des Widerstands 1 am Verbindungspunkt N 1 verbunden, die Source-Elektrode
liegt am Verbindungspunkt N 2. Die Gate-Elektrode und Drain-Elektrode des N-
Kanal-MOS-Transistors Q 2 ist an den Verbindungspunkt N 2 angeschlossen, die
Source-Elektrode desselben liegt am einen Anschluß des Widerstands 2 an einem
Verbindungspunkt N 3.
Mit 6 ist eine zweite Bezugsspannungsquelle bezeichnet, die durch die Reihenschaltung
eines Widerstandes 4, zweier P-Kanal-MOS-Transistoren Q 3 und Q 4 und eines
Widerstands 5 gebildet ist, die zwischen der Versorgungsspannung Vcc und Erde liegt.
Die Drain-Elektrode des Transistors Q 3 ist mit dem einen Anschluß des Widerstandes
4 am Verbindungspunkt N 4 verbunden und die Gate-Elektrode und Source-Elektrode
desselben liegen am Verbindungspunkt N 5. Die Drain-Elektrode des P-Kanal-MOS-
Transistors Q 4 ist mit dem Verbindungspunkt N 5 verbunden, die Gate-Elektrode und
Source-Elektrode desselben sind an den einen Anschluß des Widerstands 5 am Verbindungspunkt
N 6 angeschlossen.
Mit 7 ist die Ausgangsstufe der internen Versorgungsspannungsquelle bezeichnet, sie
besteht aus der Reihenschaltung des N-Kanal-MOS-Transistors Q 5 und eines P-
Kanal-MOS-Transistors Q 6, die zwischen der Versorgungsspannung Vcc und Erde
liegt. Die Gate-Elektrode des N-Kanal-MOS-Transistors Q 5 ist an den Verbindungspunkt
N 1 angeschlossen, die Gate-Elektrode des P-Kanal-MOS-Transistors Q 6 liegt
am Verbindungspunkt N 6. Die Ausgangsspannung VO wird vom Verbindungspunkt N 7
abgenommen, der der Verbindungspunkt der beiden Transistoren Q 5 und Q 6 ist.
Die erläuterte Schaltung arbeitet wie folgt.
Wenn R1 gleich R2 und für die N-Kanal-MOS-Transistoren Q 1 und Q 2 in der ersten
Be-zugsspannungsquelle 3 solche mit gleicher Charakteristik verwendete werden
nimmt die Spannung am Verbindungspunkt N 2 den Wert 1/2 Vcc an. Wenn die
Widerstände R 1 und R 2 groß sind, so daß nur ein geringer Strom zwischen Vcc und
Erde fließt, entsteht am Verbindungspunkt N 1 eine Spannung, die um die Schwellspannung
VTHN des N-Kanal-MOS-Transistors höher ist. Das bedeutet, daß am Verbindungspunkt
N 1 eine Spannung 1/2 Vcc + VTHN entsteht.
Wenn die Widerstände R 4 und R 5 gleich groß sind und die verwendeten P-Kanal-
MOS-Transistoren Q 3 und Q 4 in der zweiten Bezugsspannungsquelle 6 dieselbe
Charakteristik kaben, wird die Spannung am Verbindungspunkt N 5 1/2 Vcc. Wenn die
Widerstände R 4 und R 5 groß sind, so daß zwischen Vcc und Erde ein kleiner Strom
fließt, entsteht am Verbindungspunkt N 6 eine Spannung, die um die Schwellspannung
IVTHPI des P-Kanal-MOS-Transitors kleiner ist als die Spannung am Verbindungspunkt
N 5. Das bedeutet, daß am Verbindungspunkt N 6 eine Spannung 1/2 IVTHPI
entsteht.
Die oben erwähnte Spannung 1/2 Vcc + VTHN wird an die Gate-Elektrode des N-
Kanal-MOS-Transistors Q 5 der Ausgangsstufe 7 der internen Versorgungsspannungsquelle
gelegt. Am Verbindungspunkt N 7, d. h. an der Source-Elektrode des Transistors
Q 5 wird eine Spannung erzeugt, die um VTHN kleiner ist als die GateSpannung des
Transistors Q 5, da der Transistor Q 5 im Pentodenbereich betrieben wird, was bedeutet,
daß die nachfolgend angegebene Spannung VO erhalten wird:
VO = 1/2 Vcc + VTHN - VTHN = 1/2 Vcc
Auf der anderen Seite gelangt eine Spannung 1/2 Vcc - IVTHPI an die Gate-Elektrode
des P-Kanal-MOS-Transistors Q 6 der Ausgangsstufe 7 der internen Versorgungsspannungsquelle.
Am Verbindungspunkt N 7, d. h. an der Drain-Elektrode des Transistors
Q 6 wird eine Spannung erzeugt, die um die Spannung IVTHPI höher ist als die Gate-
Spannung des Transistors Q 6, da der Transistor Q 6 ebenfalls im Pentodenbereich betrieben
wird. Das bedeutet, daß folgende Spannung VO erhalten wird:
VO = 1/2 Vcc - IVTHPI + IVTHPI = 1/2 Vcc.
Diese Spannung ist gleich der Spannung VO, die den N-Kanal-MOS-Transistor 5 betrifft,
womit sich keine widersprüchlichen Verhältnisse innerhalb der Schaltung ergeben.
Wenn die Spannung VO gleich 1/2 Vcc ist sind die beiden Transistoren Q 5 und Q 6 in
den Zwischenbereich zwischen dem Leitungszustand und dem Sperrzustand ausgesteuert
und der Stromfluß von Vcc nach Erde in der Ausgangsstufe 7 der Versorgungsspannungsquelle
wird zu Null. Die Ströme, die von Vcc nach Erde in den Bezugsspannungsquellen
und 6 fließen, kann sehr klein werden, wenn die Werte der
Widerstände R 1, R 2, R 4 und R 5 groß gewählt werden, so daß eine Versorgungsspannungsquelle
realisiert ist, deren Verlustleistung gering ist.
Es sei nun angenommen, daß die Spannung VO vom Spannungswert 1/2 Vcc abweicht.
Wenn die Spannung VO größer als 1/2 Vcc wird, nimmt die Drain-Source-
Spannung des P-Kanal-MOS-Transistors Q 6 einen hohen Wert an. Dieser Transistor
wird also eingeschaltet, und bewirkt, daß die Spannung VO wieder auf den Spannungswert
1/2 Vcc zurückgeht. In der Zwischenzeit wird die Drain-Source-Spannung
des N-Kanal-MOS-Transistors Q 5 abgesenkt und dieser Transistor gesperrt, so daß
der von Vcc nach Erde fließende Strom durch die Transistoren Q 5 und Q 6 zu Null wird.
Wenn im Gegensatz hierzu die Spannung VO kleiner als der Spannungswert 1/2 Vcc
wird, steigt die Drain-Source-Spannung des Transistors Q 5 an, dieser Transistor wird
eingeschaltet und verbringt die Spannung VO wieder auf den Wert 1/2 Vcc. Zwischenzeitlich
wird die Drain-Source-Spannung des P-Kanal-MOS-Transistors Q 6 abgesenkt
und dieser Transistor gesperrt, womit der Stromfluß von Vcc nach Erde durch die Transistoren
Q 5 und Q 6 Null wird. Das bedeutet, daß dann wenn die Spannung VO von
dem Spannungswert 1/2 Vcc abweicht, einer der Transistoren Q 5 und Q 6 unverzüglich
durchgeschaltet wird, um die Spannung VO wieder auf den Wert 1/2 Vcc zu bringen,
womit eine ausreichend geringe Ausgangsimpedanz erhalten wird.
Mit diesem Ausführungsbeispiel kann darüber hinaus eine interne Versorgungsspannungsquelle
realisiert werden, die von den den Schaltkreis bildenden N-Kanal und P-
Kanal-MOS-Transistoren unabhängig ist.
Die Fig. 2 zeigt ein zweites Ausführungsbeispiel der Erfindung. Die Bezugszeichen
Q 1 und Q 2 bezeichnen dieselben Elemente wie in Fig. 1. Es werden vier
Transistoren Q 7 bis Q 10 zur Realisierung von Widerständen verwendet. Die N-Kanal-
MOS-Tran-sistoren Q 7 und Q 8 entsprechen den Widerständen 1 und 2 gemäß Fig. 1,
deren Drain- und Gate-Elektrode sind miteinander verbunden. Die P-Kanal-MOS-
Transistoren Q 9 und Q 10 entsprechen den Widerständen 4 und 5 gemäß Fig. 1 und
die Gate- und Source-Elektroden derselben sind miteinander verbunden. Die Wirkungsweise
des Ausführungsbeispiels gemäß Fig. 2 ist dieselbe wie diejenige der
Schaltung gemäß Fig. 1. Das heißt, wenn einerseits die N-Kanal-MOS-Transistoren
Q 7 und Q 8 und andererseits die P-Kanal-MOS-Transistoren Q 9 und Q 10 dieselbe
Charakteristik haben, so werden die Spannungen an den Verbindungspunkten N 2
und N 5 jeweils zu 1/2 Vcc entsprechend den im Zusammenhang mit Fig. 1
erläuterten Vorgängen.
Bei den obenstehenden erläuterten Ausführungsbeispielen werden Ausgangsspannungen
vom Wert 1/2 Vcc erhalten, es ist jedoch auch möglich, Spannungen der Werte
1/4 Vcc, 3/4 Vcc, 1/8 Vcc, 3/8 Vcc und 7/8 Vcc zu erzielen, wenn die Schaltungen von
Fig. 1 und Fig. 2 kombiniert werden.
Bei den obenstehend erläuterten Ausführungsbeispielen sind die Werte der Widerstände
R 1 und R 2 bzw. R 4 und R 5 gleich groß gemacht und die Transistoren Q 1 und
Q 2 bzw. Q 3 und Q 4 haben dieselben Charakteristiken. Es ist jedoch auch möglich, die
Ausgangsspannung durch Änderung der Widerstandsverhältnisse beliebig zu ändern.
Die Fig. 3 zeigt ein drittes Ausführungsbeispiel der Erfindung.
Dieses Ausführungsbeispiel wird dadurch erhalten, daß die beiden N-Kanal-MOS-
Transistoren Q 1 und Q 2 gemäß Fig. 1 durch einen N-Kanal-MOS-Transistor Q 1 in der
ersten Bezugsspannungsquelle 3 und die beiden P-Kanal-MOS-Transistoren Q 3 und
Q 4 durch einen P-Kanal-MOS-Transistor Q 3 in der zweiten Bezugsspannungsquelle 6
ersetzt wird.
Diese Anordnung arbeitet wie folgt.
Bei der ersten Bezugsspannungsquelle 3 entsteht dann, wenn die Widerstände R 1
und R 2 gleich groß gewählt und so groß sind, daß nur ein kleiner Strom von Vcc nach
Erde fließt, am Verbindungspunkt N 1 eine Spannung, die um den Schwellspannungswert
VTHN des N-Kanal-MOS-Transisitors Q 1 größer ist als die Spannung
am Verbindungspunkt N 2. Das bedeutet, daß am Verbindungspunkt N 1 eine
Spannung 1/2 Vcc + 1/2 VTHN und am Verbindungspunkt N 2 eine Spannung 1/2 Vcc -
1/2 VTHN entsteht.
Bei der zweiten Bezugsspannungsquelle 6 entsteht, wenn die Widerstände R 4 und R 5
gleich groß gemacht werden und so groß sind, daß von Vcc nach Erde ein kleiner
Strom fließt, am Verbindungspunkt N 6 eine Spannung, die um den Schwellspannungswert
IVTHPI des P-Kanal-MOS-Transistors Q 3 kleiner ist als die Spannung am
Verbindungspunkt N 4. Das bedeutet, daß am Verbindungspunkt N 6 die Spannung 1/2
Vcc - 1/2 IVTHPI und am Verbindungspunkt N 4 die Spannung 1/2 Vcc + 1/2 IVTHPI entsteht.
Die Spannung 1/2 Vcc + 1/2 VTHN wird an die Gate-Elektrode des N-Kanal-MOS-
Transistors Q 5 der Ausgangsstufe 7 gelegt. Wenn die Spannung am Verbindungspunkt
N 7, d. h. die Source-Spannung des N-Kanal-MOS-Transistors T 5 kleiner als eine
Spannung wird, die um die Schwellspannung VTHN kleiner ist als die Gate-Spannung
des Transistors Q 5, d. h. also 1/2 Vcc - 1/2 VTHN, dann wird der Transistor Q 5, der im
Pentodenbereich arbeitet, eingeschaltet und bewirkt, daß die Spannung am Verbindungspunkt
N 7 zu 1/2 Vcc - 1/2 VTHN wird. Andererseits wird an die Gate-Elektrode
des P-Kanal-MOS-Transistors Q 6 die Spannung 1/2 Vcc - 1/2 IVTHPI angelegt. Wenn
die Spannung am Verbindungspunkt N 7, d. h. die Drain-Spannung des P-MOS-
Transistors Q 6 kleiner als eine Spannung wird, die um die Schwellspannung VITHPI
kleiner als die Gate-Spannung des Transistors Q 6 ist, also 1/2 Vcc + 1/2 IVTHPI ist,
wird der im Pentodenbereich arbeitende Transistor Q 6 eingeschaltet und bewirkt
damit, daß die Spannung am Verbindungspunkt N 7 zu 1/2 Vcc + 1/2 IVTHPI wird. Das
bedeutet, daß VO den Wert (1/2 Vcc - 1/2 VTHN) VO (1/2 Vcc + 1/2 IVTHPI) annimmt.
Das bedeutet aber weiterhin, daß dann wenn die Ausgangsspannung VO einen Wert
erreicht, der zwischen 1/2 Vcc - 1/2 VTHN und 1/2 Vcc + 1/2 IVTHPIliegt, die Transistoren
Q 5 und Q 6 vollständig gesperrt werden, und der Stromfluß von Vcc nach Erde in
der Ausgangsstufe 7 der Versorgungsspannungsquelle zu Null wird. Der Stromfluß
von Vcc nach Erde in den Bezugsspannungsquellen 3 und 6 kann durch Erhöhrung
der Widerstandswerte von R 1, R 2, R 4 und R 5 sehr klein gemacht werden, womit eine
interne Versorgungsspannungsquelle mit geringer Verlustleitung realisiert ist.
Wenn die Ausgangsspannung V10 kleiner als 1/2 Vcc - 1/2 VTHN wird, nimmt die
Gate-Source-Spannung des Transistors Q 5 einen hohen Wert an und dieser
Transistor wird eingeschaltet, und liefert einen Strom, so daß die Ausgangsspannung
VO wieder auf den Wert 1/2 - 1/2 VTHN zurückkehrt. In der Zwischenzeit ist die Drain-
Gate-Spannung des P-Kanal-MOS-Transistors Q 6 abgesenkt und diese Transistor gesperrt,
womit der Strom von Vcc nach Erde durch die beiden Transistoren Q 5 und Q 6
zu Null wird.
Wenn dagegen die Ausgangsspannung VO größer als 1/2 Vcc + 1/2 IVTHPIwird, nimmt
die Drain-Gate-Spannung des Transistors Q 6 einen hohen Wert an, und dieser Transistor
wird eingeschaltet und stellt eine Verbindung zur Erde her, so daß die Ausgangsspannung
VO auf den Wert 1/2 Vcc + 1/2 IVTHPI zurückkehrt. Zwischenzeitlich
wird die Drain-Gate-Spannung des N-Kanal-MOS-Transistors Q 5 niedrig, dieser
Transistor wird gesperrt und der Stromfluß von Vcc nach Erde durch die beiden
Transistoren Q 5 und Q 6 wird zu Null.
Wie obenstehend beschrieben wird, wenn der Wert der Ausgangsspannugn VO um
mehr als 1/2 IVTHPI in Richtung des hohen Spannungswertes und um mehr als 1/2
VTHN in Richtung des niedrigen Spannungswertes der Spannung 1/2 Vcc abweicht,
einer der beiden Transistoren Q 5 oder Q 6 unverzüglich, leitend gemacht, wodurch
bewirkt wird, daß die Ausgangsspannung VO auf einen Wert zwischen 1/2 Vcc - 1/2
VTHN und 1/2 Vcc + 1/2 IVTHPI zurückkehrt, so daß eine ausreichend geringe Impedanz
erzielt ist.
Es sei erwähnt, daß die Schaltung gemäß Fig. 1 einen nachstehend beschriebenen
Nachteil aufweist.
Dieser liegt darin, daß obwohl der Schaltkreis so arbeitet, daß die Spannung am Verbindungspunkt
N 1 zu 1/2 Vcc + VTHN, die Spannung am Verbindungspunkt N 6 zu 1/2
Vcc - IVTHPI und die Source-Spannung des Transistors Q 5, die vom Ausgangssignal
der ersten Bezugsspannungsquelle 3 gesteuert wird und die Drain-Spannung des
Transistors Q 6, die durch das Ausgangssignal der zweiten Bezugsspannungsquelle 6
gesteuert wird, beide zu 1/2 Vcc werden, es tatsächlich unmöglich ist, jedem der
Wider-stände R 1 bis R 4 einen unendlichen Widerstandswert zu geben und daß die
Span-nungen an den Verbindungspunkten N 1 und N 6 einen Wert annehmen, der
etwas größer als 1/2 Vcc + VTHN bzw. kleiner als 1/2 Vcc - IV THPI ist, so daß die
Transistoren Q 5 und Q 6 geringfügig leitend sind. Als Folge hiervon fließt durch diese
Transistoren ein Leckstrom von Vcc nach Erde und dies macht es unmöglich, diese
Transistoren im Interesse der Erzielung einer niedrigen Ausgangsimpedanz
flächenmäßig stark zu ver-größern.
Beim dritten Ausführungsbeispiel der Erfindung ist auch dieser Nachteil beseitigt. Das
bedeutet, daß selbst wenn die Spannungen an den Verbindungspunkten N 1und N 6
von den Spannungswerten 1/2 Vcc + 1/2 VTHN bzw. 1/2 Vcc - 1/2 IVTHPI abweichen,
lediglich die oberen und unteren Grenzen der Ausgangsspannung VO verändert werden,
da als Schwankungsbereich dieser Ausgangsspannung ein Wert von 1/2 VTHN +
1/2 VIVTHPI gegeben ist und jeder der beiden Transistoren Q 5 und Q 6 mit Sicherheit
gesperrt gehalten wird, wodurch ein Leckstrom verhindert ist. Hiermit ist es möglich,
die Flächengrößen der Transistoren Q 5 und Q 6 ohne Begrenzung zu erhöhen und
eine Verringerung der Verlustleistung der Ausgangsimpedanz im vollem Umfang zu
erzielen.
Die Fig. 4 zeigt ein viertes Ausführungsbeispiel der Erfindung. Die Transistoren Q 1,
Q 3, Q 5 und Q 6 sind dieselben wie die in Fig. 3 gezeigten. Vier MOS-Transistoren Q 7
bis Q 10 werden als Widerstände eingesetzt und die Transistoren Q 7 und Q 8 sind N-
Kanal-MOS-Transistoren, die den Widerständen 1 und 2 gemäß Fig. 1 entsprechen,
wogegen die Transistoren Q 9 und Q 10 P-Kanal-MOS-Transistoren sind, die den
Widerständen 4 bzw. 5 in Fig. 1 entsprechen.
Die Betriebsweise der Schaltung nach Fig. 4 ist dieselbe wie diejenige der Schaltung
nach Fig. 3. Wenn die Transistoren Q 7 und Q 8 sowie Q 9 und Q 10 jeweils dieselbe
Charakteristik haben nimmt die Ausgangsspannung VO einen Wert zwischen 1/2 Vcc -
1/2 VTHN und 1/2 Vcc + 1/2 IVTHPI, ähnlich wie bei der Schaltung gemäß Fig. 3 an.
Die Fig. 5 zeigt ein fünftes Ausführungsbeispiel der vorliegenden Erfindung. Dies
unterscheidet sich vom dritten Ausführungsbeispiel gemäß Fig. 3 lediglich dadurch,
daß ein N-Kanal-MOS-Transistor Q 11, der dieselbe Charakteristik wie der Transistor
Q 1 hat, zwischen den Transistor Q 1 und den Widerstand 2 eingefügt ist. Die Gate- und
Drain-Elektrode des Transistors Q 11 ist an den Verbindungspunkt N 2 angeschlossen,
seine Source-Elektrode liegt am einen Anschluß des Widerstandes 2.
Bei einer derartigen Zusammenschaltung wird die Spannung des Verbindungspunktes
N 2 zu 1/2 Vcc und die Spannung des Verbindungspunktes N 1 zu 1/2 Vcc + VTHN. Das
bedeutet, daß die untere Grenze der Ausgangsspannung V3 zu 1/2 Vcc wird. Das
wiederum bedeutet, daß dann wenn die Ausgangsspannung V3 der internen Versorgungspannungsquelle
aus dem Bereich 1/2 Vcc V3 (1/2 Vcc + 1/2 VTHPI) herausfällt,
einer der Transistoren Q 5 und Q 6 eingeschaltet wird und dabei die Ausgangsspannung
V3 auf einen Wert zwischen 1/2 Vcc und 1/2 Vcc + 1/2 IVTHPI bringt. Bei
dieser Schaltung ist es möglich, die Ausgangsspannung mit größerer Genauigkeit zu
steuern als beim dritten Ausführungsbeispiel. Er kann dann eingesetzt werden, wenn
sichergestellt sein soll, daß die Ausgangsspannung nicht kleiner als 1/2 Vcc wird.
Die Fig. 6 zeigt ein sechstes Ausführungsbeispiel der Erfindung. Es unterscheidet
sich vom dritten Ausführungsbeispiel gemäß Fig. 3 lediglich dadurch, daß ein P-
Kanal-Transistor Q 12, der dieselbe Charakteristik wie der Transistor Q 3 hat, zwischen
den Widerstand R 4 und den Transistor Q 3 eingefügt ist. Die Drain-Elektrode des Transistors
Q 12 ist an dem Verbindungspunkt N 4 angeschlossen, die Source-Elektrode
und Gate-Elektrode desselben sind mit der Drain-Elektrode des Transistors Q 3 am
Verbindungspunkt N 5 in der zweiten Bezugsspannungsquelle 6 verbunden.
Bei dieser Schaltung wird die Spannung am Verbindungspunkt N 5 zu 1/2 Vcc und die
Spannung am Verbindungspunkt N 6 wird zu 1/2 Vcc + IVTHPI. Das bedeutet, daß
dann wenn die Ausgangsspannung V4 aus dem Bereich (1/2 Vcc - 1/2 VTHN) V4
1/2 Vcc herausfällt, einer der Transistoren Q 5 und Q 6 leitend wird und dabei die
Ausgangsspannung V4 in den Bereich zwischen 1/2 Vcc - 1/2 VTHN und 1/2 Vcc zurückbringt.
Auch bei diese Schaltung ist es möglich, die Ausgangsspannung mit
größerer Genauigkeit zu steuern als beim dritten Ausführungsbeispiel. Diese Schaltung
kann dann eingesetzt werden, wenn sichergestellt sein soll, daß die Ausgangsspannung
nicht höher als 1/2 Vcc wird.
Bei den obenstehenden Ausführungsbeispielen galt R1 = R2 und R4 = R5 und waren
als Transistoren Q 1 und Q 11 sowie Q 3 und Q 2 Transistoren verwendet, die jeweils
dieselbe Charakteristik aufweisen. Es ist jedoch möglich, die Ausgangsspannung beliebig
durch Variation des Verhältnisses der Widerstände zu verändern.
Es können außerdem die Widerstände 1 und 2 durch N-Kanal-Transistoren und die
Widerstände 4 und 5 durch P-Kanal-MOS-Transistoren ersetzt werden, um denselben
Effekt zu erreichen.
Claims (9)
1. Interne Versorgungsspannungsquelle für einen integrierten Halbleiterschaltkreis
zur Erzeugung einer internen Versorgungsspannung, die kleiner ist, als der Absolutwert
einer Versorgungsspannung von einer externen Stromversorgungsquelle,
gekennzeichnet durch:
eine erste Bezugsspannungsquelle (3) bestehend aus einem ersten und zweiten Widerstandselement (1, 2) und einem ersten und zweiten N-Kanal-MOS-Transistor (Q 1, Q 2), die zwischen der externen Versorgungsspannung und Masse in Reihe geschaltet sind, zur Abgabe einer ersten Bezugsspannung, deren Niveau um den Schwellwert des genannten N-Kanal-MOS-Transistors in Bezug auf die abzugebende interne Versorgungsspannung verschoben ist,
eine zweite Bezugsspannungsquelle (6), bestehend aus einem dritten und einem vierten Widerstandselement (4, 5) und einem dritten und vierten P-Kanal-MOS- Transistor (Q 3, Q 4), die zwischen der externen Versorgungsspannung und Erde in Reihe geschaltet sind, zur Ausgabe einer zweiten Bezugsspannung, die in ihrem Niveau um die Schwellspannung des genannten K-Kanal-MOS-Transistors in Bezug auf die genannte interne abzugebende Versorgungsspannung verschoben ist, sowie durch
eine interne Versorgungsspannungsendstufe (7), bestehend aus der Reihenschaltung eines N-Kanal-Transistors und eines P-Kanal-MOS-Transistors (Q 5, Q 6), die zwischen der Versorgungsspannung (Vcc) und Masse liegt, wobei diese Transistoren durch die Ausgangsspannungen der ersten (3) bzw. der zweiten (6) Bezugsspannungsquelle gesteuert werden.
eine erste Bezugsspannungsquelle (3) bestehend aus einem ersten und zweiten Widerstandselement (1, 2) und einem ersten und zweiten N-Kanal-MOS-Transistor (Q 1, Q 2), die zwischen der externen Versorgungsspannung und Masse in Reihe geschaltet sind, zur Abgabe einer ersten Bezugsspannung, deren Niveau um den Schwellwert des genannten N-Kanal-MOS-Transistors in Bezug auf die abzugebende interne Versorgungsspannung verschoben ist,
eine zweite Bezugsspannungsquelle (6), bestehend aus einem dritten und einem vierten Widerstandselement (4, 5) und einem dritten und vierten P-Kanal-MOS- Transistor (Q 3, Q 4), die zwischen der externen Versorgungsspannung und Erde in Reihe geschaltet sind, zur Ausgabe einer zweiten Bezugsspannung, die in ihrem Niveau um die Schwellspannung des genannten K-Kanal-MOS-Transistors in Bezug auf die genannte interne abzugebende Versorgungsspannung verschoben ist, sowie durch
eine interne Versorgungsspannungsendstufe (7), bestehend aus der Reihenschaltung eines N-Kanal-Transistors und eines P-Kanal-MOS-Transistors (Q 5, Q 6), die zwischen der Versorgungsspannung (Vcc) und Masse liegt, wobei diese Transistoren durch die Ausgangsspannungen der ersten (3) bzw. der zweiten (6) Bezugsspannungsquelle gesteuert werden.
2. Interne Versorgungsspannungsquelle nach Anspruch 1,
dadurch gekennzeichnet, daß die ersten, zweiten, dritten und vierten Widerstandselement
(1, 2; 4, 5) Widerstände sind.
3. Interne Versorgungsspannungsquelle nach Anspruch 1,
dadurch gekennzeichnet, daß die ersten und zweiten Widerstandselemente (1, 2)
N-Kanal-MOS-Transistoren (Q 7, Q 8) sind, deren Gate-Elektrode und Drain-Elektrode
miteinander verbunden sind, und daß die dritten und vierten Widerstandselemente
(4, 5) P-Kanal-MOS-Transistoren (Q 9, Q 10) sind, deren Gate- und Source-Elektrode
miteinander verbunden sind.
4. Interne Versorgungsspannungsquelle für einen integrierten Halbleiterschaltkreis
zur Erzeugung einer internen Versorgungsspannung, die kleiner ist als der Absolutwert
einer Versorgungsspannung von einer externen Stromversorgung des Halbleiterchips,
gekennzeichnet durch:
eine erste Bezugsspannungsquelle (3) bestehend aus einem ersten und einem zweiten Widerstandswert (1, 2) und einem ersten N-Kanal-MOS-Transistor (Q 1), die in Reihe geschaltet sind und zwischen der genannten externen Versorgungsspannung und Masse liegen zur Abgabe einer ersten Bezugsspannung, deren Niveau um den Schwellwert des N-Kanal-MOS-Transistors (Q 1) in Bezug auf entweder die obere oder die untere Grenze der abzugebenden internen Versorgungsspannung verschopben ist,
eine zweite Bezugsspannungsquelle (6), bestehend aus einem dritten und einem vierten Widerstandselement (4, 5) sowie aus einem zweiten P-Kanal-MOS-Transistor (Q 3), die in Reihe geschaltet sind und zwischen der externen Versorgungsspannung und Masse liegen, zur Abgabe einer zweiten Bezugsspannung, die in ihrem Niveau um die Schwellwertspannung des genannten K-Kanal-MOS-Transistors (Q 3) gegenüber entweder der oberen oder der unteren Grenze der abzugebenden internen Versorgungsspannung verschoben ist, und
durch eine interne Versorgungsspannungsendstufe (7), die aus der Reihenschaltung eines N-Kanal- und eines P-Kanal-MOS-Transistors (Q 5, Q 6) besteht, die zwischen der externen Versorgungsspannung und Masse liegt, wobei die Transistoren durch die Ausgangssignale der ersten bzw. der zweiten Bezugsspannungsquelle (3, 6) gesteuert werden.
eine erste Bezugsspannungsquelle (3) bestehend aus einem ersten und einem zweiten Widerstandswert (1, 2) und einem ersten N-Kanal-MOS-Transistor (Q 1), die in Reihe geschaltet sind und zwischen der genannten externen Versorgungsspannung und Masse liegen zur Abgabe einer ersten Bezugsspannung, deren Niveau um den Schwellwert des N-Kanal-MOS-Transistors (Q 1) in Bezug auf entweder die obere oder die untere Grenze der abzugebenden internen Versorgungsspannung verschopben ist,
eine zweite Bezugsspannungsquelle (6), bestehend aus einem dritten und einem vierten Widerstandselement (4, 5) sowie aus einem zweiten P-Kanal-MOS-Transistor (Q 3), die in Reihe geschaltet sind und zwischen der externen Versorgungsspannung und Masse liegen, zur Abgabe einer zweiten Bezugsspannung, die in ihrem Niveau um die Schwellwertspannung des genannten K-Kanal-MOS-Transistors (Q 3) gegenüber entweder der oberen oder der unteren Grenze der abzugebenden internen Versorgungsspannung verschoben ist, und
durch eine interne Versorgungsspannungsendstufe (7), die aus der Reihenschaltung eines N-Kanal- und eines P-Kanal-MOS-Transistors (Q 5, Q 6) besteht, die zwischen der externen Versorgungsspannung und Masse liegt, wobei die Transistoren durch die Ausgangssignale der ersten bzw. der zweiten Bezugsspannungsquelle (3, 6) gesteuert werden.
5. Interne Versorgungsspannungsquelle nach Anspruch 4,
dadurch gekennzeichnet, daß die erste Bezugsspannung eine Spannung ist, die in ihrem Niveau um die Hälfte der Schwellwertspannung des N-kanal-MOS-Transistors (Q 1) in Bezug auf die Spannung verschoben ist, die durch Spannungsteilung der externen Versorgungsspannung (Vcc) durch die ersten und zweiten Widerstandselemente (1, 2) gewonnen wird, und daß die zweite Bezugsspannung eine Spannung ist, die in ihrem Niveau um die Hälfte der Schwellwertspannung des genannten P- Kanal-MOS-Transistors (Q 3) gegenüber einer Spannung verschoben ist, die durch Spannungsteilung der externen Versorgungsspannung (Vcc) durch die dritten und vierten Widerstandselemente (4, 5) gewonnen wird.
dadurch gekennzeichnet, daß die erste Bezugsspannung eine Spannung ist, die in ihrem Niveau um die Hälfte der Schwellwertspannung des N-kanal-MOS-Transistors (Q 1) in Bezug auf die Spannung verschoben ist, die durch Spannungsteilung der externen Versorgungsspannung (Vcc) durch die ersten und zweiten Widerstandselemente (1, 2) gewonnen wird, und daß die zweite Bezugsspannung eine Spannung ist, die in ihrem Niveau um die Hälfte der Schwellwertspannung des genannten P- Kanal-MOS-Transistors (Q 3) gegenüber einer Spannung verschoben ist, die durch Spannungsteilung der externen Versorgungsspannung (Vcc) durch die dritten und vierten Widerstandselemente (4, 5) gewonnen wird.
6. Interne Versorgungsspannungsquelle nach Anspruch 4,
dadurch gekennzeichnet, daß die erste Bezugsspannung eine Spannung ist, die in ihrem Niveau um die Schwellwertspannung des genannten N-Kanal-MOS-Transistors gegenüber einer Spannung verschoben ist, die durch Spannungsteilung der externen Versorgungsspannung (Vcc) durch die genannten ersten und zweiten Widerstandselemente (1, 2) gewonnen wird, und daß die zweite Versorgungsspannung eine Spannung ist, die in ihrem Niveau um die Hälfte der Schwellwertspannung des genannten P-Kanal-MOS-Transistors (Q 3) gegenüber einer Spannung verschoben ist, die durch Spannungsteilung der externen Versorgungsspannung (Vcc) durch die genannten dritten und vierten Widerstandselemente (4, 5) gewonnen wird.
dadurch gekennzeichnet, daß die erste Bezugsspannung eine Spannung ist, die in ihrem Niveau um die Schwellwertspannung des genannten N-Kanal-MOS-Transistors gegenüber einer Spannung verschoben ist, die durch Spannungsteilung der externen Versorgungsspannung (Vcc) durch die genannten ersten und zweiten Widerstandselemente (1, 2) gewonnen wird, und daß die zweite Versorgungsspannung eine Spannung ist, die in ihrem Niveau um die Hälfte der Schwellwertspannung des genannten P-Kanal-MOS-Transistors (Q 3) gegenüber einer Spannung verschoben ist, die durch Spannungsteilung der externen Versorgungsspannung (Vcc) durch die genannten dritten und vierten Widerstandselemente (4, 5) gewonnen wird.
7. Interne Versorgungsspannungsquelle nach Anspruch 4,
dadurch gekennzeichnet, daß die erste Bezugsspannung eine Spannung ist, die in ihrem Niveau um die Hälfte der Schwellwertspannung des genannten N-Kanal- MOS-Transistors (Q 1) gegenüber einer Spannung verschoben ist, die durch Spannungsteilung der externen Versorgungsspannung (Vcc) durch die ersten und zweiten Widerstandelemente (1, 2) gewonnen wird, und daß die zweite Bezugsspannung eine Spannung ist, die in ihrem Niveau um die Schwellwertspannung des genannten P- Kanal-MOS-Transistors (Q 3) gegenüber einer Spannung verschoben ist, die durch Spannungsteilung der externen Versorgungsspannung (Vcc) durch die genannten drit-ten und vierten Widerstandselemente (4, 5) gewonnen wird.
dadurch gekennzeichnet, daß die erste Bezugsspannung eine Spannung ist, die in ihrem Niveau um die Hälfte der Schwellwertspannung des genannten N-Kanal- MOS-Transistors (Q 1) gegenüber einer Spannung verschoben ist, die durch Spannungsteilung der externen Versorgungsspannung (Vcc) durch die ersten und zweiten Widerstandelemente (1, 2) gewonnen wird, und daß die zweite Bezugsspannung eine Spannung ist, die in ihrem Niveau um die Schwellwertspannung des genannten P- Kanal-MOS-Transistors (Q 3) gegenüber einer Spannung verschoben ist, die durch Spannungsteilung der externen Versorgungsspannung (Vcc) durch die genannten drit-ten und vierten Widerstandselemente (4, 5) gewonnen wird.
8. Interne Versorgungsspannungsquelle nach Anspruch 4,
dadurch gekennzeichnet, daß die ersten bis vierten Widerstandselemente (1, 2; 4, 5) Widerstände sind.
dadurch gekennzeichnet, daß die ersten bis vierten Widerstandselemente (1, 2; 4, 5) Widerstände sind.
9. Interne Versorgungsspannungsquelle nach Anspruch 4,
dadurch gekennzeichnet, daß die ersten und zweiten Widerstandselemente N- Kanal-MOS-Transistoren (Q 7, Q 8) sind, deren Gate- und Drain-Elektroden miteinander verbunden sind, und daß die dritten und vierten Widerstandselemente P-KanalMOS- Transistoren (Q 9, Q 10) sind, deren Gate. und Source-Elektroden miteinander verbunden sind.
dadurch gekennzeichnet, daß die ersten und zweiten Widerstandselemente N- Kanal-MOS-Transistoren (Q 7, Q 8) sind, deren Gate- und Drain-Elektroden miteinander verbunden sind, und daß die dritten und vierten Widerstandselemente P-KanalMOS- Transistoren (Q 9, Q 10) sind, deren Gate. und Source-Elektroden miteinander verbunden sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60176331A JPH06101534B2 (ja) | 1985-08-09 | 1985-08-09 | 半導体集積回路の内部電源電圧発生回路 |
JP60260195A JPS62119613A (ja) | 1985-11-20 | 1985-11-20 | 半導体集積回路の内部電源電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3626795A1 true DE3626795A1 (de) | 1987-02-19 |
DE3626795C2 DE3626795C2 (de) | 1991-08-01 |
Family
ID=26497292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863626795 Granted DE3626795A1 (de) | 1985-08-09 | 1986-08-08 | Interne versorgungsspannungsquelle fuer einen integrierten halbleitschaltkreis |
Country Status (2)
Country | Link |
---|---|
US (1) | US4788455A (de) |
DE (1) | DE3626795A1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0317222A2 (de) * | 1987-11-13 | 1989-05-24 | General Electric Company | Schaltungen für einen Spannungsteiler |
FR2630837A1 (fr) * | 1988-04-30 | 1989-11-03 | Samsung Electronics Co Ltd | Circuit en vue d'engendrer une tension de reference en utilisant un circuit de charge et de decharge |
DE3923630A1 (de) * | 1989-05-02 | 1990-11-08 | Samsung Electronics Co Ltd | Stromquellen-spannungsnachfuehrschaltkreis zur stabilisierung von bitleitungen |
EP0473138A2 (de) * | 1990-08-29 | 1992-03-04 | Micron Technology, Inc. | VCC/2 Niedrigleistungsgenerator |
EP0536693A2 (de) * | 1991-10-07 | 1993-04-14 | Brooktree Corporation | Spannungsregler |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5187685A (en) * | 1985-11-22 | 1993-02-16 | Hitachi, Ltd. | Complementary MISFET voltage generating circuit for a semiconductor memory |
JPH0690655B2 (ja) * | 1987-12-18 | 1994-11-14 | 株式会社東芝 | 中間電位発生回路 |
JPH0673092B2 (ja) * | 1988-04-12 | 1994-09-14 | 日本電気株式会社 | 定電圧発生回路 |
US4935690A (en) * | 1988-10-31 | 1990-06-19 | Teledyne Industries, Inc. | CMOS compatible bandgap voltage reference |
US5079441A (en) * | 1988-12-19 | 1992-01-07 | Texas Instruments Incorporated | Integrated circuit having an internal reference circuit to supply internal logic circuits with a reduced voltage |
US4994891A (en) * | 1989-06-20 | 1991-02-19 | Advanced Micro Devices | Shielded transistor device |
JP2888898B2 (ja) * | 1990-02-23 | 1999-05-10 | 株式会社日立製作所 | 半導体集積回路 |
JPH043513A (ja) * | 1990-04-20 | 1992-01-08 | Nec Corp | パワーオンリセット回路 |
JPH0469890A (ja) * | 1990-07-10 | 1992-03-05 | Nec Corp | 基準電圧発生回路 |
KR920010633A (ko) * | 1990-11-30 | 1992-06-26 | 김광호 | 반도체 메모리 장치의 기준전압 발생회로 |
US5117177A (en) * | 1991-01-23 | 1992-05-26 | Ramtron Corporation | Reference generator for an integrated circuit |
US5187429A (en) * | 1992-02-20 | 1993-02-16 | Northern Telecom Limited | Reference voltage generator for dynamic random access memory |
US5321319A (en) * | 1992-06-08 | 1994-06-14 | Advanced Micro Devices, Inc. | High speed CMOS bus driver circuit that provides minimum output signal oscillation |
DE69334110T2 (de) * | 1992-06-15 | 2007-05-10 | Fujitsu Ltd., Kawasaki | Integrierte Halbleiterschaltung mit Eingangs-Ausgangsschnittstelle für kleine Signalamplituden |
JP3114391B2 (ja) * | 1992-10-14 | 2000-12-04 | 三菱電機株式会社 | 中間電圧発生回路 |
JPH06223568A (ja) * | 1993-01-29 | 1994-08-12 | Mitsubishi Electric Corp | 中間電位発生装置 |
GB9302942D0 (en) * | 1993-02-13 | 1993-03-31 | Attwood Brian E | Low cost,low current power supply |
JPH0757463A (ja) * | 1993-08-18 | 1995-03-03 | Texas Instr Japan Ltd | 電圧発生回路及び1/2vdd発生回路 |
JP3626521B2 (ja) | 1994-02-28 | 2005-03-09 | 三菱電機株式会社 | 基準電位発生回路、電位検出回路および半導体集積回路装置 |
US5786720A (en) * | 1994-09-22 | 1998-07-28 | Lsi Logic Corporation | 5 volt CMOS driver circuit for driving 3.3 volt line |
DE4434185A1 (de) * | 1994-09-24 | 1996-03-28 | Philips Patentverwaltung | Schaltungsanordnung zum Speisen wenigstens einer Last |
JPH09162713A (ja) * | 1995-12-11 | 1997-06-20 | Mitsubishi Electric Corp | 半導体集積回路 |
JP3234153B2 (ja) * | 1996-04-19 | 2001-12-04 | 株式会社東芝 | 半導体装置 |
US5903177A (en) * | 1996-09-05 | 1999-05-11 | The Whitaker Corporation | Compensation network for pinch off voltage sensitive circuits |
US5959444A (en) * | 1997-12-12 | 1999-09-28 | Micron Technology, Inc. | MOS transistor circuit and method for biasing a voltage generator |
EP3396839B1 (de) * | 2017-04-28 | 2021-12-15 | Infineon Technologies AG | Halbleiteranordnung mit steuerbaren halbleiterelementen |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4323846A (en) * | 1979-06-21 | 1982-04-06 | Rockwell International Corporation | Radiation hardened MOS voltage generator circuit |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5931083B2 (ja) * | 1975-09-19 | 1984-07-31 | セイコーエプソン株式会社 | 半導体集積回路 |
JPS5931863B2 (ja) * | 1976-01-07 | 1984-08-04 | 株式会社日立製作所 | 電圧出力回路 |
GB2020437B (en) * | 1978-04-14 | 1982-08-04 | Seiko Instr & Electronics | Voltage detecting circuit |
US4224539A (en) * | 1978-09-05 | 1980-09-23 | Motorola, Inc. | FET Voltage level detecting circuit |
JPS562017A (en) * | 1979-06-19 | 1981-01-10 | Toshiba Corp | Constant electric current circuit |
FR2494519A1 (fr) * | 1980-11-14 | 1982-05-21 | Efcis | Generateur de courant integre en technologie cmos |
JPS5822423A (ja) * | 1981-07-31 | 1983-02-09 | Hitachi Ltd | 基準電圧発生回路 |
JPS60103827A (ja) * | 1983-11-11 | 1985-06-08 | Fujitsu Ltd | 電圧変換回路 |
US4634894A (en) * | 1985-03-04 | 1987-01-06 | Advanced Micro Devices, Inc. | Low power CMOS reference generator with low impedance driver |
US4663584B1 (en) * | 1985-06-10 | 1996-05-21 | Toshiba Kk | Intermediate potential generation circuit |
-
1986
- 1986-08-01 US US06/891,897 patent/US4788455A/en not_active Expired - Lifetime
- 1986-08-08 DE DE19863626795 patent/DE3626795A1/de active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4323846A (en) * | 1979-06-21 | 1982-04-06 | Rockwell International Corporation | Radiation hardened MOS voltage generator circuit |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0317222A2 (de) * | 1987-11-13 | 1989-05-24 | General Electric Company | Schaltungen für einen Spannungsteiler |
EP0317222A3 (en) * | 1987-11-13 | 1990-12-27 | General Electric Company | Voltage divider circuits |
FR2630837A1 (fr) * | 1988-04-30 | 1989-11-03 | Samsung Electronics Co Ltd | Circuit en vue d'engendrer une tension de reference en utilisant un circuit de charge et de decharge |
DE3923630A1 (de) * | 1989-05-02 | 1990-11-08 | Samsung Electronics Co Ltd | Stromquellen-spannungsnachfuehrschaltkreis zur stabilisierung von bitleitungen |
EP0473138A2 (de) * | 1990-08-29 | 1992-03-04 | Micron Technology, Inc. | VCC/2 Niedrigleistungsgenerator |
EP0473138A3 (en) * | 1990-08-29 | 1992-04-08 | Micron Technology, Inc. | Low power vcc/2 generator |
EP0536693A2 (de) * | 1991-10-07 | 1993-04-14 | Brooktree Corporation | Spannungsregler |
EP0536693A3 (en) * | 1991-10-07 | 1993-10-06 | Brooktree Corporation | Voltage regulator |
Also Published As
Publication number | Publication date |
---|---|
US4788455A (en) | 1988-11-29 |
DE3626795C2 (de) | 1991-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3626795C2 (de) | ||
DE3523400C2 (de) | Schaltungsanordnung für eine Ausgangsstufe der Klasse AB mit großer Schwingungsweite | |
DE2660968C3 (de) | Differentialverstärker | |
DE2855303C2 (de) | ||
DE3627681A1 (de) | Ausgangsschaltung | |
DE2921037A1 (de) | Hochspannungsschaltung fuer isolierschicht-feldeffekttransistoren | |
EP0275941A2 (de) | ECL-kompatible Eingangs-/Ausgangsschaltungen in CMOS-Technik | |
DE4133902A1 (de) | Cmos-leistungsverstaerker | |
DE2337138A1 (de) | Verstaerkerschaltung | |
DE4017617C2 (de) | Spannungserzeugungsschaltung mit geringer Leistungsaufnahme und stabiler Ausgangsspannung bei kleiner Schaltkreisfläche | |
DE3783006T2 (de) | Schaltungsanordnung fuer einen differenzverstaerker. | |
DE2554054A1 (de) | Differentialverstaerkerschaltung in cmos-bauweise | |
DE3933986A1 (de) | Komplementaerer stromspiegel zur korrektur einer eingangsoffsetspannung eines "diamond-followers" bzw. einer eingangsstufe fuer einen breitbandverstaerker | |
DE3832448A1 (de) | Messverstaerker mit programmierbarer verstaerkung | |
DE2108101C3 (de) | Schalterstromkreis | |
DE3781919T2 (de) | Eingangsschaltung. | |
DE69815289T2 (de) | Spannungsreglerschaltungen und halbleiterschaltung | |
DE2548457A1 (de) | Konstantspannungsschaltung | |
DE2712742A1 (de) | Feldeffekt-transistorschaltkreis | |
DE19744057C2 (de) | Digital-Analog-Wandler | |
DE19533768C1 (de) | Stromtreiberschaltung mit Querstromregelung | |
DE2738810A1 (de) | Integrierte anpasschaltung | |
DE69122175T2 (de) | Digital-Analogwandler | |
WO1991006839A1 (de) | Integrierbare temperatursensorschaltung | |
DE3700296A1 (de) | Halbleiter-differenzverstaerker |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) |