FR2494519A1

FR2494519A1 - Generateur de courant integre en technologie cmos

Info

Publication number: FR2494519A1
Application number: FR8024232A
Authority: FR
Inventors: Jean-Claude Bertails; Christian Perrin
Original assignee: EFCIS
Current assignee: EFCIS
Priority date: 1980-11-14
Filing date: 1980-11-14
Publication date: 1982-05-21
Also published as: DE3169594D1; FR2494519B1; JPH0261052B2; EP0052553A1; JPS57111711A; EP0052553B1; US4442398A

Abstract

LA PRESENTE INVENTION CONCERNE UN CIRCUIT INTEGRE CONSTITUANT UN GENERATEUR DE COURANT. LE MONTAGE SELON L'INVENTION COMPREND UN PREMIER COUPLE DE TRANSISTORS HOMOLOGUES T, T DONT L'UN RECOPIE LE COURANT DE L'AUTRE A UN FACTEUR PRES, UN DEUXIEME COUPLE DE TRANSISTORS HOMOLOGUES T, T DONT L'UN RECOPIE LA TENSION DE SOURCE DE L'AUTRE, UN TROISIEME COUPLE DE TRANSISTORS HOMOLOGUES T, T, AYANT DES TENSIONS DE SEUIL DIFFERENTES CONTRAIREMENT AUX AUTRES COUPLES, UNE RESISTANCE R ETANT PLACEE EN SERIE AVEC L'UN DES TRANSISTORS DU TROISIEME COUPLE POUR RATTRAPER LA DIFFERENCE DES TENSIONS DE R DE RECOPIE DU COURANT DANS L'UN DES TRANSISTORS PRECEDENTS. ON PRODUIT AINSI UN COURANT I STABLE DANS LE TEMPS, STABLE EN TEMPERATURE, ET INDEPENDANT DE LA TENSION D'ALIMENTATION DU MONTAGE.

Description

-A 2494519

GENERATEUR DE COURANT INTEGRE EN TECHNOLOGIE CMOS

La présente invention concerne un circuit intégré capable d'élaborer des sources de courant de valeur constante, en vue d'alimenter en courant par exemple

des fonctions analogiques d'un circuit intégré.

On utilise ici une technologie CMOS, c'est-à-dire que les circuits réalisés comprennent essentiellement

des transistors MOS (Métal-Oxyde-Semiconducteur) à ca-

nal N et à canal P.

On cherche selon l'invention à réaliser des sour-

ces de courant peu dépendantes de la température et de la tension d'alimentation du circuit intégré comportant

ces sources.

L'idée directrice de la présente invention est

que l'on sait, en technologie CMOS, réaliser des tran-

sistors dont la tension de seuil peut être modifiée par implantation ionique, cette opération se faisant au cours des étapes de fabrication du circuit intégré, de

sorte qu'on peut désigner par masquage certains tran-

sistors dont la tension de seuil doit être plus forte ou

plus faible (en valeur absolue) que d'autres. La ten-

sion de seuil de ces transistors choisis peut être ajustée à une valeur désirée par action sur la dose

d'ions implantés.

La théorie et l'expérience montrent que les ten-

sions de seuil différentes de deux transistors ayant subi une implantation ionique différente varient avec

la température mais que leur différence ne varie pas.

La présente invention propose un montage à tran-

sistors particulièrement simple pour utiliser cette propriété et réaliser, à partir de deux transistors

ayant des tensions de seuil différentes, une ou plu-

sieurs sources de courant stables en température et in-

dépendantes de l'alimentation en tension.

Pour cela, on utilise des couples de transistors fonctionnant en régime saturé et reliés entre -eux

par des connexions telles que l'on puisse faire reco-

pier par un transistor les conditions de courant ou de

tension existant dans un autre, jusqu'à faire apparaî-

tre aux bornes d'une résistance de valeur connue exac-

tement la différence entre les tensions de seuil de deux transistors ayant subi une implantation ionique différente. Le courant qui traverse cette résistance est stable et on s'arrange pour lui faire traverser au moins un transistor MOS fonctionnant en régime saturé

et pour faire recopier ce courant (à un facteur de pro-

portionalité près si on le désire) par au moins un au-

tre transistor MOS ayant la même tension de polarisa-

tion grille-source que le premier et la même tension

de seuil.

Plus précisémment, un montage particulièrement simple selon l'invention consiste à avoir une source de

tension qui alimente en parallèle deux ensembles simi-

laires de trois transistors en série, chaque transistor de l'un des ensembles ayant un homologue de même type de canal dans l'autre ensemble et les rapports entre les géométries de deux transistors homologues étant les mêmes pour tous les transistors des ensembles; les premiers transistors des ensembles sont d'un premier type de canal et ont même tension de seuil; ils ont leurs grilles réunies entre elles, et de plus celui du second ensemble a sa grille réunie à son drain; les seconds transistors, du type de canal opposé, ont même tension de seuil et ont leurs grilles réunies entre elles, et de plus celui du premier ensemble a sa grille réunie à son drain; les troisièmes transistors, du premier type de canal, ont leur grille réunie à leur drain et ils ont des tensions de seuil différentes

(l'un d'eux par exemple n'ayant pas subi comme les au-

tres transistors de même type une implantation ionique destinée à abaisser en valeur absolue sa tension de seuil, ou ayant, lui seul, subi une implantation ionique destinée à augmenter en valeur absolue sa tension de seuil). Une résistance de valeur connue, intégrée ou

non, est insérée en série entre le second et le troi-

sième transistor de l'un des ensembles. Enfin, au moins un transistor MOS supplémentaire est prévu, en dehors des deux ensembles, pour servir de générateur de courant d'alimentation constant et stable, ce transistor ayant sa source et sa grille reliées à la source et à la grille du premier ou du troisième transistor de l'un des ensembles et ayant même tension de seuil que le transistor auquel il est relié pour recopier le courant

qui traverse ce dernier (à un facteur de proportiona-

lité connu près).

Plusieurs transistors supplémentaires peuvent être prévus, ayant chacun leur grille et leur source reliées à la grille et à la source respectivement du

premier ou du troisième transistor de l'un des ensem-

bles. Chacun de ces transistors supplémentaires sert de source de courant stable puisqu'il recopie le courant

stable dans la résistance. Le ou les transistors supplé-

mentaires ont un facteur de géométrie connu par rapport aux transistors auxquels ils sont reliés, de sorte que le courant qu'ils recopient est dans un rapport connu

avec le courant stable dans la résistance.

Dans un mode de réalisation plus particulier, on peut "répartir" chaque premier ou troisième transistor, ainsi que chaque transistor supplémentaire, c'est-à-dire constituer, au lieu d'un seul transistor, une pluralité de transistors individuels partiels tous connectés en parallèle (même connexion de grille, de source et de drain) jouant exactement le même rôle qu'un transistor unique mais pouvant être localisés en plusieurs endroits. Dans ces conditions, on peut prévoir côte à

4 -

côte un premier ou troisième transistor partiel et un transistor supplémentaire partiel qui lui est associé

pour constituer une source de courant stable individuel-

le recopiant le courant dans la résistance avec un fac-

teur de proportionalité qui dépend-de la géométrie de ce

transistor supplémentaire partiel.

Le montage de transistors selon l'invention permet

effectivement d'avoir un courant stable dans la résis-

tance du fait qu'il apparaît aux bornes de celle-ci une tension qui est la différence des tensions de seuil de

deux transistors MOS dont l'un seulement a subi une im-

plantation ionique d'ajustement. Cette tension, donc le courant qui traverse la résistance, ne dépend ni de la température ni de la tension d'alimentation du circuit

et de plus elle est bien stable dans le temps. Le' cou-

rant produit dans la résistance dépend de la température dans la même mesure que la résistance, et celle-ci est choisie aussi stable que possible, qu'elle soit intégrée ou extérieure. Si elle est intégrée, on choisira parmi les résistances diffusées celle qui présente le plus

faible coefficient de température.

En gros et pour résumer, on peut dire que le mon-

tage de l'invention comprend un premier couple de tran-

sistors homologues dont l'un recopie le courant de

l'autre (à un facteur près), un deuxième couple de tran-

sistors homologues dont l'un recopie la tension de sour-

ce de l'autre, un troisième couple de transistors

homologues mais à tensions de seuil différentes qui en-

gendre une différence de tension, une résistance en sé-

rie avec l'un des transistors du troisième couple pour rattraper cette différence de tension, et au moins un transistor supplémentaire de recopie (à un facteur près) du courant dans l'un des transistors précédents. La clef

de l'invention réside dans la correspondance des rap-

ports de facteurs de géométrie de tous les couples de transistors homologues, et dans la correspondance exacte

24945 1 9

des tensions de seuil de tous les couples de transistors homologues sauf l'un d'eux qui doit justement engendrer une différence de tension. Il faut aussi s'assurer que

la tension de seuil du ou des transistors supplémentai-

res de recopie de courant est bien la même que la ten- sion de seuil du transistor auquel sa grille et sa

source sont reliées.

D'autres caractéristiques et avantages de

l'invention apparaîtront à la lecture de la description

détaillée qui suit et qui est faite en référence au des-

sin annexé dans lequel: - la figure 1 représente un schéma détaillé d'un exemple de réalisation de l'invention, - la figure 2 représente un autre exemple avec une

variante d'exécution.

Le circuit de la figure 1 est donc destiné à

produire une source de courant stable destinée à alimen-

ter une partie de circuit analogique 10 qui est en prin-

cipe intégrée sur le même substrat que la source de courant selon l'invention. Ce circuit analogique peut

être par exemple une partie d'amplificateur: de nom-

breux amplificateurs différentiels notamment utilisent

des sources de courant constant.

L'ensemble du circuit intégré (partie analogi-

que 10 et source de courant selon l'invention) est ali-

menté par exemple par des niveaux de tension symétriques

+V et -V.

Entre les conducteurs d'alimentation à +V et -V sont connectés en parallèle deux ensembles similaires de trois transistors en série chacun, respectivement T1, T2 et T3 pour le premier ensemble, et T'1, T'2 et T'3 pour le deuxième ensemble. Le transistor T1 est

l'homologue du transistor T'1, le transistor T2 du tran-

sistor T'2 et le transistor T3 du transistor T'3.

Les transistors T1 et T'1 sont à canal N (par exemple); les transistors T2, T'2 et T3, T'3 sont du type de canal

opposé, en l'occurence P dans l'exemple choisi.

Les transistors TI, T2 et T3 peuvent avoir des géométries quelconques; les transistors T'1, T'2 et T'3

ont des géométries dans le même rapport que les transis-

tors T1, T2 et T3, c'est-à-dire qu'il existe un coeffi- cient de proportionalité constant entre les transistors

homologues des deux ensembles en série.

De plus, les transistors homologues T1 et T'1

ont une même tension de seuil; les transistors homolo-

gues T2 et T'2 ont aussi une même tension de seuil; par contre les transistors T3 et T'3 ont des tensions de seuil différentes, respectivement VT3 et V'T3. Par exemple, tous les transistors MOS à canal P du circuit intégré, et notamment les transistors T2, T'2 et T'3,

ont subi une implantation ionique à travers leur isole-

ment de grille pour abaisser leur tension de seuil. Le transistor T3 au contraire a été masqué pendant cette opération de sorte qu'il conserve une tension de seuil plus élevée en valeur absolue que le transistor T'3 et

les autres.

De plus, dans le deuxième ensemble en série T'1, T'2, T'3 on a incorporé une résistance R1 en série

entre le drain du transistor T'2 et la source du tran-

sistor T'3. Il faut noter ici que cette résistance R1 peut être incorporée au circuit intégré, et être alors réalisée sous forme d'une portion de silicium dopé, ou bien elle peut être extérieure au circuit et reliée à

celui-ci par l'intermédiaire de broches de connexion ex-

térieure et de liaisons métallisées.

Le transistor T'1 a son drain relié à sa grille qui elle-même est reliée à la grille du transistor T1, selon un montage classique dit "en miroir de courants", de sorte que le courant dans le transistor T1 recopie le

courant dans le transistor T'1 à un facteur de propor-

tionalité près qui est le rapport K entre la géométrie du transistor T1 et la géométrie du transistor T'1 (qui est aussi le rapport entre T2 et t'2 et le rapport entre T3 et T'3) Cette recopie du courant provient du fait que les transistors T1 et T'1 ont même tension grille-source et même tension de seuil, et qu'ils fonctionnent en ré- gime saturé; or, en régime saturé, le courant est donné par la formule I = k(Z/L) (VGS - VT)2 o VGS est la tension grille-source, VT la tension de seuil, Z/L le facteur de

géométrie et k un coefficient qui dépend de la technolo-

gie utilisée (technologie qui est la même pour tous les

transistors du circuit intégré).

Pour un même VGS et un même VT, on voit que le courant Il dans T1 est bien proportionnel au courant I'l dans T'1, le facteur de proportionalité étant le

rapport des géométries des deux transistors.

Le drain du transistor T2 est relié à sa gril-

le, qui est reliée elle-même aussi à la grille du tran-

sistor T'2. Il s'agit encore d'un montage en miroir de

courants, mais cette fois ci, les sources des transis-

tors T2 et T'2 ne sont pas reliées l'une à l'autre de sorte que la tension grille-source des transistors T2 et

T'2 n'est pas directement imposée. Par contre, le cou-

rant qui traverse T2 est le même que le courant qui tra-

verse T1 (Il) et le courant qui traverse T'2 est le même

que le courant qui traverse T'1 (Il).

Les courants dans T2 et T'2 étant imposés et

les tensions-grilles étant imposées, la formule de cou-

rant donnée précédemment permet de calculer les tensions

grille-source des transistors T2 et T'2. Or, ces tran-

sistors ont même tension de seuil; ils ont un rapport de géométries K, et ils sont justement parcourus par des courants Il et I'V dans un rapport K (Il = KI'1). Ceci veut dire que leurs tensions grille-source seront les mêmes. Comme ils ont une tension de grille commune, il

en résulte que, sans qu'il y ait une liaison directe en-

tre leurs sources, les tensions V2 et V'2 de leurs sour-

ces seront identiques.

Par conséquent, de même que le transistor T1 recopiait le courant dans le transistor T'1, de même, le transistor T2 recopie la tension de source du tran-

sistor T'2-

En ce qui concerne les transistors T3 et T'3, ils ont leurs sources reliées a la tension d'alimentation +V; ils ont de préférence leur grille reliée à leur drain; en appliquant toujours la même

formule de calcul du courant en régime saturé, et en te-

nant compte de ce que les courants Il et I'1 qui traver-

sent T3 et T'3 sont dans le rapport K des géométries des transistors T3 et T'3, on en déduit immédiatement qu'il apparaît entre les drains (c'està-dire les grilles) des transistors T3 et T'3 une différence de tension qui est justement égale à la différence des tensions de seuil de ces transistors. En d'autres mots, si V3 est la tension de drain du transistor T3 et V'3 la tension de drain du transistor T'3 on a V'3 - V3 = V'T3 VT3. Comme le drain de T3 est relié à la source de T2 on a V3 = V2; comme d'autre part la résistance R1 est insérée entre le drain de T'3 et la source de T'2, on a V'3 - V'2 = R1 I'l; comme enfin on a dit que V2 = V'2 par recopie de tension, on en déduit i..Lédiacement que la chute de

tension R1 I'1 dans la résistance R1 est égale à la dif-

férence des tensions de seuil des transistors T'3 et T3.

Le courant I'l est donc un courant de valeur bien déter-

minée stable dans le temps, stable en température, et in-

dépendant de la tension d'alimentation +V, -V.

On notera également que le courant Il dans le premier ensemble en série des transistors T1, T2, T3, est également un courant stable puisqu'il recopie le courant I'l à un facteur de proportionalité près qui est le rapport K entre les géométries des transistors du

24945 1 9

premier et du second ensemble en série. Ce rapport est

indépendant de la température bien entendu.

On prévoit alors pour établir un courant d'alimentation constant il dans une partie de circuit analogique 10, de recopier le courant Il ou I'î avec un montage classique en miroir de courants, c'est-à-dire en utilisant au moins un transistor supplémentaire T'1, et on donne à ce transistor T"' une tension grille-source égale à celle d'un autre transistor parcouru soit par Il soit par I'l, le transistor T'1 ayant même tension de seuil que le transistor dont il recopiera la tension grille-source. Dans ces conditions, le courant il dans le transistor T'1 recopiera le courant Il ou le courant

I'î avec un facteur -de proportionalité qui sera le rap-

port entre la géométrie du transistor T'1 et le transis-

tor qui aura même tension grille-source que lui.

Dans l'exemple représenté sur la figure 1, on a

prévu à titre d'exemple de relier la grille du transis-

tor T"1 à celle du transistor T'3, les sources de ces deux transistors étant également reliées à la connexion d'alimentation V+. Le transistor T'1 aura même tension

de seuil que le transistor T'3; si le rapport de géomé-

trie entre le transistor T'1 et le transistor T'3 est

K', on aura il = K' 1'1.

Le transistor T"1 est alors mis en série entre le circuit analogique 10 et la connexion d'alimentation V+, et on produit ainsi un courant stable rentrant

il dans le circuit 10.

CorLune on l'a représenté sur la figure 1, on

peut également produire un courant sortant i'l en con-

nectant un transistor de recopie T"'1, en série entre la

connexion d'alimentation -V et le circuit analogique 10.

Le courant sortant I'î peut très bien être prévu isolé-

ment ou en plus du courant Il et il n'est pas forcément

égal au courant Il. Le transistor T"'1 recopie le cou-

rant dans le transistor T'1 (ou T1) si on relie sa gril-

le et sa source à la grille et à la source de T'1 (ou T1). Si K" est le rapport entre la géométrie du transistor T"'1 et celle du transistor T'1, ces deux transistors ayant même tension de seuil, le courant

i'1 sera K" I'î.

On peut noter qu'on aurait pu produire un autre

courant de référence d'alimentation à partir d'un tran-

sistor supplémentaire ayant sa grille et sa source con-

nectées à la grille et à la source du transistor T3 au

lieu de T'3, mais alors il faudrait prévoir que le tran-

sistor supplémentaire de recopie ainsi connecté ait une tension de seuil égale à celle du transistor T3 qui

n'est pas la même que les autres.

Sur la figure 1 on n'a représenté qu'un seul cir-

cuit analogique 10 alimenté par un courant il rentrant et un courant i'l sortant; on peut évidemment prévoir plusieurs circuits analogiques chacun alimenté par un

transistor de recopie ayant sa grille et sa source re-

liées à l'un des transistors parcourus par les courants stables Il ou I'î (en pratique les transistors T1,

T'1 et T'3).

Bien entendu, dans tout ce qui précède, quand on parle d'un transistor de recopie de courant, il s'agit d'un transistor de même type de canal que celui

auquel sa grille et sa source sont reliées.

A la figure 2, on a représenté un circuit d'alimentation en courant tout a fait analogue à celui

de la figure 1, dans lequel on cherche à alimenter plu-

sieurs circuits analogiques 10, 20, etc.,nécessitant chacun une référence de courant stable particulière et éventuellement disposés en des endroits différents de la

pastille de circuit intégré global.

On retrouve sur la figure 2 exactement le pre-

mier ensemble en série de trois transistors T1, T2 et

T3 parcourus par le courant Il; on retrouve la résistan-

ce en série R1 parcourue par le courant I'1, ainsi que le transistor T'2 parcouru également par ce courant. La différence avec le schéma de la figure 1 réside dans le fait que le transistor T'3 et/ou le transistor T'1 d'une part, ainsi que le transistor T"1 et/ou le transistor T"'1 d'autre part, sont réalisés non pas sous la forme

de transistors uniques mais sous la forme d'une plura-

lité de transistors individuels partiels tous connectés de la même manière (même connexion de grille, de source et de drain) jouant exactement le rôle d'un transistor unique mais pouvant être localisés en plusieurs endroits du circuit intégré, Ainsi, le transistor T'3 se présente sous forme de plusieurs transistors T'31, T'32...etc

tous connectés en parallèle. Le transistor T'1 se pré-

sente sous la forme de plusieurs transistors T'11, T'12...etc. Le transistor T"1 se présente sous forme de plusieurs transistor T"11, T'12.. .etc. Et le transistor T"'1 se présente sous forme de plusieurs transistors

T"'11, T"'12...etc.

On peut alors s'arranger pour localiser un transistor partiel de la pluralité constituant T'3 à côté d'un transistor partiel respectif de la pluralité du type T"'1; de même un transistor partiel de T'1

côté d'un transistor du type de T"'1. Chacun des tran-

sistors T"11, T"12 etc, ou T"'11, T"'12 etc, recopie le courant d'un transistor partiel T'31, T'32...etc ou

T'11, T'12...etc.

Bien entendu, les courants d'alimentation sta-

bles qui en résultent, ill, i12... ou i'11, i'12... sont

des courants de recopie de I'1 dans un rapport de pro-

portionalité correspondant au rapport des facteurs de

géométrie des transistors juxtaposés qui donnent nais-

sance à ces courants de recopie.

Claims

REVENDICATIONS-

1. Générateur de courant intégré en technolo-

gie CMOS, caractérisé par le fait qu'il comprend une source de tension (+V, -V) alimentant en parallèle deux ensembles similaires de trois transistors MOS en série (Tl, T2, T3 et T'l, T'2, T'3), chaque transistor de l'un des ensembles ayant un homologue de même type de canal dans l'autre ensemble, et les rapports de géométrie des transistors homologues étant les mêmes pour tous les transistors des ensembles, les premiers transistors, 1o d'un premier type de canal, ayant même tension de seuil

et ayant leurs grilles réunies et celui du second ensem-

ble ayant en outre sa grille réunie à son drain, les se-

conds transistors, du type de canal opposé, ayant même tension de seuil et ayant leurs grilles réunies et celui du premier ensemble ayant en outre sa grille réunie à son drain, les troisièmes transistors du premier type de canal, ayant leur grille réunie à leur drain et ayant

des tensions de seuil différentes, une résistance de va-

leur connue étant insérée en série entre le second et le troisième transistor de l'un des ensembles, au moins un transistor MOS supplémentaire étant prévu en dehors des

ensembles pour servir de générateur de courant d'alimen-

tation constant, ce transistor ayant sa source et sa grille reliées à la source et à la grille du premier ou du troisième transistor de l'un des ensembles et ayant la même tension de seuil que le transistor auquel il est

ainsi relié.

2. Générateur de courant selon la revendication

1, caractérisé par le fait que l'un des troisièmes tran-

sistors a subi une implantation ionique destinée à abaisser ou augmenter en valeur absolue sa tension de seuil, l'autre troisième transistor ayant été masqué

2 4 9 4 5 1 9

pendant cette opération.

3. Générateur de courant selon la revendication 2, caractérisé par le fait que tous les transistors du premier type de canal du générateur de courant ont subi ladite implantation ionique, sauf le troisième transis-

tor qui a été masqué (ou l'inverse).

4. Générateur de courant selon la revendication 1, caractérisé par le fait que plusieurs transistors supplémentaires sont prévus, ayant chacun leur grille et

leur source reliées à la grille et à la source du pre-

mier ou du troisième transistor de l'un des ensembles,

pour produire plusieurs références de courant.

5. Générateur de courant selon l'une des reven-

dications 1 à 4, caractérisé par le fait que les tran-

sistors supplémentaires ont des géométries dans des rap-

ports connus choisis avec les géométries des transistors

auxquels ils sont reliés.

6. Générateur de courant selon l'une des reven-

dications 1 a 5, caractérisé par le fait que le premier et/ou le troisième transistor de l'ensemble incluant la

résistance en série sont constitués par plusieurs tran-

sistors MOS montés en parallèle et connectés de la même

façon, et que les transistors supplémentaires sont éga-

lement constitués par plusieurs transistors MOS partiels connectés de la même façon, un transistor supplémentaire partiel étant associé à chaque premier et/ou troisième transistor partiel pour constituer une source de courant individuelle.