DE3409387C2 - Halbleitervorrichtung - Google Patents

Description

Die Erfindung bezieht sich auf eine Halbleitervorrichtung gemäß dem Oberbegriff des Patentanspruchs 1.

Eine Halbleitervorrichtung dieser Art umfaßt ein isolierendes Substrat, eine auf dem Substrat ausgebildete Halbleiterschicht, die einen Dünnfilmtransistor bildet, mindestens eine Sourcezone und mindestens eine Drainzone, die auf der Halbleiterschicht ausgebildet ist und die über Leitungselemente für ihren externen Anschluß kontaktiert sind. Desweiteren ist eine Isolierschicht vorgesehen, welche die freiliegenden Oberflächen der Source- und Drainzonen sowie der Leitungselemente bedeckt. Eine solche Halbleitervorrichtung ist der DE OS 16 14 382, der US-PS 36 57 613 oder auch der US PS 4 119 992 entnehmbar.

Dünnfilm-Halbleitervorrichtungen nach dem Stand der Technik mit einer an einem isolierenden Substrat angebrachten Halb­ leiterschicht (wie beispielsweise Siliciumschicht) haben im Vergleich zu den Vorrichtungen mit einem Siliciumkristall als Substrat die Vorteile einer einfachen Isolierung (nämlich Trennung zwischen Elementen) und geringer Streukapazitäten.

Während die Silicium/Saphir-Technik (SOS-Technik, Silicon on Sapphire-Technik) diese Vorteile hat, besteht hierbei ein Problem insofern, als die Herstellungskosten verhältnismäßig hoch sind, da der als Substrat verwendete Saphir teuer ist. Ferner besteht bei der Herstellung von Metalloxidhalbleiter- bzw. MOS-Transistoren in Silicium/Saphir-Technik, bei dem nach dem Stand der Technik ein Silicium-Planar-Verfahrens­ schritt ausgeführt wird, ein Problem insofern, als keine Vor­ richtung ohne Durchlaufen von Hochtemperatur-Stufen wie bei­ spielsweise solchen zur Oxidation, Diffusion, Ionenimplan­ tation, Ausglühung usw. hergestellt werden kann.

Infolgedessen werden bei der Herstellung der Vorrichtung die Leitungsverbindungen für Elektroden im allgemeinen auf dem Oberteil bzw. der Oberfläche einer Isolierschicht her­ gestellt, nachdem die Hochtemperatur-Herstellungsschritte durchlaufen sind. Ferner kann bei der Silicium/Saphir-Tech­ nik bei der Verwendung von beispielsweise kristallinem Si­ licium für die Halbleiterschicht kein zufriedenstellender kristalliner Siliciumfilm auf der Substratoberfläche er­ zielt werden, falls nicht die Halbleiterschicht eine Schichtdicke von zumindest ungefähr 1 µm hat. Aus diesem Grund ist es bei der Leitungsverbindung für Elektroden an der Oberfläche der Isolierschicht notwendig, zu verhindern, daß eine Undichtigkeit in einem dünnen Teil der Isolier­ schicht entsteht, der sich aus dem Höhenunterschied zwi­ schen dem Substrat und einer Source- oder Drain-Zone er­ gibt.

Daher ist es erforderlich, die Isolierschicht oder den Me­ tallfilm für die Leitungsverbindung dicker zu machen, so daß keine Undichtigkeit oder keine Leitungsunterbrechung auftreten kann. Statt dessen wurden auch bei dem Isolations- Herstellungsschritt die Halbleiterschichten oder andere Schichten verjüngt bzw. abgeschrägt oder es wurde eine Teiloxidation oder dergleichen vorgenommen, um den Höhen­ unterschied gemäßigt bzw. verlaufend zu gestalten oder we­ sentlich zu verringern. Die Ausführung der Schritte für die letztgenannte Lösung führt jedoch auch zu dem Problem, daß die Herstellung der Halbleitervorrichtung kompliziert wird.

Wenn ferner die Isolierschicht dicker als erforderlich ge­ macht wird, kann dies zu dem Problem führen, daß manchmal nachteilige Auswirkungen auf die Eigenschaften der Halblei­ tervorrichtung entstehen.

Darüber hinaus werden gemäß dem Verfahren nach dem Stand der Technik die Leitungsverbindungen an dem oberen Teil bzw. der Oberfläche des Elements unter Ausbildung von Kontakt­ öffnungen durch die Isolierschicht hindurch gebildet. Da bei diesem Verfahren eine bestimmte Fläche für die Kontakt­ öffnungen an der Oberfläche der Halbleitervorrichtung er­ forderlich ist, entstand hierdurch das Problem, daß dadurch der Integrationsgrad der Halbleitervorrichtung etwas einge­ schränkt ist. Ferner machen viele Leitungsverbindungen an der Oberfläche der Vorrichtung mehr Herstellungsschritte zum Verhindern von Kurzschlüssen zwischen den Leitungsverbindungen erforderlich.

Der Erfindung liegt die Aufgabe zugrunde, eine Halbleitervorrichtung der im Oberbegriff des Patentanspruchs 1 angegebenen Art derart weiterzubilden, daß eine präzise Herstellung mit hoher räumlicher Konzentration möglich ist.

Diese Aufgabe wird durch eine Halbleitervorrichtung mit den im Patentanspruch 1 angegebenen Merkmalen gelöst.

Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Allgemein ist ein Dünnfilm-Transistor so gestaltet, daß auf einem Substrat durch Ablagerung eine Halbleiterschicht ge­ formt wird, auf dieser aufeinanderfolgend eine n⁺-Schicht (nämlich eine Schicht mit Verunreinigungen zum Steuern des Halbleiters auf n-Leitfähigkeit) und eine Metallkontakt­ schicht abgelagert werden (wobei die mit der Metallkontakt­ schicht verbundene n⁺-Schicht nachfolgend als "Kontakt­ schicht" bezeichnet wird), ferner auf die Kontaktschicht eine Isolierschicht aufgeschichtet wird und dann an den er­ forderlichen Stellen Gate-Elektroden und Kontaktöffnungen für den Anschluß der an die Source-Zone und die die Kontakt­ schicht enthaltende Zone anzuschließenden externen Lei­ tungsverbindungen ausgebildet werden.

Zur Lösung der vorstehend genannten Aufgabe der Erfindung liegt zumindest ein (nachstehend als Leiterteil bezeichne­ ter) Teil der an die Source-Zone und die Drain-Zone des Dünnfilm-Transistors anzuschließenden Leitungsverbindungen zwischen der Isolierschicht und der Halbleiterschicht. Im Querschnitt ist die Gestaltung der Source-Zone und der Drain-Zone die gleiche wie diejenige des inneren Leiter­ teils. Es wird bei der erfindungsgemäßen Halbleiter­ vorrichtung die Kontaktschicht etwas kleiner als die Halb­ leiterschicht gemacht, und zwar dadurch, daß selektiv der Unterschied zwischen der Kontaktschicht und der Halbleiter­ schicht hinsichtlich der Ätzbarkeit genutzt wird. Das heißt, das Ende der Kontaktschicht wird so geformt, daß deren Rand gegenüber dem Ende der Halbleiterschicht zurückversetzt ist. Bei dieser Gestaltung wird der jeweilige Rand von dem Sub­ strat bis zu der Oberfläche der Kontaktschicht schrittweise in Stufen aufgeteilt. Während kurz ausgedrückt insgesamt keine Änderung der Dicke von dem Substrat bis zu dem oberen Teil der Halbleiterschicht und der Dicke von der Halbleiter­ schicht bis zu der Oberfläche der Kontaktschicht vorgenom­ men wird, wird durch die schrittweise Aufteilung des Höhen­ unterschieds in zwei Stufen der Höhenunterschied für eine Stufe verringert, wodurch im Vergleich zu dem Fall, daß die beiden Ränder der Kontaktschicht und der Halbleiterschicht genau miteinander ausgerichtet sind, der relative Höhenun­ terschied als verringert zu bewerten ist.

Ferner wird zumindest ein Teil der Leitungsverbindungen als Leiterteil zwischen der Isolierschicht und der Halb­ leiterschicht gebildete wobei der Leiterteil den gleichen Querschnittsaufbau wie die Source-Zone oder die Drain-Zone hat und der Leiterteil durchgehend bzw. zusammenhängend mit der Source-Zone oder der Drain-Zone geformt wird.

Auf diese Weise kann eine Ableitung an Überkreuzungen bei dem Transistorteil und der integrierten Schaltung verrin­ gert werden, während zugleich verglichen mit dem Verfahren nach dem Stand der Technik, bei dem die Halbleiterschicht und andere Schichten unter Verjüngung bzw. Abschrägung ge­ formt werden, die Schritte zur Herstellung der integrier­ ten Schaltung vereinfacht werden können.

Durch das Bilden des Leiterteils zwischen der Isolier­ schicht und der Halbleiterschicht kann an der Halbleiter­ vorrichtung die Anzahl von Kontaktöffnungen beträchtlich verringert werden, wodurch auch die Integration des Elements wirksam gesteigert werden kann. Weiterhin können erfindungs­ gemäß die Streukapazitäten des Elements insgesamt verrin­ gert werden.

Ferner tritt infolge des Aufteilens des Höhenunterschieds in zwei Stufen kaum eine Unterbrechung bzw. ein Durchbruch der Isolierschicht auf, so daß daher die Isolierschicht nicht so dick sein muß. Daher ist eine Halbleitervorrich­ tung mit verbesserten Transistor-Schalteigenschaften er­ zielbar.

Zusätzlich ist erfindungsgemäß eine Halbleitervorrichtung mit einer gleichförmigeren Oberfläche erzielbar.

Das heißt, es können mit der Erfindung nicht nur die vorangehend beschriebenen Mängel des Stands der Technik behoben werden, sondern es kann auch eine Halbleitervorrichtung auf ein­ fache Weise mit guter Reproduzierbarkeit hergestellt wer­ den.

Ferner wird erfindungsgemäß eine Halbleitervorrichtung mit einem Dünnfilm-Transistor geschaffen, dessen Aufbau gut zur Integration geeignet ist.

Bei der erfindungsgemäßen Halbleitervorrichtung wird als Substrat ein isolierendes Substrat verwendet. Wenn bei­ spielsweise als isolierendes Substrat Glas verwendet wird, ist es unmöglich, bei der Herstellung der Halbleitervor­ richtung Hochtemperatur-Herstellungsschritte beispielswei­ se zur thermischen Oxidation, zur Diffusion, zur Ionenim­ plantation, zur Wärmebehandlung usw. anzuwenden. Infolge­ dessen werden bei der Verwendung von Glas als Substrat vor­ zugsweise das chemische Plasma-Dampfablagerungsverfahren (PVCD-Verfahren), das chemische Niederdruck-Dampfablage­ rungsverfahren (LPCVD-Verfahren) oder dergleichen für die Erzeugung von Halbleiterschichten angewandt. Diese Verfah­ ren ermöglichen das Erzeugen von Halbleiterschichten auch bei verhältnismäßig niedrigen Substrattemperaturen von 800°C oder darunter. Andererseits wird als Isolierschicht vor­ zugsweise eine Si-N-H-Schicht, eine SiO₂-Schicht, eine Si- N-O-Schicht oder dergleichen verwendet, die bei niedrigen Temperaturen geformt werden kann. Die Leitungsverbindungen aus Metall können nach den allgemein bekannten Verfahren wie durch Dampfablagerung hergestellt werden.

Die bei der erfindungsgemäßen Halbleitervorrichtung zu ver­ wendende Halbleiterschicht kann eine polykristalline, eine kristalline oder eine nichtkristalline Halbleiterschicht sein, wobei insbesondere polykristallines Silicium, kri­ stallisiertes Silicium und amorphes Silicium vorzuziehen sind. Ferner muß unter der Voraussetzung, daß erwünschte Eigenschaften in der Halbleiterschicht erzielbar sein sol­ len, nicht die ganze Halbleiterschicht mit polykristallinem Silicium, auskristallisiertem Silicium oder amorphem Sili­ cium gebildet sein, sondern es kann das jeweilige Silicium auch nur in einem Teil der Halbleiterschicht eingesetzt sein.

Die Erfindung wird nachstehend anhand von Ausführungsbei­ spielen unter Bezugnahme auf die Zeichnung näher erläutert.

Fig. 1A bis 1E sind schematische Darstellungen von Schrit­ ten bei der Herstellung der Halbleitervorrichtung gemäß einem ersten Beispiel.

Fig. 2 ist eine schematische Darstellung der Schritte ge­ mäß Fig. 1 in der Ansicht von oben.

Fig. 3A bis 3G sind schematische Darstellungen von Schrit­ ten bei der Herstellung der Halbleitervorrichtung gemäß einem zweiten Beispiel, wobei in den Fig. 3A bis 3F Schnitte dargestellt sind, während die Fig. 3G eine schematische Teildraufsicht der Halbleiter­ vorrichtung gemäß dem vierten Beispiel ist.

Fig. 4 ist ein Schaltbild der Halbleitervorrichtung gemäß einem dritten Beispiel.

Fig. 5 ist eine schematische Draufsicht auf Leitungsver­ bindungen für ein Bit bei dem durch das Schaltbild in Fig. 4 dargestellten dritten Beispiel.

Fig. 6 ist eine vergrößerte Ansicht eines in der Fig. 5 durch eine strichpunktierte Linie umrahmten Be­ reichs P.

Fig. 7A bis 7C sind schematische Ansichten von Schnitten längs strichpunktierten Linien A-A′, B-B′ bzw. C-C′ in Fig. 6.

Fig. 8 ist ein Schaltbild der Halbleitervorrichtung gemäß einem vierten Beispiel.

Fig. 9 ist eine Darstellung einer Schwingungskurvenform bei dem Betrieb der Halbleitervorrichtung gemäß dem vierten Beispiel.

1. Beispiel

Nachstehend wird anhand der Fig. 1 und 2 ein Aus­ führungsbeispiel der erfindungsgemäßen Halbleitervorrich­ tung beschrieben.

Die durch schematischen Schnittansichten in den Fig. 1A bis 1E dargestellten Schritte A bis E veranschaulichen Schritte bei der Herstellung der erfindungsgemäßen Halb­ leitervorrichtung gemäß dem ersten Ausführungsbeispiel.

Zuerst wurde ein isolierendes Substrat 2100 aus Glas oder Quarz poliert und gereinigt, wonach mittels Glimmentladung eine Halbleiterschicht 2101 aus polykristallinem Silicium in einer Dicke von ungefähr 250 nm abgelagert wurde. Als nächstes wurde gleichermaßen unter Glimmentladung eine n⁺-Schicht 2102 mit einem Bahnwiderstand von 0,1 Ohm · cm in einer Dicke von ungefähr 80 nm abgelagert (nämlich bei diesem Beispiel eine Schicht mit Fremdstoffen für das Steuern des Siliciums auf die n-Leitfähigkeit). Ferner wur­ de durch Dampfablagerung als Metall-Kontaktschicht 2103 ein herkömmlicherweise für Halbleitervorrichtungen verwen­ detes Metall wie Aluminium, Molybden oder Chrom aufgebracht (Schritt A). Im nächsten Schritt wurde gleichzeitig mit dem Erzeugen der Source-Zone und der Drain-Zone des Dünnfilm- Transistors eine Isolierung der Zonen gegenüber anderen Be­ reichen vorgenommen (Schritt B). Bei diesem Schritt wurde jeweils der Rand der Source-Zone und der Drain-Zone so ge­ bildet, daß er gegenüber dem Ende der Halbleiterschicht 2101 zurückversetzt war. Darauffolgend wurde eine Isolier­ schicht 2104 in einer Dicke von ungefähr 300 nm abgelagert (Schritt C). Dann wurde eine Kontaktöffnung 2105 gebildet (Schritt D). Im weiteren wurde ein Metall wie Aluminium oder Chrom für Source- und Drain-Zuleitungen 2106 und für eine obenliegende Gate-Elektrode 2107 durch Dampfablagerung aufgebracht und durch Fotoätzung zu den jeweiligen Elektro­ den geformt (Schritt E). Auf diese Weise wurde die erfin­ dungsgemäße Halbleitervorrichtung gemäß einem ersten Beispiel hergestellt.

Bei der Herstellung der Halbleitervorrichtung gemäß diesem Beispiel ist es anzustreben, die Kontaktschicht so zu for­ men, daß ihr Rand gegenüber dem Ende der Halbleiterschicht um mindestens eine Breite zurückversetzt ist, die nicht kleiner als die Dicke der bei dem Schritt D abgelagerten Isolierschicht 2104 ist.

Die Fig. 2 ist eine schematische Draufsicht auf die Halb­ leitervorrichtung bei dem in Fig. 1E dargestellten Schritt E. Die jeweiligen Ansichten in Fig. 1 zeigen Schnitte längs einer strichpunktierten Linie X-Y in Fig. 2.

Der gemäß diesem Beispiel hergestellte Dünnfilm-Transistor zeigt selbst bei einer dünnen Isolierschicht keine Unter­ brechungen bzw. Durchbrüche der Isolierschicht. Ferner ist es möglich, einen Dünnfilm-Transistor ohne Nebenschlüsse oder Leiterunterbrechungen selbst dann zu erzeugen, wenn der Metalleiterteil nicht sehr dick gestaltet wird. Weiter­ hin hatte wegen der dünnen Isolierschicht der Dünnfilm- Transistor sehr gute Eigenschaften.

2. Beispiel

In den Fig. 3A bis F sind schematisch Schritte bei der Her­ stellung der erfindungsgemäßen Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel veranschaulicht. Die Fig. 3G ist eine schematische Draufsicht der Vorrichtung, während die Fig. 3F eine Ansicht eines Schnitts längs einer strichpunktierten Linie A-A′ in Fig. 3G ist. Zuerst wurde ein isolierendes Substrat 3100 aus Glas oder Quarz poliert und gereinigt und dann mittels Glimmentladung eine Halb­ leiterschicht 3101 aus polykristallinem Silicium auf dem Substrat 3100 in einer Dicke von ungefähr 250 nm abgelagert. Danach wurde gleichfalls unter Glimmentladung eine n⁺-Schicht 3102 mit einem Bahnwiderstand von 0,1 Ohm · cm in einer Dicke von ungefähr 80 nm abgelagert (nämlich bei diesem Beispiel eine Schicht mit Fremdstoffen zum Steuern des Si­ liciums auf n-Leitfähigkeit). Ferner wurde durch Dampfab­ lagerung als Metall-Kontaktschicht 3103 ein herkömmlicher­ weise für Halbleitervorrichtungen verwendetes Metall wie Aluminium, Molybden oder Chrom aufgebracht (Schritt A). Als nächster Schritt wurde durch Trockenätzung oder Naßätzung eine Isolation bzw. Trennung zwischen einem Dünnfilm-Tran­ sistor-Teil X und einem Leiterteil Y herbeigeführt (Schritt B). Danach wurden Source-Zonen 3105 und 3106 sowie Drain- Zonen 3107 und 3108 geformt (Schritt C). Dabei wurde eine Zone 3109 zur Kanal-Zone. Der Bereich der Kontaktschicht wurde beträchtlich kleiner als derjenige einer zum Bilden des Transistors dienenden Halbleiterschicht 3104 gemacht. Im einzelnen wurden die Umfangslinien der Kontaktschicht und der Halbleiterschicht, nämlich deren Ränder nicht ge­ nau miteinander ausgerichtet, sondern es wurde der Umfang der Kontaktschicht so geformt, daß deren Rand gegenüber dem Rand der Halbleiterschicht um zumindest eine Breite zurückversetzt war, die nicht kleiner als die Dicke einer Isolierschicht war, die bei einem Schritt D erzeugt wurde.

Darauffolgend wurde eine Isolierschicht 3113 in einer Dicke von ungefähr 300 nm aufgebracht (Schritt D). Danach wurde eine Kontaktöffnung 3114 gebildet (Schritt E). Ferner wurde als obere bzw. Gate-Elektrode 3115 und Ausleitelektrode 3116 ein Metall wie Aluminium oder Chrom durch Dampfablage­ rung aufgebracht und durch Fotoätzen zu den jeweiligen Elektroden geformt (Schritt F). Auf diese Weise wurde eine Halbleitervorrichtung als zweites Beispiel hergestellt.

Die Fig. 3G ist eine schematische Teildraufsicht der Vor­ richtung gemäß dem zweiten Beispiel, die nach den Schrit­ ten A bis F hergestellt ist. Die Fig. 3F ist die Ansicht eines Schnitts längs der strichpunktierten Linie A-A′ in Fig. 3G.

Wie aus den Fig. 3F und 3G ersichtlich ist, sind die an die Drain-Zonen und die Source-Zonen des Dünnfilm-Transis­ tors angeschlossenen Leitungsteile alle unterhalb der Iso­ lierschicht 3113 angeordnet. Wenn diese Leitungsteile mit dem Gate eines Dünnfilm-Transistors oder einer externen Schaltung verbunden werden sollen, Signale eingegeben oder ausgegeben werden sollen, oder es die Gestaltung des Schal­ tungsaufbaus erforderlich macht, wird eine Leitungsverbin­ dung über Kontaktöffnungen herbeigeführt (wie beispiels­ weise über die Kontaktöffnung 3114).

3. Beispiel

Die Fig. 4 und 5 sind jeweils ein Schaltbild bzw. eine schematische Draufsicht auf Leitungsverbindungen der Halb­ leitervorrichtung gemäß einem dritten Ausführungsbeispiel. Im einzelnen ist die Fig. 4 ein Schaltbild eines 16-Bit- Schieberegisters, während die Fig. 5 eine schematische Draufsicht auf Leitungsverbindungen ist, die einem Bit in dem Schieberegister nach Fig. 4 entsprechen.

Die Fig. 6 ist eine vergrößerte schematische Ansicht eines in der Fig. 5 durch strichpunktierte Linien umrahmten Be­ reichs P. Die Fig. 7A, B und C sind schematische Ansichten von Schnitten längs strichpunktierten Linien A-A′, B-B′ bzw. C-C′ in Fig. 6.

Nachstehend wird das dritte Ausführungsbeispiel anhand der Fig. 4 bis 7C beschrieben.

Eine Halbleitervorrichtung gemäß dem dritten Beispiel wurde durch Ablagerung von polykristallinem Silicium als Dünnfilm auf ein Glassubstrat aus-dem Glas Corning No. 7059 (Handels­ bezeichnung der Corning Co.) und durch darauffolgende Aus­ führung der gleichen Schritte wie die in Fig. 3 gezeigten Schritte A bis F hergestellt.

Ein in Fig. 5 gezeigter Teil A, nämlich ein Treiber-Dünn­ film-Transistor Q₃₁ und ein Übertragungsschaltglied-Dünn­ film-Transistor Q₃₃ wurden zu einer Form gestaltet, die durch W/L = 1500 µm/20 µm gegeben ist, wobei W die Kanal­ breite ist und L die Kanallänge ist. Andererseits wurde ein Teil B in Fig. 5, nämlich ein Last-Dünnfilm-Transistor Q₃₂ in der Form W/L = 150 µm/20 µm ausgebildet. Puffer- Dünnfilm-Transistoren Q₃₄ und Q₃₅ wurden jeweils in der Form W/L = 3000 µm/20 µm bzw. 300 µm/20 µm gestaltet. Die Überlappungen zwischen den Gate-Elektroden und den Source- Zonen sowie zwischen den Gate-Elektroden und den Drain- Zonen wurden zu 2,5 µm gestaltet.

Gemäß der Darstellung in den Fig. 7A und 7B sind nicht nur eine Source-Zone 3503, eine Drain-Zone 3504 und ein an diese Zone angeschlossener Leiterteil 3505 alle unterhalb der Isolierschicht angebracht, sondern es hat der Leiter­ teil auch einen Aufbau, der gleichermaßen wie der Quer­ schnittsaufbau der Source-Zone 3503 und der Drain-Zone 3504 die n⁺-Schicht und die Metall-Kontaktschicht enthält. Daher entstehen keine Höhenunterschiede zwischen dem Lei­ terteil 3505, der Source-Zone 3503 und der Drain-Zone 3504. Andererseits bestehen obenliegende Elektrodenleitungen aus einem Ausleitelektroden-Teil 3502 für die Source-Zone bzw. die Drain-Zone, einer Gate-Elektrode 3506 und einem daran angeschlossenen Leitungsteil.

Gemäß der Darstellung in Fig. 2C überquert ein an das Gate angeschlossener Leitungsteil 3510 einen an die Source- Zone oder die Drain-Zone angeschlossenen Leiterteil 3511. Da jedoch der Leiterteil 3511 um 2,5 µm innerhalb des Rand­ teils der Halbleiterschicht gebildet wurde und die Isolier­ schicht eine Dicke von 300 nm oder darüber hatte, wurde keine steile Höhenänderung hervorgerufen, wodurch im wesent­ lichen keine Undichtigkeit bzw. kein Nebenschluß aufgetre­ ten ist. Ferner konnte die Anzahl der Überkreuzungen an dem Leiterteil sehr klein gemacht werden, so daß daher die Streu­ kapazitäten des Schaltungsaufbaus insgesamt auf einen sehr kleinen Wert herabgesetzt werden konnten.

Als Ergebnis von Messungen der Schaltfrequenz des Schiebe­ registers gemäß diesem fünften Beispiel wurde bei einer effektiven Elektronenbeweglichkeit von 5 cm²/Vs in der Dünnfilm-Transistoreinheit mit dem erfindungsgemäßen Aufbau die Schaltfrequenz zu 240 kHz ermittelt, was eine zufrie­ denstellende Leistungsfähigkeit anzeigt.

4. Beispiel

Die Fig. 8 ist ein Schaltbild eines elfstufigen Ringos­ zillators gemäß diesem vierten Beispiel, während die Fig. 9 eine Darstellung der Schwingungskurvenform bei dem Be­ trieb dieses Oszillators ist.

Dieses vierte Beispiel wurde gleichartig zu dem dritten Beispiel durch das Ablagern von polykristallinem Silicium als Dünnfilm auf ein Substrat aus dem Glas Corning No. 7059 und das darauffolgende anderweitige Ausführen der Schritte A bis F gemäß Fig. 3 hergestellt. Die Source-Zonen, die Drain-Zonen, die Gate-Bereiche und die Leiterteile hatten die gleichen Gestaltungen wie bei dem dritten Beispiel.

Die Form von Dünnfilm-Transistoren T_31-1 bis T_31-11 wurde zu W/L = 150 µm/20 µm gestaltet, während diejenige von Dünnfilm-Transistoren T_32-1 bis T_32-11 zu W/L = 1500 µm/ 20 µm gestaltet wurde. Andererseits wurden Puffer-Dünnfilm- Transistoren T₃₃ und T₃₄ jeweils in Formen W/L = 150 µm/ 20 µm bzw. 1500 µm/20 µm gestaltet. Die Überlappungen zwi­ schen dem Gate und der Source-Zone sowie zwischen dem Gate und der Drain-Zone in den jeweiligen Dünnfilm-Transistoren wurden jeweils auf 2,5 µm gebracht.

Die bei diesem vierten Beispiel hergestellte Dünnfilm- Transistoreinheit hatte eine effektive Beweglichkeit von 5,0 µm²/Vs und der durch die Dünnfilm-Transistoren gebil­ dete Ringoszillator zeigte gemäß der Darstellung in Fig. 9 Schwingungen mit einer schönen Sinuswellenform. Bei einer, Speisespannung V_DD von 25 V konnte als Ausgangsspannung Vout ein Signal mit einer Schwingungsfrequenz von 50 kHz abge­ nommen werden.

Gemäß der vorstehenden Beschreibung konnte bei diesem vierten Beispiel ein Schaltungsaufbau mit geringen Streukapa­ zitäten verwirklicht werden.

Es ist ferner anzustreben, das Ende der Kontaktschicht so zu formen, daß ihr Rand gegenüber dem Ende der Halbleiter­ schicht zumindest um eine Breite zurückversetzt ist, die nicht kleiner als die Dicke der auf der Kontaktschicht ge­ bildeten Isolierschicht ist.

Bei einer Halbleitervorrichtung, die an eine Source-Zone oder eine Drain-Zone eines Dünnfilm-Transistors anzuschlie­ ßende Leitungsverbindungen aufweist, ist zumindest ein Teil der Leitungsverbindungen durch einen Leiterteil gebildet, der den gleichen Querschnittsaufbau wie die Source-Zone oder die Drain-Zone hat, wobei der Leiterteil zusammenhängend mit der Source-Zone oder der Drain-Zone gebildet ist und zugleich jeweilige Endbereiche des Leiterteils, der Source-Zone und der Drain-Zone derart gestaltet sind, daß ihre Ränder ge­ genüber dem Ende einer den Dünnfilm-Transistor bildenden Halbleiterschicht zurückversetzt sind.

Claims (5)

1. Halbleitervorrichtung mit einem isolierenden Substrat (3100), einer auf dem Substrat ausgebildeten Halbleiterschicht (3101; 3507), die einen Dünnfilmtransistor bildet, mindestens einer Sourcezone (3105, 3106; 3503) und mindestens einer Drainzone (3107, 3108; 3504), die auf der Halbleiterschicht (3101; 3507) ausgebildet und die über Leitungselemente für ihren externen Anschluß kontaktiert sind, sowie mit einer Isolierschicht (3113; 3512), welche die freiliegenden Oberflächen der Source- und Drainzonen sowie der Leitungselemente bedeckt, dadurch gekennzeichnet,
daß zumindest ein Teil der Leitungselemente auf den Source- oder Drainzonen ausgebildet ist und die gleiche Querschnittsgestaltung wie die Source- oder Drainzonen aufweist und durchgehend mit der jeweils zu kontaktierenden Source- oder Drainzone ausgebildet ist, und
daß die jeweils an den Rand der Halbleiterschicht angrenzenden Endbereiche der Source- und Drainzonen sowie diejenigen Leitungselemente, die die gleiche Querschnittsgestaltung wie die Source- oder Drainzonen aufweisen und durchgehend mit der jeweils zu kontaktierenden Source- oder Drainzone ausgebildet sind, um eine Strecke gegenüber diesem Rand zurückversetzt sind, die mindestens der Dicke der Isolierschicht entspricht, wodurch eine schrittweise Aufteilung des Höhenunterschiedes für die Isolierschicht bewirkt wird.

2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß mindestens ein Teil der Halbleiterschicht (3101; 3507) kristallin ist.

3. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mindestens ein Teil der Halbleiterschicht (3101; 3507) polykristallin ist.

4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mindestens ein Teil der Halbleiterschicht (3101; 3507) amorph ist.

5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mindestens ein Teil der Halbleiterschicht aus Silizium gebildet ist.