DE3330559A1

DE3330559A1 - Ausgangsschaltung

Info

Publication number: DE3330559A1
Application number: DE19833330559
Authority: DE
Inventors: Youichi Itami Hyogo Tobita
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1982-08-24
Filing date: 1983-08-24
Publication date: 1984-03-08
Also published as: US4571509A; DE3330559C2; JPS5936427A; JPH0322735B2

Description

Die Erfindung bezieht sich auf eine Ausgangsschaltung für eine integrierte Halbleiterschaltung im Zusammenhang mit Feldeffekttransistoren (die im folgenden als MOS-Transistoren bezeichnet werden).
5

Fig. 1 zeigt ein System bzw. eine Vorrichtung, in der die Ausgangsanschlüsse von zwei integrierten Halbleiterschaltungen mit konventionellen Ausgangsschaltungen verbunden sind.

10

Es ist im allgemeinen bekannt, Ausgangsanschlüsse einer Vielzahl von integrierten Halbleiterschaltungen, wie dargestellt, gemeinsam miteinander zu verbinden und solche gemeinsamen Anschlüsse als Ausgangsanschlüsse für ein solches System zu verwenden.

In Fig. 1 ist mit dem Bezugszeichen 10a die Ausgangsschaltungskomponente für eine erste integrierte Halbleiterschaltung A bezeichnet. Bei 1a und 2a befinden sich sein Ausgangsanschluß sowie ein Anschluß, an den eine

Spannungsversorgungsquelle (hoher Pegel) angeschlossen wird. Mit 3a ist ein Hochzieh-MOS-Transistor bezeichnet, der zwischen dem Spannungsquellenanschluß und dem Ausgangsanschluß a angeordnet ist. Mit 4a ist ein Absenk-MOS-Transistor bezeichnet, der zwischen dem Ausgangsanschluß 1a und Masse vorgesehen ist. Das Bezugszeichen 5a bezeichnet einen Anschluß, an das ein Signal AUS zur Steuerung des MOS-Transistors 3a angelegt wird. Mit 6a ist ein Anschluß bezeichnet, an den ein Signal AUS zur Steuerung des MOS-Transistors 4a angelegt wird und zwar in komplementärer Beziehung zum Signal AUS. Ein MOS-Transistor 7a ist zwischen dem Anschluß 5a und Masse verbunden. Ein MOS-Transistor 8a ist zwischen dem Anschluß 6a und Masse angeschlossen. Ein Anschluß 9a erhält ein Signal CSI zur Steuerung der MOS-Transistoren 7a und 8a.

Anschlüsse 1b bis 9b in einer Ausgangsschaltung 10b für eine zweite integrierte Halbleiterschaltung B entsprechen den Anschlußpunkten 1a bis 9a in der Ausgangsschaltung 10a für die erste integrierte Halbleiterschaltung A. Das Bezugszeichen 11 bezeichnet einen gemeinsamen Ausgangsanschluß für die Ausgangsschaltung 10a und 10b für die beiden integrierten Halbleiterschaltungen A und B.

Im folgenden wird nun die Arbeitsweise der Schaltung gemäß Fig. 1 erklärt. Zur bequemeren Darstellung werden MOS-Transistoren in der Schaltung benutzt, die als n-Kanal-MOS-Transistoren ausgebildet sind.

In der in Fig. 1 gezeigten Schaltung, in der die Ausgangsanschlüsse einer Vielzahl von integrierten Halbleiterschaltungen gemeinsam miteinander verbunden sind, ist das Ausgangszustandsignal von einer der ausgewählten integrierten

• . · M* »· w Λ * ♦

_ Q —

Schaltungen am Ausgangsanschluß vorhanden, während der Ausgang der anderen Halbleiterschaltung sich in einem nichtausgewählten Zustand befindet und so angesteuert wird, daß er keinen Einfluß auf den Ausgangsanschluß 11 ausübt. Die MOS-Transistoren 7a, 8a und 7b, 8b sind vorgesehen, um jeden der integrierten Halbleiterschaltungen in den ausgewählten oder nichtausgewählten Zustand zu überführen. Chip-Auswahl-Signale CS1 und CS2 werden auf die entsprechenden bzw. zugehörigen Steuerelektroden der MOS-Transistoren übertragen. Für die Übertragung des Ausgangszustandes (nur der integrierten Halbleiterschaltung 10a (Fig. D) vom Ausgangsanschluß 1a zum Ausgangsanschluß 11 werden die Chip-Auswahl-Signale CS1 und CS2 jeweils auf "0" und "1" gesetzt. Unter diesen Umständen werden komplementäre Signale an die Anschlüsse 5a und 6a angelegt, um diese Signale zu den Steuerelektroden der MOS-Transistoren 3a und 4a zu übertragen, um ein "V- oder "0"-Signal dem Ausgangsanschluß 1a in Abhängigkeit vom Pegel dieser Signale anzubieten. Wenn z.B. das Signal AUS am Anschluß 5a und das Signal AUS am Anschluß 6a jeweils "1" und "0" sind, wird ein "1"-Signal auf den Ausgangsanschluß 1a abgegeben, da der MOS-Transistor 3a durchgesteuert und der MOS-Transistor 4a gesperrt wird. Andererseits leiten die MOS-Transistoren 7b und 8b, wenn das Chip-Auswahl-Signal CS2 auf "1" gesetzt wird, die zur integrierten Halbleiterschaltung B gehören. Andererseits leiten die MOS-Transistoren 3b und 4b nicht, wenn die Steuerelektroden geerdet sind, wobei dann der Anschluß 1b in den erdfreien (nicht geerdeten) Zustand überführt ist. Folgich ist ein zu den Anschlüssen 5b und 6b geleitetes Signal am Anschluß 1b nicht vorhanden. Wenn das Ausgangssignal der integrierten Halbleiterschaltung B übertragen werden soll, werden die Chip-Auswahl-Signale CS1 und CS" auf "1" und "0" gesetzt. Entsprechend

dem vorgenannten System wird die Steuerung ausgeführt, wobei die Chip-Auswahl-Signale CS dafür verwendet wenden, die MOS-Transistoren einer Ausgangsschaltung zu sperren, wenn die andere Ausgangsschaltung betätigt wird. Wenn die anderen Ausgangs-MOS-Transistoren freigegeben werden, wird eine Interferenz bzw. überlagerung zwischen den beiden Ausgängen verursacht mit der Wirkung, daß die "1"-, "0"-Pegel am Anschluß 11 verschlechtert werden.

In einer Vorrichtung der zuvor erwähnten Art werden die Ausgangs-MOS-Transistoren auf der nichtausgewählten Seite benötigt, um eine Unterbrechung im Stromkreis zu erzeugen. Andererseits sind Ausgangs-MOS-Transistoren und 4 erforderlich, um kurze Kanallängen zur Erhöhung ihrer Schaltgeschwindigkeit zu erzielen. Eine Verringerung der Kanallängen der MOS-Transistoren 3 und 4 verringert jedoch den Schwellwert der MOS-Transistoren mehr als gewünscht, und zwar aufgrund des "Kurzkanaleffektes".

In diesem Falle erzeugen die MOS-Transistoren keine vollständige Auftrennung des Stromkreises bzw. wird der Kanal nicht vollständig ausgeschaltet, sogar dann nicht, wenn die Anschlüsse 5 und 6 geerdet werden, um so die Gate-Spannungen der Ausgangs-MOS-Transistoren 3 und 4 auf dem Erdniveau zu halten. Diese Erscheinung wurde bereits früher durch Nishizawa et al in dem Artikel "A Limitation of Channel Length in Dynamic Memories", Journal of Solidstate Circuits, VoI SC-15, No. 4, August 1980, erörtert. Der Widerstand der MOS-Transistoren weist oft einen Wert von einigen Milbis zu einigen hundert Mßauf.

Unter der Annahme, daß etwa hundert Ausgangsschaltungen, die sich in einem nichtausgewählten Zustand befinden, mit einem gemeinsamen Ausgangsanschluß verbunden sind,

» β ■· ■»

• W Λ · *

- 11 -

beträgt der gemeinsame Widerstand ungefähr einige 10 KΛ bis einige KU. Dies beinhaltet einen ungünstigen Effekt auf den Ausgangspegel herrührend von der Ausgangsschaltung, die sich in einem ausgewählten Zustand befindet. 5

Die vorliegende Erfindung befaßt sich mit der Beseitigung der vorgenannten Problematik. Es ist daher Aufgabe der Erfindung, das elektrische Potential der Quellenelektrode der MOS-Transistoren 7 und 8 zu verringern, das durch das Chip-Auswahl-Signal auf einen Wert gesteuert wird, der geringer als Erdpotential ist, um auf diese Weise die Ausgangs-MOS-Transistoren 3 und 4 vollständig zu sperren, wenn sie sich in einer nichtausgewählten Bedingung bzw. Zustand befinden, um auf diese Weise keine Wirkung auf die gemeinsamen Ausgangsanschlüsse auszuüben.

Die Aufgabe wird erfindungsgemäß durch die Merkmale des Kennzeichens des Patentanspruches 1 gelöst. Weitere vorteilhafte Ausgestaltungen der Erfindung finden sich in den Unteransprüchen.

Im folgenden werden Ausführungsformen anhand der Fig. 1 bis 4 beschrieben. Es zeigen:

Fig. 1 eine schematische Schaltung mit den wesentlichen Komponenten einer Ausgangsschaltung einer integrierten Halbleiterschaltung und zwar einer herkömmlichen Schaltung,

Fig. 2 eine schematische Schaltung mit den wesentlichen Komponenten einer Ausgangsschaltung einer integrierten Halbleiterschaltung gemäß einer ersten erfindungsgemäßen Ausführungsform,

Fig. 3 eine schematische Schaltung mit einem Beispiel für eine Quelle zur Erzeugung einer vorgegebenen Spannung V_n für die Vorrichtung gemäß Fig. 2, und
5

Fig. 4 eine schematische Schaltung der wesentlichen Komponenten einer Ausgangsschaltung einer integrierten Halbleiterschaltung eines weiteren erfindungsgemäßen Ausführungsbeispiels. 10

Im folgenden wird nun anhand von Fig. 2 ein erstes Ausführungsbeispiel der Erfindung beschrieben, in dem dieselben Bezugszeichen verwendet werden wie in Fig. 1 und zwar in entsprechender Weise. In diesem Zusammenhang ist zu erwähnen, daß die Anordnung so ausgebildet ist, daß die Quellenelektroden der MOS-Transistoren 7 und 8 mit einer Spannungserzeugerquelle verbunden sind, die eine vorgegebene Spannung V_n erzeugt ( die in diesem Fall -""V-,., ist), wobei diese Spannung V geringer ist als das Massepotential.

Da die grundlegende Ausbildung der Schaltung gemäß Fig. 2 ähnlich der Fig. 1 ist, werden im folgenden nur die unterschiedlichen Merkmale beschrieben. Die elektrischen Potentiale der Gate-Elektroden der MOS-Transistoren 3 und 4 (Fig. 2) betragen auf der nichtausgewählten Seite ~V_TH (die Schwellwertspannung der Ausgangs-MOS-Transistoren), die niedriger ist als der Massepegel, um auf diese Weise die Ausgangs-MOS-Transistoren vollständig strommäßig aufzutrennen oder zu sperren, um auf diese Weise keine Wirkung am Ausgangsanschluß 11 zu übermitteln. Auf der ausgewählten Seite bzw. bei ausgewähltem Betrieb ist jedoch das Chip-Auswahl-Signal CS auf "0", so daß die MOS-Transi-

stören 7 und 8 bis zu einem gewissen Grade geöffnet sind, und zwar aus demselben Grund wie die MOS-Transistoren 3 und 4 es zuvor auf der nichtausgewählten Seite waren und so möglicherweise die Pegel an den Anschlüssen 5 und 6 verschlechtern. Die Schaltung ist im allgemeinen geeignet, das CS-Signal ausreichend schneller zu erzeugen bzw. abzugeben als das AUS- und AüS-Signal. Aus diesem Grund brauchen die MOS-Transistoren 7 und 8 nicht sehr schnell betätigt zu werden, wie dies bei den MOS-Transistoren 3 und 4 der Fall ist. Somit ist es möglich diese MOS-Transistoren mit größeren Kanallängen auszubilden, verglichen mit den MOS-Transistoren 3 und 4. Die Schwellwertspannung kann absichtlich durch Ioneninjektion angehoben werden und ähnlich in der Gestaltung der Gate-Elektroden dieser MOS-Transistoren, um so eine volle Sperrung oder Stromtrennung zu erzielen, wenn das Chip-Auswahl-Signal CS sich auf "0" befindet.

Eine Spannungserzeugungsquelle zur Erzeugung einer vorgegebenen Spannung V, die kleiner ist als das Massepotential gemäß Fig. 2 wird nun im folgenden anhand der Fig. 3 beschrieben.

Diese Spannungserzeugungsquelle kann auf demselben Substrat vorgesehen bzw. angeordnet sein als dem der Ausgangsschaltung. Wie in Fig. 3 gezeigt, ist 32 ein Ausgangsanschluß zur Erzeugung der Spannung -V_m„. 33 ist ein Klammer-MOS-Transistor um die Ausgangsspannung -V_m„ zu halten bzw.

in

zu setzen. Diese Vorrichtung ist zwischen dem Ausgangsanschluß 32 und Masse angeordnet, wobei das Gate geerdet ist. Ein erster Gleichrichter-MOS-Transistor 34 ist mit seiner Hauptelektrode und der Gate-Elektrode mit dem Ausgangsanschluß 32 verbunden. Ein zweiter Gleichrichter-MOS-

\J \-> O U

Transistor ist mit seiner einen Hauptelektrode mit der anderen Hauptelektrode des ersten Gleichrichter-MOS-Tran*- sistors 34 und seinem eigenen Gate verbunden, während die andere Hauptelektrode geerdet ist. 36 ist ein Gleichrichterknotenpunkt, während 37 ein Kondensator ist, der zwischen dem Anschluß 38, an den das Clock-Signal 0C angelegt wird, und der anderen Hauptelektrode des Gleichrichter-MOS-Transistors 34 geschaltet bzw. angeordnet ist.

Die Betätigung bzw. Arbeitsweise dieser Quelle wird im folgenden beschrieben. Die Schaltung ohne den Klammer-MOS-Transistor 33 ist allgemein bekannt. Die Spannungsamplitude V des Clock- oder Taktsignals 0 und eine Spannung ^VTH' ^^e 9l^e^^ch ^^em Schwellwert des ersten und zweiten Gleichrichter-MOS-Transistors 34 und 35 ist, erzeugen eine negative Spannung von -(V-2V„ ) am Ausgangsanschluß 32. Wie in Fig. 3 zu erkennen ist, ist der Klammer-MOS-Transistor 33 mit dem Ausgang 32 verbunden. Ein Strom fließt von dem Massepunkt durch den Klammer-MOS-Transistor 33, wenn die Spannung am Ausgangsanschluß 32 negativer ist als -V_TH, wobei die Spannung am Ausgangsanschluß 32 auf den Wert -v__H geklammert bzw. festgelegt ist. Das bedeutet, .daß eine konstante Spannung -V auf den Ausgangsanschluß 32 übertragen wird.

Fig. 4 zeigt eine andere Ausfuhrungsform der Erfindung, in der gleiche Bezugszeichen gleiche oder entsprechende Teile bezeichnen. Diese Schaltung kann dadurch gebildet werden, daß aus den Ausgangsschaltungen 101 und 10b Schaltungsteile (zusammengesetzt aus den MOS-Transistoren 3 und 7) auf der Hochziehseite (pull-up) beseitigt werden, und daß ein gemeinsamer Hochziehwiderstand 14 zwiwchen dem Ausgangsanschluß 11 und einem Spannungsquellenanschluß 13 vorgesehen ist.

Hieraus ergibt sich eine Ausgangsschaltung vom sogenannten "offenen Senkenausgang"-Typ (open drain output). Die dargestellte Schaltung wird in derselben Weise wie in Fig. 2 betätigt. Wie es vollständig aus der Schaltung gemäß Fig. 2 entnehmbar ist, wird der "1"-Pegel aus Ausgangsanschluß 11 vom Absinken dadurch bewahrt, daß der Ausgangs-MOS-Transistor 4 im nichtausgewählten Zustand vollständig stromlos gemacht oder gesperrt wird.

Obwohl die zuvor beschriebene Vorrichtung sich auf einen Fall bezieht, in dem ein n-Kanal-MOS-Transistor verwendet Wird, ist die Erfindung auch anwendbar bei Verwendung eines p-Kanal-MOS-Transistors. Die Ausgangsschaltung ist so ausgebildet, daß der Steuer-MOS-Transistor zwischen einem Niedrigpotentialpunkt und im Gate des Ausgangs-MOS-Transistors angeordnet ist und zwar um eine der beiden binären logischen Spannungen in Abhängigkeit vom Gateausgangssignal zu liefern. Die Steuerspannung, die an das Gate des Steuer-MOS-Transistors angelegt wird, macht den Ausgang MOS-Transistor diskontinuierlich, wobei das elektrische Potential des zuvor erwähnten Niedrigpotentialpunktes niedriger wird als der Wert der binär logischen Spannungen. Als Ergebnis ist es daher möglich, den Ausgangs-MOS-Transisotr vollständig in den Sperrzustand zu überführen oder diskontinuierlich zu machen. Hierbei ist keine Interferenz oder gegenseitige Störung zwischen den Ausgängen verbunden, sogar dann nicht, wenn eine Vielzahl solcher Ausgangs-MOS-Transistoren parallel zueinander verwendet werden.

Leerseite

Claims

.ip ΕΓΓΕΙΕ A PARTNER PATENT- UND RECHTSANWÄLTE PATENTANWÄLTE DIFL.-ING. W. EITLE . DR. RER. NAT. K. HOFFMANN · DIPL.-ING. W. LEHN DIPL.-1NG. K. FÖCHSLE · DR. RER. NAT. B. HANSEN · DR. RER. NAT. H.-A. BRAUNS · DIPL.-ING. K. GORG DIPL.-ING. K. KOHLMANN · RECHTSANWALT A. NETTE 39 125 q/gt MITSUBISHI DENKI KABUSHIKI KAISHA Tokyo· / JAPAN Ausgangsschaltung PATENTANSPRÜCHE :

1. Ausgangsschaltung,

dadurch gekennzeichnet , daß ein erster Feldeffekttransistor vom Isolier-Gate-Typ vorgesehen ist, der eine Hauptelektrode aufweist, die mit einem auf hohem Pegel befindlichen Anschluß für

einen logischen Spannungspunkt verbunden ist, und deren andere Hauptelektrode mit einem auf einem niedrigen Pegel befindlichen logischen Spannungspunkt verbunden ist, daß die zu erzeugende logische Spannung einer Gate-Elektrode übertragen wird, daß ein zweiter Feldeffekttransistor vom Isolations-Gate-Typ vorgesehen ist, dessen eine Hauptelektrode mit der Gate-Elektrode des ersten Feldeffekttransistors vom Isolations-Gate-Typ verbunden ist, während die andere Hauptelektrode mit einem Spannungspunkt verbunden ist, der niedriger ist als die Spannung des auf dem Niedrigpegel befindlichen Spannungspunktes, und daß ein Steuersignal der Gate-Elektrode zugeführt wird.

RABELLASTRASSE 4 · D-8OOO MÜNCHEN 81 · TELEFON CO89} 911O87 · TELEX 05-29619 CPATHEJ . TELEKOPIERER 918356

w w u u

2. Ausgangsschaltung nach Anspruch 1,

dadurch gekennzeichnet , daß eine Spannungserzeugungsquelle vorgesehen ist, durch die eine Niedrigspannung an den Niedrigspannungspunkt geliefert wird.

3. Ausgangsschaltung nach Anspruch 2,

dadurch gekennzeichnet , daß die Spannungserzeugungsquelle einen ersten Gleichrichter-Feldeffekttransistor vom Isolationstyp aufweist, dessen eine Hauptelektrode und eine Gate-Elektrode mit dem Niedrigspannungspunkt verbunden und dessen andere Hauptelektrode mit einem Anschluß verbunden sind, denen ein Clock-Signal über einen Kondensator zugeführt wird, daß ein zweiter Gleichrichter-Feldeffekttransistor vom Isolationstyp vorgesehen ist, dessen eine Hauptelektrode und eine Steuerelektrode mit der anderen Hauptelektrode des ersten Gleichrichter-Feldeffekttransistors vom Isolationstyp und dessen andere Hauptelektrode mit einem auf einem Niedrigpegel befindlichen logischen Spannungspunkt verbunden sind-, und daß ein Klammer-Feldeffekttransistor vom Isolationstyp vorhanden ist, dessen eine Hauptelektrode mit dem Niedrigspannungspunkt und dessen andere Hauptelektrode und eine Gate-Elektrode mit einem auf Niedrigpegel befindlichen logischen Spannungspunkt verbunden sind.

4. Ausgangsschaltung nach Anspruch 1, dadurch gekennzeichnet , daß die Kanallänge des ersten Feldeffekttransistors vom Isolationstyp kürzer ist als die Kanallänge des zweiten Feldeffekttransistors vom Isolationstyp.

5. Ausgangsschaltung,

dadurch gekennzeichnet, daß ein erster Feldeffekttransistor vom Isolationstyp vorgesehen ist, der zwischen einem Ausgangsanschluß und einem auf Niedrigpegel befindlichen logischen Spannungspunkt angeordnet ist und auf den ein Steuersignal über eine Gate-Elektrode übertragen wird, daß ein zweiter Feldeffekttransistor vom Isolationstyp vorgesehen ist, dessen eine Hauptelektrode mit der Gate-Elektrode des ersten Feldeffekttransistors vom Isolationstyp und dessen andere Hauptelektrode mit einem Spannungspunkt verbunden sind, der niedriger als ein auf Niedrigpegel befindlicher logischer Spannungspunkt ist, daß ein zweites Steuersignal seiner Gate-Elektrode zugeführt wird, daß ein Hochzieh-Feldeffekttransistor vom Isolationstyp (pull-up field effect) transistor) vorgesehen ist, der zwischen einem auf hohem Pegel befindlichen logischen Spannungspunkt und dem Ausgangsanschluß vorgesehen ist und dem ein Signal über eine Gate-Elektrode zugeführt wird, wobei dieses Signal komplementär zum Steuersignal ist, das der Gate-Elektrode des ersten Feldeffekttransistors vom Isolationstyp zugeleitet wird, und daß ein dritter Feldeffekttransistor vom Isolationstyp vorhanden ist, der zwischen einer Gate-Elektrode des Hochzieh-Feldeffekttransistors vom Isolationstyp und dem niedrigeren Spannungspunkt vorgesehen ist und dem dasselbe zweite Steuersignal über eine Gate-Elektrode übermittelt wird, welches der Gate-Elektrode des zweiten Feldeffekttransistors vom Isolationstyp zugeführt wird.

6. Ausgangsschaltung nach Anspruch 5,

dadurch gekennzeichnet , daß eine

\J \J \J \J \J yj yj

Spannungserzeugungsquelle vorgesehen ist, durch die eine Niedrigspannung dem niedrigeren Spannungspunkt zugeführt wird.

7. Ausgangsschaltung nach Anspruch 6, dadurch gekennzeichnet , daß die Spannungserzeugungsquelle einen ersten Gleichrichter-Feldeffekttransistor vom Isolationstyp aufweist, dessen eine Hauptelektrode und eine Steuerelektrode mit dem niedrigeren Spannungspunkt und die. andere Hauptelektrode mit einem Anschluß verbunden sind, an den ein Clock-Signal über einen Kondensator übertragen wird, daß ein zweiter Gleichrichter-Feldeffekttransistor vom Isolationstyp vorhanden ist, dessen eine Hauptelektrode und Gate-Elektrode mit der anderen Hauptelektrode des ersten Feldeffekttransistors vom Gleichrichtertyp und dessen andere Hauptelektrode mit einem auf Niedrigpegel befindlichem logischen Spannungspunkt verbunden sind, und daß ein Klammer-Feldeffekt- transistor vom Isolationstyp vorgesehen ist, dessen eine Hauptelektrode mit dem niedrigeren Spannungspünkt und dessen andere Hauptelektrode und eine Gate-Elektrode mit einem auf Niedrigpegel befindlichen logischen Spannungspunkt verbunden sind.

8. Ausgangsschaltung nach Anspruch 5, dadurch gekennzeichnet , daß die Kanallängen des ersten Feldeffekttransistors vom Isolationstyp und des Hochzieh-Feldeffekttransistors vom Isolationstyp kürzer als die Kanallängen der zweiten und dritten Feldeffekttransistoren vom Isolationstyp sind.

_.. 5 —

9. AusgangsSchaltungsvorrichtung, in der die Ausgangsanschlüsse der Ausgangsschaltungselemente einer Vielzahl von integrierten Halbleiterschaltungen gemeinsam miteinander verbunden sind, wobei diese gemeinsamen Anschlüsse als Ausgangsanschlüsse des Systems bzw. der Vorrichtung dienen, dadurch gekennzeichnet , daß jede der AusgangsSchaltungskomponenten der Vielzahl der integrierten Halbleiterschaltungen einen ersten Feldeffekttransistor vom Isolationstyp aufweist, dessen eine Hauptelektrode mit den Ausgangsanschlüssen der Vorrichtung verbunden ist, die durch ein Lastelement mit einem auf hohem Pegel befindlichen logischen Spannungspunkt verbunden sind und dessen andere Hauptelektrode mit einem auf einem Niedrigpegel befindlichen logischen Spannungspunkt verbunden ist, daß die zu erzeugende logische Spannung seiner Gate-Elektrode zugeführt wird, daß ein zweiter Feldeffektransistor vom Isolationstyp vorhanden ist, dessen eine Hauptelektrode mit der Gate-Elektrode des ersten Feldeffekttransistors vom Isolationstyp und dessen andere Hauptelektrode mit einem Spannungspunkt verbunden sind, der niedriger als der auf Niedrigpegel befindlichen logischen Spannungspunkt ist, und daß ein Chip-Auswahlsignal seiner Gate-Elektrode zugeführt wird.

10. Ausgangsschaltung nach Anspruch 9, dadurch gekennzeichnet , daß eine Spannungserzeugungsquelle zur Abgabe einer Niedrigspannung an den niedrigeren Spannungspunkt vorgesehen ist.

11. Ausgangsschaltung nach Anspruch 10,

dadurch gekennzeichnet , daß eine Spannungserzeugungsquelle vorgesehen ist, die einen ersten Gleichrichter-Feldeffekttransistor vom Isoltionstyp aufweist, dessen eine Hauptelektrode uiid eine Gate-Elektrode mit dem niedrigeren Spannungspunkt und dessen andere Hauptelektrode mit einem Anschluß verbunden sind, an den ein Clock-Signal über einen Kondensator zugeführt wird, daß ein zweiter Gleichrichter-Feldeffekttransistor vom Isolationstyp vorgesehen ist, dessen eine Hauptelektrode und eine Gate-Elektrode mit der anderen Hauptelektrode des ersten Feldeffekttransistors vom Isolationstyp und dessen andere Hauptelektrode mit einem auf Niedrigpegel befindlichen logischen Spannungspunkt verbunden sind, und daß ein Klammer-Feldeffekttransistor vom Isolationstyp vorhanden ist, dessen eine Hauptelektrode mit dem niedrigeren Spannungspunkt und dessen andere Hauptelektrode mit einer Gate-Elektrode verbunden sind, die mit einem auf einem Niedrigpegel befindlichen logischen Spannungspunkt.verbunden sind.

12. Ausgangsschaltung nach Anspruch 10,

dadurch gekennzeichnet , daß die Kanallänge des ersten Feldeffekttransistors vom Isolationstyp kürzer ist als die Kanallänge des zweiten Feldeffekttransistors vom Isolationstyp.