DE3327114A1

DE3327114A1 - Pulsgenerator zur erzeugung von abtastimpulsen

Info

Publication number: DE3327114A1
Application number: DE19833327114
Authority: DE
Inventors: Shigenori Fukaya Saitama Tokumitsu
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-07-30
Filing date: 1983-07-27
Publication date: 1984-02-09
Also published as: KR840005645A; DE3327114C2; GB8319775D0; GB2124857A; US4594516A; KR860000093B1; JPS5923983A; GB2124857B; JPS63996B2

Description

Beschreibung

Die vorliegende Erfindung betrifft einen Pulsgenerator nach dem Oberbegriff des Patentanspruchs 1. Dieser Pulsgenerator eignet sich insbesondere zur Erzeugung von Abtastimpulsen zur Abtastung eines Zeichen- oder Videotextsignals in einem Fernsehsignal.

Bei einem Videotext/Video-Signal-Multiplexrundfunksystem wird vom Sender an die Empfänger unter Ausnutzung des Fernsehsignals eine Videotextinformation übertragen. Diese Videotextinformation wird beim Empfänger wiedergegeben. Die Videotextinformation wird als Videotextsignal während einer vorgegebenen Zeile in der Bildaustastlücke überlagert.

Das Videotexteignal umfaßt ein Taktsynchronsignal, einen Rahmen- oder Bildcode und einen Datenteil mit den eigentlichen Textdaten sowie Steuerdaten. Das Taktsynchronsignal gibt eine Bezugsphase des Videotextsignals an.

Der Rahmencode wird zur Rahmensynchronisation verwendet.

Der entsprechende Empfänger für diese Multiplexübertragung trennt das Videotextsignal vom Fernsehsignal ab.

Das abgetrennte Videotextsignal wird abgetastet und in einen Pufferspeicher geschrieben. Die in den Pufferspeicher eingeschriebenen Daten werden in bestimmter Weise zu Bilddaten verarbeitet, die einer Bildröhre zugeführt werden.

Der Abtastpuls für die Abtastung des Videotextsignals hat eine Frequenz von (8/5)f_sc (wobei f_gc die Frequenz des Farbträgers ist), was dasselbe wie die Bitrate des Videotextsignals ist. Der Abtastpuls wird allgemein dadurch gewonnen, daß ein freilaufender Puls der Frequenz

1/2

33271H

(8/5)f_cn mit dem Taktsynchronsignal synchronisiert wird.

Ein Pulsgenerator, der zur Erzeugung dieses Abtastpulses verwendet wird, ist im Textbuch gezeigt, das auf der Konferenz des Institute of Television Engineers of Japan am 16. und 17. Juni 1981 benutzt wurde, und zwar im Abschnitt "the Character TV broadcasting & CAPTAIN system,

n (4) A receiver for the character TV broadcasting . Dieser Pulsgenerator besitzt einen fünfstufigen Ringzähler. Der Ringzähler wird von einem Taktpuls mit einer Frequenz von 8f_cr, (1 Periode=35ns) getrieben. Daher ist die Frequenz, eines Zählerausgangssignals vom Ringzähler die gleiche wie die des Taktsynchronsignals, nämlich (4/5)f_gc (1 Periode=350ns). Das Zählerausgangssignal wird verdoppelt, damit ein Puls mit einer Frequenz von (8/5)f__c (1 Periode=175ns) des Abtastpulses erhalten wird. Damit das verdoppelte Ausgangssignal als Abtastpuls verwendet werden kann, wird der Zählbetrieb des Ringzählers so phasenkorrigiert, daß er mit dem Taktsynchronsignal synchronisiert ist. Dies kann dadurch erfolgen, daß die Phase des Zählerausgangssignals in Stufen einer Periode (35ns) des Taktsynchronsignals verschoben wird.

Bei diesem Pulsgenerator treten folgende Probleme auf.

Die Phase des Videotextsignals hat während jeder Zeile -eine bestimmte Lage. Die Phase verschiebt sich innerhalb eines Bereichs von + 0,35με. Wenn sich die Phase des Taktsynchronsignals (CR) ändert, wird die beschriebene Phasenkorrektur ausgeführt. Daher wird die Phase des Zählerausgangssignals vom Ringzähler in Stufen von 35ns verschoben und ebenso auch die Phase des Abtastpulses in Stufen von 35ns. Mit anderen Worten, der Abtastpuls zittert mit 35ns. Da das Zittern des Abtastpulses zu Abtastfehlern bei der Datenabtastung führt, muß es so gering wie möglich sein. Selbst wenn beispielsweise die

33271H

Phasenänderung des Taktsynchronsignals gering ist/ wird die Phase des Pulses um 35ns verschoben. Das Videotextsignal kann dann nicht mit optimaler Abtastphase abgetastet werden.

Zur Vermeidung dieses Problems kann man daran denken, die Frequenz des den Ringzähler treibenden Taktsignals höher als 8f_gc zu machen. Vom Blickpunkt der Arbeitsgeschwindigkeit der Schaltungsteile ist eine solche Frequenzerhöhung aber unerwünscht. Ferner muß bei Erhöhung der Frequenz des Taktsignals die Anzahl der Stufen des Ringzählers erhöht werden. Wenn dann eine große Phasendifferenz zwischen dem Taktsynchronsignal und dem Ausgangssignal des Ringzählers auftritt, kann eine Phasenkorrektur nicht innerhalb der Dauer des Taktsynchronsignals beendet werden.

Aufgabe der Erfindung ist es, einen Pulsgenerator zur Erzeugung eines Abtastpulses zu schaffen, bei dem ein Zittern des Abtastpulses ohne Erhöhung der Frequenz des den Ringzähler treibenden Taktsignals verringert werden kann.

Diese Aufgabe wird durch einen Pulsgenerator mit den Merkmalen des Patentanspruchs 1 gelöst und durch die Merkmale des Anspruchs 2 vorteilhaft weitergebildet.

Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen näher erläutert. Es zeigen: 30

Fig. 1 ein Blockschaltbild eines Pulsgenerators

gemäß einem ersten Ausführungsbeispiel

der Erfindung,

Fig. 2 den Schaltungsaufbau des Pulsgenerators

3/6

von Fig. 1 im einzelnen,

Fig. 3 ein Impulsdiagratnm zur Erläuterung der Arbeitsweise der Ringzähler, die in
den Fig. 1 und 2 gezeigt sind,

Fig. 4 ein Impulsdiagramm zur Erläuterung eines -

ersten und eines zweiten Torsignals GI und G2,
10

Fig. 5 und 6 Impulsdiagramme zur Erläuterung der

Arbeitsweise der in den Fig. 1 und 2 gezeigten Phasenkorrekturschaltung,

Fig. 7 sowie

8A bis 8C Impulsdiagramme zur Erläuterung der Arbeitsweise des in den Fig. 1 und 2 gezeigten Diskriminator,

Fig. 9A bis 9D Impulsdiagramme zur Erläuterung der Arbeitsweise des Abtastpuls-Umschalters, der in den Fig. 1 und 2 gezeigt ist,

Fig. 10 ein Impulsdiagramm zur Erläuterung der Arbeitsweise der Phasenkorrekturschaltung

der Fig. 1 und 2 für den Fall, daß die Phasenverschiebung des ersten Torsignals berücksichtigt wird,

Fig. 11 ein Impulsdiagramm zur Erläuterung der

Arbeitsweise der Phasenkorrekturschaltung der Fig. 1 und 2 für den Fall, daß die Phasenverschiebung des ersten Torsignals und des Taktsynchronsignals berücksichtigt wird,

" ■ ''■·""' 33271U

Fig. 12 ein Blockschaltbild eines Pulsgenerators

gemäß einem zweiten Ausführungsbeispiel der Erfindung,

Fig. 13 den Schaltungsaufbau des Pulsgenerators

von Fig. 12 im einzelnen,

Fig. 14, 15
sowie 16A bis

16D Impulsdiagramme zur Erläuterung der Ar

beitsweise des in den Fig. 12 und 13 gezeigten Diskriminators,

Fig. 17 ein Impulsdiagramm von Abtastpulsen der Abtastpulsausgangsschaltungen und

Fig. 18A bis

18D Impulsdiagramme zur Erläuterung der Arbeitsweise des in den Fig. 12 und 13 gezeigten Abtastpuls-Umschalters.

Fig. 1 zeigt ein Blockschaltbild eines Pulsgenerators gemäß einer ersten Ausführungsform der Erfindung. Fig. zeigt den Aufbau des Pulsgenerators im einzelnen.

In den Fig. 1 und 2 ist mit 11 eine sogenannte PLL-Schaltung, das heißt eine Phasenregelschleife bezeichnet. Die PLL-Schaltung 11 empfängt ein Signal einer Frequenz f_o^ und erzeugt ein Signal S1 einer Frequenz 8f_c_ (1 Periode=35ns). Das Signal S1 wird einem fünfstufigen Ringzähler 12 geliefert. Der Ringzähler 12 enthält ein UND-Glied 121 sowie JK-Flipflops 122 bis 127. Die JK-Flipflops 122 bis 127 empfangen als Taktsignal das Signal S1 von der PLL-Schaltung 11 über das UND-Glied 121 und erzeugen jeweilige Signale einer Frequenz von (4/5)f_sc

7/8

(1 Periode=350ns). Die Ausgangssignale der JK-Flipflops 122 bis 126 sind in diesem Fall gegeneinander um 35ns phasenverschoben. In Fig. 3 ist nur das Ausgangssignal . S2 des JK-Flipflops 126 als ein typisches Ausgangssignal gezeigt. Das JK-Flipflop 127 liefert das Ausgangssignal des Ringzählers 12 an eine Phasenkorrekturschaltung 18 und an einen Diskriminator 19, die später noch beschrie- ben werden.

Eine erste Abtastpulsausgangsschaltung 13 enthält ein EXCLUSIV-ODER-Glied 131. Dieses EXCLUSIV-ODER-Glied verknüpft die Ausgangssignale von den Q-Ausgängen der JK-Flipflops 122 und 124 und erzeugt dadurch einen ersten Abtastpuls SP1 einer Frequenz von (8/5)f_s_ (1 Periode=175ns)

Ein zweiter fünfstufiger Ringzähler 14 enthält JK-Flipflops 141 bis 145. Der J-Eingang und der K-Eingang des ersten JK-Flipflops 141 empfangen die Ausgangssignale vom Q-Ausgang bzw. vom Q-Ausgang des ersten JK-Flipflops

122. Die JK-Flipflops 141 bis 145 empfangen als Taktsignal das mittels eines Inverters 15 invertierte Signal S1. Daher sind die Ausgangssignale der JK-Flipflops bis 145 gegenüber denjenigen der JK-Flipflops 122 bis 126 jeweils um die halbe Periode (17,5ns) des Signals S1 verzögert. Die Ausgangssignale der JK-Flipflops 141 bis 145 sind gegeneinander um 35ns phasenverschoben. In Fig. 3 ist nur das Ausgangssignal S3 vom Q-Ausgang des JK-Flipflops 145 als ein typisches Ausgangssignal gezeigt.

Eine zweite Abtastpulsausgangsschaltung 16 enthält ein EXCLUSIV-ODER-Glied 161. Dieses EXCLUSIV-ODER-Glied 161 verknüpft die Ausgangssignale von den Q-Ausgängen der JK-Flipflops 141 und 143 und erzeugt dadurch einen zweiten Abtastpuls SP2 mit der Frequenz (8/5) f_cr,. Der zweite Abtastpuls SP2 ist gegenüber dem ersten Abtastpuls

^:--- - "^:-" - 33271H 10

SP1 um 17,5ns verzögert.

17 bezeichnet einen Abtastpuls-Umschalter, der NAND-Glieder 171 bis 173 enthält und unter der Steuerung durch den noch zu beschreibenden Diskriminator 19 zwischen den Abtastpulsen -SP1 und SP2 umschaltet.

Die Phasenkorrekturschaltung 18 enthält NAND-Glieder 181, 182 sowie ein UND-Glied 183. Das NAND-Glied 181 empfängt ein Ausgangssignal Sa vom Q-Ausgang des JK-Flipflops 125 sowie ein Ausgangssignal Sb vom Q-Ausgang des JK-Flipflops 144. Das NAND-Glied 182 empfängt ein Ausgangssignal SC vom Q-Ausgang des JK-Flipflops 127 und das Ausgangssignal S3 vom Q-Ausgang des JK-Flipflops 145.

Ferner empfangen die NAND-Glieder 181 und 182 das Takteinlauf- bzw. Taktsynchronsignal CR und ein erstes Taktsynchron-Torsignal G1. Dieses erste Torsignal G1 hat gemäß Darstellung in Fig. 4 während fünf Perioden des Taktsynchronsignals CR den Wert "1". Dabei ist vorgegeben, daß das erste Torsignal G1 auf den Wert "1" ansteigt, während das Taktsynchronsignal CR den Wert "0" hat, und danach in der fünften Periode des Taktsynchronsignals CR wieder abfällt, wenn dieses den Wert "0" besitzt.

Die Phase des Ausgangssignals Sa eilt gegenüber der des Ausgangssignals S2 um 35ns vor. Die Phase des Ausgangssignals Sb läuft gegenüber derjenigen des Ausgangssignals S2 um 160ns nach. Diese Phasenbeziehungen sind in Fig. 5 gezeigt. Das NAND-Glied 181 kann daher vor dem Anstieg des Ausgangssignals S2 einen Impuls P1 erzeugen, wie dies in Fig. 5 gezeigt ist. Dieser Impuls P1 sei als Vorlaufimpuls bezeichnet. In ähnlicher Weise kann das NAND-Glied 182 unter Verwendung der Ausgangssignale S3 und SC einen

10/11

"'-" ^: ""'*■■" 33271U 11

Impuls P2 nach dem Abfall des Ausgangssignals S2 erzeugen. Dieser Impuls P2 sei als Nachlaufimpuls bezeichnet.

Ob der Impuls P1 oder der Impuls P2 vom NAND-Glied 181 bzw. vom NAND-Glied 182 ausgegeben werden, hängt von der Phasenlage des Taktsynchronsignals CR ab. Diese Operation erfolgt in der Zeit_# in welcher das erste Torsignal G1 den Wert "1" besitzt.

Die Impulse P1 und P2 werden dem Setzeingang S des JK-Flipflops 126 über das UND-Glied 183 als Setzsignal geliefert.

Die Phasenkorrekturschaltung 18 vergleicht die Phase des Ausgangssignals vom Ringzähler 12 mit der Phase des Taktsynchronsignals CR. Die Phasenkorrekturschaltung nimmt dann eine Phasenkorrektur vor, damit der Zählbetrieb der Ringzähler 12 und 14 nach Maßgabe des Vergleichsergebnisses mit dem Taktsynchronsignal CR synchronisiert wird.

Der Diskriminator 19 enthält NAND-Glieder 191 und 192 und ein JK-Flipflop 193. Das NAND-Glied 191 empfängt das Ausgangssignal Sa vom Q-Ausgang des JK-Flipflops 125 und das Ausgangssignal Sb vom Q-Ausgang des JK-Flipflops 144. Das NAND-Glied 192 empfängt das Ausgangssignal SC vom Q-Ausgang des JK-Flopflops 127 und ein Ausgangssignal Sd vom Q-Ausgang des JK-Flipflops 144.

Die NAND-Glieder 191 und 192 empfangen ferner ein Signal CR₁ das durch Invertieren des Taktsynchronsignals CR mittels eines Inverters 20 gewonnen wird, sowie ein zweites Taktsynchron-Torsignal G2. Wie Fig. 4 zeigt, liegt die Abfallflanke des zweiten Torsignals G2 um 350ns später als die des ersten Torsignals G1.

"·■ ^: ■-"" 33271H

Das NAND-Glied 191 kann den in Fig. 6 gezeigten Impuls P3 erzeugen, der die gleiche Phase wie der Vorlaufimpuls P1 vom NAND-Glied 181 besitzt.

Wie ebenfalls in Fig. 6 dargestellt, sind die Ausgangssignale SC und S2 gegenphasig. Die Phase des Ausgangssignals Sd läuft gegenüber der des Ausgangssignals S2 um 17,5ns vor (siehe Fig. 6). Folglich kann das NAND-Glied 192 vor der Anstiegsflanke des Signals S2 einen Impuls P4 erzeugen (Fig. 6).

Ob diese Impulse P3 und P4 vom NAND-Glied 191 bzw. vom NAND-Glied 192 ausgegeben werden, hängt vom Phasenfehler des Ausgangssignals S2 in bezug auf das Taktsynchronsignal nach der Phasenkorrektur ab. Diese Operation erfolgt während das zweite Torsignal G2 den Wert "1" aufweist.

Der Impuls P3 wird einem Setzeingang S des JK-Flipflops 193 geliefert, während der Impuls P4 an den Rücksetzeingang R dieses Flipflops angelegt wird. Eine Gleichspannung von 5V liegt an den Eingängen J/ K und CK des JK-Flipflops 193 an. Die Ausgangssignale vom Q-Ausgang und vom Q-Ausgang des JK-Flipflops 193 werden den NAND-Gliedern 171 bzw. 172 des Umschalters 17 geliefert.

Der Diskriminator 19 entscheidet, ob die von der Phasenkorrekturschaltung 18 phasenkorrigierten Ausgangssignale von den Ringzählern 12 und 14 mit dem Täktsynchronsignal CR synchron sind. Der Diskriminator 19 steuert dann den Umschaltbetrieb des Umschalters 17 nach Maßgabe dieser Entscheidung.

Mit 21 ist ein Torsignalgenerator bezeichnet, der das erste und das zweite Torsignal G1 und G2 erzeugt. 22 ist ein Eingang für ein Rücksetzsignal SR zum Rücksetzen

12/13

*-*" ^: ""'*'■" 33271U

der JK-Flipflops 122 bis 127 sowie 141 bis 145.

Die Arbeitsweise des Pulsgenerators dieser ersten Ausführungsform der Erfindung soll nun unter Bezug auf die Fig. 3 bis 9 erläutert werden.

Die Phasenkorrekturschaltung 18 erzeugt einen Vorlaufimpuls P1 und einen Nachlaufimpuls P2 in bezug auf das Ausgangssignal S2 vom JK-Flipflop 126, wie dies in Fig.

5 gezeigt ist. Das Ausgangssignal· S2 wird als Bezugssignal bezeichnet, und der Vorlaufimpuls P1 hat eine Impulsdauer von 17,5ns und erscheint 17,5ns vor der Anstiegsflanke des Signals S2. Der Nachlaufimpuls hat gleichermaßen eine Impulsdauer von 17,5ns und erscheint unmittelbar nach der Abfallflanke des Signals S2. Der Vorlaufimpuls P1 und der Nachlaufimpuls P2 werden durch die NAND-Glieder 181 und 182 torgesteuert. Dabei dienen das erste Torsignal G1 und das TaktSynchronsignal CR als Torsteuersignale. Das erste Torsignal G1 fällt innerhalb des "O"-Abschnitts der fünften Periode des Taktsynchronsignals CR, um das Taktsynchronsignal aus dem VT-MuItiplexsignal abzutrennen. Der mittels der NAND-Glieder 181 und 182 torgesteuerte Impuls wird als Setzsignal für das JK-Flipflop 126 verwendet. Wenn die Phase des Bezugssignals S2 gegenüber der des Taktsynchronsignals CR nachläuft, dann wird bei dieser Torsteuerung der Vorlaufimpuls P1 durchgelassen. Das JK-Flipflop 126 wird dann durch den Vorlaufimpuls P1 gesetzt. Als Folge davon wird die Phase des Bezugssignals S2 um 35ns (d.h. 36°) entsprechend einer Periode des Ausgangssignals S1 der PLL-Schaltung 11 vorgerückt. Wenn jedoch die Phase des Bezugssignals S2 gegenüber der des Taktsynchronsignals CR vorläuft, dann wird infolge der Torsteuerung der Nachlaufimpuls P2 durchgelassen und das JK-Flipflop durch diesen Nachlaufimpuls P2 gesetzt. Als Folge wird

^;-^: : ■■·""· 33271U

die Phase des Bezugssignals S2 um 35ns (36°) verzögert. Auf diese Weise wird die Phase des Bezugssignals S2 um 35ns vorgerückt oder verzögert und dadurch der Zählbetrieb des ersten fünfstufigen Ringzählers 12 mit dem Takt-Synchronsignal CR synchronisiert. Der Zählbetrieb des zweiten fünfstufigen Ringzählers 14 kann auf gleiche Weise mit dem Taktsynchronsignal CR synchronisiert werden-, da die Eingangssignale an den Eingängen J und K des JK-Flipflops 141 des zweiten Ringzählers 14 von den Ausgangen Q bzw. Q des ersten Ringzählers 12 geliefert werden.

Selbst wenn zwischen dem Taktsynchronsignal CR und dem Bezugssignal S2 eine maximale Phasendifferenz von 180° (175ns) auftritt/ kann am Ende der fünften Periode des Taktsynchronsignals CR die Phasenkorrektur abgeschlossen werden. Das Bezugssignal S2 wird gegenüber dem Taktsynchronsignal CR verzögert/ so daß die Phasendifferenz zwischen beiden in einen Bereich von 0 bis 35ns fallen kann, wie dies in Fig. 7 gezeigt ist. 35ns entsprechen dem maximalen Phasenfehler. Aus diesem Grund fällt das erste Torsignal im "0"-Abschnitt der fünften Periode des Taktsynchronsignals.

Wenn die Phasenkorrektur beendet ist/ entscheidet der Diskriminator 19/ ob der Phasenfehler zwischen dem Taktsynchronsignal CR und dem Bezugssignal S2 in den Bereich von 0 bis 17/5ns oder in den Bereich von 17,5 bis 35ns fällt. Unter Verwendung der Ausgangssignale vom ersten und vom zweiten Ringzähler 12 und 14 erzeugt der Diskriminator 19 zwei Impulse P3 und P4 unmittelbar vor der Anstiegsflanke des Bezugssignals S2/ wie dies aus Fig. 6 hervorgeht. Die Impulse P3 und P4 haben je eine Impulsdauer von 17/5ns und eine Phasendifferenz von ebenfalls 17/5ns. Die NAÜD-Glieder 191 und 192 bewirken hinsichtlich der Impulse P3 und P4 eine Torsteuerung,

14/15

wobei als Torsteuersignale das invertierte Signal CR und das zweite Torsignal G2 verwendet werden. Dabei wird das zweite Torsignal G2 verwendet zu prüfen, wie die Impulse P3 und P4 vom invertierten Taktsynchronsignal CR torgesteuert werden, wenn die Phasenkorrektur abgeschlossen ist und die Phasenbeziehung zwischen dem Bezugssignal S2 und dem Taktsynchronsignal CR bestimmt ist. Deshalb fällt das zweite Torsignal G2 mit einer Verzögerung von 350ns (d.h. einer Periode des Taktsynchronsignals CR) nach dem ersten Torsignal G1.

Der Betrieb des Diskriminators 19 ist abhängig von der Phasenbeziehung zwischen dem Bezugssignal S2 und dem Taktsynchronsignal CR in zwei Arten unterteilt. Die erste Betriebsart gilt, wenn der Phasenfehler des Bezugssignals S2 gegenüber dem Taktsynchronsignal CR in einen Bereich zwischen 17,5ns und 35ns fällt, einen Bereich also, wie er durch die in den Fig. 8A und 8B gezeigten Zustände vorgegeben ist. In diesem Fall wird nur der Impuls P3 vom NAND-Glied 191 durchgelassen.

Die zweite Betriebsart entspricht dem Fall, daß der Phasenfehler des Bezugssignals S2 in bezug auf das Taktsynchronsignal CR in den Bereich zwischen 0 und 17,5ns fällt, den Bereich also, der durch die in den Fig. 8B und 8C gezeigten Zustände bestimmt ist. In diesem Fall werden die Impulse P3 und P4 von den NAND-Gliedern 191 bzw. 192 durchgelassen.

Der vom NAND-Glied 191 durchgelassene Impuls P3 wird als Setzsignal für das JK-Flipflop 193 verwendet. In ähnlicher Weise dient der vom NAND-Glied 192 durchgelassene Impuls P4 als Rücksetzsignal für dieses Flipflop. Abhängig vom Phasenfehler des Bezugssignals S2 gibt daher das JK-Flipflop 193 zwei verschiedene Ausgangs-

-^::· --" 33271H

Signale ab. Wenn der Phasenfehler in den Bereich zwischen 17,5 und 35ns fällt, wird das JK-Flipflop 193 durch den Impuls P3 vom NAND-Glied 191 gesetzt, so daß das Ausgangssignal am Q-Ausgang den Wert "1" annimmt. Wenn der Phasenfehler in den Bereich zwischen 0 und 17,5ns fällt/ wird das JK-Flipflop 193 durch den Impuls P3 gesetzt/ aber durch den Impuls P4 vom NAND-Glied 192 rückgesetzt. Daher erhält das Signal am Ausgang Q des JK-Flipflops 193 den Wert "0".

Die Ausgangssignale vom Q-Ausgang und vom Q-Ausgang des JK-Flipflops 193 werden als Steuersignale für die Umschaltung des Umschalters 17 an die NAND-Glieder 171 bzw. 172 angelegt. Einer der Abtastpulse SP1 und SP2 von den EXCLUSIV-ODER-Gliedern 131 bzw. 161 wird abhängig vom Zustand des Ausgangssignals des JK-Flipflops 193 ausgewählt.

Die Fig. 9A bis 9D zeigen Impulsdiagramme zur Erläuterung der Arbeitsweise des Umschalters 17. Fig. 9A zeigt das Taktsynchronsignal CR. Fig. 9B zeigt die Phasenlage der Abtastpulse SP1 und SP2/ wenn der Phasenfehler des Bezugssignals S2 in bezug auf das Taktsynchronsignal CR in den Bereich zwischen 0 und 17,5ns fällt. Fig. 9C zeigt die Phasen der Abtastpulse SP1 und SP2 für den Fall, daß der Phasenfehler des Bezugssignals S2 in den Bereich zwischen 17/5 und 35ns fällt. Fig. 9D zeigt den vom Umschalter 17 ausgewählten Abtastpuls SP. Es sei in Erinnerung gerufen, daß die Phasendifferenz zwischen den Abtastpulsen SP1 und SP2 17/5ns beträgt und daß in der Schaltung von Fig. 2 der erste Abtastpuls SP1 gegenüber dem Bezugssignal S2 um 35ns verzögert ist/ während der zweite Abtastpuls SP2 gegenüber dem Bezugssignal S2 um 52,5ns verzögert ist, wie dies in Fig. 9B gezeigt ist.

17/18

·..- : ·-■■-■ 33271U

Es sei nun angenommen, daß der Phasenfehler des Bezugssignals S2 (immer bezogen auf das Taktynchronsignal) in den Bereich zwischen 0 und 17,5ns fällt. Das JK-Flipflop 193 wird dann rückgesetzt. Daher wählt der Umschalter 17 den zweiten Abtastpuls SP2 als Abtastpuls SP aus, wie durch die ausgezogene Linie in Fig. 9B zeigt ist. Wenn jedoch der Phasenfehler in den Bereich zwischen 17,5 und 35ns fällt, wird das JK-Flipflop 193 gesetzt. Dann wählt der Umschalter 17 den ersten Abtastpuls SP1 als Abtastpuls SP aus, wie durch die ausgezogene Linie in Fig. 9C gezeigt.

Wenn die Phase des Bezugssignals S2 um 35ns verschoben wird, werden auch der erste Abtastpuls SP1 und der zweite Abtastpuls SP2 um 35ns verschoben. Der zweite Abtastpuls SP2, der in Fig. 9B gezeigt ist, hat dieselbe Phase wie der erste Abtastpuls SP1, der in Fig. 9C gezeigt ist. Selbst wenn also die Phase des Bezugssignals S2 um. 35ns verschoben wird, wird die Phase des Abtastpulses SP nur um 17,5ns verschoben. Da das Taktsynchronsignal CR mit jeder Zeilenperiode einer Phasenverschiebung unterliegt/ wird die Phase des Bezugssignals S2 ständig korrigiert, so daß das Bezugssignal S2 unvermeidlich zittern wird. Selbst wenn aber das Bezugssignal S2 um 35ns zittert, ist das Zittern des Abtastpulses SP auf 17,5ns .beschränkt. Daher kann das Videotextsignal immer mit optimaler Abtastphase abgetastet werden.

Ein Pulsgenerator zur Erzeugung eines Abtastpulses einer zweiten Ausführungsform der Erfindung wird nachfolgend beschrieben. Das erste Ausführungsbeispiel ist ein Beispiel dafür, wie man mit einer Phasenverschiebung des Taktsynchronsignals CR fertig wird. In der Praxis jedoch treten nicht nur Phasenänderungen des Taktsynchronsignals CR, sondern auch solche des ersten Torsignals G1 auf.

^:--^: : ^: - ' - 33271H

Obwohl die Phasenverschiebung des ersten Torsignals G1 konstant ist, kann sie sich relativ zur Phasenverschiebung des Taktsynchronsignals CR ändern. Selbst wenn das Taktsynchronsignal CR eine bestimmte Phasenlage hat, kann sich die Phasenlage des ersten Torsignals G1 unabhängig von der Phasenlage des Taktsynchronsignals CR selbst ändern. Wenn eine Phasenverschiebung des Torsignals G1 auftritt, dann kann das Zittern des Bezugssignals S2 größer werden als entsprechend einer Phasenverschiebung von 35ns. Zur Begrenzung des Zitterns des Bezugssignals S2 auf weniger als 35ns muß das erste Torsignal G1 abfallen, während das Taktsynchronsignal CR den Wert "0" hat. Wenn die Abfallflanke des ersten Torsignals G1 in einen Abschnitt mit dem Wert "1" einer Periode des Taktsynchronsignals CR fällt/ dann wird das Bezugssignal S2 mit einem Fehler im Bereich von + 17/5ns mit dem Taktsynchronsignal CR synchronisiert werden, wie dies in Fig. 10 gezeigt ist. Dies beruht darauf/ daß die Phase des Taktsynchronsignals CR der des Bezugssignals S2 sehr nahe kommt/ unmittelbar bevor die Phasenkorrektur beendet ist. Daher wird die Phase des Bezugssignals S2 durch den Nachlaufimpuls P2 um 35ns verzögert/ unmittelbar nachdem sie durch den Vorlaufimpuls P1 um 35ns vorgerückt wurde. Wenn aber die Abfallflanke des ersten Torsignals G1 auftritt/ wenn das Taktsynchronsignal CR "1" ist, dann wird die Phasenkorrektur beendet/ bevor die Phase des Bezugssignals S2 aufgrund des Nachlaufimpulses P2 verzögert wird. Daher wird das Bezugssignal S2 mit dem Taktsynchronsignal CR synchronisiert, während die Phase des Bezugssignals um maximal 17/5ns vorläuft.

Daher wird das Bezugssignal S2 durch Zittern des Taktsynchronsignals CR und des ersten Torsignals P1 beeinflußt. Als Folge unterliegt das Bezugssignal S2 einer Phasenkorrektur innerhalb eines Bereichs von 52/5ns in

20/21

bezug auf die Phase des Taktsynchronsignals CR₇ wie dies in Fig. 11 gzeigt ist. 52,5ns entsprechen dem maximalen Phasenfehler.

Das erste Torsignal G1 wird allgemein dadurch erzeugt, daß ein Zähler vom Horizontalsynchronsignal SH, das in Fig. 4 gezeigt ist, rückgesetzt wird und der Zählerstand · über die fünf Perioden des Taktsynchronsignals CR auf dem Wert "1" gehalten wird. Wie jedoch zuvor beschrieben, ändert sich die Phase des Taktsynchronsignals CR mit jeder Zeile im Bereich von + 0,35με. Daher ist es schwierig, die Anstiegsflanke des ersten Torsignals G1 an eine Stelle zu legen, wo das Taktsynchronsignal CR den Wert "1" hat.

Beim zweiten Ausführungsbeispiel ist der Einfluß der Phasenverschiebung des ersten Torsignals G1, der vorstehend beschrieben wurde, vollkommen ausgeschaltet. Fig. 12 zeigt ein Blockschaltbild dieses zweiten Ausführungsbeispiels des Pulsgenerators. Fig. 13 zeigt den Schaltungsaufbau von Fig. 12 im einzelnen.

Ein erster fünfstufiger Ringzähler 25 besitzt D-Flipflops 251 bis 256 anstelle von JK-Flipflops, hat aber im wesentlichen die gleiche Funktion wie der erste fünf- - stufige Ringzähler 12 von Fig. 2. Ein zweiter fünfstufiger Ringzähler 26 enthält ebenfalls D-Flipflops 261 bis 265 und hat auch im wesentlichen die gleiche Funktion wie der zweite fünfstufige Ringzähler 14 in Fig. 2. Eine erste, eine zweite und eine dritte Abtastpulsausgangsschaltung 27 bis 29 enthalten EXCLUSIV-ODER-Glieder 271, 281 bzw. 291. Die erste Abtastpulsausgangsschaltung 27 empfängt die Ausgangssignale von den Ausgängen Q der D-Flipflops 251 bzw. 253 und erzeugt einen ersten Abtastpuls SP1 mit einer Frequenz von (8/5)f_gc· Die

zweite Abtastpulsausgangsschaltung 28 empfängt die Ausgangssignale von den Ausgängen Q der D-Flipflops 261 und 263 und erzeugt einen zweiten Abtastpuls SP2 mit einer Frequenz von (8/5)f_sc· Die dritte Abtastpulsausgangsschaltung 29 empfängt die Ausgangssignale von den Ausgängen Q der D-Flipflops 252 und 254 und erzeugt einen dritten Abtastpuls SP3 einer Frequenz von (8/5)f_gc.

Mit 30 ist ein Abtastpuls-Umschalter zur Auswahl eines der drei Abtastpulse SP1 bis SP3 bezeichnet. Der Umschalter 30 enthält vier NAND-Glieder 301 bis 304. Eine Phasenkorrekturschaltung 31 dient dazu, die Phase des Bezugssignals S2 mit der des TaktSynchronsignals CR zu verriegeln. Die Phasenkorrekturschaltung 31 enthält NAND-Glieder 311 und 312 und ein UND-Glied 313 und hat im wesentlichen die gleiche Funktion wie die Phasenkorrekturschaltung 18 des ersten Ausführungsbeispiels. Ein Diskriminator 32 enthält NAND-Glieder 321 bis 323 sowie RS-Flipflops 324 und 325. Der Diskriminator 32 dient dazu, die Phasenbeziehung zwischen dem Bezugssignal S2 und dem Taktsynchronsignal CR in gleicher Weise wie der Diskriminator 19 des ersten Ausführungsbeispiels zu erkennen. Unter Berücksichtigung der Tatsache, daß wegen einer Phasenverschiebung des ersten Torsignals G1 und des Taktsynchronsignals CR das Bezugssignal S2 in bezug auf die Phase des Taktsynchronsignals CR in einem Bereich von 52,5ns phasenkorrigiert ist, besitzt der Diskriminator 32 drei Unterscheidungszonen, während der Diskriminator 19 zwei Unterscheidungszonen aufweist. Ein UND-Glied ist in die übertragungsleitung des Taktsynchronsignals CR eingefügt.

Die Arbeitsweise des Pulsgenerators des zweiten Ausführungsbeispiels soll nun beschrieben werden. Die Phasenkorrektur erfolgt auf gleiche Weise wie bei dem in Fig.

23/24

gezeigten ersten Ausführungsbeispiel. Genauer gesagt liefert die Phasenkorrekturschaltung 31 Vorlauf- und Nachlaufimpulse P1 und P2, die wahlweise abhängig vom Taktsynchronsignal CR durchgelassen oder gesperrt (torgesteuert) werden. Die Phasenkorrektur erfolgt, wenn das fünfte D-Flipflop 255 des ersten Ringzählers 25 vom durchgelassenen Vorlaufimpuls P1 oder vom durchgelassenen· Nachlaufimpuls P2 gesetzt wird. Wenn die Phasenkorrektur beendet ist/ ist das Bezugssignal S2 innerhalb eines Bereichs zwischen -17,5ns und +35ns (52,5ns) in bezug auf die Phase des Phasensynchronsignals CR synchronisiert/ wie dies in Fig. 11 gezeigt ist.

Bei der in den Fig. 12 und 13 gezeigten Schaltung ist der Bereich von 52/5ns in drei Unterscheidungszonen (D/ (2) und (3) von je 17,5ns unterteilt, wie dies in Fig. 14 gezeigt ist. Wenn die Phasenkorrektur beendet ist/ entscheidet der Diskriminator 32 in welcher der Unterscheidungszonen (1), (2) oder (3) die Anstiegsflanke des Bezugssignals S2 auftritt. Der Diskriminator 32 erzeugt Impulse P3, P4 und P5 in der Nähe der Anstiegsflanke des Bezugssignals S2, die in Fig. 15 gezeigt sind. Jeder dieser Impulse besitzt eine Impulsdauer von 17,5ns. Der Impuls P3 entsteht durch eine NAND-Verknüpfung der Ausgangssignale vom Q-Ausgang des D-Flipflops 254 und des - Q-Ausgangs vom D-Flipflop 264 mittels des NAND-Glieds 321. Der Impuls P4 entsteht durch eine NAND-Verknüpfung der Ausgangssignale vom Q-Ausgang des D-Flipflops 256 und vom Q-Ausgang des D-Flipflops 264 mittels des NAND-Glieds 322. Der Impuls P5 entsteht durch NAND-Verknüpfung der Ausgangssignale vom Q-Ausgang des D-Flipflops 256 und vom Q-Ausgang des D-Flipflops 265 mittels des NAND-Glieds 323. Der Impuls P3 wird durch das zweite Torsignal G2 torgesteuert, während die Impulse P4 und P5 durch das zweite Torsignal P2 und ein Signal CR torge-

^:-^: '·■ *·■·"-· 33271H

steuert werden, welches durch Invertieren des Taktsynchronsignals CR mittels eines Inverters 20 gewonnen wird. Der Impuls P3 wird den Setzeingängen der RS-Flipflops 324 und 325 zugeführt. Der Impuls P4 wird dem Rücksetzeingang des RS-Flipflops 324 zugeführt. Der Impuls P5 wird dem Rücksetzeingang des RS-Flipflops 325 zugeführt. Wenn die Anstiegsflanke des Bezugssignals S2 in der Unterscheidungszone (1) liegt (wenn sie also im Bereich zwischen den in den Fig. 16A und 16B gezeigten Zuständen liegt) dann wird nur der Impuls P3 vom NAND-Glied 321 durchgelassen und an die RS-Flipflops 324 und 325 geliefert. Die Ausgangssignale von den Q-Ausgängen dieser RS-Flipflops 324 und 325 nehmen dann den Wert "1" an. Wenn die Anstiegsflanke des Bezugssignals S2 in die Unterscheidungszone (2) fällt (wenn sie also in dem Bereich zwischen den in den Fig. 16B und 16C gezeigten Zuständen liegt), dann werden die Impulse P3 und P4 von den NAND-Gliedern 321 bzw. 322 durchgelassen. Der Impuls P3 wird den RS-Flipflops 324 und 325 zugeführt, während der Impuls P4 an das RS-Flipflop 324 gelangt. Die Ausgangssignale an den Q-Ausgängen dieser RS-Flipflops 324 und 325 nehmen dann die Werte "0" (niedriger Pegel) bzw. "1" (hoher Pegel) an. Wenn die Anstiegsflanke des Bezugssignals S2 in die Unterscheidungszone (3) fällt (wenn sie also in einem Bereich zwischen den in den Fig. 16C und 16D gezeigten Zuständen liegt), dann werden die Impulse P3, P4 und P5 von den NAND-Gliedern 321, 322 bzw. 323 durchgelassen. Der Impuls P3 wird an die beiden Flipflops 324 und 325 angelegt, während die'Impulse P4 und P5 dem RS-Flipflop 324 bzw. 325 geliefert werden. Die Ausgangssignale von den Q-Ausgängen der RS-Flipflops und 325 werden dadurch auf den Wert "0" gebracht.

Die Ausgangssignale von den Q-Ausgängen der RS-Flipflops 324 und 325 sind also ("1", "1"), (¹¹O", "1") oder ("0", "0") abhängig davon, ob die Anstiegsflanke des Bezugs-

25/26

signals S2 in die Unterscheidungszone (1), (2) oder (3) fällt. Die drei Abtastpulse SP1, SP2 und SP3, die untereinander eine Phasendifferenz von 17,5ns aufweisen, werden von den EXCLUSIV-ODER-Gliederη 271, 281 bzw. 291 erzeugt. Einer dieser drei Abtastpulse SP1, SP2 oder SP3 wird von dem Umschalter 30 abhängig davon ausgewählt, ob die Anstiegsflanke des Bezugssignals S2 in eine entsprechende Unterscheidungszone (1)/ (2) bzw. (3) fällt, (das heißt die Auswahl des Abtastpulses erfolgt in Abhängigkeit vom Ausgangszustand der RS-Flipflops 324 und 325). Wenn die .Anstiegsflanke des Bezugssignals S2 in die Unterscheidungszone (1) fällt, dann ist die Phasenverzögerung des Bezugssignals S2 in bezug auf das Taktsynchronsignal CR am größten, und der erste Abtastpuls SP1, der am meisten vorläuft, wird als Abtastpuls SP ausgewählt, wie dies in Fig. 18A gezeigt ist. Wenn die Anstiegsflanke des Bezugssignals S2 in die Unterscheidungszone (2) fällt, dann wird der zweite Abtastpuls SP2 ausgewählt, wie in Fig. 18B gezeigt. Wenn die Anstiegsflanke des Bezugssignals S2 in die Unterscheidungszone (3) fällt, dann wird der dritte Abtastpuls SP3 ausgewählt, wie in Fig. 18C gezeigt.

Wenn die Phase des Bezugssignals S2 um 52,5ns verschoben ist, dann sind alle Abtastpulse SP1 bis SP3 um 52,5ns verschoben. Der erste Äbtastpuls SP1 in Fig. 18A, der zweite Abtastpuls SP2 in Fig. 18B und der dritte Abtastpuls SP3 in Fig. 18C haben jedoch dieselbe Phasenlage. Selbst wenn also die Phase des Bezugssignals S2 um 52,5ns verschoben ist, ist die Phase des Abtastpulses SP nur um 17,5ns verschoben, wie in Fig. 18D gezeigt. Selbst wenn daher das Zittern des Bezugssignals S2 infolge einer Phasenverschiebung des Taktsynchronsignals CR und des ersten Torsignals G1 52,5ns entspricht, dann ist das Zittern des Abtastpulses SP auf 17,5ns beschränkt. Die

Die Abtastgenauigkeit der Schaltung dieses zweiten Ausführungsbeispiels ist in bezug auf die des ersten Ausführungsbeispxels (Fig. 2) verdoppelt.

Da bei dem zweiten Ausführungsbeispiel die Anstiegsflanke des ersten Torsignals G1 nicht zwangsweise mit einer Unterscheidungszone synchronisiert werden muß, während welcher das Taktsynchronsignal CR den Wert "0" hat/ wird der Schaltungsaufbau vereinfacht.

Die vorliegende Erfindung kann auch für andere Zwecke, nicht nur als Pulsgenerator zur Erzeugung von Abtastpulsen für den Multiplexempfang von Videotext- und Videosignalen eingesetzt werden.

Claims

Patentansprüche

fly Pulsgenerator zur Erzeugung eines Abtastpulses zur Abtastung eines Signals, umfassend

eine Signalerzeugungseinrichtung (11) zur Erzeugung eines ersten Signals einer bestimmten Frequenz, einen ersten Ringzähler (12; 25)·, der vom ersten Signal getrieben wird und durch Frequenzteilung des ersten Signals mit einem bestimmten Frequenzteilungsverhältnis ein zweites Signal erzeugt und eine Phasenkorrektureinrichtung (18; 31) zur Durchführung einer Phasenkorrektur derart, daß der Zählbetrieb des ersten Ringzählers (12; 25) mit dem abzutastenden Signal synchronisiert wird,
gekennzeichnet durch einen Inverter (15) zum Invertieren des ersten Signals, einen zweiten Ringzähler (14; 26), der von dem invertierten Signal vom Inverter (15) getrieben wird und durch Frequenzteilung des invertierten Signals mit einem bestimmten Frequenzteilungsverhältnis ein drittes Signal erzeugt,

eine Abtastpulsausgangseinrichtung (13, 16; 27, 28, 29)

3327-1 H

zur Erzeugung einer Vielzahl von Abtastpulsen zur Abtastung des abzutastenden Signals unter Verwendung des zweiten und des dritten Signals derart/ daß die Abtastpulse um eine halbe Periode des ersten Signals phasenverschoben sind,

einen Impulsgenerator (21) zur Erzeugung eines Impulses, der während einer vorgegebenen Dauer des abzutastenden Signals einen vorgegebenen Pegel besitzt, eine Phasenkorrektureinrichtung (18; 31), die während einer Periode des Impulses vom Impulsgenerator (21) den Zählbetrieb beider Ringzähler (12, 14; 25, 26) mit dem abzutastenden Signal synchronisiert, wobei die Phasenkorrektur so erfolgt, daß die Phasen des zweiten und des dritten Signals in Stufen der Perioden des ersten Signals verschoben werden und das zweite und das dritte Signal eine vorgegebene Phasenbeziehung untereinander und je in bezug auf das abzutastende Signal aufweisen,

eine Diskriminatoreinrichtung (19; 32), die, wenn die Phasenkorrektur durch die Phasenkorrektureinrichtung (18; 31) abgeschlossen ist, eine Vielzahl von Unterscheidungszonen festlegt, die durch Teilung eines maximalen Phasenfehlers in bezug auf die vorgegebene Phasenbeziehung zwischen dem zweiten oder dem dritten Signal und dem abzutastenden Signal durch die halbe Periode des ersten Signals gewonnen werden, und die entscheidet, welche der Vielzahl von Unterscheidungszonen dem phasenkorrigierten zweiten Signal oder dem phasenkorrigierten dritten Signal entspricht, und eine Abtastpuls-Wähleinrichtung (17,* 30), die nach Maßgabe der Entscheidung der Diskriminatoreinrichtung (19; 32) den Abtastpuls unter der Vielzahl von Abtastpulsen auswählt, der eine optimale Phase zur Abtastung des abzutastenden Signals besitzt.

33271H
2. Pulsgenerator nach Anspruch 1, dadurch gekennzeichnet , daß die Diskriminatoreinrichtung umfaßt:

Einen Impulsgeberteil (191, 192; 321, 322, 323) zur Erzeugung einer Vielzahl von Impulsen in der Nähe einer Flanke des zweiten Signals oder des dritten Signals, wobei diese Impulse gegeneinander um die halbe Periode des ersten Signals phasenverschoben sind,

einen Torteil (191, 192; 321, 322, 323) zum wahlweisen Durchlassen der Vielzahl von Impulsen, die vom Impulsgeberteil erzeugt werden, nach Maßgabe des abzutastenden Signals, und

einen Flipflopteil (193; 324, 325), der von den vom Torteil durchgelassenen Impulsen wahlweise gesetzt und rückgesetzt wird, um ein Diskriminatorsignal zu erzeugen, das angibt, welche der Vielzahl von Unterscheidungszonen dem zweiten Signal oder dem dritten Signal entspricht.