DE69716528T2 - Einrichtung zur Frequenzselektion mit einem Verriegelungsdetektor - Google Patents
Einrichtung zur Frequenzselektion mit einem VerriegelungsdetektorInfo
- Publication number
- DE69716528T2 DE69716528T2 DE69716528T DE69716528T DE69716528T2 DE 69716528 T2 DE69716528 T2 DE 69716528T2 DE 69716528 T DE69716528 T DE 69716528T DE 69716528 T DE69716528 T DE 69716528T DE 69716528 T2 DE69716528 T2 DE 69716528T2
- Authority
- DE
- Germany
- Prior art keywords
- input
- signal
- output
- frequency
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims description 28
- 238000013475 authorization Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
- Diese Erfindung betrifft eine Einrichtung zur Frequenzselektion, die einen ersten Eingang aufweist, zum Erhalt eines Funksignals bestimmt, dessen Frequenz Funkfrequenz bezeichnet wird, wobei dieses Funksignal im Rahmen eines Signalsatzes selektiert wird, dessen Frequenzen in einem bestimmten Bereich liegen, die Einrichtung einen zweiten Eingang aufweist, zum Erhalt eines sogenannten Steuersignals bestimmt, das die Frequenz des zu selektierenden Funksignals definiert, die Einrichtung einen ersten Ausgang aufweist, zur Abgabe eines Signals bestimmt, dessen Frequenz Zwischenfrequenz bezeichnet wird, und die feststeht, die Einrichtung einen zweiten Ausgang aufweist, zur Abgabe eines Signals, zur Anzeige dafür bestimmt, daß die Funkfrequenz der vom Steuersignal definierten Frequenz entspricht, und die Einrichtung aufweist:
- - einen Oszillator mit einem Regeleingang zum Erhalt eines sogenannten Regelsignals und einem Ausgang zur Abgabe eines Signals, dessen Frequenz vom Wert des Regelsignals abhängt,
- - einen Mischer mit einem ersten Eingang, der den ersten Eingang der Einrichtung bildet, zum Erhalt des Funksignals, einem zweiten Eingang, mit dem Ausgang des Oszillators verbunden, und einem Ausgang, der den ersten Ausgang der Einrichtung bildet, zur Abgabe eines Signals bestimmt, dessen Frequenz gleich der Differenz zwischen der Frequenz des am ersten Eingang erhaltenen Signals und der des am zweiten Eingang erhaltenen Signals ist,
- - einen Frequenzteiler mit einem ersten Eingang, mit dem Ausgang des Oszillators verbunden, und einem zweiten Eingang, der den zweiten Eingang der Einrichtung bildet, und einem Ausgang zur Abgabe eines Signals, dessen Frequenz gleich der Frequenz des am ersten Eingang erhaltenen Signals ist, geteilt durch eine vom Steuersignal definierte Zahl, am zweiten Eingang erhalten,
- - einen Phasendetektor mit einem ersten Eingang, zum Erhalt eines sogenannten Referenzsignals bestimmt, dessen Frequenz fest ist, und einem zweiten Eingang, mit dem Ausgang des Frequenzteilers verbunden, und einem Ausgang, mit dem Eingang des Oszillators verbunden.
- Derartige Einrichtungen werden oft in Empfangseinheiten verwendet, die in Fernsehgeräten oder Funktelefonen enthalten sind. In diesen Einrichtungen hat der Phasendetektor die Aufgabe, die Signale, die er an seinen beiden Eingängen erhält, zu synchronisieren. Wenn er dies nicht erreicht, sendet er ein Regelsignal an den Oszillator, um die Frequenz des Signals an dessen Ausgang zu korrigieren. Wenn die Frequenz des Ausgangssignals des Oszillators die Selektion des Funksignals ermöglicht, dessen Frequenz der erforderlichen Funkfrequenz entspricht, die von dem Steuersignal definiert wird, ein Zustand, der "Verriegelung" bezeichnet wird, ist das Ausgangssignal des Frequenzteilers in Phase mit dem Referenzsignal, und der Phasendetektor sendet das Regelsignal nicht mehr an den Oszillator. In den meisten bestehenden Einrichtungen zur Frequenzselektion wird das Ausbleiben des Regelsignals erkannt und zeigt die Verriegelung an, wie in der Patentanmeldung EP-A-0 124 33.
- Das Regelsignal wird erzeugt, um bestimmten Erfordernissen zu entsprechen. Tatsächlich ist es meist dazu bestimmt, Ladepumpen in Gang zu setzen, die eine Änderung der Polarisierung bestimmter Elemente des Oszillators ermöglichen. Die besondere Form des Regelsignals, das diesen Erfordernissen entspringt, ermöglicht keine präzise Detektion der Verriegelung.
- Ziel dieser Erfindung ist es, diese Ungenauigkeit weitgehend zu beheben, indem eine Einrichtung zur Frequenzselektion vorgeschlagen wird, in der der Synchronismus zwischen dem Ausgangssignal des Frequenzteilers und dem Referenzsignal erkannt und so die Verriegelung angezeigt wird.
- Tatsächlich ist eine Einrichtung zur Frequenzselektion nach der Erfindung dadurch gekennzeichnet, daß sie Verfahren zum Erzeugen eines Signals enthält, dem sogenannten Fenstersignal, aktiv über bestimmte Zeitintervalle, die jeweils eine aktive Flanke des Ausgangssignals des Frequenzteilers einschließen, und einen Flip-Flop- Speicher, versehen mit einem Dateneingang, einem Uhreingang und einem Datenausgang, wobei der Dateneingang dazu dient, das Fenstersignal zu erhalten, der Uhreingang dazu dient, das Referenzsignals zu erhalten und der Datenausgang den zweiten Ausgang der Einrichtung bildet.
- Wenn das Ausgangssignal des Frequenzteilers und das Referenzsignal synchron sind, d. h. in verriegeltem Zustand, umrahmt das Fenstersignal die aktiven Flanken des Referenzsignals. Der Ausgang des Flip-Flop-Speichers wird folglich auf aktiven Stand gebracht und zeigt so die Verriegelung an.
- Eine Variante der Erfindung immunisiert eine solche Einrichtung zur Frequenzselektion gegen Zustände, in denen eine aktive Flanke des Referenzsignals unerwartet über einen Zeitintervall auftritt, in dem das Fenstersignal aktiv, die Einrichtung jedoch nicht in verriegeltem Zustand ist.
- In einer solchen Variante ist eine Einrichtung zur Frequenzselektion wie zuvor beschrieben dadurch gekennzeichnet, daß sie einen digitalen Tiefpaßfilter aufweist, zwischen den Datenausgang des Flip-Flop-Speichers und den zweiten Ausgang der Einrichtung eingefügt.
- In einer besonderen Durchführungsform dieser Variante ist diese Einrichtung zur Frequenzselektion dadurch gekennzeichnet, daß der digitale Filter aufweist:
- - einen Modulo-Zähler M mit einem Eingang zur Autorisation des Zählens/Initialisierens, verbunden mit dem Ausgang des Flip-Flop-Speichers, einem Uhreingang für den Erhalt des Referenzsignals und P Ausgängen, mit M = 2P, einem aktiven Stand am Eingang zur Autorisation des Zählens/Initialisierens, um dem Zähler das Zählen zu autorisieren, einem inaktiven Stand, um jeden der Ausgänge des Zählers auf inaktiven Stand zu bringen,
- - ein sogenanntes Detektionsmodul, das P Eingänge aufweist, mit den P Ausgängen des Zählers verbunden, und einen Ausgang, der den zweiten Ausgang der Einrichtung bildet, zum Abgeben eines Signals bestimmt, das auf aktiven Stand gebracht wird, wenn alle Ausgänge des Zählers auf aktivem Stand sind, und auf diesem Stand beibehalten wird, bis der Zähler einen inaktiven Stand an seinem Eingang zur Autorisation des Zählens/Initialisierens erhält.
- Die möglichen Formen für den Erhalt des Fenstersignals sind zahlreich. Eine Variante der Erfindung schlägt eine vorteilhafte Form für den Erhalt vor, da ihre Umsetzung keine zusätzlichen Komponenten erfordert. Diese Variante bietet eine Einrichtung zur Frequenzselektion wie zuvor beschrieben, in der der Frequenzteiler aus N Modulen besteht, sogenannten elementaren Modulen, in Kaskade angeordnet, jeweils mit einem Dateneingang, einem Datenausgang und einem Impulsausgang versehen, wobei der Eingang des ersten elementaren Moduls den ersten Eingang des Frequenzteilers bildet, jedes elementare Modul zur Durchführung einer Frequenzteilung und zur Abgabe an seinem Datenausgang eines Signals bestimmt ist, das aus dieser Teilung hervorgeht, und an seinem Impulsausgang eines Signals, das über jede Periode des Ausgangssignals des Frequenzteilers über den ersten aktiven Zustand des Eingangssignals aktiv, und ansonsten inaktiv ist, Einrichtung dadurch gekennzeichnet, daß wenn der Ausgang des i-ten elementaren Moduls, wobei i von 1 bis N variieren kann, über das Steuersignal selektiert wird, am zweiten Eingang des Frequenzteilers erhalten, um den Ausgang des besagten Teilers zu bilden, das Fenstersignal eines der am Impulsausgang eines der i ersten elementaren Module abgegebenen Signale ist.
- Diese Variante nutzt die von der Kaskadenschaltung der elementaren Module bewirkte Verzögerungen. Tatsächlich weist das am Ausgang jedes elementaren Moduls vorhandene Signal eine gewisse Verzögerung zu dem an seinem Eingang vorhandenen Signal auf. Diese Verzögerung reicht aus, damit die aktiven Flanken des Ausgangssignals eines elementaren Moduls von dem am Impulsausgang eines der vorhergehenden elementaren Module abgegebenen Signal umrahmt werden.
- Eine solche Variante ermöglicht zudem die Selektion über Multiplex, entsprechend dem Ausgangssignal des Frequenzteilers, des von den Impulsausgängen der elementaren Module gelieferten Signals, das eine Impulsbreite aufweist, die zur Detektion der Verriegelung die größte Präzision liefert. Die Selektion des Ausgangssignals des Frequenzteilers findet z. B. mit einem Multiplexer statt, von dem Steuersignal gesteuert, während eben dieses Steuersignal parallel das am besten geeignete Fenstersignal selektiert.
- Eine andere Variante der Erfindung bietet eine Form für den Erhalt des Fenstersignals, im Falle der Frequenzteiler eine zu der zuvor erklärten unterschiedliche Form aufweist. Diese Variante betrifft eine Einrichtung zur Frequenzselektion wie weiter oben beschrieben, in der der Frequenzteiler aufweist:
- - N sogenannte elementare Module, die jeweils einen Dateneingang zum Erhalt eines Eingangssignals und einen Datenausgang zur Abgabe eines Signals aufweisen, dessen Frequenz K-mal unter der des an seinem Eingang erhaltenen Signals liegt, wobei der Ausgang eines elementaren Moduls mit dem Eingang des folgenden elementaren Moduls verbunden ist, der Eingang des ersten elementaren Moduls den ersten Eingang des Frequenzteilers bildet, der Ausgang des N-ten elementaren Moduls den Ausgang des Frequenzteilers bildet, jedes Modul zudem einen Impulsausgang aufweist, um ein Signal abzugeben, das über jede Periode des Ausgangssignals des Frequenzteilers über den ersten aktiven Zustand des Eingangssignals aktiv, und ansonsten inaktiv ist,
- - einen Dekodierer mit einem Eingang, der den zweiten Eingang des Frequenzteilers bildet, und N Ausgängen, die jeweils das Verhältnis K zwischen der Frequenz des Eingangssignals eines elementaren Moduls und der seines Ausgangssignals definieren,
- Einrichtung dadurch gekennzeichnet, daß das Fenstersignal eines der von den Impulsausgängen der elementaren Module abgegebenen Signale ist.
- In einer besonders vorteilhaften Durchführungsform dieser Variante ist eine solche Einrichtung zur Frequenzselektion dadurch gekennzeichnet, daß sie einen Multiplexer mit N Dateneingängen, einen Steuereingang und einen Datenausgang aufweist, wobei jeder der N Dateneingänge mit dem Impulsausgang eines der elementaren Module des Frequenzteilers verbunden und der Dekodierer mit einem zusätzlichen Ausgang versehen ist, mit dem Steuereingang des Multiplexers verbunden, um es diesem zu ermöglichen, an seinem Ausgang ein Fenstersignal abzugeben, gebildet aus dem am Impulsausgang des j-ten elementaren Moduls abgegebenen Signal, wobei j entsprechend dem Steuersignal von 1 bis N variiert.
- Eine solche Variante ermöglicht die Selektion, über Multiplex, des der von den Impulsausgängen der elementaren Module abgegebenen Signale, welches das Fenstersignal bilden muß, und folglich die Wahl zwischen der Impulsbreite des besagten Signals, das die Detektionspräzision der Verriegelung definiert.
- Die Erfindung betrifft auch, in ihrer mehr generellen Form, einen Synchronismusdetektor, versehen mit einem ersten Eingang, bestimmt für den Erhalt eines ersten Eingangssignals, einem zweiten Eingang, bestimmt für den Erhalt eines zweiten Eingangssignals, und einem Ausgang, wobei der Detektor Verfahren enthält, um ein Signal zu erzeugen, das sogenannte Fenstersignal, aktiv über bestimmte Zeitintervalle, die jeweils eine aktive Flanke des ersten Eingangssignals einschließen, und einen Flip-Flop-Speicher, versehen mit einem Dateneingang, einem Uhreingang und einem Datenausgang, wobei der Dateneingang dazu dient, das Fenstersignal zu erhalten, der Uhreingang dazu dient, den zweiten Signaleingang zu erhalten der Datenausgang den zweiten Ausgang des Synchronismusdetektors bildet.
- Ein solcher Detektor kann vorteilhaft in Systemtypen eingesetzt werden, deren Verhalten sich entsprechend der Frequenz der Signale, die sie am Eingang erhalten, anpassen muß, wie z. B. Modulatoren/Demodulatoren oder adaptive Filter.
- Eine Variante eines solchen Detektors, dazu bestimmt, gegen Situationen zu immunisieren, in denen eine aktive Flanke des zweiten Signals unerwartet über einen Zeitintervall auftritt, in dem das Fenstersignal aktiv ist, das erste und das zweite Eingangssignal jedoch nicht in Phase sind, weist einen Synchronismusdetektor wie zuvor beschrieben auf, dadurch gekennzeichnet, daß er einen digitalen Tiefpaßfilter aufweist, zwischen den Datenausgang des Flip-Flop-Speichers und den Ausgang des Synchronismusdetektors eingefügt.
- Die Erfindung wird besser anhand der folgenden Beschreibung einiger Durchführungsformen verstanden, als nicht erschöpfende Beispiele und hinsichtlich der beigefügten Zeichnungen gegeben, von denen:
- - Fig. 1 ein Teil-Funktionsschema ist, das eine Einrichtung zur Frequenzselektion nach der Erfindung beschreibt,
- - Fig. 2 ein Teil-Funktionsschema ist, das einen digitalen Tiefpaßfilter beschreibt, vorhanden in einer Einrichtung zur Frequenzselektion nach einer Variante der Erfindung,
- - Fig. 3 ein Teil-Funktionsschema ist, das einen Frequenzteiler beschreibt, vorhanden in einer Einrichtung zur Frequenzselektion nach einer V ariante der Erfindung,
- - Fig. 4 ein Teil-Funktionsschema ist, das einen Frequenzteiler beschreibt, vorhanden in einer Einrichtung zur Frequenzselektion nach einer anderen Variante der Erfindung,
- - Fig. 5 eine Anordnung von Chronogrammen ist, zur Beschreibung des Verlaufs der Signale, vorhanden in einer Einrichtung zur Frequenzselektion nach dieser anderen Variante der Erfindung, und
- - Fig. 6 eine Anordnung von Chronogrammen ist, zur Beschreibung des Verlaufs der Signale, vorhanden in einer Einrichtung zur Frequenzselektion mit einem Tiefpaßfilter.
- Fig. 1 zeigt schematisch eine Einrichtung zur Frequenzselektion nach der Erfindung. Diese Einrichtung weist einen ersten Eingang auf, zum Erhalt eines Funksignals RF, dessen Frequenz Funkfrequenz bezeichnet wird. Dieses Funksignal wird im Rahmen eines Signalsatzes selektiert, dessen Frequenzen in einem bestimmten Bereich liegen. Die Einrichtung weist zudem einen zweiten Eingang auf, zum Erhalt eines sogenannten Steuersignals CMD, das die Frequenz des zu selektierenden Funksignals definiert. Die Einrichtung weist außerdem einen ersten Ausgang auf, zur Abgabe eines Signals FI, dessen Frequenz Zwischenfrequenz bezeichnet wird, und die feststeht. Die Einrichtung weist schließlich einen zweiten Ausgang auf, zur Abgabe eines Signals SYNC, zur Anzeige dafür, daß die Funkfrequenz der vom Steuersignal definierten Frequenz entspricht. Die Einrichtung weist auf:
- - einen Oszillator OSC mit einem Regeleingang zum Erhalt eines sogenannten Regelsignals Vtun und einem Ausgang zur Abgabe eines Signals Vco, dessen Frequenz vom Wert des Regelsignals Vtun abhängt,
- - einen Mischer M mit einem ersten Eingang, der den ersten Eingang der Einrichtung bildet, zum Erhalt des Funksignals RF, einem zweiten Eingang, mit dem Ausgang des Oszillators OSC verbunden, und einem Ausgang, der den ersten Ausgang der Einrichtung bildet, der ein Signal FI abgibt, dessen Frequenz gleich der Differenz zwischen der Frequenz des am ersten Eingang erhaltenen Funksignals RF und der des am zweiten Eingang erhaltenen Signals Vco ist,
- - einen Frequenzteiler DIV mit einem ersten Eingang, mit dem Ausgang des Oszillators OSC verbunden, und einem zweiten Eingang, der den zweiten Eingang der Einrichtung bildet, und einem Ausgang zur Abgabe eines Signals Vco/R, dessen Frequenz gleich der Frequenz des am ersten Eingang erhaltenen Signals ist, geteilt durch eine vom Steuersignal CMD definierte Zahl, am zweiten Eingang erhalten,
- - einen Phasendetektor PD mit einem ersten Eingang, zum Erhalt eines Signals Vref, dem sogenannten Referenzsignal, dessen Frequenz fest ist, und einem zweiten Eingang, mit dem Ausgang des Frequenzteilers DIV verbunden, und einem Ausgang, mit dem Eingang des Oszillators verbunden.
- In einer solchen Einrichtung ermöglicht die Wahl des Verhältnisses zwischen der Frequenz des Ausgangssignals Vco des Oszillators OSC und der des Ausgangssignals Vco/R des Frequenzteilers, Verhältnis, das wir mit R bezeichnen, die Selektion des Funksignals RF. Tatsächlich ist die Zwischenfrequenz des Signals FI, vom Mischer M erzeugt, gleich der Differenz zwischen dem Funksignal und der Frequenz des Ausgangssignals Vco des Oszillators OSC. Während die Zwischenfrequenz fest ist, hängt die Funkfrequenz des Funksignals nur von der Frequenz des Signals Vco ab. Dabei ist in verriegeltem Zustand die Frequenz des Signals Vco gleich R mal Vref.
- Die auf Fig. 1 dargestellte Einrichtung weist zudem Verfahren W auf, um ein Signal Ws zu erzeugen, das sogenannte Fenstersignal, aktiv über bestimmte Zeitintervalle, die jeweils eine aktive Flanke des Ausgangssignals des Frequenzteilers Vco/R einschließen. Die Einrichtung enthält einen Flip-Flop-Speicher L, versehen mit einem Dateneingang D, einem Uhreingang und einem Datenausgang Q, wobei der Dateneingang D das Fenstersignal Ws erhält, der Uhreingang das Referenzsignal Vref erhält und der Datenausgang Q den zweiten Ausgang der Einrichtung bildet. Das vom Datenausgang Q abgegebene Signal SYNC des Flip-Flop-Speichers L zeigt die Verriegelung an, wenn es auf aktivem Stand ist.
- Eine aktive Flanke des Ausgangssignals Vco/R des Frequenzteilers DIV kann zufällig mit einer aktiven Flanke des Referenzsignals Vref zusammentreffen, ohne daß die Einrichtung deshalb in verriegeltem Zustand ist. In solch einer Situation bringt die auf Fig. 1 dargestellte Einrichtung das Ausgangssignal SYNC des Flip-Flop-Speichers L auf aktiven Stand und meldet irrtümlich eine Verriegelung. Es ist wünschenswert, die Einrichtung mit Filterverfahren auszustatten, um sie gegen solche Situationen zu immunisieren.
- Fig. 2 zeigt einen digitalen Tiefpaßfilter LPF, eingefügt zwischen den Datenausgang Q des Flip-Flop-Speichers L und den zweiten Ausgang der Einrichtung. In diesem Beispiel enthält der digitale Filter:
- - einen Modulo-Zähler M, cm mit einem Eingang zur Autorisation des Zählens/Initialisierens CE/RZ, verbunden mit dem Ausgang Q des Flip-Flop-Speichers L, einen Uhreingang Ck für den Erhalt des Referenzsignals Vref, und P Ausgänge, mit M = 2P, einen aktiven Stand am Eingang zur Autorisation des Zählens/Initialisierens CE/RZ, um dem Zähler cm das Zählen zu autorisieren, einen inaktiven Stand, um jeden der Ausgänge des Zählers cm auf inaktiven Stand zu bringen,
- - ein sogenanntes Detektionsmodul DM, das P Eingänge aufweist, mit den P Ausgängen des Zählers verbunden, und einen Ausgang, der den zweiten Ausgang der Einrichtung bildet, zum Abgeben eines Signals SYNC, das auf aktiven Stand gebracht wird, wenn alle Ausgänge des Zählers auf aktivem Stand sind, und auf diesem Stand beibehalten wird, bis der Zähler einen inaktiven Stand an seinem Eingang zur Autorisation des Zählens/Initialisierens erhält.
- Das Detektionsmodul DM enthält ein logisches "UND"-Gate AG, das P Eingänge aufweist, mit den P Ausgängen des Zählers verbunden, und einen Ausgang, der das Signal SYNC abgibt, dessen Stand aktiv ist, wenn alle Ausgänge des Zählers cm auf aktivem Stand sind. Das Detektionsmodul DM enthält ein logisches "NEIN-ODER"-Gate NR mit einem Eingang, mit dem Ausgang des logischen "ODER"-Gates AG verbunden, einen Eingang zum Erhalt des Referenzsignals Vref und einen Ausgang, verbunden mit dem Uhreingang Ck des Zählers cm, der folglich, wenn das Signal SYNC auf inaktivem Stand ist, die Umkehrung des Referenzsignals Vref erhält. Wenn der Zähler cm den letzten Zustand seines Zählzyklus erreicht, in dem alle seine Ausgänge auf aktivem Stand sind, ist das Signal SYNC auf aktivem Stand und unterbricht, über das logische "NEIN-ODER"- Gate NR, die eingehenden Uhrimpulse am Uhreingang Ck des Zählers cm. Das Zählen wird dann ausgesetzt, und der Zähler cm wird im letzten Zustand seines Zählzyklus erhalten. Im Falle von Synchronismusverlust zwischen den Signalen Vco/R und Vref, wird der Ausgang Q des Flip-Flop-Speichers L in inaktiven Stand gebracht, was alle Ausgänge des Zählers cm auf inaktiven Stand bringt. Das Signal SYNC wird dann in inaktiven Stand gebracht, was es am Uhreingang des Zählers cm ermöglicht, erneut die Umkehrung des Referenzsignals Vref zu erhalten. Der Zähler kann jedoch nur zählen, wenn die Einrichtung in verriegeltem Zustand ist, d. h. wenn der Ausgang Q des Flip-Flop-Speichers L wieder auf aktiver Ebene ist.
- Fig. 3 zeigt einen Modus zum Erhalt des Signalfensters. Diese Figur zeigt schematisch einen Frequenzteiler DIV, vorhanden in einer Einrichtung zur Frequenzselektion nach einer Variante der Erfindung. Dieser Frequenzteiler DIV besteht aus N Modulen, sogenannten elementaren Modulen EM1, EM2, ... EMN, in Kaskade angeordnet, jeweils mit einem Dateneingang I, einem Datenausgang O und einem Impulsausgang PLS versehen. Der Eingang des ersten elementaren Moduls EM1 bildet den ersten Eingang des Frequenzteilers DIV. Jedes elementare Modul führt eine Frequenzteilung durch und gibt an seinem Datenausgang O ein Signal ab, das aus dieser Teilung hervorgeht, und an seinem Impulsausgang PLS ein Signal, das über jede Periode des Ausgangssignals Vco/R des Frequenzteilers DIV über den ersten aktiven Zustand des Eingangssignals aktiv, und ansonsten inaktiv ist. Wenn diese elementaren Module z. B. Flip-Flop-Speicher sind, führt jedes Modul eine Teilung durch zwei durch. Der Ausgang des i-ten elementaren Moduls, wobei i von 1 bis N variieren kann, wird über das Steuersignal CMD selektiert, am zweiten Eingang des Frequenzteilers DIV erhalten, um den Ausgang des besagten Teilers zu bilden. Diese Selektion wird hier mit einem ersten Multiplexer M1 vorgenommen, der N Dateneingänge aufweist, jeweils mit dem Ausgang eines elementaren Moduls verbunden, wobei ein Steuereingang und ein Datenausgang den Ausgang des Frequenzteilers DIV bilden, der das Signal Vco/R abgibt. Der Frequenzteiler DIV enthält einen Dekodierer D1 mit einem Eingang und einem ersten und einem zweiten Ausgang, wobei der Eingang des Dekodierers D1 das Steuersignal CMD erhält, der Dekodierer Dl an seinem ersten Ausgang ein Steuersignal abgibt, um dem ersten Multiplexer M1 die Selektion des Ausgangs der elementaren Module zu ermöglichen, der den Ausgang des Frequenzteilers DIV bilden wird. Dieses System des Multiplex der Ausgänge ermöglicht die Bestimmung des Verhältnisses R zwischen der Frequenz des Eingangssignals Vco des Frequenzteilers und der seines Ausgangssignals Vco/R. Wenn die elementaren Module Flip-Flop-Speicher sind, und wenn der Ausgang des i-ten elementaren Moduls EM1 ausgewählt ist, um den Ausgang des Frequenzteilers DIV zu bilden, wird die Frequenz des Ausgangssignals Vco/R zu der des Eingangssignals Vco (R = 2i) 2i mal kleiner. Der auf Fig. 3 dargestellte Frequenzteiler DIV enthält zudem einen zweiten Multiplexer M2, der N Dateneingänge aufweist, jeweils mit dem Impulsausgang PLS eines elementaren Moduls verbunden, einen Steuereingang und einen Datenausgang, der das Fenstersignal Ws abgibt. Der Dekodierer D1 gibt an seinem zweiten Ausgang ein Steuersignal ab, das dem zweiten Multiplexer M2 die Selektion des Signals ermöglicht, welches von den Impulsausgängen der i ersten elementaren Module abgegeben wird, und das Fenstersignal Ws bildet. Der Dekodierer D1 kann somit die Impulsbreite des Fenstersignals Ws an die des Ausgangssignal Vco/R des Teilers DIV anpassen.
- Fig. 4 zeigt schematisch einen Frequenzteiler DIV in einer Einrichtung zur Frequenzselektion nach einer anderen Variante der Erfindung. Der Frequenzteiler enthält:
- - N sogenannte elementare Module EM1, EM2, ... EMN, die jeweils einen Dateneingang I zum Erhalt eines Eingangssignals und einen Datenausgang O zur Abgabe eines Signals aufweisen, dessen Frequenz K-mal unter der des an seinem Eingang erhaltenen Signals liegt, wobei der Ausgang O eines elementaren Moduls mit dem Eingang I des folgenden elementaren Moduls verbunden ist, der Eingang I des ersten elementaren Moduls EM1 den ersten Eingang des Frequenzteilers DIV bildet, der Ausgang O des N-ten elementaren Moduls EMN den Ausgang des Frequenzteilers DIV bildet, jedes Modul zudem einen Impulsausgang PLS aufweist, der ein Signal abgibt, das über jede Periode des Ausgangssignals Vco/R des Frequenzteilers DIV über den ersten aktiven Zustand des Eingangssignals aktiv, und ansonsten inaktiv ist,
- - einen Dekodierer DEC mit einem Eingang, der den zweiten Eingang des Frequenzteilers bildet, und N Ausgängen S1, S2, ... SN, die jeweils das Verhältnis K zwischen der Frequenz des Eingangssignals eines elementaren Moduls und der seines Ausgangssignals definieren. In einem solchen Frequenzteiler und im Gegensatz zu dem, der zuvor beschrieben wurde, ist es nicht die Wahl des Ausgangs eines der elementaren Module, die das Verhältnis R zwischen der Frequenz des Eingangssignals des Teilers und der seines Ausgangssignals definiert. Die Bestimmung dieses Verhältnisses R wird hier vorgenommen, indem direkt auf das Verhältnis K jedes elementaren Moduls eingewirkt wird, und R ist gleich der Summe dieser Verhältnisse (R = K1+K2+...+KN). Der Teiler DIV enthält zudem einen Multiplexer MX mit N Dateneingängen, einen Steuereingang und einen Datenausgang, wobei die N Dateneingänge jeweils mit dem Impulsausgang PLS eines der elementaren Moduls EM1, EM2, ... EMN des Frequenzteilers DIV verbunden sind, und der Dekodierer DEC mit einem zusätzlichen Ausgang versehen ist, mit dem Steuereingang des Multiplexers MX verbunden, um es diesem zu ermöglichen, an seinem Ausgang ein Fenstersignal Ws abzugeben, gebildet aus dem am Impulsausgang des j-ten elementaren Moduls abgegebenen Signal, wobei j entsprechend dem Steuersignal von 1 bis N variiert. Ein solches System ermöglicht die Anpassung der Impulsbreite des Signalfensters an die des Ausgangssignal des Teilers Vco/R.
- Fig. 5 zeigt den Verlauf der in einer Einrichtung mit solch einem Frequenzteiler vorhanden Signale. Die Frequenz des Signals Vref ist fest und entspricht einer Periode T. Der Ausgang O(EMN) des N-ten elementaren Moduls EMN des Frequenzteilers DIV liefert dessen Ausgangssignal Vco/R. Das Ausgangssignal, O(EMN) bezeichnet, des elementaren Moduls EMN ist in Verzug in bezug auf das Signal, das es am Eingang erhält und welches das Ausgangssignal des vorhergehenden elementaren Moduls EMN-1 ist, und auch in bezug auf das Signal, PLS(EMN) bezeichnet, das von dem Impulsausgang des EMN kommt. Diese Verzögerung ist dem elementaren Modul eigen und entspricht einer Übergangszeit des elektrischen Signals zwischen dem Eingang und dem Ausgang des elementaren Moduls. In dem hier beschriebenen Beispiel führt das letzte Modul EMN eine Teilung der Frequenz durch zwei (KN = 2) durch. Das Signal Ws ist das von dem Impulsausgang eines der Module, das dem elementaren Modul EMN vorausgeht, abgegebene Signal. In bezug auf das Signal Ws ist die Verzögerung Vco/R noch größer und gleich der Summe der Verzögerungen, bewirkt von den elementaren Modulen, die den Ausgang des Frequenzteilers von dem elementaren Modul teilen, dessen Impulsausgang das Fenstersignal Ws abgibt. Die Impulsbreite des Fenstersignals Ws ist natürlich geringer als die des PLS(EMN). Das Fenstersignal Ws umrahmt folglich die aktive Flanke des Ausgangssignals Vco/R des Frequenzteilers.
- Bei dem hier dargelegte Fall hatten Vref und Vco/R synchrone aktive Flanken zum Zeitpunkt T-t0, nicht auf der Figur dargestellt, was zur Wirkung hatte, den Datenausgang Q des Flip-Flop-Speichers L auf aktiven Stand zu bringen. Zum Zeitpunkt t0, der einer aktiven Flanke von Vref entspricht, sind Vco/R und Vref nicht mehr synchron. Das Fenstersignal Ws, das am Dateneingang D des Flip-Flop-Speichers L vorhanden ist, kommt dann mit der aktiven Flanke von Vref auf inaktiven Stand, und der Ausgang Q des Flip-Flop-Speichers L wird auf inaktiven Stand gebracht. Zum Zeitpunkt t1 sind Vco/R und Vref synchron. Das Fenstersignal Ws ist dann mit der aktiven Flanke von Vref auf aktivem Stand, und der Ausgang Q des Flip-Flop-Speichers L wird auf aktiven Stand gebracht. Zum Zeitpunkt t2 sind Vco/R und Vref immer noch synchron. Der Ausgang Q des Flip-Flop- Speichers L bleibt folglich auf aktivem Stand.
- Fig. 6 zeigt den Verlauf der in einer Einrichtung zur Frequenzselektion mit einem Tiefpaßfilter vorhanden Signale, wie auf Fig. 2 dargestellt. Die Zeitskala wurde in bezug auf die der Fig. 5 vergrößert, um die Beobachtung der Filtereffekte zu ermöglichen. In diesem besondere Fall ist der Zähler cm ein Modulo-Zähler 8. Wie weiter oben beschrieben sind die Signale Vco/R und Vref zum Zeitpunkt t0 nicht synchron. Der Datenausgang Q des Flip-Flop-Speichers L wird folglich auf inaktiven Stand gebracht, was dem Eingang zur Autorisation des Zählens/Initialisierens CE/RZ des Zählers cm übertragen wird. Dessen Ausgänge sind dann alle auf inaktivem Stand. Ab t1 sind die Signale Vco/R synchron. Der Zähler cm zählt folglich seinen Zählzyklus zum Zeitpunkt t1', versetzt in bezug auf t1 um eine halbe Periode des Signals Vref, aufgrund dessen Umkehrung durch das logische "NEIN-ODER"-Gate NR, wobei dieser Zyklus bei t3 endet, wenn die siebte aktive Flanke an den Uhreingang Ck(cm) des Zählers cm kommt. Das Ausgangssignal SYNC des logischen "UND"-Gates AG wird dann auf aktiven Stand gebracht, und bringt den Ausgang des logischen "NEIN-ODER%Gates NR auf inaktiven Stand, und setzt somit anhand von t3 + dt das Eintreffen der Uhrimpulse in den Uhreingang Ck(cm) des Zählers cm aus, der folglich im ersten Zustand seines Zählzyklus erhalten wird. Die Verzögerung dt gründet auf der Durchgangszeit durch die logischen Gates AG und NR. Das Signal SYNC wird folglich auf aktivem Stand erhalten. Zum Zeitpunkt t4 sind die Signale Vco/R nicht mehr synchron. Der Datenausgang Q des Flip-Flop-Speichers L wird folglich auf inaktiven Stand gebracht und bringt somit sämtliche Ausgänge des Zählers cm, und somit das Signal SYNC, auf inaktiven Stand. Der Uhreingang Ck(cm) des Zählers cm erhält dann erneut die Uhrimpulse, doch der Zähler nimmt seinen Zählzyklus nicht auf, da in Initialisierungszustand, solange der Ausgang Q des Flip-Flop- Speichers L auf inaktivem Stand verbleibt. Zum Zeitpunkt t5 sind die Signale Vco/R und Vref erneut synchron. Der Datenausgang Q des Flip-Flop-Speichers L wird folglich auf aktiven Stand gebracht, und autorisiert so dem Zähler cm, seinen Zählzyklus zum Zeitpunkt t5' zu beginnen, in bezug auf t5 um eine halbe Periode des Signals Vref versetzt. Die Tatsache, daß vor t0 der Uhreingang Ck(cm) des Zählers cm die Uhrimpulse erhielt, beweist, daß der Synchronismus zwischen den beiden Signalen VcoIR und Vref zu kurz war, um dem Zähler die Durchführung eines kompletten Zählzyklus zu ermöglichen, an dessen Ende sein Uhreingang hätte gesperrt werden müssen. Die Verbindung des Zählers cm und des Detektionsmoduls DM entspricht folglich einem Tiefpaßfilter, unter Berücksichtigung in diesem Beispiel ausschließlich der aktiven Zustände einer Dauer über oder gleich sieben Perioden des Referenzsignals Vref.
- Die Fig. 5 und 6 enthalten Signale, für die der aktive Stand der logische Stand "1", und der inaktive Stand der logische Stand "0" ist. Ebenso sind die aktiven Flanken die ansteigenden Flanken. Die hier gemachte Beschreibung ist leicht auf den Fall zu übertragen, mit als aktivem Stand dem logischen Stand "0", und als inaktivem Stand dem logische Stand "1", sowie den absteigenden Flanken als aktiven Flanken.
Claims (8)
1. Einrichtung zur Frequenzselektion, die einen ersten Eingang aufweist, zum
Erhalt eines Funksignals bestimmt, dessen Frequenz Funkfrequenz (RF) bezeichnet wird,
wobei dieses Funksignal im Rahmen eines Signalsatzes selektiert wird, dessen Frequenzen
in einem bestimmten Bereich liegen, die Einrichtung einen zweiten Eingang aufweist, zum
Erhalt eines sogenannten Steuersignals bestimmt, das die Frequenz des zu selektierenden
Funksignals definiert (CMD), die Einrichtung einen ersten Ausgang aufweist, zur Abgabe
eines Signals bestimmt, dessen Frequenz Zwischenfrequenz bezeichnet wird, und die
feststeht (FI), die Einrichtung einen zweiten Ausgang aufweist, zur Abgabe eines Signals,
zur Anzeige dafür bestimmt, daß die Funkfrequenz der vom Steuersignal definierten
Frequenz entspricht (SYNC), und die Einrichtung aufweist:
- einen Oszillator (OSC) mit einem Regeleingang zum Erhalt eines sogenannten
Regelsignals und einem Ausgang zur Abgabe eines Signals, dessen Frequenz vom Wert des
Regelsignals abhängt,
- einen Mischer (M) mit einem ersten Eingang, der den ersten Eingang der
Einrichtung bildet, zum Erhalt des Funksignals, einem zweiten Eingang, mit dem Ausgang
des Oszillators verbunden, und einem Ausgang, der den ersten Ausgang der Einrichtung
bildet, zur Abgabe eines Signals bestimmt, dessen Frequenz gleich der Differenz zwischen
der Frequenz des am ersten Eingang erhaltenen Signals und der des am zweiten Eingang
erhaltenen Signals ist,
- einen Frequenzteiler (DIV) mit einem ersten Eingang, mit dem Ausgang des
Oszillators verbunden, und einem zweiten Eingang, der den zweiten Eingang der
Einrichtung bildet, und einem Ausgang zur Abgabe eines Signals, dessen Frequenz gleich
der Frequenz des am ersten Eingang erhaltenen Signals ist, geteilt durch eine vom
Steuersignal definierte Zahl, am zweiten Eingang erhalten,
- einen Phasendetektor (PD) mit einem ersten Eingang, zum Erhalt eines
sogenannten Referenzsignals bestimmt, dessen Frequenz fest ist, und einem zweiten
Eingang, mit dem Ausgang des Frequenzteilers verbunden, und einem Ausgang, mit dem
Eingang des Oszillators verbunden,
Einrichtung dadurch gekennzeichnet, daß sie Verfahren zum Erzeugen eines
Signals (W) enthält, dem sogenannten Fenstersignal, aktiv über bestimmte Zeitintervalle,
die jeweils eine aktive Flanke des Ausgangssignals des Frequenzteilers einschließen, und
einen Flip-Flop-Speicher (L), versehen mit einem Dateneingang, einem Uhreingang und
einem Datenausgang, wobei der Dateneingang dazu dient, das Fenstersignal zu erhalten,
der Uhreingang dazu dient, das Referenzsignals zu erhalten und der Datenausgang den
zweiten Ausgang der Einrichtung bildet.
2. Einrichtung zur Frequenzselektion nach Anspruch 1, dadurch
gekennzeichnet, daß sie einen digitalen Tiefpaßfilter (LPF) aufweist, zwischen den
Datenausgang des Flip-Flop-Speichers und den zweiten Ausgang der Einrichtung
eingefügt.
3. Einrichtung zur Frequenzselektion nach Anspruch 2, dadurch
gekennzeichnet, daß der digitale Filter aufweist:
einen Modulo-Zähler (cm) mit einem Eingang zur Autorisation des
Zählens/Initialisierens, verbunden mit dem Ausgang des Flip-Flop-Speichers, einem
Uhreingang für den Erhalt des Referenzsignals und P Ausgängen, mit M = 2P, einem aktiven
Stand am Eingang zur Autorisation des Zählens/Initialisierens, um dem Zähler das Zählen
zu autorisieren, einem inaktiven Stand, um jeden der Ausgänge des Zählers auf inaktiven
Stand zu bringen,
ein sogenanntes Detektionsmodul (DM), das P Eingänge aufweist, mit den P
Ausgängen des Zählers verbunden, und einen Ausgang, der den zweiten Ausgang der
Einrichtung bildet, zum Abgeben eines Signals bestimmt, das auf aktiven Stand gebracht
wird, wenn alle Ausgänge des Zählers auf aktivem Stand sind, und auf diesem Stand
beibehalten wird, bis der Zähler einen inaktiven Stand an seinem Eingang zur Autorisation
des Zählens/Initialisierens erhält.
4. Einrichtung zur Frequenzselektion nach einem der Ansprüche 1, 2 oder 3, in
der der Frequenzteiler aus N Modulen besteht, sogenannten elementaren Modulen
(EM1...EMN), in Kaskade angeordnet, jeweils mit einem Dateneingang, einem
Datenausgang und einem Impulsausgang versehen, wobei der Eingang des ersten
elementaren Moduls den ersten Eingang des Frequenzteilers bildet, jedes elementare Modul
zur Durchführung einer Frequenzteilung und zur Abgabe an seinem Datenausgang eines
Signals bestimmt ist, das aus dieser Teilung hervorgeht, und an seinem Impulsausgang
eines Signals, das über jede Periode des Ausgangssignals des Frequenzteilers über den
ersten aktiven Zustand des Eingangssignals aktiv, und ansonsten inaktiv ist, Einrichtung
dadurch gekennzeichnet, daß wenn der Ausgang des i-ten elementaren Moduls, wobei i von
1 bis N variieren kann, über das Steuersignal selektiert wird, am zweiten Eingang des
Frequenzteilers erhalten, um den Ausgang des besagten Teilers zu bilden, das Fenstersignal
eines der am Impulsausgang eines der i ersten elementaren Module abgegebenen Signale
ist.
5. Einrichtung zur Frequenzselektion nach einem der Ansprüche 1, 2 oder 3, in
der der Frequenzteiler aufweist:
N sogenannte elementare Module (EM1...EMN), die jeweils einen Dateneingang
zum Erhalt eines Eingangssignals und einen Datenausgang zur Abgabe eines Signals
aufweisen, dessen Frequenz K-mal unter der des an seinem Eingang erhaltenen Signals
liegt, wobei der Ausgang eines elementaren Moduls mit dem Eingang des folgenden
elementaren Moduls verbunden ist, der Eingang des ersten elementaren Moduls den ersten
Eingang des Frequenzteilers bildet, der Ausgang des N-ten elementaren Moduls den
Ausgang des Frequenzteilers bildet, jedes Modul zudem einen Impulsausgang aufweist, um
ein Signal abzugeben, das über jede Periode des Ausgangssignals des Frequenzteilers über
den ersten aktiven Zustand des Eingangssignals aktiv, und ansonsten inaktiv ist,
einen Dekodierer (D1) mit einem Eingang, der den zweiten Eingang des
Frequenzteilers bildet, und N Ausgängen, die jeweils das Verhältnis K zwischen der
Frequenz des Eingangssignals eines elementaren Moduls und der seines Ausgangssignals
definieren,
Einrichtung dadurch gekennzeichnet, daß das Fenstersignal eines der von
den Impulsausgängen (PLS) der elementaren Module abgegebenen Signale ist.
6. Einrichtung zur Frequenzselektion nach Anspruch 5, dadurch
gekennzeichnet, daß sie einen Multiplexer (M1) mit N Dateneingängen, einen
Steuereingang und einen Datenausgang aufweist, wobei jeder der N Dateneingänge mit
dem Impulsausgang eines der elementaren Module des Frequenzteilers verbunden und der
Dekodierer mit einem zusätzlichen Ausgang versehen ist, mit dem Steuereingang des
Multiplexers verbunden, um es diesem zu ermöglichen, an seinem Ausgang ein
Fenstersignal abzugeben, gebildet aus dem am Impulsausgang des j-ten elementaren
Moduls abgegebenen Signal, wobei j entsprechend dem Steuersignal von 1 bis N variiert.
7. Synchronismusdetektor, versehen mit einem ersten Eingang (Vco/R),
bestimmt für den Erhalt eines ersten Eingangssignals, einem zweiten Eingang (Vref),
bestimmt für den Erhalt eines zweiten Eingangssignals, und einem Ausgang (SYNC),
wobei der Detektor Verfahren enthält, um ein Signal zu erzeugen, das sogenannte
Fenstersignal, aktiv über bestimmte Zeitintervalle, die jeweils eine aktive Flanke des ersten
Eingangssignals einschließen, und einen Flip-Flop-Speicher (L), versehen mit einem
Dateneingang, einem Uhreingang und einem Datenausgang, wobei der Dateneingang dazu
dient, das Fenstersignal zu erhalten, der Uhreingang dazu dient, den zweiten Signaleingang
zu erhalten der Datenausgang den Ausgang des Synchronismusdetektors bildet.
8. Synchronismusdetektor nach Anspruch 7, dadurch gekennzeichnet, daß er
einen digitalen Tiefpaßfilter (LPF) aufweist, zwischen den Datenausgang des Flip-Flop-
Speichers und den Ausgang des Synchronismusdetektors eingefügt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9609308A FR2751809A1 (fr) | 1996-07-24 | 1996-07-24 | Dispositif de selection de frequence muni d'un detecteur de verrouillage |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69716528D1 DE69716528D1 (de) | 2002-11-28 |
DE69716528T2 true DE69716528T2 (de) | 2003-06-26 |
Family
ID=9494422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69716528T Expired - Fee Related DE69716528T2 (de) | 1996-07-24 | 1997-07-18 | Einrichtung zur Frequenzselektion mit einem Verriegelungsdetektor |
Country Status (6)
Country | Link |
---|---|
US (1) | US5937339A (de) |
EP (1) | EP0821488B1 (de) |
JP (1) | JPH1079645A (de) |
KR (1) | KR980013021A (de) |
DE (1) | DE69716528T2 (de) |
FR (1) | FR2751809A1 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000078210A (ja) * | 1998-08-28 | 2000-03-14 | Aisin Seiki Co Ltd | Ask変調回路 |
EP1133060B1 (de) | 2000-03-10 | 2005-08-17 | Koninklijke Philips Electronics N.V. | Phasenregelschleife zur Erzeugung eines Referenzsignals hoher spektraler Reinheit |
US6459309B2 (en) * | 2000-03-10 | 2002-10-01 | Koninklijke Philips Electronics N.V. | Frequency converter enabling a non-integer division ratio to be programmed by means of a unique control word |
US8044742B2 (en) | 2009-03-11 | 2011-10-25 | Qualcomm Incorporated | Wideband phase modulator |
US8588720B2 (en) * | 2009-12-15 | 2013-11-19 | Qualcomm Incorproated | Signal decimation techniques |
US9000858B2 (en) | 2012-04-25 | 2015-04-07 | Qualcomm Incorporated | Ultra-wide band frequency modulator |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1047373B (it) * | 1975-10-16 | 1980-09-10 | Indesit | Disposizione per selezionare una frequenza ricevibile in un ricevitore di segnali |
JPS5922464A (ja) * | 1982-07-29 | 1984-02-04 | Fuji Xerox Co Ltd | タイミング同期回路 |
US4575761A (en) * | 1983-04-28 | 1986-03-11 | Rca Corporation | AFT arrangement for a double conversion tuner |
US4872155A (en) * | 1987-03-13 | 1989-10-03 | Pioneer Electronic Corporation | Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock |
US5256989A (en) * | 1991-05-03 | 1993-10-26 | Motorola, Inc. | Lock detection for a phase lock loop |
US5128632A (en) * | 1991-05-16 | 1992-07-07 | Motorola, Inc. | Adaptive lock time controller for a frequency synthesizer and method therefor |
US5220295A (en) * | 1992-04-13 | 1993-06-15 | Cirrus Logic, Inc. | Method and apparatus for detecting and correcting loss of frequency lock in a phase locked dual clock system |
US5394444A (en) * | 1993-07-12 | 1995-02-28 | Motorola, Inc. | Lock detect circuit for detecting a lock condition in a phase locked loop and method therefor |
US5682605A (en) * | 1994-11-14 | 1997-10-28 | 989008 Ontario Inc. | Wireless communication system |
JPH08330950A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | クロック再生回路 |
-
1996
- 1996-07-24 FR FR9609308A patent/FR2751809A1/fr not_active Withdrawn
-
1997
- 1997-07-07 US US08/888,679 patent/US5937339A/en not_active Expired - Fee Related
- 1997-07-18 EP EP97202258A patent/EP0821488B1/de not_active Expired - Lifetime
- 1997-07-18 DE DE69716528T patent/DE69716528T2/de not_active Expired - Fee Related
- 1997-07-23 JP JP9197180A patent/JPH1079645A/ja not_active Abandoned
- 1997-07-24 KR KR1019970034742A patent/KR980013021A/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JPH1079645A (ja) | 1998-03-24 |
DE69716528D1 (de) | 2002-11-28 |
EP0821488B1 (de) | 2002-10-23 |
EP0821488A1 (de) | 1998-01-28 |
KR980013021A (ko) | 1998-04-30 |
US5937339A (en) | 1999-08-10 |
FR2751809A1 (fr) | 1998-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3687630T2 (de) | Taktsynchronisierschaltung. | |
DE69116493T2 (de) | Schaltung und Verfahren zur Bestimmung der Länge des Zeitintervalls zwischen zwei Signalen | |
DE69034026T2 (de) | Taktjitter-Korrekturschaltungen zur Regenerierung von Taktsignalen mit Jitter | |
DE2625545A1 (de) | Automatische taktimpuls-abgleichvorrichtung | |
DE69610944T2 (de) | Schneller programmierbarer Frequenzteiler | |
DE19852457C2 (de) | Verfahren und Vorrichtung zur Phasendrehung in einem Phasenregelkreis | |
DE1960491A1 (de) | Rahmensynchronisierverfahren | |
DE69115563T2 (de) | Verfahren zum Vermindern von Niederfrequenz-Zitterkomponenten in einem digitalen Daten-Übertragungssystem | |
DE69220267T2 (de) | Pulsstopfanlage | |
DE69716528T2 (de) | Einrichtung zur Frequenzselektion mit einem Verriegelungsdetektor | |
DE2752996A1 (de) | Digitale multiplexiervorrichtung fuer plesiochrone bitfolgen | |
DE2749493A1 (de) | Signalgenerator | |
DE3788783T2 (de) | Multiplexer für Taktsignale. | |
DE69111669T2 (de) | Phasenkorrekturschaltung für Signale in einem System mit doppelten digitalen Leitungen. | |
DE3340553C2 (de) | ||
DE69116494T2 (de) | Rahmensynchronisierungsanordnung | |
DE69017421T2 (de) | Verfahren und elektronischer Schaltkreis zur automatischen Messung der Horizontal-Abtastfrequenz eines zusammengesetzten Synchronsignals. | |
DE69113905T2 (de) | Rahmensynchronisierungseinrichtung mit einem seriell-zu-parallel-Umsetzer. | |
DE3327114C2 (de) | Pulsgenerator zur Erzeugung von Abtastimpulsen | |
DE69317685T2 (de) | Schaltung für die Synchronisierung eines Teilers | |
EP0100076B1 (de) | Schaltungsanordnung zur Takterzeugung in Fernmeldeanlagen, insbesondere Zeitmultiplex-Digital-Vermittlungsanlagen | |
DE69214055T2 (de) | Verfahren und Schaltungsanordnung zur Synchronisierung eines Signals | |
DE3528086A1 (de) | Generator fuer burst-tastimpulse | |
DE3313063A1 (de) | Digitale phasenstarre schleife | |
DE68909652T2 (de) | Schaltung zur Messung der Fehlerrate für ein synchrones digitales Übertragungssystem. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |