-
Die vorliegende Erfindung betrifft eine Schaltung zum
Unterdrücken eines Taktflatterns, um das Flattern eines in
einer Übertragungsschaltung und dergleichen eingesetzten
Taktsignals zu unterdrücken.
-
In einer Digitalschaltung wie z.B. einer
Übertragungsschaltung wird im allgemeinen ein Taktsignal verwendet, um
geeignete zeitliche Zuordnungen verschiedener Signale
festzulegen. Ein derartiges Taktsignal weist normalerweise ein
Phasenflattern auf, in welchem sich die Phasen aus
verschiedenen Gründen im Zeitverlauf ändern. Die Steuerung von
Schaltungen an genauen Zeitpunkten wird durch ein derartiges
Flattern (Jitter) gestört. Aus diesem Grunde wurde eine
Phasensynchronisationsschleife (nachstehend als PLL-Schaltung
bezeichnet) eingesetzt, um ein derartiges Phasenflattern zu
unterdrücken und ein sauberes Taktsignal zu erhalten. Als
solche PLL-Schaltung wurde eine analoge PLL-Schaltung
verwendet, welche beispielsweise einen spannungsgesteuerten
Oszillator, ein Tiefpaßfilter und eine Rückkopplungsschaltung
aufweist.
-
Mit den letzten bemerkenswerten Fortschritten in der
Mikrostrukturierung digitaler IC's wurden digitale
Schaltungen mit verschiedenartigen Funktionen integriert. Da
jedoch ein derartiger IC-Prozeß nicht direkt auf die
vorgenannte analoge PLL-Schaltung angewendet werden kann, wurde
eine mittels Digitalisierung auf dem Prinzip einer analogen
PLL-Schaltung erstellte digitale PLL-Schaltung vorgeschlagen.
-
In einer derartigen herkömmlichen digitalen PLL-Schaltung
ist jedoch lediglich die Verarbeitung digitalisiert, während
die Grundanordnung immer noch aus einer
Rückkopplungsschaltung und einem Tiefpaßfilter besteht. Da bei dieser Anordnung
eine Übertragungsfunktion zur Steuerung auf einer analogen
Größe in der Amplitudenrichtung basiert, werden die Verar
beitung und die Schaltung unvermeidlich kompliziert. Wenn
zusätzlich die Quantisierung gewaltsam ausgeführt wird, um
die Verarbeitung zu vereinfachen, können zufriedenstellende
Charakteristiken nicht erreicht werden.
-
In der Beschreibung der Europaischen Patentanmeldung Nr.
84115999.9, welche unter der Nr. 183875 am 11. Juni 1986
veröffentlicht wurde, wurde eine getaktete Logikvorrichtung zur
Steuerung der Phase eines Ausgangs-Binärsignals
vorgeschlagen, welche eine Phasendetektorschaltung zum Erzeugen eines
Phasendifferenzsignals, das anzeigt, in welchem Bereich einer
Taktperiode eine Phasendifferenz auftritt, und eine
korrigierende Ausgabeeinrichtung zum Bereitstellen einer
Verzögerung an dem Ausgangssignal aus dem Ausgang der getakteten
Logikschaltung, welche dem detektierten Phasendifferenzsignal
entspricht, aufweist.
-
Ein Merkmal einer Anordnung, welche nachstehend als ein
die vorliegende Erfindung verkörperndes Beispiel zu
beschreiben ist, ist das Bereitstellen einer
Taktflattern-Unterdrückungsschaltung, welche eine digitale Verarbeitung unter
Verwendung einer einfachen Anordnung durchführen kann, und
welche jede notwendige digitale Verarbeitung ohne die
Kombination eines Tiefpabfilters und einer Rückkopplungsschaltung
ausführen kann.
-
In einer speziellen zu beschreibenden Anordnung liegt
eine Taktflattern-Unterdrückungsschaltung vor, welche
aufweist: eine Verzögerungseinrichtung zum sequentiellen
Verzögern eines Taktsignals mit zeitintervallen, die ausreichend
kürzer als eine Taktperiode des Taktsignals sind, und zum
Ausgeben entsprechender Verzögerungsausgangssignale, eine
Auswahleinrichtung zum Auswählen und Ausgeben eines der
Verzögerungsausgangssignale aus der Verzögerungseinrichtung,
welches in Übereinstimmung mit einem Auswahlsignal bestimmt
wird, und eine Steuereinrichtung zum Erzeugen eines
Auswahlsignals für die Auswahl eines vorbestimmten
Verzögerungsausgangssignals, wenn kein Flattern in dem Taktsignal
vorliegt, und zum Erzeugen eines Auswahlsignals, jedesmal
wenn ein Flattern in dem Taktsignal vorliegt, zum Auswählen
eines Verzögerungsausgangssignals, welches um einen dem
Phasenwert des Flatterns in einer Richtung entsprechenden
Betrag verschoben ist, um eine Polarität des Flattern zu
beseitigen.
-
Die Steuereinrichtung weist eine
Flatter-Detektionseinrichtung zum Erzeugen eines Aufwärts/Abwärts-Zählsignals in
einer Richtung zum Unterdrücken der Phasenflatterkomponente
gemäß der Polarität und dem Phasenwert der
Phasenflatterkomponente, und einen Aufwärts/Abwärts-Zähler zum Ausführen
eines Zählvorganges in Übereinstimmung mit dem
Aufwärts/Abwärts-Zählsignal auf.
-
In einer zu beschreibenden Anordnung hängt die
Entscheidung, ob ein Aufwärts- oder Abwärtszählsignal zu erzeugen
ist, davon ab, ob die Periode des Taktsignals länger oder
kürzer als ein vorbestimmter Wert ist. In einer Anordnung
weist die Flatter-Detektionseinrichtung eine Zähleinrichtung
zum Zählen des Taktsignals unter Verwendung eines Impulses
mit einer ausreichend höheren Frequenz als das Taktsignal,
und eine Aufwärts/Abwärts-Signal-Erzeugungseinrichtung zum
Erzeugen eines Abwärtszählsignals auf, wenn das Zählergebnis
aus der Zähleinrichtung größer als ein vorbestimmter Wert
ist, und zum Erzeugen eines Aufwärtszählsignals auf, wenn das
Zählergebnis niedriger als der vorbestimmte Wert ist.
-
Die Flatter-Detektionseinrichtung ist in einer speziellen
zu beschreibenden Anordnung so ausgelegt, daß ein
Aufwärts/Abwärts-Zählsignal einen oberen und unteren Grenzwert
besitzt.
-
Die nachstehende Beschreibung und die Zeichnungen
offenbaren anhand von Beispielen die Erfindung, welche in den
beigefügten Ansprüchen charakterisiert ist, deren Begriffe
den Schutzumfang des hiermit Besprochenen bestimmen.
-
Es zeigen:
-
Fig. 1 ein Schaltbild, welches die erste Ausführungsform der
vorliegenden Erfindung darstellt;
-
Fig. 2 ein Schaltbild, welches die zweite Ausführungsform der
vorliegenden Erfindung darstellt;
-
Fig. 3 ein Schaltbild, welches eine detaillierte Anordnung
einer Steuerschaltung 21 in Fig. 2 darstellt;
-
Fig. 4(a) bis 4(k) Zeitdiagramme für die Erläuterung der
Betriebsweisen der Schaltungen in den Fig. 1 und 2;
-
Fig. 5 ein Schaltbild, welches die dritte Ausführungsform der
vorliegenden Erfindung darstellt; und
-
Fig. 6(a) bis 6(j) Zeitdiagramme für die Erläuterung einer
Betriebsweise der Schaltung in Fig. 5.
-
Fig. 1 stellt die erste Ausführungsform der vorliegenden
Erfindung dar. Eine Schaltung dieser Ausführungsform weist
ein aus n D-Flipflops (nachstehend als Flipflops bezeichnet)
11-1 bis 11-n bestehendes Schieberegister 12 auf. Ein
Ausgangsanschluß Q jedes Flipflops ist mit einer
Auswahlschaltung 14, welche einen Ausgangsanschluß 13 aufweist
verbunden. Ein Taktsignal 15 mit Phasenflattern, das unterdrückt
werden soll, wird in einen Eingangsanschluß D des Flipflops
11-1 über einen ersten Eingangsanschluß 16 eingegeben und
auch an die Auswahlschaltung 14 geliefert.
-
Eine Schiebetaktsignal 18 mit einer ausreichend höheren
Frequenz als das Taktsignal 15 wird von einem zweiten
Eingangsanschluß 17 aus eingegeben und an einen Taktanschluß CP
jedes Flipflops 11-1 bis 11-n angelegt. Eine Steuerschaltung
21 ist mit der Auswahlschaltung verbunden, um an die
Auswahlschaltung 14 ein Auswahlsignal 26 für die Auswahl eines der
Ausgangssignale aus dem Schieberegister 12 auf der Basis
eines Signals 22 zu liefern, das einer
Phasenflatterinformation zugeordnet ist, die von einer (nicht
dargestellten) Schaltung der vorhergehenden Stufen geliefert wird.
-
Eine Betriebsweise dieser Schaltung wird unter Bezugnahme
auf Fig. 4 beschrieben. Zur Vereinfachung der Beschreibung
werde angenommen, daß das Taktsignal 15 mit
Phasenflatterkomponenten A und B (Fig. 4(a)), die jeweils einer Periode t des
Schiebetaktsignals 18 (Fig. 4(b)) entsprechen, in den
Eingangsanschluß D des Flipflop 11-1 eingegeben wird. Da das
Flipflop 11-1 ausgelegt ist, ein Eingangssignal mit der
Anstiegsflanke eines Schiebetaktsignals übernehmen, wird das
Eingangssignal an ein Anstiegszeitpunkt T&sub1; des
Schiebetaktsignals 18 übernommen und als ein erstes Schiebesignal 25-1
(Fig. 4(c-1)) ausgegeben.
-
Wenn dieses Signal in einen Eingangsanschluß D des
Flipflops 11-2 eingegeben wird, wird das Eingangssignal zu einem
Zeitpunkt T&sub2; empfangen und als ein zweites Schiebesignal 25-2
(Fig. 4(c-2)) ausgegeben. Nachfolgend werden dritte bis n-te
Schiebesignale 25-3 bis 25-n in derselben Weise, wie
vorstehend beschrieben, ausgegeben. Durch diesen Vorgang
einpfängt die Auswahlschaltung 14 die n Schiebesignale 25-1 bis
25-n, wovon die jeweils benachbarten Signale Phasen
aufweisen, die voneinander um kurze Zeiten t verschoben sind.
-
Die Steuerschaltung 21 ist so ausgelegt, daß sie das
Auswahlsignal 26 für die Auswahl eines im wesentlichen im
mittleren Abschnitt des Schieberegisters 12 befindlichen
Ausgangs, d.h., des (n/2)-ten Flipflops ausgibt. Nach dem
Empfang des der Phasenflatterinformation zugeordneten Signal
22 aus der (nicht dargestellten) Schaltung der vorhergehenden
Stufe, liefert die Steuerschaltung 21 das Auswahlsignal 26,
welches um einen Betrag phasenverschoben ist, der der
Flatterinformation in einer zu der Polarität des Flatterns
entgegengesetzten Richtung entspricht. Die Auswahlschaltung
14 wählt ein von dem Auswahlsignal 26 gewähltes
Ausgangssignal der Flipflops 11-1 bis 11- n aus und gibt es als ein
sauberes Signal, das kein Phasenflattern aufweist, aus.
-
Es werde angenommen, daß das Schieberegister 12 aus sechs
Flipflops besteht, und daß die Steuerschaltung 21 ein Signal
(Fig. 4(j)), welches "3" darstellt, für die Auswahl eines
Ausgangssignals aus dem in der Mitte des Schieberegisters 12n
angeordneten dritten Flipflop 11-3 ausgibt. Wenn eine
Flatterkomponente an einer durch das Bezugszeichen A angezeigten
Stelle in dem Taktsignal 15 (Fig. 4(a)) auftritt, und das
Taktsignal 15 um die (einer Verschiebung entsprechende) Zeit
t verschoben ist, kann die Verzögerung durch Vorverlegen der
Phase eine Ausgangstaktsignals um eine Verschiebung
korrigiert werden. Daher wird, wenn der Wert des Ausgangssignals
26 von "3" nach "2" geändert wird, ein Taktsignal, welches um
eine Verschiebung vorverlegt ist, ausgegeben (Fig. 4(j)), und
somit die Verzögerung korrigiert. Das heißt, es wird das
Signal 25-2 anstelle des zuvor gewählten Signals 25-3 ausgewählt
und ausgegeben.
-
In ähnlicher Weise wird, wenn danach eine
Flatterkomponente an einer durch das Bezugszeichen B in Fig. 4(a)
angezeigten Stelle auftritt und die Phase um die Zeit t (eine
Verschiebung) voreilt, der Wert des Auswahlsignals von "2"
auf "3" (Fig. 4(j)) geändert. Folglich wird ein Signal mit
einer zur Phase des vorhergehenden Signals verzögerten Phase
ausgewählt und ausgegeben. Das heißt, das Signal 25-3 wird
ausgewählt und anstelle des Signals 25-2 ausgegeben.
-
Jedesmal, wenn ein Phasenflattern erzeugt wird, wird
eines von den sechs Ausgangssignalen aus dem Schieberegister
12 durch das Auswahlsignal 26 in Übereinstimmung mit der
Amplitude und Polarität der Flatterkomponente ausgewählt und
als ein Taktsignal ohne Phasenflattern ausgegeben.
-
Fig. 2 stellt die zweite Ausführungsform der vorliegenden
Erfindung dar. Eine Schaltung dieser Ausführungsform enthält
ein Schieberegister 12 mit n Flipflops und eine
Auswahlschaltung 14 ähnlich denen in der ersten Ausführungsform. Da
diese Komponenten dieselben Anordnungen wie die Komponenten
in der ersten Ausführungsform aufweisen, wird ihre
Beschreibung unterlassen. Eine Steuerschaltung 21 dieser Schaltung
enthält eine Flatter-Detektionsschaltung 31 und einen
Aufwärts/Abwärts-Zähler 32. Die Steuerschaltung 21 empfängt ein
Taktsignal 15 und ein Schiebetaktsignal 18 über einen ersten
und zweiten Eingangsanschluß 16 und 17 und gibt ein Auswahl
signal 26 zum Auswählen eines von n von dem Schieberegister
12 ausgegebenen Schiebesignalen aus. Dieses Auswahlsignal 26
wird in die Auswahlschaltung 14 in derselben Weise wie in der
ersten Ausführungsform eingegeben.
-
Eine Betriebsweise dieser Schaltung wird nachstehend
beschrieben. Fig. 3 stellt die Steuerschaltung 21 im Detail
dar. Diese Schaltung umf aßt die Flatter-Detektionsschaltung
31 und den Aufwärts/Abwärts-Zähler 32. Die
Flatter-Detektionsschaltung
31 umfaßt zwei D-Flipflops. Ein
Eingangsanschluß D eines ersten Flipflops 34 der zwei Flipflops ist mit
dem ersten Eingangsanschluß 16 verbunden, um das Taktsignal
15 aufzunehmen. Ein Ausgangssignal aus den Ausgangsanschluß Q
ist in drei Richtungen aufgespalten und ist mit einem
Eingangsanschluß D eines zweiten Flipflops 35, einem
Taktanschluß CP des Aufwärts/Abwärts-Zählers 32 und einem
Eingangsanschluß einer UND-Schaltung 36 verbunden. Die Taktanschlüsse
CP dieser Flipflops 34 und 35 sind mit dem Eingangsanschluß
17 über ein Inverter 38 verbunden, um das Schiebetaktsignal
18 aufzunehmen. Zusätzlich ist ein Ausgangsanschluß Q des
Flipflops 35 mit dem Negativlogik-Eingangsanschluß der UND-
Schaltung 36 verbunden.
-
Der Ausgangsanschluß der UND-Schaltung 36 ist mit einem
Eingangsanschluß L eines Zählers 41 verbunden, der die
Ausgangsanschlüsse Q&sub1; bis QN aufweist. Der Zähler 41
inkrementiert das über den Eingangsanschluß 17 in den
Taktanschluß CP eingegebene Schiebetaktsignal 18. Zusätzlich
werden durch die Formel (1) dargestellte Daten an einen
Vorsetzdaten-Eingangsanschluß D angelegt
-
2N - M +1 ... (1)
-
Der Vorsetzzähler 41 wird auf den Wert der Daten 53 mit
dem Anstiegszeitpunkt des Schiebetaktsignals 18 nur dann
vorgesetzt, wenn ein Eingangssignal an den Eingangsanschluß L
auf einen "1"-Pegel gesetzt ist. In der Formel (1) ist M das
Verhältnis der Frequenz des Schiebetaktsignals 18 zu dem des
Taktsignals 15 und ist normalerweise so eingestellt, daß es
einen Wert gleich 10 oder mehr aufweist.
-
Jeder Ausgangsanschluß Q&sub1; bis QN der N Bits ist in zwei
Richtungen aufgespalten, um mit einer ersten und zweiten N-
Eingang-UND-Schaltung 42 und 43 verbunden zu werden. Alle
Eingangsanschlüsse der ersten N-Eingang-UND-Schaltung 42 mit
Ausnahme des einen, der dem Ausgangsanschluß Q&sub1; entspricht,
sind Negativlogik-Eingänge. Die Ausgangsanschlüsse dieser N-
Eingang-UND-Schaltungen 42 und 43 sind jeweils mit einem
Abwärts-Zählanschluß D und einem Aufwärts-Zählanschluß U des
Aufwärts/Abwärts-Zählers 32 verbunden.
-
Ein Ausgangsanschluß
Q des Aufwärts/Abwärts-Zählers 32
ist mit der Auswahlschaltung 14 (Fig. 2) verbunden. Man
beachte daß die Anzahl der Bits dieses Ausgangsanschlusses Q
so gesetzt ist, daß eine Auswahl jedes Flipflop-Ausgangs des
schieberegisters 12 möglich ist.
-
Ein an den Abwärts-Zählanschluß D oder den
Aufwärts-Zählanschluß U angelegtes Abwärts-Eingangssignal 51 oder ein
Aufwärts-Eingangssignal 52 wird mit dem Anstiegszeitpunkt
eines von dem Flipflop 34 ausgegeben Signals 45 gezählt.
-
In der mit dem Bezugszeichen 31 bezeichneten Flatter-
Detektionsschaltung in Fig. 3 bilden die anderen Komponenten
als die UND-Schaltungen 42 und 43 eine Zähleinrichtung zum
Zählen des Taktsignals mittels eines Impulssignals mit einer
ausreichend höheren Frequenz als das Taktsignal, und die UND-
Schaltung 42 und 43 bilden eine Aufwärts/Abwärts-Signal-
Erzeugungseinrichtung zum Erzeugen eines Abwärts-Zählsignals,
wenn das Zählergebnis aus der Zähleinrichtung größer als ein
vorbestiminter Wert ist, und zum Erzeugen eines Aufwärts-
Zählsignals, wenn das Zählergebnis aus der Zähleinrichtung
kleiner als der vorbestimmte Wert ist.
-
Eine Betriebsweise der Steuerschaltung 21 wird
nachstehend unter Bezugnahme auf Fig. 4 beschrieben. Das in den
Eingangsanschluß D des Flipflops 34 eingegebene Taktsignal 15
wird mit dem Anstiegszeitpunkt eines Schiebetaktsignals,
dessen Polarität durch den Inverter 38 invertiert ist, d.h.,
mit einem Abfallzeitpunkt T&sub3; (Fig. 4(b)) des
Schiebetaktsignals 18 empfangen. Das empfangene Signal wird dann als das
Signal 45 (Fig. 4(d) aus dem Ausgangsanschluß Q ausgegeben.
Dieses Signal wird als ein Signal 46 (Fig. 4(e)) von dem
Flipflop 35 zu einem Zeitpunkt T&sub4; empfangen.
-
Folglich wird ein von der UND-Schaltung 36 ausgegebenes
Signal 47 zu einem in Fig. 4(f) dargestellten Impulssignal.
Der Zähler 41 holt die von der Formel (1) dargestellten
Daten, welche an den Vorsetzdaten-Eingangsanschluß D angelegt
werden, zu dem Anstiegszeitpunkt des Schiebetaktsignals 18,
um ihn nur dann vorzusetzen, wenn das an den Eingangsanschluß
L angelegte Signal 47 auf "1"-Pegel liegt. Für eine einfache
Beschreibung werden die Werte von M und N gemäß Formel (2)
gesetzt:
-
M = 10, N = 4 ... (2)
-
Das heißt, es wird angenommen, daß die Periode des
Taktsignals 15 zehn Perioden des Schiebetaktsignals 18
entspricht, und daß der Zähler 41 einen 4-Bit-Ausgangsanschluß
aufweist. Mit dieser Annahme wird der Wert von Formel (1) zu
"7". Wenn ein Impuls P&sub1; des Signals 47 (Fig. 4(f)) zu dem
Anstiegszeitpunkt des Schiebetaktsignals 18 empfangen wird,
wird der Zähler 41 vorgesetzt und sein Ausgangssignal 48
unmittelbar auf "7" gesetzt. Anschließend wird der Wert des
Signals 48 sequentiell auf "8", "9", "10" zu jedem Zeitpunkt
inkrementiert, wenn ein Schiebetaktsignal erzeugt wird.
-
Wenn kein Flattern in dem Taktsignal 15 enthalten ist,
wird der Zähler 41 von einem nächsten Impuls P&sub2; wieder auf
"7" vorgesetzt, wenn der Zählvorgang zehnmal bis zum
Zählerstand "0" durchgeführt wird. Da alle Bits des
Zählerausgangssignals 48 auf "1"-Pegel bei einem Zählerstand "15"
während dieser Periode gesetzt sind, ist das von der N-
Eingang-UND-Schaltung 43 ausgegebene Aufwärts-Eingangssignal
52 auf "1"-Pegel gesetzt (Fig. 4(j), P&sub6;). Anschließend wird
das Aufwärts-Eingangssignal 52 jedesmal auf "1" -Pegel
gesetzt, wenn der Zählerstand "15" gezählt wird (Fig. 4(i), P&sub7;,
P&sub8;, P&sub9;).
-
Wenn eine phasenverzögerte Flatterkomponente A (Fig.
4(a)) vorliegt, wird der Zähler 41 wieder von einem nächsten
Impuls P&sub3; vorgesetzt (Fig. 4(a)), wenn der Zählvorgang 11-mal
vom Zählerstand "7", auf welchen der Zähler 41 von dem Impuls
P2 (Fig. 4(f)) vorgesetzt ist, auf den Zählerstand "1"
ausgeführt ist. Zu diesem Zeitpunkt, d.h., wenn der Zählerstand
"1" gesetzt ist, ist nur das Bit Q&sub1; des Zählerausgangssignals
48 auf "1"-Pegel gesetzt, und alle anderen Bits sind auf "0"-
Pegel gesetzt. Aus diesem Grunde ist das aus der N-Eingang-
UND-Schaltung 42 ausgegebene Abwärts-Eingangssignal 51 auf
"1"-Pegel gesetzt (Fig. 4(h), P&sub5;).
-
Diese Abwärts- und Aufwärts-Eingangssignale 51 und 52
werden jeweils an die Aufwärts- und Abwärts-Zähleranschlüsse
U
und D des Aufwärts/Abwärts-Zählers 32 angelegt. Diese
Impulssignale werden jedoch an dem Anstiegszeitpunkt des an
den Taktanschluß CP angelegten Signals 45 (Fig. 4(d))
gezählt. Aus diesem Grund wird ein Impuls P&sub5; des
Abwärtszählsignals 51 an einem Anstiegszeitpunkt T&sub5; des Signals 45
empfangen und ein Dekrementierungsvorgang ausgeführt. Mit
diesem Vorgang wird der Wert des Auswahlsignals, welcher auf
"3" wie in der ersten Ausführungsform gesetzt war, auf "2"
geändert (Fig. 4(j)).
-
Wenn eine phasenvoreilende Flatterkomponente B (Fig.
4(a)) vorliegt, wird der Zähler 41 von einen nächsten Impuls
P&sub4; vorgesetzt, wenn der Zählvorgang neunmal vom Zählerstand
"7" zum Zählerstand "15" ausgeführt ist (Fig. 4(f) und 4(g)).
Zu diesem Zeitpunkt, d.h., wenn der Zählerstand "15" gesetzt
ist, wird das von der N-Eingang-UND-Schaltung 43 ausgegebene
Aufwärts-Zählsignal 52 wie vorstehend beschrieben auf "1"-
Pegel gesetzt (Fig. 4(i)), aber es wird dessen Impuls P&sub9; mit
an einem Anstiegszeitpunkt T&sub6; des Signals 45 übernommen und
ein Inkrementierungsvorgang ausgeführt. Wenn beispielsweise
das Auswahlsignal 26 den Wert "2" darstellte, wird dieser
Wert auf "3" geändert (Fig. 4(j)). Man beachte, daß die
Impulse P&sub6;, P&sub7; und P&sub8; des Aufwärts-Eingangssignals 52, da sie
an von dem Anstiegszeitpunkt des Signals 45 verschiedenen
Zeitpunkten auftreten, nicht gezählt werden. Folglich stellen
sich die Änderungen im Wert des Auswahlsignals 26 wie folgt
dar (Fig. 4 (j)):
-
"3", "3", "2", "2", "3" ...(3)
-
In der Auswahlschaltung 14 (Fig. 2) wird, wenn das
Auswahlsignal 26 den Wert "3" darstellt, ein Ausgangssignal 25-3
aus dem Schieberegister 12 von dem Ausgangsanschluß 13
ausgegeben, während ein Signal 25-2 ausgewählt und von dem
Ausgangsanschluß 13 (Fig. 4(k)) ausgegeben wird, wenn es den
Wert "2" darstellt. Auf diese Weise kann das Phasenflattern
des Taktsignals 15 unterdrückt werden, um ein Taktsignal mit
einer sauberen Wellenform zu erhalten.
-
Fig. 5 stellt die dritte Ausführungsform der vorliegenden
Erfindung dar. In dieser Ausführungsform ist die
Steuerschaltung
21 modifiziert, um einen Überlauf oder Unterlauf
eines Aufwärts/Abwärts-Zählers auch dann zu verhindern, wenn
Flatterkomponenten mit unterschiedlichen Häufigkeiten
auftretende negative und positive Polaritäten aufweisen.
-
In Fig. 5 bezeichnet ein Bezugszeichen 70 eine
Signalerzeugungsschaltung. Obwohl nicht alle Komponenten dieser
Schaltung der vorliegenden Erfindung direkt zugeordnet sind,
werden sie beschrieben, um einen Fall zu erläutern, bei dem
positive und negative Flatterpolaritäten mit
unterschiedlichen Häufigkeiten auftreten. In der
Signalerzeugungsa schaltung 70 bezeichnet das Bezugszeichen 71 ein über einen
Übertragungspfad übertragenes Empfangssignal. Die Wellenform
dieses Signals wird mit einer gewissen Wahrscheinlichkeit in
dem Übertragungspfad verzerrt. Aus diesem Grund wird das
Signal 71 von einem A/D-Wandler 72 mit dem Anstiegszeitpunkt
eines Taktsignals 15 abgetastet, um eine Impulsformumg des
Signals auszuführen. Die abgetasteten Signale werden von
einer Empfangsschaltung 73 in eine Empfangsdatenfolge
geformt. Ein derartige Empfangsschaltung für ein
Übertragungssignal ist normalerweise dafür ausgelegt, ein
Zeittaktsignal aus einem Empfangssignal zu extrahieren. Die
Empfangsschaltung 73 gibt die Zeittaktinformation 79 aus. Die
Zeittaktinformation wird auf einen "0"-Pegel bzw. "1"-Pegel
gesetzt, wenn der Abtastpunkt des A/D-Wandlers 72 einem
optimalen Punkt voreilt oder nacheilt.
-
Das Bezugszeichen 75 bezeichnet einen Zähler zum Zählen
von M Schiebetaktsignalen 18 und zum Erzeugen eines für das
Abtasten durch den A/D-Wandler 72 verwendeten Taktsignals.
Der Zähler 75 ändert den Zählerstandwert um ± 1 in
Übereinstimmung mit den "0"/"1"-Pegeln der Zeittaktinformation,
um so das Taktsignal 15 zum Setzen des Abtastwertes am
optimalen Punkt zu erzeugen.
-
In einer derartigen Empfangsschaltung für ein
Übertragungssignal, kann Flattern in dem Taktsignal 15 auftreten,
und das Verhältnis der Frequenz eines Empfangssignals zu dem
von einem Oszillator 78 erzeugten Schiebetaktsignal 18 kann
etwas von einem ganzzahligen Verhältnis abweichen. Wenn das
Verhältnis der Frequenz des Taktsignals 15 zu dem des
Schiebetaktes 18 kein ganzzahliges ist, und positive und
negative Flatterkomponenten mit verschiedenen Häufigkeiten in
dem Taktsignal 15 auftreten, kann ein Überlauf oder Unterlauf
in der Schaltung der zweiten Ausführungsform auftreten, und
somit kein perfekter Flatter-Unterdrückungsbetrieb garantiert
werden.
-
In der zweiten Ausführungsform ist die Steuerschaltung 21
so ausgelegt, daß sie einen Inkrementierungsvorgang nur für
ein voreilendes Flattern und einen Dekrementierungsvorgang
für ein verzögertes Flattern ausführt, um auf diese Weise das
Flattern zu unterdrücken. Im Gegensatz dazu ist die
Steuerschaltung 21 in Fig. 5 so ausgelegt, daß sie zusätzlich
Gegenmaßnahmen gegen Überlaufen und Unterlaufen in einer
Weise ausführt, daß der Zählerstand des Aufwärts/Abwärts-
Zählers 66 auf den Mittelwert zurückgeführt wird. In dieser
Ausführungsform erfolgt eine Beschreibung auf der Annahme,
daß das Taktsignal 15 in jeder Periode eine positive oder
negative Flatterkomponente enthält.
-
Wenn Signale mit derselben Phase von den Anschlüssen Qn
und CA des Zählers 75 ausgegeben werden, und ein
Eingangssignal an einen Eingangsanschluß D des Aufwärts/Abwärts-
Zählers 66 geliefert wird, wird der Zählerstand um Eins
dekrementiert. Wenn ein Eingangssignal an einen Anschluß 2D
geliefert wird, wird der Zählerstand um Zwei dekrementiert.
Wenn ein Eingangssignal an einen Anschluß U geliefert wird,
wird der Zählerstand um Eins inkrementiert. Wenn ein
Eingangssignal an einen Anschluß 2U geliefert wird, wird der
Zählerstand um Zwei inkrementiert. Der
Aufwärts/Abwärts-Zähler 66 weist fünf Arten von Ausgangsanschlüssen auf.
Ähnlich zu der zweiten Ausführungsform, gibt ein Anschluß Q
des Zählers 66 ein Signal mit Bits aus, die zum Auswählen
eines Ausgangssignals aus einem Schieberegister 12
erforderlich sind. Wenn das Datensignal aus dem Anschluß Q den Wert
"2" darstellt, wird ein Ausgangssignal aus einem Anschluß q2
auf "1"-Pegel gesetzt. Wenn das Datensignal den Wert "1" oder
weniger darstellt, wird ein Anschluß q1 auf "1"-Pegel
gesetzt.
Wenn das Datensignal den Wert "4" darstellt, wird ein
Anschluß q4 auf "1"-Pegel gesetzt. Wenn das Datensignal den
Wert "5" oder mehr darstellt, wird ein Anschluß q5 auf "1"-
Pegel gesetzt.
-
Da gemäß Fig. 5 die Signale aus dem Anschluß Qn und dem
Anschluß CA des Flipflops 75 dieselbe Phase aufweisen ist die
Frequenz des Taktsignals 61 die Hälfte von dem des Takt
signals 15.
-
Die in Fig. 5 dargestellte Schaltung ist so ausgelegt,
daß dann, wenn das Taktsignal 61 auf "1"-Pegel und auf "0"-
Pegel gesetzt ist, jeweils die in der nachstehenden Tabelle 1
dargestellten Vorgänge ausgeführt werden.
Tabelle 1
Signal
Auswahlwert (Zählerst.)
Zähler-Vorgang
Ausg.-Flattern Betrag
Mittlewert oder mehr
Mittelwert
Mittlewert od. weniger
inkrement.um 1
dekrement um
keine Änderung
keines
Voreilen um
verzögern um
-
In der Tabelle 1 ist das Signal 22a* der Wert des Signals
22, wenn das Signal 61 auf "1"-Pegel gesetzt wird, bevor das
Signal 22 die innerhalb des Doppelrahmens eingeschlossenen
Werte aufweist.
-
Die nachstehenden Vorgänge werden abhängig von dem Wert
des Signals 61 ausgeführt.
(1) Signal 61 = "1"
-
In diesem Falle werden die Imkrementierungs- und
Dekrementierungsvorgänge in derselben Weise wie in der zweiten
Ausführungsform ausgeführt. Das heißt, wenn das Signal 22 auf
"0"-Pegel gesetzt ist und eine verzögerte Flatterkomponente
in dem Taktsignal 15 auftritt, wird der Aufwärts/Abwärts-
Zähler 66 um Eins dekrementiert. Wenn das Signal 22 auf "1"-
Pegel gesetzt ist und eine voreilende Flatterkomponente
auftritt, wird der Aufwärts/Abwärts-Zähler 66 um Eins
inkrementiert. Durch diesem Vorgang weist ein Ausgangssignal aus
einer Auswahlschaltung 14 kein Flattern auf.
(2) Signal 61 = "0"
-
In diesem Falle werden Vorgänge zum Zurückführen des
Zählerstandwertes des Aufwärts/Abwärts-Zählers auf den
Mittelwert zusätzlich zu der Unterdrückung des Flatterns
ausgeführt. Insbesondere dann, wenn das Signal 22 auf "1"-Pegel
gesetzt ist und eine voreilende Flatterkomponente in dem
Taktsignal 15 auftritt, muß der Zähler 66 um Eins
inkrementiert werden. Wenn jedoch der Zähler 66 zuvor um Eins
inkrementiert wird, wenn das Signal 61 auf "1"-Pegel liegt
und das Signal 22 auf "1"-Pegel liegt, werden die
Inkrementierungsvorgänge andauernd zweimal ausgeführt, was einen
Überlauf ergibt. Aus diesem Grunde wird in einem solchen
Falle kein Zählvorgang für die Unterdrückung des Flattern
ausgeführt und somit der Zählerstandwert nicht verändert.
Zusätzlich sollte dann, wenn der Zähler 66 zuvor um Eins
dekrementiert wird, wenn das Signal 61 auf "1"-Pegel liegt
und das Signal 22 auf "0"-Pegel liegt, der Zähler 66 um Eins
inkrementiert werden, um das Flattern zu unterdrücken. In
einem derartigen Falle wird jedoch ein Zählvorgang in
Übereinstimmung
mit dem Zählerstandwert durchgeführt, um den
Zählerstandwert nach der Detektion, daß ein ± 1
entsprechendes Flattern in einem Ausgangssignal der Auswahl
schaltung 14 ausgelöst ist, auf den Mittelwert
zurückzuführen.
-
Das heißt, wenn der Zählerstandwert gleich oder größer
als der Mittelwert ist, wird kein Inkrementierungsvorgang
ausgeführt und der Zählerstandwert nicht geändert. In diesem
Falle tritt eine voreilende Flatterkomponente in einen
Ausgangssignal aus der Auswahlschaltung 14 auf. Wenn der
Zählerstandwert gleich dem Mittelwert -1 ist, wird der Zähler
66 um Eins inkrementiert, um das Erzeugen von Flattern in
einem Ausgangssignal aus der Auswahlschaltung 14 zu
verhindern und um den Zählerstand auf den Mittelwert zu setzen.
Wenn der Zählerstandswert gleich dem Mittelwert - 2 ist, wird
der Zähler um Zwei inkrementiert. Obwohl in diesem Falle
eine verzögerte Flatterkomponente in einem Ausgangssignal aus
der Auswahlschaltung 14 auftritt, wird bewirkt, daß sich die
Zählerstandswerte dem Mittelwert sofort um Zwei annähern.
-
Wenn das Signal 22 auf "0"-Pegel liegt und eine
verzögerte Flatterkomponente in dem Taktsignal 15 auftritt,
können die vorstehend beschriebenen Vorgänge in umgekehrter
Weise ausgeführt werden. Man beachte daß der Mittelwert in
dem Fig. 5 und 6 auf "3" gesetzt ist.
-
Die Fig. 6(a) bis 6(j) sind Zeitdiagramme zum Erläutern
der Flattern-Unterdrückungsvorgänge, wenn eine verzögerte,
verzögerte, verzögerte, voreilende, verzögerte und verzögerte
Flatterkomponente nacheinander in dem Taktsignal 15 in dieser
Reihenfolge auftritt. Wenn in der Schaltung der zweiten
Ausführungsform die Anzahl der verzögerten Flatterkomponenten
um vier größer als die der voreilenden Flatterkomponenten
ist, wird der Zählerstandwert von "3" auf "-1" verändert, was
einen Unterlauf des Aufwärts/Abwärts-Zähler bewirkt.
-
In der dritten Ausführungsform tritt aufgrund der in den
Fig. 6(a) bis (j) dargestellten Vorgänge kein Unterlauf auf,
aber das Flattern kann nicht vollständig beseitigt werden. In
dem Ausgangssignal aus der Auswahlschaltung 14 treten jedoch
Flatterkomponenten als "keine Änderung", "verzögert", "keine
Änderung", "verzögert", "keine Änderung" und "verzögert" in
dieser Weise auf und unterdrücken somit das Flattern in dem
Taktsignal 15.
-
Die Fig. 6(a) bis 6(j) werden nachstehend im Detail
beschrieben. Der Zählerstandwert beginnt mit "3". Da das Signal
61 auf "1"-Pegel liegt (Fig. 6(d), T&sub1;), und das Signal 22 zu
diesem Zeitpunkt auf "0" -Pegel liegt, wird der
Aufwärts/Abwärts-Zähler 66 gemäß Tabelle 1 dekrementiert und der
Zählerstandswert auf "2" geändert. An diesem Zeitpunkt wird das
Flattern unterdrückt. Anschließend wird das Signal 61 auf
"0"-Pegel gesetzt und das Signal 22 auf "0"-Pegel gesetzt
(Fig. 6(d), T&sub2;). Da jedoch das Signal 22 zuvor auf "0"-Pegel
gesetzt ist, wenn das Signal 61 auf "1"-Pegel liegt, wird der
Zählerstandswert "2" gemäß Tabelle 1 nicht geändert.
Demzufolge tritt eine mit dem Bezugszeichen C in Fig. 6(j)
bezeichnete verzögerte Flatterkomponente in dem
Ausgangssignal aus der Auswahlschaltung 14 auf.
-
Da das Signal 61 auf "1"Pegel liegt (Fig. 6(d), T&sub3;) und
das Signal 22 auf "0"-Pegel liegt, wird der Zähler 66 um Eins
dekrementiert und der Zählerstandwert auf "1" gesetzt und
somit die Flatterkomponente unterdrückt. Das Signal 61 liegt
auf "0"-Pegel (Fig. 6(d), T&sub4;) und das Signal 22 liegt auf
"1"-Pegel. Da der Wert des Signals 22 gleich "0" ist und der
Wert des Zählers "1" ist, was dem Mittelwert -2 gleich ist,
wenn das Signal 64 zuvor auf "1"-Pegel gesetzt ist, wird der
Zähler 66 gemäß Tabelle 1 um Eins inkrementiert. Demzufolge
tritt ein mit dem Bezugszeichen D in Fig. 6(j) bezeichnetes
verzögertes Flattern auf, aber der Zählerstandswert kehrt auf
"3" als dem Mittelwert zurück. Danach werden zwei Vorgänge in
derselben Weise wie die Vorgänge am Anfang ausgeführt.
-
Wenn in der dritten Ausführungsform eine
Flatterkomponente mit einer gegebenen Polarität in dem Taktsignal 15
in jeder Periode auftritt. kann ein Überlauf oder Unterlauf
des Aufwärts/Abwärts-Zählers nicht verhindert werden. Wenn
Flatterkomponenten mit einer Polarität mit einer Häuf igkeit
von nicht mehr als dreimal der von Flatterkomponenten mit der
anderen Polarität auftreten, kann ein Überlauf und Unterlauf
verhindert werden. In einem normalen Übertragungspfad weicht
das Verhältnis der Frequenz des Taktsignal 15 zu der des
Schiebetaktsignals 18 nur wenig von einem ganzzahligen
Verhältnis ab. Daher kann ein derartige Bedingung leicht
erfüllt werden.
-
Wie vorstehend beschrieben, kann in der dritten
Ausführungsform das Flattern wirksam unterdrückt werden, wenn
die Beziehung zwischen den Frequenzen des Taktsignals 15 und
des Schiebetaktsignals 18 von einem ganzzahligen Verhältnis
abweicht.