DE3303165C2 - Halbleitervorrichtung mit Gehäusekörper und Verbindungsleitern - Google Patents

Halbleitervorrichtung mit Gehäusekörper und Verbindungsleitern

Info

Publication number
DE3303165C2
DE3303165C2 DE3303165A DE3303165A DE3303165C2 DE 3303165 C2 DE3303165 C2 DE 3303165C2 DE 3303165 A DE3303165 A DE 3303165A DE 3303165 A DE3303165 A DE 3303165A DE 3303165 C2 DE3303165 C2 DE 3303165C2
Authority
DE
Germany
Prior art keywords
housing body
semiconductor device
connecting conductors
conductors
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3303165A
Other languages
English (en)
Other versions
DE3303165A1 (de
Inventor
Masachika Masuda
Gen Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP57016232A external-priority patent/JPS58134452A/ja
Priority claimed from JP57016233A external-priority patent/JPS58134453A/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3303165A1 publication Critical patent/DE3303165A1/de
Application granted granted Critical
Publication of DE3303165C2 publication Critical patent/DE3303165C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

Die Erfindung betrifft eine Halbleitervorrichtung gemäß dem Oberbegriff des Patentanspruchs 1. Insbesondere betrifft sie eine Halbleitervorrichtung mit einer erhöhten Anzahl von Verbindungsleitern. Eine gattungsgemäße Halbleitervorrichtung ist aus der US-PS 4 195 193 bekannt.
Eine Halbleitervorrichtung des Flachpack-Gehäusetyps, wie sie in der Zeitschrift "Electronics", April 7, 1982, S. 141-145 und der US-PS 4 289 922 beschrieben wird, kann dünnere und zahlreichere Verbindungsleiter, als eine Halbleitervorrichtung des Dual-in-line-Gehäusetyps aufweisen. Ferner erfordert die Anbringung einer solchen Flachpack-Halbleitervorrichtung auf einer Montageplatte (Leiterplatte) im wesentlichen nicht mehr Montagevorgänge als bei einer Halbleitervorrichtung des Chipträger-Gehäusetyps. Dank dieser Vorteile nimmt die Nachfrage nach Flachpack-Halbleitervorrichtungen zu. Sie werden im allgemeinen so hergestellt, daß zuerst eine Halbleiterbauelement-Tablette auf einem durch Stanzen und Verformen eines Bleches gewonnenen Leitungsrahmen befestigt und mit Leitungen elektrisch verbunden wird und danach die Tablette und die Anschlußteile der Leitungen mittels Harz (Kunststoff) zu einem rechteckigen oder quadratischen und dünnwandigen Bauelement gekapselt werden. Wenn die Form des Gehäuses in der Draufsicht auf diese Weise quadratisch oder rechteckig ist, wird eine Ecke des Gehäusekörpers 1 zur Ausbildung eines abgeschrägten Abschnitts 2, wie in Fig. 1 dargestellt, entfernt, wobei der abgeschrägte Abschnitt 2 als Index für die Verbindungsleiter 3 dient.
In jüngerer Zeit verlief die Entwicklung von Halbleitervorrichtungen hin zu einer zunehmenden Integrationsdichte und größeren Anzahl von Verbindungsleitern. Dabei ist es manchmal erforderlich, die Geometrie des Gehäusekörpers aus Gründen des Aufbaus, der Fabrikation oder der Anbringung konstant zu halten. In einem solchen Fall müssen zur Erzielung einer größeren Anzahl von Verbindungsleitern die Abstände zwischen den Verbindungsleitern so klein wie möglich und die Verbindungsleiter 3 unter größtmöglicher Ausnutzung der vier Umfangsseiten des Gehäusekörpers 1 angeordnet werden.
Bei der bekannten Halbleitervorrichtung ist jedoch der abgeschrägte Abschnitt 2 als Index so ausgebildet, daß in diesem Abschnitt kein Verbindungsleiter 3 angeordnet ist. Dies senkt den Ausnutzungsgrad der vier Umfangsseiten des Gehäusekörpers und verhindert somit eine höhere Anzahl der Verbindungsleiter. Ferner ist es insbesondere auf den an den abgeschrägten Abschnitt 2 anschließenden Seitenflächen 1a und 1b unmöglich, die Verbindungsleiter symmetrisch in Bezug auf die Mitte 0 des Gehäusekörpers 1 anzuordnen. Dies führt zu Nachteilen beim Aufbau, der Herstellung oder der Anbringung. Da, wie dargestellt, im abgeschrägten Abschnitt 2 kein Verbindungsleiter ausgebildet ist, ist auch der diesem entsprechende Teil des Leitungsrahmens mit keiner Leitung versehen. Aus diesem Grund kommt es bei der Kunststofformung zu einem Austreten von Kunstharz, was den optischen Eindruck beeinträchtigt oder ein Abplatzen des Gehäuses mit sich bringt.
Aufgabe der Erfindung ist es daher eine Halbleitervorrichtung zu schaffen, die einen deutlich erkennbaren abgeschrägten Abschnitt als Index mit einer hohen Anzahl von Verbindungsleitern verbindet. Weiterhin soll bei der Herstellung ein Austreten von Kunstharz bei der Kunststofformung vermieden werden.
Diese Aufgabe wird bei einer gattungsgemäßen Halbleitervorrichtung erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Maßnahmen gelöst.
Im folgenden werden Ausführungsformen der Erfindung in Verbindung mit der beigefügten Zeichnung beschrieben. Auf dieser ist
Fig. 1 eine Draufsicht einer bekannten Halbleitervorrichtung,
Fig. 2 eine perspektivische Ansicht einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung,
Fig. 3 eine teilweise aufgebrochene perspektivische Ansicht der in Fig. 2 gezeigten Halbleitervorrichtung,
Fig. 4 eine allgemeine schematische Draufsicht eines Leitungsrahmens, wie er zur Herstellung einer Halbleitervorrichtung gemäß der Erfindung verwendet wird,
Fig. 5 eine vergrößerte Ansicht der wesentlichen Abschnitte des in Fig. 4 gezeigten Leitungsrahmens,
Fig. 6 eine Schnittansicht eines Einformungszustandes für den Fall der Einformung des in Fig. 5 gezeigten Leitungsrahmens,
Fig. 7 eine der Fig. 5 entsprechende vergrößerte Teilansicht eines Leitungsrahmens beim Stand der Technik, und
Fig. 8 eine Schnittansicht eines Einformungszustandes beim Stand der Technik.
Fig. 2 ist eine perspektivische Gesamtansicht einer Halbleitervorrichtung gemäß der Erfindung, während Fig. 3 eine Bruchschnittansicht desselben ist. 10 bezeichnet einen Gehäusekörper und 11 Verbindungsleiter, die an den vier Umfangsflächen des Gehäusekörperss 10 aus diesem herausragend angeordnet sind. Der Gehäusekörper 10 wird z. B. durch Formgießen eines Kunststoffmaterials im wesentlichen flach hergestellt, wobei seine Form in der Draufsicht quadratisch oder rechteckig ist. Er kapselt die inneren Enden der Verbindungsleiter 11, nämlich innere Leitungen 12, und eine Halbleiterelemententablette 13 ein. Die Halbleitertablette 13 ist auf der Oberseite einer Trägerinsel 14 angeordnet, die im wesentlichen die Form eines Quadrates hat, wobei ihre Elektrodenflecken mit den inneren Leitungen 12 der entsprechenden Verbindungsleiter 11 durch Drähte 15 verbunden sind. Ferner ist eine Ecke des Gehäusekörpers 10 entfernt und der sich ergebende abgeschrägte Abschnitt als Index 16 ausgebildet. Die Verbindungsleiter 11 liegen an allen vier Umfangseiten des Gehäusekörpers 10 in gleichen Abständen nebeneinander, wobei ihre äußeren Enden 17 in den vier Umfangsrichtungen hervorstehen. Die äußeren Enden 17 sind dabei stufenförmig abgebogen, so daß ihre Vorderenden mit den Verdrahtunggsleitungen einer nicht gezeigten Bestückungsleiterplatte kontaktiert werden können, wenn der Gehäusekörper 10 auf der Leiterplatte angeordnet wird. Ferner sind die äußeren Enden, nämlich äußere Leitungen 17 so angeordnet, daß sie bezüglich des Gehäusekörpers 10 symmetrisch liegen und daß der Umfang des Gehäusekörpers 10 auf das äußerste ausgenutzt ist. Dementsprechend sind einige der Verbindungsleiter 11, die Leitungen 11a und 11b, in der vorliegenden Ausführungsform auf dem abgeschrägten Abschnitt, nämlich der Fläche des Index 16 des Gehäusekörpers 10, angeordnet. Die zugehörigen äußeren Leitungen 17a und 17b ragen von dieser Fläche in zueinander senkrechten Richtungen ab.
Im folgenden wird nun ein Verfahren zur Herstellung der den obigen Aufbau erweisenden Halbleitervorrichtung beschrieben.
Zunächst wird, wie in Fig. 4 gezeigt, eine Metallfolie aus "Legierung 42" oder dergl. zur Ausbildung eines langgestreckten Leitungsrahmens 18 gestanzt. In der vorliegenden Ausführungsform ist dieser Leitungsrahmen 18 als Mehrfachrahmen aufgebaut, der Leitungen usw. für fünf Gehäuse aufweist. Bei jeder Komponente für ein einzelnes Gehäuse sind die inneren Leitungen 12 einer Anzahl von Verbindungsleitern 11 strahlförmig um eine im Mittelteil der Komponente angeordnete quadratische Trägerinsel 14 angeordnet, wie dies in Fig. 5 gezeigt ist. Ferner sind die einzelnen Verbindungsleiter 11 durch einen rahmenartigen Damm 19 miteinander verbunden, und ihre äußeren Leitungen 17 setzen sich unter Beibehaltung gleicher Abstände in die vier Umfangsrichtungen fort und sind mit einem Rahmenabschnitt 20 verbunden. Aufhängungsleitungen 21 für die Trägerinsel 14 sind deren vier Ecken vorgesehen und mit dem Damm 19 verbunden, um so die Trägerinsel 14 auf dem Rahmenabschnitt 20 abzustützen. Bezugszeichen 23 bezeichnet jeweils ein Führungsloch. Dabei sind gemäß der Erfindung die auf dem Index 16 vorgesehenen Verbindungsleiter 11a und 11b in der Nähe der Trägerinselaufhängungsleitung 21 angeordnet, so daß die Zwischenräume 22 zwischen den Verbindungsleitern 11a, 11b und der Trägerinselaufhängungsleitung 21 so klein wie möglich werden. Ein herkömmlicher Leitungsrahmen 18a, wie er in Fig. 7 gezeigt ist, enthält im übrigen keine solchen Verbindungsleiter 11a und 11b, so daß die Zwischenräume 22a zwischen der Trägerinselaufhängungsleitung 21 und den angrenzenden Leitungen 11a groß sind.
Eine Ecke einer jeden Baueinheit des Leitungsrahmens 18 ist mit einem ungestanzten Einlaufdeckplattenabschnitt 29 versehen, der den Fluß des Harzes beim Harzformungsvorgang reguliert, wie später noch beschrieben wird. Bezugszeichen 29A bezeichnet einen Einlaufdeckplattenabschnitt beim Stand der Technik. Die Führungslöcher 23 sind, wie in Fig. 4 gezeigt, auf beiden Seiten des Leitungsrahmens 18 angeordnet und werden für den Vorschub bei einem automatischen Montagevorgang verwendet.
Als nächstes werden die Trägerinsel 14 und die inneren Leitungen 12 des Leitungsrahmens 18 mit Gold oder dergl. beschichtet. Danach wird die Halbleiterelemententablette 13 auf der Oberfläche der Trägerinsel 14 mit einem Gold-Silizium- Eutektikum oder dergl. befestigt und zur Herstellung einer elektrischen Verbindung mit den inneren Leitungen 12 durch die Drähte 15 verbunden. Anschließend wird, wie in Fig. 6 gezeigt, der Leitungsrahmen 18 zwischen eine Oberform 24 und eine Unterform 26 für einen Harzformungsvorgang so gesetzt, daß die Trägerinsel 14, die inneren Leitungen 12, die Tablette 13 und die Drähte 15 innerhalb des Hohlraums 26 der Form zu liegen kommen, wonach das Formungsharz 28 einen in der Unterform 25 ausgebildeten Einlauf 27 in den Hohlraum 26 eingedrückt wird. Der an einer Ecke des Leitungsrahmens 18 vorgesehene Einlaufdeckplattenabschnitt 29 liegt direkt über dem Einlauf 27, so daß das durch den Einlauf 27 eingeführte Harz an eine tiefere Stelle geleitet wird. Das in den Hohlraum eingepreßte Harz durchsetzt die Zwischenräume des Leitungsrahmens 18 und füllt den gesamten Hohlraum aus. Mit dem Leitungsrahmen gemäß der Erfindung läßt sich daher dank der kleinen Zwischenräume zwischen den Verbindungsleitern 11a, 11b und der Trägerinselaufhängungsleitung 21 ein Auslaufen (Überströmen) des Harzes in einen Teil B in Fig. 5 vermeiden. Im Gegensatz dazu kann bei dem in Fig. 7 gezeigten bekannten Leitungsrahmen 18a wegen der großen Zwischenräume 22a ein Harzleck 30, wie es in Fig. 8 gezeigt ist, in die Teile A der Fig. 7 leicht auftreten. Beabsichtigt man, den Leckteil nach dem Formungsvorgang und der Erstarrung zu beseitigen, so besteht der Nachteil, daß dies ein Abplatzen des Gehäusekörpers 10 zur Folge haben kann.
Nach Beendigung der Formungskapselung in obiger Weise werden der Rahmenabschnitt 20 und der Damm 19 des Leitungsrahmens 18 sowie die Trägerinselaufhängungsleitungen 21 abgeschnitten und die äußeren Leitungen 17 in einem Preßvorgang stufenförmig abgebogen.
Bei der Halbleitervorrichtung nach vorliegender Ausführungsform kann die Kennung der Verbindungsleiter 11 wie beim Stand der Technik erfolgen, da der Gehäusekörper 10 durch Entfernen einer Ecke mit dem Index 16 versehen ist. Da die Verbindungsleiter 11a und 11b auch auf den Index 16 vorgesehen sind, wird eine Erhöhung der Anzahl der Leitungen erzielt, so daß eine erhöhte Integrationsdichte möglich wird. Ferner macht es die Anordnung der Verbindungsleiter auf den Index möglich, die Leitungen symmetrisch in Bezug auf die Mitte des Gehäusekörpers anzuordnen. Dies erleichtert den Aufbau, die Herstellung und die Anbringung der Halbleitervorrichtung, der Leiterplatte usw.
Weiterhin werden gemäß dem Herstellungsverfahren der Tablettenbefestigungsvorgang der Drahtanschlußvorgang und der Harzformungsvorgang unter Verwendung eines Leitungsrahmens ausgeführt, bei welchem Verbindungsleiter im Indexteil des auszubildenden Gehäusekörpers angeordnet sind. Daher wird ein Lecken beim Harzformen unterdrückt und das Überströmen des Harzes verhindert.

Claims (4)

1. Halbleitervorrichtung mit einem ein Halbleiterbauelement (13) umkapselnden, in Draufsicht viereckigen Gehäusekörper (10), der an wenigstens eine Ecke einen abgeschrägten Abschnitt (16) aufweist, und mit Verbindungsleitern (11), die mit Elektrodenanschlüssen des Halbleiterbauelements (13) verbunden sind und an den vier Seiten des Gehäusekörpers (10) herausragen,
dadurch gekennzeichnet,
daß mindestens einer der Verbindungsleiter (11a, 11b) aus dem wenigstens einen abgeschrägten Abschnitt (16) des Gehäusekörpers (10) austritt.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die aus den vier Seiten des Gehäusekörpers (10) herausragenden Verbindungsleiter (11) und die aus dem abgeschrägten Abschnitt (16) heraustretenden Verbindungsleiter (11a, 11b) symmetrisch in Bezug auf die Mitte des Gehäusekörpers (10) angeordnet sind.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß sämtlich genannten aus dem Gehäusekörper (10) herausragenden Verbindungsleiter (11, 11a, 11b) stufenförmig abgebogen sind.
4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Halbleiterbauelement (13) auf einer von Aufhängungsleitern (21) getragenen Trägerinsel (14) angeordnet ist.
DE3303165A 1982-02-05 1983-01-31 Halbleitervorrichtung mit Gehäusekörper und Verbindungsleitern Expired - Fee Related DE3303165C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP57016232A JPS58134452A (ja) 1982-02-05 1982-02-05 半導体装置およびその製造方法
JP57016233A JPS58134453A (ja) 1982-02-05 1982-02-05 リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
DE3303165A1 DE3303165A1 (de) 1983-09-22
DE3303165C2 true DE3303165C2 (de) 1993-12-09

Family

ID=26352512

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3303165A Expired - Fee Related DE3303165C2 (de) 1982-02-05 1983-01-31 Halbleitervorrichtung mit Gehäusekörper und Verbindungsleitern

Country Status (7)

Country Link
KR (1) KR900001989B1 (de)
DE (1) DE3303165C2 (de)
GB (1) GB2115220B (de)
HK (1) HK70787A (de)
IT (1) IT1161869B (de)
MY (1) MY8700616A (de)
SG (1) SG36287G (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140742A (ja) * 1983-12-06 1985-07-25 フエアチアイルド　カメラ　アンド　インストルメント　コーポレーシヨン リードフレーム及びその実装方法
US4677526A (en) * 1984-03-01 1987-06-30 Augat Inc. Plastic pin grid array chip carrier
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
US6225685B1 (en) * 2000-04-05 2001-05-01 Advanced Micro Devices, Inc. Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3926746A (en) * 1973-10-04 1975-12-16 Minnesota Mining & Mfg Electrical interconnection for metallized ceramic arrays
US4089575A (en) * 1976-09-27 1978-05-16 Amp Incorporated Connector for connecting a circuit element to the surface of a substrate
JPS5479563A (en) * 1977-12-07 1979-06-25 Kyushu Nippon Electric Lead frame for semiconductor
EP0016522B1 (de) * 1979-02-19 1982-12-22 Fujitsu Limited Halbleitervorrichtung und Verfahren zu deren Herstellung
US4195193A (en) * 1979-02-23 1980-03-25 Amp Incorporated Lead frame and chip carrier housing
US4289922A (en) * 1979-09-04 1981-09-15 Plessey Incorporated Integrated circuit package and lead frame

Also Published As

Publication number Publication date
IT8319414A0 (it) 1983-02-03
MY8700616A (en) 1987-12-31
GB2115220A (en) 1983-09-01
KR900001989B1 (ko) 1990-03-30
KR840003921A (ko) 1984-10-04
GB8302730D0 (en) 1983-03-02
DE3303165A1 (de) 1983-09-22
IT1161869B (it) 1987-03-18
GB2115220B (en) 1985-11-06
SG36287G (en) 1987-07-24
HK70787A (en) 1987-10-09

Similar Documents

Publication Publication Date Title
DE19827237B4 (de) Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE3814469C2 (de)
DE68910385T3 (de) Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist.
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE19845316C2 (de) Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung
DE3783783T2 (de) Plastikumhuellter chiptraeger und verfahren zu dessen herstellung.
DE19802347B4 (de) Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
DE3910707A1 (de) Spritzgegossenes pingitter-leistungsgehaeuse
EP0641154B1 (de) Baugruppe zur Aufnahme elektronischer Bauelemente
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE3913221A1 (de) Halbleiteranordnung
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE10147955A1 (de) Halbleitervorrichtung
DE19709295A1 (de) Halbleiterbaugruppe
DE10221891A1 (de) Halbleitervorrichtung
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE4337675A1 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE3810899C2 (de)
DE4236625A1 (en) Plastics encapsulated semiconductor device - has resin-filled space above element and under parallel plane in which internal wiring is arranged in proximity to surface electrode connections
DE19736139B4 (de) Leiterplatte
DE10316096B4 (de) Platte mit gedruckter Schaltung und mit einer barrieregeschützten Durchgangsöffnung und Verfahren zu deren Herstellung
DE3889018T2 (de) Halbleiterpackung mit automatischer Bandmontage.
DE69932135T2 (de) Herstellungsverfahren einer Halbleiteranordnung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee