JP2634516B2 - 反転型icの製造方法、反転型ic、icモジュール - Google Patents
反転型icの製造方法、反転型ic、icモジュールInfo
- Publication number
- JP2634516B2 JP2634516B2 JP3266412A JP26641291A JP2634516B2 JP 2634516 B2 JP2634516 B2 JP 2634516B2 JP 3266412 A JP3266412 A JP 3266412A JP 26641291 A JP26641291 A JP 26641291A JP 2634516 B2 JP2634516 B2 JP 2634516B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- group
- wires
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10545—Related components mounted on both sides of the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
型ICの製造方法、反転型IC及び反転型ICを実装し
たICモジュールに関する。
に示す。ダイパッド11の上に半導体チップ1が搭載さ
れ、半導体チップ1の表面1a上に形成された電極パッ
ド2とこれに対応するリード4のインナーリード部とが
ワイヤ3により電気的に接続されている。リード4のア
ウターリード部6が露出するように半導体チップ1、ワ
イヤ3、リード4のインナーリード部及びダイパッド1
1が樹脂からなるパッケージ本体5により封止されてい
る。各リード4のアウターリード部6は、このICを実
装するために通常半導体チップ1の裏面1b方向に曲げ
加工されている。このような構造の複数のICを一つの
実装基板上に実装して例えば大容量の記憶装置等を構成
する場合、複数のICの同一機能を有するリードすなわ
ち同一のピン番号のリード同士を互いに接続する必要が
ある。このとき、例えば複数のICを実装基板の両面に
実装する場合には、実装基板の表面に実装されたICの
ピン配列と裏面に実装されたICのピン配列とが互いに
重ならないため、同一機能を有するリード同士が離れて
しまう。また、複数のICを実装基板の一つの面上に実
装する場合においても、互いに隣接するICにおいて同
一機能を有するリードは互いに離れた位置になってしま
う。従って、同一機能のリード同士を接続するために、
実装基板上の配線が複雑になるという問題があった。
示すような方法が実開昭62−16865号公報に提案
されている。この方法では、IC8のようにアウターリ
ード部6が半導体チップ1の裏面1b側に折り曲げられ
た標準型のICに対して、IC9のようにアウターリー
ド部6を半導体チップ1の表面1a側に折り曲げること
によりピン接続が反転されたICが作成される。そし
て、実装基板7の表面7a上に標準型のIC8が、裏面
7b上に反転型のIC9がそれぞれ搭載される。このよ
うにすることにより、双方のIC8及び9の同一ピン番
号のリードが実装基板7を挟んで互いに重なる位置にく
るため、実装基板7にスルーホール10を設けるだけで
互いに対応するリードを容易に接続することができる。
ージ厚さが1mm程度のTSOP(Thin Small Outline
Package)等の超薄型パッケージを図19のように実装
すると、次のような問題が生じる。すなわち、パッケー
ジ厚さが薄いため、パッケージ本体5から外部に露出し
ているアウターリード部6が短く、ヒートサイクル等の
熱ストレスを加えるとアウターリード部6と実装基板7
との半田接合部が短サイクルで破壊してしまう。このた
め、熱ストレスを吸収できるように、例えばIC8のリ
ード導出面を高くしてこのリード導出面から導出してか
ら実装基板7までの長さL1を長くすることも考えられ
るが、この場合反転型のIC9では逆にリード導出面か
ら基板7までの長さL2が短くなり、性能がより悪化し
てしまう。さらに、IC8とIC9とではリード折り曲
げ形状が異なるため、標準型と反転型のICを製造する
ためには曲げ加工用の金型が2種必要となり、生産性が
劣化するという問題もある。
ためになされたもので、簡単な配線で高密度実装が可能
で且つ信頼性の優れた反転型ICが得られる反転型IC
の製造方法を提供することを目的とする。また、この発
明は、このような反転型IC、さらにこれを用いた高信
頼性のICモジュールを提供することもまた目的として
いる。
発明の第1の発明は、半導体チップの表面上に形成され
た第1及び第2の電極パッド群と第1及び第2のリード
群とがそれぞれワイヤにより接続されると共に各リード
のアウターリード部がそれぞれ半導体チップの裏面方向
に折り曲げられた標準型のICと同一の半導体チップを
用いてピン接続が反転された反転型のICを製造する方
法であって、半導体チップをダイパッド上に搭載し、半
導体チップの第1の電極パッド群と第2のリード群とを
ワイヤにより接続し、半導体チップの第2の電極パッド
群と第1のリード群とをワイヤにより接続し、各リード
のアウターリード部が露出するように半導体チップ、第
1及び第2のリード群、ワイヤ及びダイパッドを樹脂封
止し、各リードのアウターリード部を半導体チップの裏
面方向に折り曲げる、ことを特徴とする反転型ICの製
造方法にある。 この発明の第2の発明は、半導体チップ
の表面上に形成された第1及び第2の電極パッド群と第
1及び第2のリード群とがそれぞれワイヤにより接続さ
れると共に各リードのアウターリード部が半導体チップ
の裏面方向に折り曲げられた標準型のICに対してピン
接続が反転された反転型のICであって、標準型のIC
に用いられた半導体チップと同一の半導体チップと、こ
の半導体チップの裏面上のダイパッドと、第1及び第2
のリード群と、前記半導体チップの第1の電極パッド群
と前記第2のリード群とを接続すると共に前記半導体チ
ップの第2の電極パッド群と前記第1のリード群とを接
続する複数のワイヤと、各リードのアウターリード部が
露出するように前記半導体チップ、第1及び第2のリー
ド群及びワイヤを樹脂封止するパッケージ本体と、を備
え、各リードのアウターリード部を前記半導体チップの
裏面方向に折り曲げたことを特徴とする反転型ICにあ
る。 この発明の第3の発明は、半導体チップの表面上に
形成された第1及び第2の電極パッド群と第1及び第2
のリード群とがそれぞれワイヤにより接続されると共に
各リードのアウターリード部が半導体チップの裏面方向
に折り曲げられた標準型のICに対してピン接続が反転
された反転型のICであって、一辺に沿って第1の電極
群、この一辺と反対側の他辺に沿って第2の電極群を設
けた、標準型 のICに用いられた半導体チップと同一の
半導体チップと、前記半導体チップの裏面側で前記他辺
側から一辺を通って外部に延びその端部にアウターリー
ド部を有する第1のリード群と、前記半導体チップの裏
面側で前記一辺側から他辺を通って外部に延びその端部
にアウターリード部を有する第2のリード群と、前記半
導体チップの第1の電極パッド群と前記第2のリード群
とを前記一辺側で接続すると共に前記半導体チップの第
2の電極パッド群と前記第1のリード群とを前記他辺側
で接続する複数のワイヤと、前記第1及び第2のリード
群と半導体チップの裏面との間に介在する絶縁部材と、
各リードのアウターリード部が露出するように前記半導
体チップ、第1及び第2のリード群、ワイヤ及び絶縁部
材を樹脂封止するパッケージ本体と、を備え、各リード
のアウターリード部を前記半導体チップの裏面方向に折
り曲げたことを特徴とする反転型ICにある。
記実装基板の表面上に搭載され且つ裏面にダイパッドを
有する半導体チップの表面上に形成された第1及び第2
の電極パッド群と第1及び第2のリード群とがそれぞれ
ワイヤにより接続されていると共に各リードのアウター
リード部がそれぞれ半導体チップの裏面方向に折り曲げ
られた標準型のICと、前記標準型のICと同一機能を
有するリード同士が前記実装基板を挟んで重なるように
前記実装基板の裏面上に搭載され且つ裏面にダイパッド
を有する半導体チップの表面上に形成された第1及び第
2の電極パッド群と第2及び第1のリード群とがそれぞ
れワイヤにより接続されると共に各リードのアウターリ
ード部がそれぞれ半導体チップの裏面方向に折り曲げら
れた前記標準型のICに対してピン接続が反転された反
転型のICと、前記実装基板に設けられると共に前記標
準型のICと前記反転型のICの同一機能を有するリー
ド同士を電気的に接続する複数の接続部材と、を備えた
ことを特徴とするICモジュールにある。 この発明の第
5の発明は、実装基板と、前記実装基板の表面上に搭載
され且つ半導体チップの表面上に形成された第1及び第
2の電極パッド群と第1及び第2のリード群とがそれぞ
れワイヤにより接続されていると共に各リードのアウタ
ーリード部がそれぞれ半導体チップの裏面方向に折り曲
げられた標準型のICと、前記標準型のICと同一機能
を有するリード同士が前記実装基板を挟んで重なるよう
に前記実装基板の裏面上に搭載され且つ半導体チップの
表面上に形成された第1及び第2の電極パッド群と第2
及び第1のリード群とがそれぞれワイヤにより接続され
ると共に各リードのアウターリード部がそれぞれ半導体
チップの裏面方向に折り曲げられた前記標準型のICに
対してピン接続が反転された反転型のICと、前記実装
基板に設けられると共に前記標準型のICと前記反転型
のICの同一機能を有するリード同士を電気的に接続す
る複数の接続部材と、を備え、前記標準型のICにおい
て、上記半導体チップの一辺に沿って設けられた第1の
電極群とこの一辺側から外部に延びその端部にアウター
リード部を有する第1のリード群が前記一辺側でワイヤ
により接続され、前記一辺と反対側の他辺に沿って設け
られた第2の電極群とこの他辺側から外部に延びその端
部にアウターリー ド部を有する第2のリード群が前記他
辺側でワイヤにより接続され、前記反転型のICにおい
て、上記半導体チップの一辺に沿って設けられた第1の
電極群と半導体チップの裏面側で前記一辺側から他辺を
通って外部に延びその端部にアウターリード部を有する
第2のリード群が前記一辺側でワイヤにより接続され、
前記一辺側と反対側の他辺に沿って設けられた第2の電
極群と半導体チップの裏面側で前記他辺側から一辺を通
って外部に延びその端部にアウターリード部を有する第
1のリード群が前記他辺側でワイヤにより接続され、前
記第1及び第2のリード群と半導体チップの裏面との間
に絶縁部材を介在させていることを特徴とするICモジ
ュールにある。
記実装基板の表面上に搭載され且つ裏面にダイパッドを
有する半導体チップの表面上に形成された第1及び第2
の電極パッド群と第1及び第2のリード群とがそれぞれ
ワイヤにより接続されると共に各リードのアウターリー
ド部がそれぞれ半導体チップの裏面方向に折り曲げられ
た標準型のICと、前記実装基板の表面上に搭載され且
つ裏面にダイパッドを有する半導体チップの表面上に形
成された第1及び第2の電極パッド群と第2及び第1の
リード群とがそれぞれワイヤにより接続されると共に各
リードのアウターリード部がそれぞれ半導体チップの裏
面方向に折り曲げられた前記標準型のICに対してピン
接続が反転された反転型のICと、を備えたことを特徴
とするICモジュールにある。 この発明の第7の発明
は、実装基板と、前記実装基板の表面上に搭載され且つ
半導体チップの表面上に形成された第1及び第2の電極
パッド群と第1及び第2のリード群とがそれぞれワイヤ
により接続されると共に各リードのアウターリード部が
それぞれ半導体チップの裏面方向に折り曲げられた標準
型のICと、前記実装基板の表面上に搭載され且つ半導
体チップの表面上に形成された第1及び第2の電極パッ
ド群と第2及び第1のリード群とがそれぞれワイヤによ
り接続されると共に各リードのアウターリード部がそれ
ぞれ半導体チップの裏面方向に折り曲げられた前記標準
型のICに対してピン接続が反転された反転型のIC
と、を備え、前記標準型のICにおいて、上記半導体チ
ップの一辺に沿って設けられた第1の電極群とこの一辺
側から外部に延びその端部にアウターリード部を有する
第1のリード群が前記一辺側でワイヤにより接続され、
前記一辺と反対側の他辺に沿って設けられた第2の電極
群とこの他辺から外部に延びその端部にアウターリード
部を有する第2のリード群が前記他辺側でワイヤにより
接続され、前記反転型のICにおいて、上記半導体チッ
プの一辺に沿って設けられた第1の電極群と半導体チッ
プの裏面側で前記一辺側から他辺を通って外部に延びそ
の端部にアウターリード部を有する第2のリード群が前
記一辺側でワイヤにより接続され、前記一辺側と反対側
の他辺に沿って設けられた第2の電極群と半導体チップ
の裏面側で前記他辺側から一辺を通って外部に延びその
端部にアウターリード部を有 する第1のリード群が前記
他辺側でワイヤにより接続され、前記第1及び第2のリ
ード群と半導体チップの裏面との間に絶縁部材を介在さ
せていることを特徴とするICモジュールにある。
ては、半導体チップの表面上に形成された第1及び第2
の電極パッド群が標準型のICとは逆にそれぞれ第2及
び第1のリード群にワイヤにより接続され、各リードの
アウターリード部は標準型ICと同様に半導体チップの
裏面方向に折り曲げられる。第2及び第3の発明による
反転型ICにおいては、半導体チップの表面上に形成さ
れた第1及び第2の電極パッド群が標準型のICとは逆
にそれぞれ第2及び第1のリード群にワイヤにより接続
され、各リードのアウターリード部が標準型ICと同様
に半導体チップの裏面方向に折り曲げられている。特に
第3の発明では、リードの上に半導体チップが載る構造
でこれを実現させている。 第4及び第5の発明によるI
Cモジュールにおいては、標準型のICが実装基板の表
面上に搭載される一方、反転型のICが実装基板の裏面
上に搭載され、標準型のICと反転型のICの同一機能
を有するリード同士が実装基板を挟んで重なるように配
置されて互いに接続部材により電気的に接続される。特
に第5の発明では、リードの上に半導体チップが載る構
造の第3の発明の反転型ICを使用してこれを実現させ
ている。 第6及び第7の発明によるICモジュールにお
いては、標準型のICと反転型のICとが共に実装基板
の表面上に搭載され、標準型のICと反転型のICの同
一機能を有するリード同士が電気的に接続される。特に
第5の発明では、リードの上に半導体チップが載る構造
の第3の発明の反転型ICを使用してこれを実現させて
いる。
て説明する。図1はこの発明の第1実施例に係るICモ
ジュールを示す断面図である。実装基板28の表面上に
標準型のIC20が、裏面上に反転型のIC30がそれ
ぞれ搭載されている。標準型のIC20は、図2及び図
3に示されるようにダイパッド26を有し、ダイパッド
26の上に半導体チップ21が搭載されている。半導体
チップ21の表面21a上には、半導体チップ21の一
対の長辺に沿ってそれぞれ第1及び第2の電極パッド群
22a及び22bが形成され、半導体チップ21の一対
の長辺の近傍には第1番目〜第13番目のリードからな
る第1のリード群24aと第14番目〜第26番目のリ
ードからなる第2のリード群24bとがそれぞれ配列さ
れている。半導体チップ21の第1の電極パッド群22
aの各電極パッドとこれに対応する第1のリード群24
aのリードのインナーリード部とがワイヤ23により電
気的に接続され、同様に第2の電極パッド群22bの各
電極パッドとこれに対応する第2のリード群24bのリ
ードのインナーリード部とがワイヤ23により電気的に
接続されている。そして、第1及び第2のリード群24
a及び24bの各リードのアウターリード部25が露出
するように半導体チップ21、ワイヤ23、各リードの
インナーリード部及びダイパッド26が樹脂からなるパ
ッケージ本体27により封止されている。各リードのア
ウターリード部25は、半導体チップ21の裏面21b
の方向に折り曲げられている。
に示されるようにダイパッド36を有し、ダイパッド3
6の上に標準型IC20で用いられたものと同様の半導
体チップ21が搭載されている。半導体チップ21の上
方には、第1番目〜第13番目のリードからなる第1の
リード群34aと第14番目〜第26番目のリードから
なる第2のリード群34bとが交互に配列されている。
そして、標準型IC20とは逆に、半導体チップ21の
第1の電極パッド群22aの各電極パッドとこれに対応
する第2のリード群34bのリードのインナーリード部
とがワイヤ33により電気的に接続され、第2の電極パ
ッド群22bの各電極パッドとこれに対応する第1のリ
ード群34aのリードのインナーリード部とがワイヤ3
3により電気的に接続されている。第1及び第2のリー
ド群34a及び34bの各リードのアウターリード部3
5が露出するように半導体チップ21、ワイヤ33、各
リードのインナーリード部及びダイパッド36が樹脂か
らなるパッケージ本体27により封止されている。各リ
ードのアウターリード部35は、標準型IC20と同様
に半導体チップ21の裏面21bの方向に折り曲げられ
ている。
イナミックRAMを例示したものであり、図2及び図4
において、各リードの近傍に丸印を付して記された数字
はそのリードのリード番号を示している。また、半導体
チップ21の各電極パッドの近傍に記された記号は、そ
れぞれその電極パッドの機能を示したもので、例えば、
Dはデータ入力、Qはデータ出力、Wバーはライト制御
入力、A0〜A10はアドレス入力、VCCは電源5V、V
SSは基準電圧0Vを表している。
C30とでは、半導体チップ21の第1及び第2の電極
パッド群22a及び22bが接続されるリード群が逆に
なっている、すなわち標準型IC20では第1及び第2
の電極パッド群22a及び22bがそれぞれ第1及び第
2のリード群24a及び24bに接続され、反転型IC
30では第1及び第2の電極パッド群22a及び22b
がそれぞれ第2及び第1のリード群34b及び34aに
接続されている。このため、例えば標準型IC20の第
1番目のリードにはデータ入力用電極パッドが、第26
番目のリードには基準電圧0V用の電極パッドがそれぞ
れ接続され、一方反転型IC30の第1番目のリードに
は基準電圧0V用の電極パッドが、第26番目のリード
にはデータ入力用の電極パッドがそれぞれ接続されてい
る。
のように実装基板28の両面に配置すれば、双方のIC
20及び30の同一機能を有するリード同士が実装基板
28を挟んで互いに重なる位置にくることになる。互い
に対応するこれらのリードのアウターリード部25及び
35が実装基板28に設けられたスルーホール29を介
して互いに電気的に接続されている。このスルーホール
29が接続部材を形成している。
して製造することができる。まず、半導体チップ21を
ダイパッド36上に搭載し、第1の電極パッド群22a
の各電極パッドとこれに対応する第2のリード群34b
のリードとをワイヤ33により接続すると共に第2の電
極パッド群22bの各電極パッドとこれに対応する第1
のリード群34aのリードとをワイヤ33により接続す
る。次に、各リードのアウターリード部35が露出する
ように半導体チップ21、ワイヤ33、各リードのイン
ナーリード部及びダイパッド36を樹脂からなるパッケ
ージ本体27により封止する。その後、リード曲げ用の
金型を用いて各リードのアウターリード部35を、標準
型IC20と同様に半導体チップ21の裏面21b方向
に折り曲げ加工する。
び30の各リードはパッケージ本体27の高さ方向中央
部よりも半導体チップ21の表面21aが臨む方向に偏
った位置から外部に導出され、半導体チップ21の裏面
21b側に折り曲げられているので、パッケージ本体2
7の外部に露出しているリードの長さを大きくとること
ができる。このため、実装後の熱ストレスに対する信頼
性が改善される。さらに、反転型IC30の各リードの
アウターリード35は、標準型IC20のアウターリー
ド25と同様に半導体チップ21の裏面21b方向に曲
げられるので、曲げ加工用の金型は標準型IC20と反
転型IC30とで共通のものを使用することができ、作
業性及び生産性が改善される。
ジュールを示す。実装基板28の表面上に標準型のIC
40が、裏面上に反転型のIC50がそれぞれ搭載され
ている。標準型のIC40を図7及び図8に、反転型の
IC50を図9及び図10にそれぞれ示す。これらのI
C40及び50は、共に同一の半導体チップ41、第1
及び第2のリード群44a及び44b、ダイパッド46
及びパッケージ本体47を有している。半導体チップ4
1の表面41a上には、その長手方向中心線上に沿って
第1及び第2の電極パッド群42a及び42bが交互に
且つ一直線上に形成されており、これらのパッド群42
a及び42bの両側にそれぞれ第1及び第2のリード群
44a及び44bのインナーリード部が配列されてい
る。
40においては、半導体チップ41の第1の電極パッド
群42aの各電極パッドとこれに対応する第1のリード
群44aのリードのインナーリード部とがワイヤ43に
より電気的に接続されると共に第2の電極パッド群42
bの各電極パッドとこれに対応する第2のリード群44
bのリードのインナーリード部とがワイヤ43により電
気的に接続されている。一方、図9に示されるように、
反転型IC50においては、半導体チップ41の第1の
電極パッド群42aの各電極パッドとこれに対応する第
2のリード群44bのリードのインナーリード部とがワ
イヤ53により電気的に接続されると共に第2の電極パ
ッド群42bの各電極パッドとこれに対応する第1のリ
ード群44aのリードのインナーリード部とがワイヤ5
3により電気的に接続されている。双方のIC40及び
50において、各リードのアウターリード部45は、半
導体チップ41の裏面41bの方向に折り曲げられてい
る。このように、中心線上に電極パッドを有する半導体
チップを用いる場合には、ワイヤ43及び53の接続を
変えるだけで、容易に反転型のIC50を得ることがで
きる。
図11及び図12に示す。このIC60では、パッケー
ジ本体67の四辺からそれぞれリードが導出されてい
る。ダイパッド66上に半導体チップ61が搭載され、
半導体チップ61の上方にリード番号1〜6、15及び
16の各リードからなる第1のリード群64aとリード
番号7〜14の各リードからなる第2のリード群64b
とが配置されている。半導体チップ61の表面61a上
には第1の電極パッド群62aと第2の電極パッド群6
2bとが互いに平行に配列されており、第1の電極パッ
ド群62aの各パッドとこれに対応する第1のリード群
64aのリードのインナーリード部とがワイヤ63によ
り電気的に接続されると共に第2の電極パッド群62b
の各パッドとこれに対応する第2のリード群64bのリ
ードのインナーリード部とがワイヤ63により電気的に
接続されている。また、各リードのアウターリード部6
5は、半導体チップ61の裏面61bの方向に折り曲げ
られている。
3及び図14に示されるように、半導体チップ61の第
1の電極パッド群62aの各パッドとこれに対応する第
2のリード群74bのリードのインナーリード部とがワ
イヤ73により電気的に接続され、第2の電極パッド群
62bの各パッドとこれに対応する第1のリード群74
aのリードのインナーリード部とがワイヤ73により電
気的に接続されている。各リードのアウターリード部7
5は、標準型IC60と同様に半導体チップ61の裏面
61bの方向に折り曲げられている。上記の標準型IC
60及び反転型IC70を組み合わせることにより、第
1実施例及び第2実施例と同様に簡単な配線で信頼性の
高いICモジュールを得ることができる。
C30では、図4及び図5に示されるように、半導体チ
ップ21の表面21aの上方に第1及び第2のリード群
34a及び34bを配置したが、これに限るものではな
い。例えば、図15及び図16に示される反転型IC8
0のように、半導体チップ21の裏面21bを横切るよ
うに第1及び第2のリード群84a及び84bを配置し
てもよい。この場合、半導体チップ21の裏面21bを
支持する専用のダイパッドを設けることができないの
で、半導体チップ21の裏面21bに絶縁フィルム88
を接合し、この絶縁フィルム88を介して半導体チップ
21を第1及び第2のリード群84a及び84b上に搭
載する。そして、半導体チップ21の第1の電極パッド
群22aの各パッドと第2のリード群84bの各リード
とをワイヤ83により接続すると共に第2の電極パッド
群22bの各パッドと第1のリード群84aの各リード
とをワイヤ83により接続し、各リードのアウターリー
ド部85が露出するようにこれらをパッケージ本体87
で樹脂封止する。
にそれぞれ標準型IC20と反転型IC30とを実装し
たが、これに限るものではなく、図17に示されるよう
に、実装基板38の表面上に標準型IC20と反転型I
C30とを隣接して搭載してもよい。双方のIC20及
び30の同一機能を有するリード同士、例えば標準型I
C20の第2のリード群24bの各リードと反転型IC
30の第1のリード群34aの各リードとが互いに隣接
し、電気的に接続されている。この場合には、実装基板
38にスルーホールを設ける必要はなくなる。
型ICの製造方法は、半導体チップの表面上に形成され
た第1及び第2の電極パッド群と第1及び第2のリード
群とがそれぞれワイヤにより接続されると共に各リード
のアウターリード部がそれぞれ半導体チップの裏面方向
に折り曲げられた標準型のICと同一の半導体チップを
用いてピン接続が反転された反転型のICを製造する方
法であって、半導体チップの第1の電極パッド群と第2
のリード群とをワイヤにより接続し、半導体チップの第
2の電極パッド群と第1のリード群とをワイヤにより接
続し、各リードのアウターリード部が露出するように半
導体チップ、第1及び第2のリード群及びワイヤを樹脂
封止し、各リードのアウターリード部を半導体チップの
裏面方向に折り曲げるので、簡単な配線により高密度実
装が可能で且つ信頼性の優れた反転型ICを得ることが
できる。第2の発明の反転型ICは第1の発明の製造方
法により形成されたもので、構造が簡単で、ICのより
高密度な実装を可能にし、さらに信頼性の優れた反転型
ICを提供できる。 第3の発明の反転型ICでは特に、
リードの上に半導体チップが載る構造としたので、ダイ
パッドが不要となり、さらに構造が簡単な信頼性の優れ
た反転型ICを提供できる。
明の反転型ICを使用して、実装基板の一方の面に標準
型のIC、他方の面に反転型のICを実装し、実装基板
に設けられた接続部材で両者の同一機能を有するリード
同士を電気的に接続するようにしたので、配線が簡単で
ICのより高密度な実装を可能にし、さらに信頼性の優
れたICモジュールを提供できる。 第5の発明のICモ
ジュールは、第3の発明の反転型ICを使用して、実装
基板の一方の面に標準型のIC、他方の面に反転型のI
Cを実装し、両者の同一機能を有するリード同士を電気
的に接続するようにしたので、ダイパッドのない構造が
簡単な反転型ICを使用して、配線が簡単でICのより
高密度な実装を可能にし、さらに信頼性の優れたICモ
ジュールを提供できる。
明の反転型ICを使用して、実装基板の同一面上に標準
型のICと反転型のICを実装し、両者の同一機能を有
するリード同士を電気的に接続するようにしたので、配
線が簡単でICのより高密度な実装を可能にし、さらに
信頼性の優れたICモジュールを提供できる。 第7の発
明のICモジュールは、第3の発明の反転型ICを使用
して、実装基板の同一面上に標準型のICと反転型のI
Cを実装し、両者の同一機能を有するリード同士を電気
的に接続するようにしたので、ダイパッドのない構造が
簡単な反転型ICを使用して、配線が簡単でICのより
高密度な実装を可能にし、さらに信頼性の優れたICモ
ジュールを提供できる。
示す断面図である。
平面図である。
平面図である。
示す断面図である。
平面図である。
平面図である。
Cを示す透視平面図である。
視平面図である。
を示す透視平面図である。
を示す断面図である。
Claims (7)
- 【請求項1】 半導体チップの表面上に形成された第1
及び第2の電極パッド群と第1及び第2のリード群とが
それぞれワイヤにより接続されると共に各リードのアウ
ターリード部がそれぞれ半導体チップの裏面方向に折り
曲げられた標準型のICと同一の半導体チップを用いて
ピン接続が反転された反転型のICを製造する方法であ
って、 半導体チップをダイパッド上に搭載し、 半導体チップの第1の電極パッド群と第2のリード群と
をワイヤにより接続し、 半導体チップの第2の電極パッド群と第1のリード群と
をワイヤにより接続し、 各リードのアウターリード部が露出するように半導体チ
ップ、第1及び第2のリード群、ワイヤ及びダイパッド
を樹脂封止し、 各リードのアウターリード部を半導体チップの裏面方向
に折り曲げる、 ことを特徴とする反転型ICの製造方法。 - 【請求項2】 半導体チップの表面上に形成された第1
及び第2の電極パッド群と第1及び第2のリード群とが
それぞれワイヤにより接続されると共に各リードのアウ
ターリード部が半導体チップの裏面方向に折り曲げられ
た標準型のICに対してピン接続が反転された反転型の
ICであって、 標準型のICに用いられた半導体チップと同一の半導体
チップと、 この半導体チップの裏面上のダイパッドと、 第1及び第2のリード群と、 前記半導体チップの第1の電極パッド群と前記第2のリ
ード群とを接続すると共に前記半導体チップの第2の電
極パッド群と前記第1のリード群とを接続する複数のワ
イヤと、 各リードのアウターリード部が露出するように前記半導
体チップ、第1及び第2のリード群及びワイヤを樹脂封
止するパッケージ本体と、 を備え、各リードのアウターリード部を前記半導体チッ
プの裏面方向に折り曲げたことを特徴とする反転型I
C。 - 【請求項3】 半導体チップの表面上に形成された第1
及び第2の電極パッド群と第1及び第2のリード群とが
それぞれワイヤにより接続されると共に各リードのアウ
ターリード部が半導体チップの裏面方向に折り曲げられ
た標準型のICに対してピン接続が反転された反転型の
ICであって、 一辺に沿って第1の電極群、この一辺と反対側の他辺に
沿って第2の電極群を設けた、標準型のICに用いられ
た半導体チップと同一の半導体チップと、 前記半導体チップの裏面側で前記他辺側から一辺を通っ
て外部に延びその端部にアウターリード部を有する第1
のリード群と、 前記半導体チップの裏面側で前記一辺側から他辺を通っ
て外部に延びその端部にアウターリード部を有する第2
のリード群と、 前記半導体チップの第1の電極パッド群と前記第2のリ
ード群とを前記一辺側で接続すると共に前記半導体チッ
プの第2の電極パッド群と前記第1のリード群とを前記
他辺側で接続する複数のワイヤと、 前記第1及び第2のリード群と半導体チップの裏面との
間に介在する絶縁部材と、 各リードのアウターリード部が露出するように前記半導
体チップ、第1及び第2のリード群、ワイヤ及び絶縁部
材を樹脂封止するパッケージ本体と、 を備え、各リードのアウターリード部を前記半導体チッ
プの裏面方向に折り曲げたことを特徴とする反転型I
C。 - 【請求項4】 実装基板と、 前記実装基板の表面上に搭載され且つ裏面にダイパッド
を有する半導体チップの表面上に形成された第1及び第
2の電極パッド群と第1及び第2のリード群とがそれぞ
れワイヤにより接続されていると共に各リードのアウタ
ーリード部がそれぞれ半導体チップの裏面方向に折り曲
げられた標準型のICと、 前記標準型のICと同一機能を有するリード同士が前記
実装基板を挟んで重なるように前記実装基板の裏面上に
搭載され且つ裏面にダイパッドを有する半導体チップの
表面上に形成された第1及び第2の電極パッド群と第2
及び第1のリード群とがそれぞれワイヤにより接続され
ると共に各リードのアウターリード部がそれぞれ半導体
チップの裏面方向に折り曲げられた前記標準型のICに
対してピ ン接続が反転された反転型のICと、 前記実装基板に設けられると共に前記標準型のICと前
記反転型のICの同一機能を有するリード同士を電気的
に接続する複数の接続部材と、 を備えたことを特徴とするICモジュール。 - 【請求項5】 実装基板と、 前記実装基板の表面上に搭載され且つ半導体チップの表
面上に形成された第1及び第2の電極パッド群と第1及
び第2のリード群とがそれぞれワイヤにより接続されて
いると共に各リードのアウターリード部がそれぞれ半導
体チップの裏面方向に折り曲げられた標準型のICと、 前記標準型のICと同一機能を有するリード同士が前記
実装基板を挟んで重なるように前記実装基板の裏面上に
搭載され且つ半導体チップの表面上に形成された第1及
び第2の電極パッド群と第2及び第1のリード群とがそ
れぞれワイヤにより接続されると共に各リードのアウタ
ーリード部がそれぞれ半導体チップの裏面方向に折り曲
げられた前記標準型のICに対してピン接続が反転され
た反転型のICと、 前記実装基板に設けられると共に前記標準型のICと前
記反転型のICの同一機能を有するリード同士を電気的
に接続する複数の接続部材と、 を備え、 前記標準型のICにおいて、上記半導体チップの一辺に
沿って設けられた第1の電極群とこの一辺側から外部に
延びその端部にアウターリード部を有する第1のリード
群が前記一辺側でワイヤにより接続され、前記一辺と反
対側の他辺に沿って設けられた第2の電極群とこの他辺
側から外部に延びその端部にアウターリード部を有する
第2のリード群が前記他辺側でワイヤにより接続され、 前記反転型のICにおいて、上記半導体チップの一辺に
沿って設けられた第1の電極群と半導体チップの裏面側
で前記一辺側から他辺を通って外部に延びその端部にア
ウターリード部を有する第2のリード群が前記一辺側で
ワイヤにより接続され、前記一辺側と反対側の他辺に沿
って設けられた第2の電極群と半導体チップの裏面側で
前記他辺側から一辺を通って外部に延びその端部にアウ
ターリード部を有する第1のリード群が前記他辺側でワ
イヤにより接続され、前記第1及 び第2のリード群と半
導体チップの裏面との間に絶縁部材を介在させているこ
とを特徴とするICモジュール。 - 【請求項6】 実装基板と、 前記実装基板の表面上に搭載され且つ裏面にダイパッド
を有する半導体チップの表面上に形成された第1及び第
2の電極パッド群と第1及び第2のリード群とがそれぞ
れワイヤにより接続されると共に各リードのアウターリ
ード部がそれぞれ半導体チップの裏面方向に折り曲げら
れた標準型のICと、 前記実装基板の表面上に搭載され且つ裏面にダイパッド
を有する半導体チップの表面上に形成された第1及び第
2の電極パッド群と第2及び第1のリード群とがそれぞ
れワイヤにより接続されると共に各リードのアウターリ
ード部がそれぞれ半導体チップの裏面方向に折り曲げら
れた前記標準型のICに対してピン接続が反転された反
転型のICと、 を備えたことを特徴とするICモジュール。 - 【請求項7】 実装基板と、 前記実装基板の表面上に搭載され且つ半導体チップの表
面上に形成された第1及び第2の電極パッド群と第1及
び第2のリード群とがそれぞれワイヤにより接続される
と共に各リードのアウターリード部がそれぞれ半導体チ
ップの裏面方向に折り曲げられた標準型のICと、 前記実装基板の表面上に搭載され且つ半導体チップの表
面上に形成された第1及び第2の電極パッド群と第2及
び第1のリード群とがそれぞれワイヤにより接続される
と共に各リードのアウターリード部がそれぞれ半導体チ
ップの裏面方向に折り曲げられた前記標準型のICに対
してピン接続が反転された反転型のICと、 を備え、 前記標準型のICにおいて、上記半導体チップの一辺に
沿って設けられた第1の電極群とこの一辺側から外部に
延びその端部にアウターリード部を有する第1のリード
群が前記一辺側でワイヤにより接続され、前記一辺と反
対側の他辺に沿って設けられた第2の電極群とこの他辺
から外部に延びその端部にアウターリード部を有する第
2のリード群が前記他辺側でワイヤにより接続され、 前記反転型のICにおいて、上記半導体チップの一辺に
沿って設けられた第1の電極群と半導体チップの裏面側
で前記一辺側から他辺を通って外部に延びその端部にア
ウターリード部を有する第2のリード群が前記一辺側で
ワイヤにより接続され、前記一辺側と反対側の他辺に沿
って設けられた第2の電極群と半導体チップの裏面側で
前記他辺側から一辺を通って外部に延びその端部にアウ
ターリード部を有する第1のリード群が前記他辺側でワ
イヤにより接続され、前記第1及び第2のリード群と半
導体チップの裏面との間に絶縁部材を介在させているこ
とを特徴とするICモジュール。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3266412A JP2634516B2 (ja) | 1991-10-15 | 1991-10-15 | 反転型icの製造方法、反転型ic、icモジュール |
US07/956,104 US5303120A (en) | 1991-10-15 | 1992-10-02 | Method of manufacturing inversion type IC's and IC module using same |
DE69223906T DE69223906T2 (de) | 1991-10-15 | 1992-10-14 | Verfahren zur Herstellung invertierter IC's und IC-Moduln mit einem solcher IC's |
SG1996001624A SG52264A1 (en) | 1991-10-15 | 1992-10-14 | Method of manufacturing inversion type ics and ic module using the same |
EP92309354A EP0538003B1 (en) | 1991-10-15 | 1992-10-14 | Method of manufacturing inversion type ICs and IC module using same |
KR1019920018980A KR960002498B1 (ko) | 1991-10-15 | 1992-10-15 | 반전형 IC의 제조방법 및 그것을 사용한 IC모듈(module) |
US08/494,065 USRE36077E (en) | 1991-10-15 | 1995-06-23 | Method of manufacturing inversion type IC's and IC module using same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3266412A JP2634516B2 (ja) | 1991-10-15 | 1991-10-15 | 反転型icの製造方法、反転型ic、icモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05109979A JPH05109979A (ja) | 1993-04-30 |
JP2634516B2 true JP2634516B2 (ja) | 1997-07-30 |
Family
ID=17430578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3266412A Expired - Fee Related JP2634516B2 (ja) | 1991-10-15 | 1991-10-15 | 反転型icの製造方法、反転型ic、icモジュール |
Country Status (6)
Country | Link |
---|---|
US (2) | US5303120A (ja) |
EP (1) | EP0538003B1 (ja) |
JP (1) | JP2634516B2 (ja) |
KR (1) | KR960002498B1 (ja) |
DE (1) | DE69223906T2 (ja) |
SG (1) | SG52264A1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2960560B2 (ja) * | 1991-02-28 | 1999-10-06 | 株式会社日立製作所 | 超小型電子機器 |
JP2634516B2 (ja) * | 1991-10-15 | 1997-07-30 | 三菱電機株式会社 | 反転型icの製造方法、反転型ic、icモジュール |
JPH0715122A (ja) * | 1993-06-23 | 1995-01-17 | Matsushita Electric Ind Co Ltd | 接合用フィルム構体および電子部品実装方法 |
KR100292036B1 (ko) * | 1993-08-27 | 2001-09-17 | 윤종용 | 반도체패키지의제조방법및그에 따른반도체패키지 |
JP3034180B2 (ja) | 1994-04-28 | 2000-04-17 | 富士通株式会社 | 半導体装置及びその製造方法及び基板 |
US6091608A (en) * | 1995-02-08 | 2000-07-18 | Compaq Computer Corporation | Method and apparatus for simplified and compact component addition to a printed circuit board |
US6271582B1 (en) | 1997-04-07 | 2001-08-07 | Micron Technology, Inc. | Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die |
US6008996A (en) | 1997-04-07 | 1999-12-28 | Micron Technology, Inc. | Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die |
US6144089A (en) * | 1997-11-26 | 2000-11-07 | Micron Technology, Inc. | Inner-digitized bond fingers on bus bars of semiconductor device package |
US6052289A (en) * | 1998-08-26 | 2000-04-18 | Micron Technology, Inc. | Interdigitated leads-over-chip lead frame for supporting an integrated circuit die |
JP3886659B2 (ja) * | 1999-01-13 | 2007-02-28 | 東芝マイクロエレクトロニクス株式会社 | 半導体装置 |
US6849480B1 (en) | 1999-05-07 | 2005-02-01 | Seagate Technology Llc | Surface mount IC stacking method and device |
KR20020002498A (ko) * | 1999-05-07 | 2002-01-09 | 추후 | 표면 실장 ic 적층 방법 및 장치 |
JP2001156237A (ja) * | 1999-11-25 | 2001-06-08 | Mitsubishi Electric Corp | リードフレーム及びそれを用いた樹脂封止型半導体装置 |
SG102591A1 (en) * | 2000-09-01 | 2004-03-26 | Micron Technology Inc | Dual loc semiconductor assembly employing floating lead finger structure |
KR100445073B1 (ko) * | 2001-08-21 | 2004-08-21 | 삼성전자주식회사 | 듀얼 다이 패키지 |
US20050245062A1 (en) * | 2004-04-29 | 2005-11-03 | Jeff Kingsbury | Single row bond pad arrangement |
US7352058B2 (en) * | 2005-11-01 | 2008-04-01 | Sandisk Corporation | Methods for a multiple die integrated circuit package |
US7511371B2 (en) * | 2005-11-01 | 2009-03-31 | Sandisk Corporation | Multiple die integrated circuit package |
JP2008102345A (ja) * | 2006-10-19 | 2008-05-01 | Nec Electronics Corp | 半導体集積回路装置 |
US8228679B2 (en) * | 2008-04-02 | 2012-07-24 | Spansion Llc | Connections for electronic devices on double-sided circuit board |
EP2390909A1 (en) * | 2010-05-24 | 2011-11-30 | Jerry Hu | Miniature packaging for discrete circuit components |
JP2012114241A (ja) * | 2010-11-25 | 2012-06-14 | Renesas Electronics Corp | 半導体チップおよび半導体装置 |
US8310098B2 (en) | 2011-05-16 | 2012-11-13 | Unigen Corporation | Switchable capacitor arrays for preventing power interruptions and extending backup power life |
US9601417B2 (en) * | 2011-07-20 | 2017-03-21 | Unigen Corporation | “L” shaped lead integrated circuit package |
JP2015076440A (ja) * | 2013-10-07 | 2015-04-20 | トヨタ自動車株式会社 | 半導体モジュール |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3303165C2 (de) * | 1982-02-05 | 1993-12-09 | Hitachi Ltd | Halbleitervorrichtung mit Gehäusekörper und Verbindungsleitern |
JPS59144155A (ja) * | 1983-02-08 | 1984-08-18 | Nec Corp | 集積回路パツケ−ジ |
JPS6046581A (ja) * | 1983-08-24 | 1985-03-13 | シャープ株式会社 | フラットディスプレイパネル |
JPH0671059B2 (ja) * | 1984-03-26 | 1994-09-07 | 株式会社日立製作所 | メモリモジュール |
JPS62168652A (ja) * | 1986-01-20 | 1987-07-24 | Kobe Steel Ltd | 連鋳機における鋳型内湯面レベル制御方法 |
JP2541532B2 (ja) * | 1987-01-16 | 1996-10-09 | 株式会社日立製作所 | 半導体モジュ―ル |
JPS63296292A (ja) * | 1987-05-27 | 1988-12-02 | Mitsubishi Electric Corp | 半導体装置 |
US4796078A (en) * | 1987-06-15 | 1989-01-03 | International Business Machines Corporation | Peripheral/area wire bonding technique |
JPS6476748A (en) * | 1987-09-17 | 1989-03-22 | Nec Corp | Semiconductor circuit device |
JPS6480032A (en) * | 1987-09-21 | 1989-03-24 | Hitachi Maxell | Semiconductor device and manufacture thereof |
US4891789A (en) * | 1988-03-03 | 1990-01-02 | Bull Hn Information Systems, Inc. | Surface mounted multilayer memory printed circuit board |
US4937656A (en) * | 1988-04-22 | 1990-06-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JPH01304795A (ja) * | 1988-06-02 | 1989-12-08 | Fujitsu Ltd | プリント板の配線方法 |
JPH01305562A (ja) * | 1988-06-03 | 1989-12-08 | Nec Corp | 半導体メモリ |
KR0158868B1 (ko) * | 1988-09-20 | 1998-12-01 | 미다 가쓰시게 | 반도체장치 |
JPH02114544A (ja) * | 1988-10-24 | 1990-04-26 | Mitsubishi Electric Corp | 半導体装置 |
JPH02250389A (ja) * | 1989-03-24 | 1990-10-08 | Hitachi Medical Corp | 基板における電子部品の搭載構造 |
US5432127A (en) * | 1989-06-30 | 1995-07-11 | Texas Instruments Incorporated | Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads |
JPH0373578A (ja) * | 1989-08-14 | 1991-03-28 | Nec Corp | 光半導体素子 |
JPH0693469B2 (ja) * | 1989-11-28 | 1994-11-16 | 株式会社東芝 | 樹脂封止型半導体装置 |
JP2859360B2 (ja) * | 1990-02-27 | 1999-02-17 | 株式会社日立製作所 | 半導体装置、半導体装置の製造方法及び半導体装置の実装構造 |
JPH0456347A (ja) * | 1990-06-26 | 1992-02-24 | Hitachi Ltd | 半導体装置 |
JP2568748B2 (ja) * | 1990-10-30 | 1997-01-08 | 三菱電機株式会社 | 半導体装置 |
JPH04188860A (ja) * | 1990-11-22 | 1992-07-07 | Ibiden Co Ltd | 表面実装用icパッケージの実装方法 |
JPH04256351A (ja) * | 1991-02-08 | 1992-09-11 | Nec Corp | Icパッケージ |
JPH04267546A (ja) * | 1991-02-22 | 1992-09-24 | Hitachi Ltd | 半導体集積回路装置 |
US5229329A (en) * | 1991-02-28 | 1993-07-20 | Texas Instruments, Incorporated | Method of manufacturing insulated lead frame for integrated circuits |
JPH04291787A (ja) * | 1991-03-20 | 1992-10-15 | Toshiba Corp | 両面実装回路装置 |
JPH04335561A (ja) * | 1991-05-13 | 1992-11-24 | Mitsubishi Electric Corp | 半導体装置 |
JP2634516B2 (ja) * | 1991-10-15 | 1997-07-30 | 三菱電機株式会社 | 反転型icの製造方法、反転型ic、icモジュール |
US5297107A (en) * | 1992-04-24 | 1994-03-22 | Digital Equipment Corporation | Interconnect arrangement for electronic components disposed on a circuit board |
JPH0637136A (ja) * | 1992-05-22 | 1994-02-10 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
EP0608440A1 (en) * | 1992-12-18 | 1994-08-03 | Fujitsu Limited | Semiconductor device having a plurality of chips having identical circuit arrangements sealed in package |
-
1991
- 1991-10-15 JP JP3266412A patent/JP2634516B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-02 US US07/956,104 patent/US5303120A/en not_active Ceased
- 1992-10-14 DE DE69223906T patent/DE69223906T2/de not_active Expired - Fee Related
- 1992-10-14 EP EP92309354A patent/EP0538003B1/en not_active Expired - Lifetime
- 1992-10-14 SG SG1996001624A patent/SG52264A1/en unknown
- 1992-10-15 KR KR1019920018980A patent/KR960002498B1/ko not_active IP Right Cessation
-
1995
- 1995-06-23 US US08/494,065 patent/USRE36077E/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5303120A (en) | 1994-04-12 |
SG52264A1 (en) | 1998-09-28 |
JPH05109979A (ja) | 1993-04-30 |
DE69223906D1 (de) | 1998-02-12 |
KR930009036A (ko) | 1993-05-22 |
KR960002498B1 (ko) | 1996-02-17 |
EP0538003A1 (en) | 1993-04-21 |
EP0538003B1 (en) | 1998-01-07 |
DE69223906T2 (de) | 1998-08-27 |
USRE36077E (en) | 1999-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2634516B2 (ja) | 反転型icの製造方法、反転型ic、icモジュール | |
KR100619208B1 (ko) | 반도체장치및그제조방법 | |
US6576498B2 (en) | Semiconductor device and a method of manufacturing the same | |
TW571420B (en) | Stack semiconductor chip package and lead frame suitable for such a stack package | |
KR100381979B1 (ko) | 반도체 장치 및 그 제조방법 | |
JPH0322544A (ja) | 半導体装置 | |
JPH047867A (ja) | 半導体装置及びその製造方法 | |
JPH07106523A (ja) | 半導体素子及びその製造方法 | |
JP3272079B2 (ja) | 半導体モジュール | |
JPS60200559A (ja) | メモリモジュール | |
JPS628529A (ja) | 半導体装置の製造方法 | |
JP3957722B2 (ja) | 半導体装置の製造方法 | |
JP2555991B2 (ja) | パッケージ | |
JPH04372161A (ja) | 半導体装置 | |
JPH04133464A (ja) | 樹脂封止型半導体装置 | |
JPH03250637A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装構造 | |
JPH0311643A (ja) | 樹脂封止型半導体装置 | |
JPH07336014A (ja) | Icパッケージの実装構造 | |
JP2000357698A (ja) | 半導体装置の製造方法 | |
JPH0536890A (ja) | 半導体装置 | |
JPH0513664A (ja) | 半導体装置 | |
JPH04287960A (ja) | 半導体パッケージの実装構造 | |
JPH1027821A (ja) | 半導体装置 | |
JPH04294554A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |